JPH05129392A - バーンイン装置 - Google Patents

Abstract

(57)【要約】 【目的】 バーンイン基板の製作費用を逓減できるバー
ンイン装置を得る。 【構成】 バーンイン基板６上の被試験電子回路部品と
接続される抵抗ボックス１２をバーンイン基板６の外部
に備えており、この抵抗ボックス１２が被試験電子回路
部品の端子の各々を個別に直接若しくは抵抗を介して電
源電位若しくは接地電位と接続若しくは遮断する。被試
験電子回路部品の機種に対応して抵抗ボックスの動作を
変更することにより、被試験電子回路部品の機能が異な
っても共通のバーンイン基板を用いてバーンインを実施
することができる。 【効果】 このように構成されるために、バーンイン基
板の製作費用を逓減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電子回路部品の初期
故障を逓減するために、電子回路部品に温度負荷並びに
電圧負荷を加えることにより不良電子回路部品を除去す
るバーンインを実施するためのバーンイン装置に関する
ものである。

【０００２】

【従来の技術】図１０は従来のバーンイン装置の全体を
示す正面図であり、図において、１はバーンイン装置、
２はバーンイン炉、３は電源及びコントロールラック、
４はコントロール端末、５は温度モニタである。

【０００３】図１１は従来のバーンイン装置１を構成
し、被試験電子回路部品の例として半導体集積回路素子
（ＩＣ）を実装するバーンイン基板の平面図であり、図
において、６はバーンイン基板、７はソケット、８はソ
ケット７に挿入される被試験半導体集積回路素子、９は
チップ抵抗、１０は電源コネクタ、１１はソケット７の
端子（後述のソケット端子２９）（この図には示されな
い）とチップ抵抗９及び電源コネクタ１０の間を接続す
るバーンイン基板配線パターンである。被試験半導体集
積回路素子８がソケット７に挿入されると、前述のソケ
ット端子２９の各々が被試験半導体集積回路素子８のピ
ン（図示しない）の各々と接続する。なお、図におい
て、被試験半導体集積回路素子８、チップ抵抗９、並び
にバーンイン基板配線パターン１１は、簡略して１個の
ソケット７に対応するものだけを図示している。

【０００４】次に動作について説明する。バーンイン装
置１を用いてバーンインを実施するには、まずバーンイ
ンを実施する被試験半導体集積回路素子８をソケット７
へ順次挿入する。この動作は通常、ＩＣ自動挿抜機（図
示しない）により自動的に行われる。ついで、被試験半
導体集積回路素子８が実装されたバーンイン基板６はバ
ーンイン炉２へ挿入され、電源コネクタ１０がバーンイ
ン炉２内に設けられた炉内コネクタ（図示しない）と電
気的に接続される。炉内コネクタには、電源及びコント
ロールラック３より電源電位及び接地電位が供給されて
おり、電源コネクタ１０が炉内コネクタに接続されるこ
とにより、電源コネクタ１０に電源電位並びに接地電位
が供給される。

【０００５】ついで、コントロール端末４により、バー
ンイン条件であるバーンイン炉２内の温度の設定、電源
及びコントロールラック３が供給する電源電圧（電源電
位と接地電位の間の電位差）の設定、バーンイン時間の
設定、トリップオン及びトリップオフにおける温度の設
定等を行う。以上の設定を終了後に、バーンインを開始
する。コントロール端末４は設定された条件に従ってバ
ーンイン炉２内の温度、電源及びコントロールラック３
が供給する電源電圧、バーンイン時間、及びトリップオ
ン及びトリップオフの温度等を調節する。

【０００６】バーンインを実施するには被試験半導体集
積回路素子８のピンの各々に被試験半導体集積回路素子
８の機能に応じて選択的に直接若しくは抵抗を介して電
源電位若しくは接地電位を供給する必要がある。通常、
被試験半導体集積回路素子８の電源ピン若しくは接地ピ
ンには各々電源電位若しくは接地電位を直接供給し、入
出力ピンには被試験半導体集積回路素子の機能に応じて
選択的に直接若しくは抵抗を介して電源電位若しくは接
地電位を供給する。一方、ソケット７は被試験半導体集
積回路素子８の形状に対応して形成される。それ故、チ
ップ抵抗９並びにバーンイン基板配線パターン１１は、
この目的に沿うようにバーンインを実施する被試験半導
体集積回路素子８の形状並びに機能に対応して形成さ
れ、従ってバーンイン基板６は被試験半導体集積回路素
子８の形状並びに機能別に準備される。このようにバー
ンインは、電圧負荷を被試験半導体集積回路素子８に加
えながら、更にバーンイン炉２によって熱負荷をも加え
ながら実施される。

【０００７】

【発明が解決しようとする課題】従来のバーンイン装置
は以上のように構成されているので、バーンイン基板６
は被試験電子回路部品の形状若しくは機能が異なる毎に
別途に作成することが必要であり、被試験電子回路部品
の形状が共通していてもその機能が異なれば共用するこ
とができないので、バーンイン基板６の製作費用が膨大
になるとともに、バーンイン基板６の管理のための設
備、空間、並びに労力も甚大なものになるという問題点
があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、被試験電子回路部品が同一形状
であれば、被試験電子回路部品の異なる機能毎にバーン
イン基板を別途に作成する必要がなく、それ故バーンイ
ン基板の製作費用を逓減できるとともに、バーンイン基
板の管理のための設備、空間、並びに労力をも節減し得
るバーンイン装置を得ることをことを目的とする。

【０００９】

【課題を解決するための手段】この発明に係る請求項１
に記載のバーンイン装置は、バーンイン基板及び抵抗ボ
ックスを備え、前記バーンイン基板は、被試験電子回路
部品のピンが接続されるソケット端子を有するソケット
を備え、前記抵抗ボックスは、前記バーンイン基板の外
にあって前記ソケット端子と接続し、前記ソケット端子
の各々を個別に直接若しくは抵抗を介して電源電位若し
くは接地電位と接続若しくは遮断することを特徴とした
ものである。

【００１０】この発明に係る請求項２に記載のバーンイ
ン装置は更に、前記バーンイン装置において、コントロ
ール端末を備え、該コントロール端末が前記被試験電子
回路部品の機能に対応したシーケンスプログラムに規定
される手順に従って前記抵抗ボックスに制御信号を送出
し、前記抵抗ボックスは、前記制御信号に基づいて前記
ソケット端子の各々を個別に直接若しくは抵抗を介して
前記電源電位若しくは前記接地電位と接続若しくは遮断
することを特徴としたものである。

【００１１】この発明に係る請求項３に記載のバーンイ
ン装置は更に、請求項１に記載のバーンイン装置におい
て、前記バーンイン基板が、電源電位と接地電位を供給
する電源コネクタと、前記抵抗ボックスに接続される入
出力ピンコネクタとを分離して備え、前記電源コネクタ
は被試験電子回路部品の電源ピン並びに接地ピンに接続
される前記ソケット端子に接続され、前記入出力ピンコ
ネクタは被試験電子回路部品の入出力ピンに接続される
前記ソケット端子が接続されるものである。

【００１２】この発明に係る請求項４に記載のバーンイ
ン装置は更に、請求項１に記載のバーンイン装置におい
て、前記ソケットが前記バーンイン基板に脱着自在に接
続されるものである。

【００１３】

【作用】この発明における請求項１に記載のバーンイン
装置は、バーンイン基板上のソケット端子と接続される
抵抗ボックスをバーンイン基板の外部に備えており、こ
の抵抗ボックスがソケット端子の各々を個別に直接若し
くは抵抗を介して電源電位若しくは接地電位と接続若し
くは遮断するので、ソケットに接続される被試験電子回
路部品の機能に対応して抵抗ボックスの動作を変更する
ことにより、被試験電子回路部品の機能が異なっても共
通のバーンイン基板を用いてバーンインを実施すること
ができる。

【００１４】この発明における請求項２に記載のバーン
イン装置は、請求項１に記載のバーンイン装置におい
て、コントロール端末が前記被試験電子回路部品の機能
に対応したシーケンスプログラムに規定される手順に従
って送出する制御信号に基づいて抵抗ボックスがソケッ
ト端子の各々を個別に直接若しくは抵抗を介して電源電
位若しくは接地電位と接続若しくは遮断するので、被試
験電子回路部品の機能に対応した抵抗ボックスの動作の
設定が容易に行ない得る。

【００１５】この発明における請求項３に記載のバーン
イン装置は、請求項１に記載のバーンイン装置におい
て、バーンイン基板が電源コネクタと入出力ピンコネク
タとを分離して備えているために、バーンイン基板上の
電流容量の大きい電源ラインの設計が容易に行い得る
他、抵抗ボックスに電流容量の大きい配線を必要とせず
抵抗ボックスの設計も容易となる。

【００１６】この発明における請求項４に記載のバーン
イン装置は、請求項１に記載のバーンイン装置におい
て、ソケットがバーンイン基板に脱着自在に接続される
ので被試験電子回路部品の形状に対応したソケットをバ
ーンイン基板に差し替えることにより、機能だけでなく
形状の異なる被試験電子回路部品に対しても同一のバー
ンイン基板を共用してバーンインを実施することができ
る。

【００１７】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図２はバーンイン装置１の全体正面図
であり、図において、１２は抵抗ボックスである。

【００１８】図１はこの発明の一実施例におけるバーン
イン装置１の全体ブロック図であり、図において、１３
は抵抗ボックス中継基板である。矢印で示すように各ブ
ロックは接続される。

【００１９】図３はバーンイン装置１を構成し、被試験
電子回路部品の例として被試験半導体集積回路素子８を
実装するバーンイン基板６の平面図であり、図におい
て、１４は入出力ピンコネクタ、１５はソケット７の後
述のソケット端子２９（図７、８参照）の中、被試験半
導体集積回路素子８の入出力ピンに接続されるソケット
端子２９の各々と入出力ピンコネクタ１４の端子の各々
とを直接に接続するバーンイン基板配線パターンであ
る。被試験半導体集積回路素子８の電源ピン（図示しな
い）又は接地ピン（図示しない）に接続されるソケット
端子２９の各々は、配線パターン（図示しない）によ
り、電源コネクタ１０の端子の各々に接続される。図に
おいて、簡略に被試験半導体集積回路素子８は１個のソ
ケット７に接続されるものだけを図示している。

【００２０】図４はバーンイン基板６と抵抗ボックス１
２の間を中継する抵抗ボックス中継基板とバーンイン基
板６との接続関係を示す斜視図であり、図において、１
３は抵抗ボックス中継基板、１６は入出力ピンコネクタ
１４と脱着自在に接続する中継基板コネクタ、１７は中
継基板コネクタ１６と抵抗ボックス１２の間を接続する
抵抗ボックス中継基板１３上の中継基板配線パターンで
ある。バーンイン基板６上のソケット７は簡略に２個だ
けを図示している。入出力ピンコネクタ１４と中継基板
コネクタ１６とが接続されることにより、中継基板配線
パターン１７の各々は被試験半導体集積回路素子８の入
出力ピンに接続されるソケット端子２９の各々と接続す
る。

【００２１】図５は抵抗ボックス１２の回路図であり、
１８は抵抗素子、１９若しくは２０は各々電源及びコン
トロールラック３が供給する電源電位若しくは接地電
位、２１は例えばＦＥＴ等のスイッチ素子、２２は各々
が中継基板配線パターン１７の各々に接続される抵抗ボ
ックス配線、２３はデコーダ、２４はコントロール端末
４に接続される制御信号線である。スイッチ素子２１は
バーンイン装置１に実装されるバーンイン基板６の個数
とバーンイン基板６上に取り付けられるソケット７の個
数とソケット７の各１に備わるソケット端子２９の個数
の積に相当する個数が必要である。

【００２２】次に動作について説明する。この発明に係
るバーンイン装置を使用するには、まずバーンイン基板
６上に設けられたソケット７に対応する形状を有する被
試験半導体集積回路素子８をソケット７に順次実装す
る。この動作は一般的にＩＣ自動挿抜機（図示しない）
により自動的に行われる。ついで、被試験半導体集積回
路素子８が実装されたバーンイン基板６をバーンイン炉
２の中の所定の位置へ順次挿入する。挿入後には電源コ
ネクタ１０はバーンイン炉２内に設けられ電源及びコン
トロールラック３に接続する炉内コネクタ（図示しな
い）と接続され、電源電位と接地電位が電源コネクタ１
０に供給される。抵抗ボックス中継基板１３もバーンイ
ン炉２内に設けられており、入出力ピンコネクタ１４は
中継基板コネクタ１６と接続される。

【００２３】このようにバーンイン基板６がバーンイン
炉２内に実装された後、コントロール端末４により、バ
ーンイン炉２内の温度の設定、電源及びコントロールラ
ック３が供給する電源電圧の設定、バーンイン時間の設
定、トリップオン及びトリップオフの温度の設定等の従
来のバーンイン装置１における設定に加えて、抵抗ボッ
クス１２の動作の設定を行う。これらの設定はコントロ
ール端末４に内蔵されるシーケンスプログラムへ書き込
むことにより行われる。以上の設定を終了後に、バーン
インを開始する。コントロール端末４がシーケンスプロ
グラムを実行することにより、設定された条件に沿って
バーンインが行われる。

【００２４】デコーダ２３はコントロール端末４から制
御信号線２４に送出される制御信号に基づいてスイッチ
素子２１をオン若しくはオフさせる。これにより、抵抗
ボックス１２は、被試験半導体集積回路素子８の入出力
ピンの各々に接続される抵抗ボックス配線２２の各々
と、電源及びコントロールラック３が供給する電源電位
若しくは接地電位との間を、シーケンスプログラムに書
き込まれた設定に基づいて個別に選択的に接続若しくは
遮断する。被試験半導体集積回路素子８の入出力ピンの
中の何れを接続若しくは遮断すべきかは、被試験半導体
集積回路素子８の機能毎に一般には異なる。それ故、被
試験半導体集積回路素子８の機能毎に一般には異なるシ
ーケンスプログラムが用意される。バーンイン基板６は
形状の異なる被試験半導体集積回路素子８毎に用意すれ
ばよく、被試験半導体集積回路素子８の機能毎に用意す
る必要はない。

【００２５】この実施例では、バーンイン基板６が電源
コネクタ１０と入出力ピンコネクタ１４とを分離して備
えているために、バーンイン基板６上の電流容量の大き
い電源ラインの設計が容易に行い得るだけでなく、抵抗
ボックス１２に電流容量の大きい配線を必要とせず抵抗
ボックス１２の設計も容易となる利点がある。 実施例２．この発明の第２の実施例を図について説明す
る。バーンイン基板６の平面図である図６において、２
５はソケット実装基板、２６はソケット実装基板２５に
取り付けられたコンタクトピン、２７は後述のソケット
端子２９（図７、８参照）の各々とコンタクトピン２６
の各々との間を接続するソケット実装基板配線パター
ン、２８はコンタクトピン２６が脱着自在に接続される
後述のバーンイン基板上のピンソケット３０（図９参
照）の各々と、入出力ピンコネクタ１４の端子の各々と
を接続するバーンイン基板配線パターンである。ソケッ
ト実装基板２５は簡略に２個だけを図示している。

【００２６】ソケット実装基板２５の平面図である図７
において、２９はソケット端子である。図８は、ソケッ
ト７を実装したソケット実装基板２５の正面図である。
バーンイン基板６の拡大平面図である図９において、３
０はバーンイン基板上にあって、コンタクトピン２６が
脱着自在に接続されるピンソケットである。

【００２７】次に動作について説明する。形状の異なる
被試験半導体集積回路素子８に対応して異なる形状のソ
ケット７を取り付けたソケット実装基板２５を用意す
る。コンタクトピン２６の位置はこれら全てのソケット
実装基板２５の間で共通になるように設けられる。これ
により、形状の異なる被試験半導体集積回路素子８の間
で、ソケット実装基板２５のみを交換すればよく、バー
ンイン基板６は交換する必要がない。すなわち、この実
施例では被試験半導体集積回路素子８の機能だけが異な
る場合に限らず、形状が異なっている場合においても、
バーンイン基板６を交換することなく共用し得る。

【００２８】実施例３．抵抗ボックス中継基板１３とバ
ーンイン基板６との接続は入出力ピンコネクタ１４と中
継基板コネクタ１６との接続による以外に、多ピンの高
温用フラットケーブルを用いて接続しても良い。

【００２９】実施例４．被試験電子回路部品の電源ピン
若しくは接地ピンに供給される電源電位若しくは接地電
位と、入出力ピンに接続される電源電位若しくは接地電
位との間は、各々同一の電位でなくてもよい。例えば、
実施例１において、抵抗ボックス１２における電源電位
１９若しくは接地電位２０は、各々電源及びコントロー
ルラック３が供給する電源電位１９若しくは接地電位２
０に接続する代わりに、別系統の電位、例えば電源及び
コントロールラック３に備えられ入力電圧を設定するド
ライバー素子の端子に接続しても良い。

【００３０】実施例５．抵抗素子１８は抵抗値が複数種
類の抵抗素子又は短絡配線を各抵抗ボックス配線２２毎
に並列に設けて、それぞれの抵抗素子又は短絡配線に直
列にスイッチ素子２１を設けても良い。更に各抵抗ボッ
クス配線２２毎に電源電位１９と接地電位２０の双方に
スイッチ素子２１を介して接続してもよい。これによ
り、シーケンスプログラムにより、被試験半導体集積回
路素子８の入出力ピンに間に介在する抵抗の値を選択し
て、しかも電源電位１９若しくは接地電位２０のいずれ
かをも選択してバーンインを実施することができる。そ
れ故、より広い範囲の被試験半導体集積回路素子８の機
能に対応してバーンインを行うことが可能となる。

【００３１】実施例６．バーンイン基板６上のコネクタ
が、被試験半導体集積回路素子８の電源ピン及び接地ピ
ンに接続される電源コネクタ１０と、被試験半導体集積
回路素子８の入出力ピンに接続される入出力ピンコネク
タ１４との２種類に分離され、後者だけが抵抗ボックス
１２を介して電源電位１９及び接地電位２０に接続され
るのではなく、被試験半導体集積回路素子８の電源ピ
ン、接地ピン、並びに入出力ピンのいずれも１種類のコ
ネクタに接続され、このコネクタが抵抗ボックス１２を
介して電源電位１９及び接地電位２０に接続されるよう
に構成することも可能である。

【００３２】実施例７．被試験電子回路部品は半導体集
積回路素子８に限定されない。例えば、トランジスタ、
抵抗素子、リレー、或はその他をも含む。電源ピン、接
地ピン、並びに入出力ピンを区別する必要がある時は、
例えばリレーの場合ではコイル駆動電流端子を電源ピン
並びに接地ピンとみなし、接点端子を入出力ピンとみな
すとよい 。 実施例８．抵抗ボックス１２の動作の設定が、シー
ケンスプログラムを媒介するのではなく、例えば手操作
にて直接スイッチを開閉することにより実現されるよう
なバーンイン装置１の構成も可能である。。

【００３３】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、被試験電子回路部品が同一形状であれば、被試
験電子回路部品の異なる機能毎にバーンイン基板を別途
に作成する必要がなく、それ故バーンイン基板の製作費
用を逓減できるとともに、バーンイン基板の管理のため
の設備、空間、並びに労力をも節減し得る効果がある。

【００３４】請求項２に記載の発明によれば、被試験電
子回路部品の機能に対応した抵抗ボックスの動作の設定
が容易に行ない得る効果がある。

【００３５】請求項３に記載の発明によれば、バーンイ
ン基板上の電流容量の大きい電源ラインの設計が容易に
行い得る他、抵抗ボックスの設計も容易となる効果があ
る。

【００３６】請求項４に記載の発明によれば、機能だけ
でなく形状の異なる被試験電子回路部品に対しても同一
のバーンイン基板を共用してバーンインを実施すること
ができ、それ故バーンイン基板の製作費用を更に逓減で
きるとともに、バーンイン基板の管理のための設備、空
間、並びに労力をも一層節減し得る効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるバーンイン装置の全
体ブロック図である。

【図２】この発明の一実施例によるバーンイン装置の全
体正面図である。

【図３】この発明の一実施例によるバーンイン基板の平
面図である。

【図４】この発明の一実施例による抵抗ボックス中継基
板とバーンイン基板の斜視図である。

【図５】この発明の第２の実施例による抵抗ボックスの
回路図である。

【図６】この発明の第３の実施例によるバーンイン基板
の平面図である。

【図７】この発明の第３の実施例によるソケット実装基
板の平面図である。

【図８】この発明の第３の実施例によるソケット実装基
板の正面図である。

【図９】この発明の第３の実施例によるバーンイン基板
の拡大平面図である。

【図１０】従来のバーンイン装置の全体正面図である。

【図１１】従来のバーンイン装置におけるバーンイン基
板の平面図である。

【符号の説明】

１ バーンイン装置 ４ コントロール端末 ６ バーンイン基板 ７ ソケット ８ 被試験半導体集積回路素子 １０ 電源コネクタ １２ 抵抗ボックス １４ 入出力ピンコネクタ １８ 抵抗素子 １９ 電源電位 ２０ 接地電位 ２１ スイッチ素子 ２３ デコーダ ２９ ソケット端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 バーンイン基板及び抵抗ボックスを備
   え、前記バーンイン基板は、被試験電子回路部品のピン
   が接続されるソケット端子を有するソケットを備え、前
   記抵抗ボックスは、前記バーンイン基板の外にあって前
   記ソケット端子と接続し、前記ソケット端子の各々を個
   別に直接若しくは抵抗を介して電源電位若しくは接地電
   位と接続若しくは遮断することを特徴とするバーンイン
   装置。
2. 【請求項２】 コントロール端末を更に備え、該コント
   ロール端末が前記被試験電子回路部品の機能に対応した
   シーケンスプログラムに規定される手順に従って前記抵
   抗ボックスに制御信号を送出し、前記抵抗ボックスは、
   前記制御信号に基づいて前記ソケット端子の各々を個別
   に直接若しくは抵抗を介して前記電源電位若しくは前記
   接地電位と接続若しくは遮断することを特徴とする請求
   項１に記載のバーンイン装置。
3. 【請求項３】 前記バーンイン基板が、電源電位と接地
   電位を供給する電源コネクタと、前記抵抗ボックスに接
   続される入出力ピンコネクタとを分離して備え、前記電
   源コネクタは被試験電子回路部品の電源ピン並びに接地
   ピンに接続される前記ソケット端子に接続され、前記入
   出力ピンコネクタは前記被試験電子回路部品の入出力ピ
   ンに接続される前記ソケット端子に接続される請求項１
   に記載のバーンイン装置。
4. 【請求項４】 前記ソケットが前記バーンイン基板に脱
   着自在に接続される請求項１に記載のバーンイン装置。