JP4382774B2 - 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 - Google Patents
半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 Download PDFInfo
- Publication number
- JP4382774B2 JP4382774B2 JP2006170411A JP2006170411A JP4382774B2 JP 4382774 B2 JP4382774 B2 JP 4382774B2 JP 2006170411 A JP2006170411 A JP 2006170411A JP 2006170411 A JP2006170411 A JP 2006170411A JP 4382774 B2 JP4382774 B2 JP 4382774B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- plane
- plate terminal
- power
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 235
- 238000000034 method Methods 0.000 title claims description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
プレーンと外部とを電気的に接続する板状のプレート端子を側面に設けたことを特徴とする。
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設けたことを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子と、半導体チップの特定の信号と接続し半導体チップの背面に平行に設けられたプレーンを有し、プレーンと半導体パッケージの外部とを電気的に接続する板状のプレート端子を半導体パッケージの側面に設けたことを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とする。
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
図1は本発明の半導体パッケージ10の構造を示した図であり、図1(a)は半導体パッケージ10を側面から見た断面図であり、図1(b)は半導体パッケージ10を上面から見た図である。図1では半導体パッケージ10としてBGAパッケージを例に示しているが、半導体パッケージ10はBGAパッケージに限定するものではなく、PGAパッケージのように信号端子を配列状に設けたものであればよい。
11 半導体チップ
12 電源プレーン
13 グランドプレーン
14 ボール
15−1、15−2 フラットプレート端子
20 半導体パッケージ
22−1、22−2 電源プレーン
23−1、23−2 グランドプレーン
25−1、25−2、25−3、25−4 フラットプレート端子
30 半導体パッケージ
32−1、32−2 電源プレーン
35−1、35−2、35−3 フラットプレート端子
40 半導体パッケージ搭載ボード
41 プリント板
50 電子機器
Claims (7)
- 半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設けた半導体パッケージであって、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を第1の側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる第2の側面に設け、
第1または第2のプレート端子は、半導体パッケージの側面から外部へ出て裏面の方向に鈍角に折れ曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置でプレーンと平行になるように折れ曲がる形状である
ことを特徴とする半導体パッケージ。 - 前記半導体チップは前記電源に加えて第2の電源を有し、前記半導体チップの第2の電源と接続する第2の電源プレーンを前記半導体チップの背面に平行に設け、第2の電源プレーンと外部を電気的に接続し前記第1のプレート端子と同じ形状の第3のプレート端子を第1のプレート端子又は第2のプレート端子と別の第3の側面に設けたことを特徴とする請求項1の半導体パッケージ。
- 前記半導体チップは前記電源に加えて第2の電源を有し、前記電源プレーンを前記半導体チップの電源に接続する第3の電源プレーンと前記半導体チップの第2の電源に接続する第4の電源プレーンに分割し、前記第1のプレート端子を第3の電源プレーンと接続する第3のプレート端子と第4の電源プレーンに接続する第4のプレート端子に分割したことを特徴とする請求項1の半導体パッケージ。
- 半導体パッケージをプリント板に搭載したボードであって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を第1の側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる第2の側面に設け、
第1または第2のプレート端子は、半導体パッケージの側面から外部へ出て裏面の方向に鈍角に折れ曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置でプレーンと平行になるように折れ曲がる形状であり、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とするボード。 - 前記プリント板は信号層と電源層とグランド層を有し、電源層は前記第1のプレート端子と複数のビアホールを介して接続し、グランド層は前記第2のプレート端子と複数のビアホールを介して接続することを特徴とする請求項4のボード。
- 半導体パッケージをプリント板に搭載したボードを搭載する電子機器であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を第1の側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる第2の側面に設け、
第1または第2のプレート端子は、半導体パッケージの側面から外部へ出て裏面の方向に鈍角に折れ曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置でプレーンと平行になるように折れ曲がる形状であり、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする電子機器。 - 半導体パッケージとプリント板の接続方法であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を第1の側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる第2の側面に設け、
第1または第2のプレート端子は、半導体パッケージの側面から外部へ出て裏面の方向に鈍角に折れ曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置でプレーンと平行になるように折れ曲がる形状であり、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006170411A JP4382774B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006170411A JP4382774B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004634A JP2008004634A (ja) | 2008-01-10 |
JP4382774B2 true JP4382774B2 (ja) | 2009-12-16 |
Family
ID=39008801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006170411A Expired - Fee Related JP4382774B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4382774B2 (ja) |
-
2006
- 2006-06-20 JP JP2006170411A patent/JP4382774B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008004634A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746770B2 (ja) | 半導体装置 | |
US7035081B2 (en) | Semiconductor device | |
US5825630A (en) | Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density | |
US6150729A (en) | Routing density enhancement for semiconductor BGA packages and printed wiring boards | |
US8547709B2 (en) | Electronic system with a composite substrate | |
KR101340512B1 (ko) | 반도체 칩 패키지 및 이를 포함하는 인쇄 회로 기판어셈블리 | |
US20110085313A1 (en) | Motherboard Assembly for Interconnecting and Distributing Signals and Power | |
US20060138630A1 (en) | Stacked ball grid array packages | |
US20080078571A1 (en) | Device mounting board and semiconductor module | |
US7709929B2 (en) | Capacitor sheet and electronic circuit board | |
US11764151B2 (en) | Connection of several circuits of an electronic chip | |
US10103115B2 (en) | Circuit substrate and semicondutor package structure | |
US20080042257A1 (en) | Die pad arrangement and bumpless chip package applying the same | |
US20070238324A1 (en) | Electrical connector | |
US7438558B1 (en) | Three-dimensional stackable die configuration for an electronic circuit board | |
US7161812B1 (en) | System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board | |
JP4444335B2 (ja) | 電力半導体装置 | |
JP4382774B2 (ja) | 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法 | |
US8026449B2 (en) | Circuit board with ESD protection and electronic device using same | |
KR20160067571A (ko) | 인쇄회로기판 | |
KR101046871B1 (ko) | 반도체 디바이스의 실장부재, 반도체 디바이스의 패키지 및 반도체 디바이스의 구동장치 | |
JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
US20070114578A1 (en) | Layout structure of ball grid array | |
US20080296748A1 (en) | Transmission line stacking | |
US7939951B2 (en) | Mounting substrate and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080617 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4382774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |