JP3487914B2 - 試験装置用テストヘッド - Google Patents
試験装置用テストヘッドInfo
- Publication number
- JP3487914B2 JP3487914B2 JP18548094A JP18548094A JP3487914B2 JP 3487914 B2 JP3487914 B2 JP 3487914B2 JP 18548094 A JP18548094 A JP 18548094A JP 18548094 A JP18548094 A JP 18548094A JP 3487914 B2 JP3487914 B2 JP 3487914B2
- Authority
- JP
- Japan
- Prior art keywords
- pogo
- pin
- test
- housing
- test head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】例えば半導体試験装置のテストヘ
ッドのように、ドライバ及びコンパレータ回路からの高
速信号を、パフォーマンスボードを通じて、被測定対象
物であるデバイスに入出力するための試験装置用テスト
ヘッドに関する。
ッドのように、ドライバ及びコンパレータ回路からの高
速信号を、パフォーマンスボードを通じて、被測定対象
物であるデバイスに入出力するための試験装置用テスト
ヘッドに関する。
【0002】
【従来の技術】図3に示すように、従来の半導体試験装
置のテストヘッド部は、ピンカード8の上部にあるポゴ
ハウジング4で固定され、内蔵するバネで伸縮可能なポ
ゴピンB10の先端を、パフォーマンスボード2に押しつ
けることで接続している。この方法では、ポゴハウジン
グ4の上面からポゴピンB・10が出っ張る長さt2・12
の設定値が大きくなってしまう。それは、パフォーマン
スボードロック機構3によって、パフォーマンスボード
2との接続を行うときピンカード8やコネクタ9やテス
トヘッドフレーム5などの寸法公差及びパフォーマンス
ボード2のたわみ14等を配慮せねばならないからであ
る。従って、例えば、標準的なt2・12の寸法設定値
は、3±2mm程度と大きく、かつ、公差の小さいものと
はできない。その為、そのポゴピンB・10の出っ張り長
さt2・12の分によるインダクタンス成分も大きくな
り、高周波帯域でのインピーダンス整合がとれず、高速
信号を精度よく伝送することができなかった。
置のテストヘッド部は、ピンカード8の上部にあるポゴ
ハウジング4で固定され、内蔵するバネで伸縮可能なポ
ゴピンB10の先端を、パフォーマンスボード2に押しつ
けることで接続している。この方法では、ポゴハウジン
グ4の上面からポゴピンB・10が出っ張る長さt2・12
の設定値が大きくなってしまう。それは、パフォーマン
スボードロック機構3によって、パフォーマンスボード
2との接続を行うときピンカード8やコネクタ9やテス
トヘッドフレーム5などの寸法公差及びパフォーマンス
ボード2のたわみ14等を配慮せねばならないからであ
る。従って、例えば、標準的なt2・12の寸法設定値
は、3±2mm程度と大きく、かつ、公差の小さいものと
はできない。その為、そのポゴピンB・10の出っ張り長
さt2・12の分によるインダクタンス成分も大きくな
り、高周波帯域でのインピーダンス整合がとれず、高速
信号を精度よく伝送することができなかった。
【0003】
【発明が解決しようとする課題】従来の、半導体試験装
置においては、ドライバ及びコンパレータ回路からの高
周波帯域の高速信号を、パフォーマンスボードを通じ
て、被測定対象半導体デバイスに入出力するために、パ
フォーンマンスボードロック機構を用いて押しつけるこ
とで接続している。ところが、テストヘッドフレームの
加工、組立の寸法誤差や、ピンカードにコネクタやポゴ
ハウジングを組み付けたときの寸法誤差、それに加え
て、パフォーマンスボードのたわみの程度の相違などを
カバーするために、ポゴピンの出っ張り寸法t2を大き
めに設定せざるを得ず、そのためにポゴピンによるイン
ダクタンス成分が大きくなってしまうという問題点があ
った。
置においては、ドライバ及びコンパレータ回路からの高
周波帯域の高速信号を、パフォーマンスボードを通じ
て、被測定対象半導体デバイスに入出力するために、パ
フォーンマンスボードロック機構を用いて押しつけるこ
とで接続している。ところが、テストヘッドフレームの
加工、組立の寸法誤差や、ピンカードにコネクタやポゴ
ハウジングを組み付けたときの寸法誤差、それに加え
て、パフォーマンスボードのたわみの程度の相違などを
カバーするために、ポゴピンの出っ張り寸法t2を大き
めに設定せざるを得ず、そのためにポゴピンによるイン
ダクタンス成分が大きくなってしまうという問題点があ
った。
【0004】そこで、本発明による接続方法では、一般
的に大量に採用されていて安価でもあるポゴピンのもつ
利便性を生かしながら、高周波帯域でのインピーダンス
整合を可能とし、低コストで高速信号を高品質に伝送す
ることを目的とした。
的に大量に採用されていて安価でもあるポゴピンのもつ
利便性を生かしながら、高周波帯域でのインピーダンス
整合を可能とし、低コストで高速信号を高品質に伝送す
ることを目的とした。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明の高速信号の接続方法では、図1に示すよう
に、ピンカード8に設けたガイドピン7により位置決め
されたポゴハウジング4が、バネ6又はバネ性のあるも
のによって上下移動が可能な構成として、さらに、バネ
6又はバネ性のあるもので、パフォーマンスボード2に
押しつけることが可能な方法とした。
め、本発明の高速信号の接続方法では、図1に示すよう
に、ピンカード8に設けたガイドピン7により位置決め
されたポゴハウジング4が、バネ6又はバネ性のあるも
のによって上下移動が可能な構成として、さらに、バネ
6又はバネ性のあるもので、パフォーマンスボード2に
押しつけることが可能な方法とした。
【0006】
(1) ポゴピンは、内蔵するバネによって接点となるピン
の部分が伸縮可能であるという利便性を持つものであ
り、本発明の方法の構成では、それを損なうことなしに
活用できる。 (2) ガイドピンとバネを設ける構成としたことで、ピン
カードやコネクタやテストヘッドフレームの加工・組立
による寸法誤差が生じたものが累積しても、吸収するこ
とができるので、ポゴピンの出っ張りの長さは、ポゴハ
ウジングの上面と同一の大きさ、あるいは最小限、つま
り、0.1〜0.5mm程度に設定することが可能となった。 (3) さらに、パフォーマンスボードのたわみについて
も、本発明の接続方法においては、十分に吸収すること
ができた。 (4) また、パフォーマンスボードロック機構の繰り返し
の動作上の差異も吸収することが可能となった。
の部分が伸縮可能であるという利便性を持つものであ
り、本発明の方法の構成では、それを損なうことなしに
活用できる。 (2) ガイドピンとバネを設ける構成としたことで、ピン
カードやコネクタやテストヘッドフレームの加工・組立
による寸法誤差が生じたものが累積しても、吸収するこ
とができるので、ポゴピンの出っ張りの長さは、ポゴハ
ウジングの上面と同一の大きさ、あるいは最小限、つま
り、0.1〜0.5mm程度に設定することが可能となった。 (3) さらに、パフォーマンスボードのたわみについて
も、本発明の接続方法においては、十分に吸収すること
ができた。 (4) また、パフォーマンスボードロック機構の繰り返し
の動作上の差異も吸収することが可能となった。
【0007】
【実施例】図1及び図2は、本発明による実施例の構成
を示す概念図である。 (1) 図1に示すように、本発明による高周波帯域での、
高速信号を、高品質に伝送する接続方法の構成において
は、ピンカード8にガイドピン7を設け、さらに、バネ
6によってポゴハウジング4を支える構成とした。この
ことで、ポゴピンA・1が整列、固定されたポゴハウジ
ング4は、ピンカード8から独立して上下の移動が可能
となり、バネ6でパフォーマンスボード2に押しつける
接続方法を実現した。 (2) ポゴハウジング4上面から、ポゴピンA・1が出っ
張る長さは、従来技術によるt2=3±2mmから、本発
明のt1=0.1〜0.5mmと、最小限のものに設定すること
ができ、従って、その分だけポゴピンA・1の長さが短
くできた。
を示す概念図である。 (1) 図1に示すように、本発明による高周波帯域での、
高速信号を、高品質に伝送する接続方法の構成において
は、ピンカード8にガイドピン7を設け、さらに、バネ
6によってポゴハウジング4を支える構成とした。この
ことで、ポゴピンA・1が整列、固定されたポゴハウジ
ング4は、ピンカード8から独立して上下の移動が可能
となり、バネ6でパフォーマンスボード2に押しつける
接続方法を実現した。 (2) ポゴハウジング4上面から、ポゴピンA・1が出っ
張る長さは、従来技術によるt2=3±2mmから、本発
明のt1=0.1〜0.5mmと、最小限のものに設定すること
ができ、従って、その分だけポゴピンA・1の長さが短
くできた。
【0008】また、(3) 図2に示すように、ポゴハウジ
ング4を、ガイドピン7とバネ6で支える構成を、ピン
カード8によるのではなく、別に設けた構造の支持台15
によって行うことも、本発明の接続方法では可能であ
る。この場合には、さらに、加工・組立等による寸法誤
差の累積が排除されることになるので、ポゴピンA・1
の出っ張り長さt1の設定値の精度を上げることがで
き、より出っ張り長さを短くできる。そして、ピンカー
ド8とポゴハウジング4とは、同軸ケーブル13により接
続を行う。 (4) さらに、本発明の接続方法においては、ポゴピンA
・1に代えて同軸タイプのポゴピンを適用することも可
能である。
ング4を、ガイドピン7とバネ6で支える構成を、ピン
カード8によるのではなく、別に設けた構造の支持台15
によって行うことも、本発明の接続方法では可能であ
る。この場合には、さらに、加工・組立等による寸法誤
差の累積が排除されることになるので、ポゴピンA・1
の出っ張り長さt1の設定値の精度を上げることがで
き、より出っ張り長さを短くできる。そして、ピンカー
ド8とポゴハウジング4とは、同軸ケーブル13により接
続を行う。 (4) さらに、本発明の接続方法においては、ポゴピンA
・1に代えて同軸タイプのポゴピンを適用することも可
能である。
【0009】本明細書では半導体試験装置を例にとり詳
細に説明したが、この発明はなにも半導体試験装置に限
るものでは無く、高周波で高速で試験する電子部品等の
全ての試験装置に適用されるものである。
細に説明したが、この発明はなにも半導体試験装置に限
るものでは無く、高周波で高速で試験する電子部品等の
全ての試験装置に適用されるものである。
【0010】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 (1) 試験装置におけるドライバ及びコンパレータ回路か
らの高速信号を、パフォーマンスボードを通じて、被測
定対象物であるデバイスに入出力する為の接続方法にお
いて、一般的に大量採用されていて安価でもあるポゴピ
ンの利便性を損なわず、高周波帯域でのインピーダンス
整合を容易に可能にして、高速信号を低コストで、か
つ、高品質に伝送することが実現できた。 (2) 本発明の接続方法においては、ポゴピンのポゴハウ
ジング方の出っ張り寸法を短くすることで、インダクタ
ンス成分を減らし、インピーダンス整合を高周波帯域ま
で可能としたが、同軸タイプのポゴピンを適用した場合
には、さらに、超高周波帯域にまでインピーダンス整合
が可能な範囲を拡大することができた。
ているので、以下に記載されるような効果を奏する。 (1) 試験装置におけるドライバ及びコンパレータ回路か
らの高速信号を、パフォーマンスボードを通じて、被測
定対象物であるデバイスに入出力する為の接続方法にお
いて、一般的に大量採用されていて安価でもあるポゴピ
ンの利便性を損なわず、高周波帯域でのインピーダンス
整合を容易に可能にして、高速信号を低コストで、か
つ、高品質に伝送することが実現できた。 (2) 本発明の接続方法においては、ポゴピンのポゴハウ
ジング方の出っ張り寸法を短くすることで、インダクタ
ンス成分を減らし、インピーダンス整合を高周波帯域ま
で可能としたが、同軸タイプのポゴピンを適用した場合
には、さらに、超高周波帯域にまでインピーダンス整合
が可能な範囲を拡大することができた。
【図1】本発明の一実施例の高速信号を接続するテスト
ヘッドの構成を示す概念図である。
ヘッドの構成を示す概念図である。
【図2】本発明の他の実施例の高速信号を接続するテス
トヘッドの構成を示す概念図である。
トヘッドの構成を示す概念図である。
【図3】従来技術による信号を接続するテストヘッドの
構成を示す概念図である。
構成を示す概念図である。
1 ポゴピンA
2 パフォーマンスボード
3 パフォーマンスボードロック機構
4 ポゴハウジング
5 テストヘッドフレーム
6 バネ
7 ガイドピン
8 ピンカード
9 コネクタ
10 ポゴピンB
11 t1
12 t2
13 同軸ケーブル
14 パフォーマンスボードのたわみ
15 ポゴハウジング支持台
Claims (3)
- 【請求項1】 ピンエレクトロニクスカードであるピン
カード(8)に、ポゴハウジング(4)の位置決めをす
るガイドピン(7)を設け、 当該ポゴハウジング(4)の上下移動を可能とするバネ
(6)を設け、 当該バネ(6)によってポゴピンA(1)をパフォーマ
ンスボード(2)に押しつけて接続するように取り付け
られた、当該ポゴピンA(1)が整列固定された当該ポ
ゴハウジング(4)を設け、以上の構成を具備すること
を特徴とする試験装置用テストヘッド。 - 【請求項2】 ポゴハウジング(4)の位置決めをする
ガイドピン(7)を、テストヘッド内に設けた支持台
(15)に装着した請求項1記載の試験装置用テストヘッ
ド。 - 【請求項3】 ポゴピンA(1)に代えて、同軸タイプ
のポゴピンから成る請求項1又は請求項2記載の試験装
置用テストヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18548094A JP3487914B2 (ja) | 1994-07-14 | 1994-07-14 | 試験装置用テストヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18548094A JP3487914B2 (ja) | 1994-07-14 | 1994-07-14 | 試験装置用テストヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0829486A JPH0829486A (ja) | 1996-02-02 |
JP3487914B2 true JP3487914B2 (ja) | 2004-01-19 |
Family
ID=16171506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18548094A Expired - Fee Related JP3487914B2 (ja) | 1994-07-14 | 1994-07-14 | 試験装置用テストヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3487914B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319273A (ja) * | 2005-05-16 | 2006-11-24 | Agilent Technol Inc | インターフェースアッセンブリ、及びそれを用いた乾燥ガス封入装置 |
JP4957395B2 (ja) * | 2007-06-05 | 2012-06-20 | 横河電機株式会社 | 半導体試験装置用テストヘッド |
-
1994
- 1994-07-14 JP JP18548094A patent/JP3487914B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0829486A (ja) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5068601A (en) | Dual function cam-ring system for DUT board parallel electrical inter-connection and prober/handler docking | |
US20060015785A1 (en) | Test apparatus for mixed-signal semiconductor device | |
TWI416117B (zh) | 探針卡 | |
JP6515003B2 (ja) | インターフェース装置、インターフェースユニット、プローブ装置及び接続方法 | |
KR102066678B1 (ko) | 범프필름 타입 프로브카드 | |
US6208158B1 (en) | Zero static force assembly for wireless test fixtures | |
JP2001116791A (ja) | 電子部品試験装置及び電気接続体 | |
US7378834B2 (en) | Electronic assembly tester and method for optoelectronic device | |
TWM577498U (zh) | 電子裝置 | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
JP3487914B2 (ja) | 試験装置用テストヘッド | |
JP2007500426A (ja) | ICデバイス用の圧力装着ソケット及びZIF(ZeroInsertionForce)ソケット | |
CN108535552B (zh) | 测试装置 | |
KR20040090164A (ko) | 전기 부품 테스트장치 | |
CN115565600A (zh) | 测试组件、测试系统及测试方法 | |
CN112540282A (zh) | 测试装置 | |
JPH05218149A (ja) | プローブ装置 | |
JP2002005959A (ja) | 同軸型コンタクトプローブ及び多点測定用コンタクトプローブ | |
JPH0566243A (ja) | Lsi評価用治具 | |
US20100259278A1 (en) | Testing circuit board | |
JP2007198971A (ja) | プローブカード固定装置及びそれを備えた電子部品試験装置 | |
JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
KR200209649Y1 (ko) | 튜너 측정장치 | |
JP2000314748A (ja) | ウエハ測定用ボード | |
KR101913639B1 (ko) | 전기 연결 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
LAPS | Cancellation because of no payment of annual fees |