JP4944664B2 - クロックロス検出およびスイッチオーバー回路 - Google Patents
クロックロス検出およびスイッチオーバー回路 Download PDFInfo
- Publication number
- JP4944664B2 JP4944664B2 JP2007117754A JP2007117754A JP4944664B2 JP 4944664 B2 JP4944664 B2 JP 4944664B2 JP 2007117754 A JP2007117754 A JP 2007117754A JP 2007117754 A JP2007117754 A JP 2007117754A JP 4944664 B2 JP4944664 B2 JP 4944664B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- multiplexer
- switchover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title description 4
- 230000004044 response Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 230000002950 deficient Effects 0.000 claims description 8
- 230000011664 signaling Effects 0.000 claims description 7
- 230000000977 initiatory effect Effects 0.000 claims 2
- 238000012544 monitoring process Methods 0.000 claims 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 31
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 17
- 230000007704 transition Effects 0.000 description 15
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 description 9
- 102100021919 Syncoilin Human genes 0.000 description 9
- 101100368146 Arabidopsis thaliana SYNC2 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
CLK状態22においてシステムはゲートPLL CLK OFF状態23に遷移する前に、1次クロックがローになるのを待つ。スイッチオーバー回路14は、示されているように、mux11(信号P−CLK)の出力をモニターし、それにより1次クロックがいつローであるかを決定することができる。一旦システムがWait From CLK状態22になると、状態遷移は上記ですでに説明したように進行する。注意すべきは、SYNC1がハイに設定されていれば、両方のクロックを常に存在させようとするなら、SYNC2はローに設定される以外にないということである。SYNC1がハイに、かつSYNC2もハイに設定されているなら、システムは常に”to”クロックにだけ同期し、先に説明したように遷移はWait From CLK状態22も使用せずむしろ直接START状態21から状態23へと進行する。そのようなモード(SYNC1がハイ、かつSYNC2もハイ)では、1次クロック不良信号がハイであること、あるいはEXTSWITCH信号がハイであること、のいずれかにより遷移が始まり得る。
aおよび32b、第1ステージロジック回路33aおよび33b,ならびに第2ステージロジック回路34はすべて図示したように接続されているが、それらが組み合わされて実行されることによる効果は以下のようなものである。すなわち、クロック信号CLK0(すなわちカウンタ32a)を示す信号を受信するカウンタがリセットされることなくカウント3になると、これはクロック信号CLK1が不良であることを示す。同様にクロック信号CLK1(すなわちカウンタ32b)を示す信号を受信するカウンタがリセットされることなくカウント3になるとこれはクロック信号CLK0が不良であることを示す。
1(2進法の「3」)とインクリメントされる。一旦カウントが11になると、上記真理表に基き、信号CLK1BADはt5においてハイになり、そのことは信号CLK1が不良であることを示す。
ン(golden)」、すなわちその周波数を用いて他方の周波数が「不良」であるかどうかを決定する基準信号として指定され得る。そのような実施例ではより広範囲のカウンタ比を可能とするため2ビットより大きいカウンタがおそらく使用される。
Claims (19)
- 電子デバイスであって、
少なくとも第1のクロック信号と第2のクロック信号とを示す信号を受信するように結合されたクロックロスセンス回路であって、該第1のクロック信号が不良か否かを示す第1のクロックロス信号と該第2のクロック信号が不良か否かを示す第2のクロックロス信号とを提供するように結合されたクロックロスセンス回路と、
該第1のクロックロス信号と、該第2のクロックロス信号と、スイッチコマンドを示すスイッチコマンド信号とを受信するように結合されたクロックスイッチオーバー回路であって、該クロックスイッチオーバー回路は、該第1のクロック信号および該第2のクロック信号のうちの1つに対応する該第1のクロックロス信号および該第2のクロックロス信号のうちの1つに応答して、第1のクロックスイッチ信号および第2のクロックスイッチ信号を提供するように結合されており、該第1のクロックスイッチ信号は、該スイッチコマンド信号に応答する、クロックスイッチオーバー回路と、
該第1のクロックスイッチ信号と、該第1のクロック信号と、該第2のクロック信号とを受信するように結合された第1のマルチプレクサであって、該第1のマルチプレクサは、該第1のクロック信号および該第2のクロック信号のうちの選択された1つを該電子デバイスの少なくとも一部分を駆動するクロック回路に提供するように結合されており、該第1のマルチプレクサは、該第1のクロックスイッチ信号に応答して、該第1のクロック信号および該第2のクロック信号のうちの1つを選択する、第1のマルチプレクサと、
該第2のクロックスイッチ信号と、該第1のクロック信号と、該第2のクロック信号とを受信するように結合された第2のマルチプレクサであって、該第2のマルチプレクサは、該第2のクロックスイッチ信号に応答して、該第1のクロック信号および該第2のクロック信号のうちの1つを該クロックスイッチオーバー回路に提供するように結合されている、第2のマルチプレクサと
を含む電子デバイス。 - 前記第1のマルチプレクサによって前記電子デバイスの前記クロック回路に提供される前記第1のクロック信号および前記第2のクロック信号のうちの1つは、前記第2のマルチプレクサによって前記クロックスイッチオーバー回路に提供される該第1のクロック信号および該第2のクロック信号のうちの1つとは異なる信号である、請求項1に記載の電子デバイス。
- 前記電子デバイスの少なくとも一部分を駆動する前記クロック回路に前記第1のクロック信号および前記第の2クロック信号が提供されることから選択的にゲートオフするように前記第1のマルチプレクサに結合されたゲート回路と、
クロックスイッチオーバーに応答してゲート制御信号を提供するように該ゲート回路に結合された同期回路であって、該第1のクロック信号および該第2のクロック信号の1次から2次へのスイッチオーバーシーケンスのうちの少なくとも一部分の間に、該第1のマルチプレクサの出力が該2次クロック信号がローになるまで該電子デバイスの該クロック回路からゲートオフされる、同期回路と
をさらに含む、請求項1に記載の電子デバイス。 - 前記ゲート制御信号は、前記第1のクロックスイッチ信号に応答し、前記第1のクロック信号および前記第2のクロック信号は、該第1のクロック信号および該第2のクロック信号の1次から2次へのスイッチオーバーの間に、該2次クロック信号がローになるまで該電子デバイスの前記クロック回路からゲートオフされ、該2次クロック信号が前記第1のマルチプレクサによって選択される、請求項3に記載の電子デバイス。
- 前記ゲート回路は、ANDゲートを含む、請求項3に記載の電子デバイス。
- 前記同期回路は、前記スイッチオーバー回路の一部分を含む、請求項3に記載の電子デバイス。
- 前記同期回路は、少なくとも1つの同期制御信号を受信し、該少なくとも1つの同期制御信号に応答して、前記ゲート制御信号を提供するように結合されており、少なくとも前記スイッチオーバーシーケンスの一部分の間に、前記1次クロック信号がローである場合には、前記第1のマルチプレクサの出力のゲートオフが開始される、請求項3に記載の電子デバイス。
- 前記第1のクロックロス信号および前記第2のクロックロス信号のうちの1つに対する前記第1のクロックスイッチ信号の応答性は、選択的にディセイブルにすることが可能である、請求項1に記載の電子デバイス。
- 電子デバイスにおけるクロックロスセンスおよびスイッチオーバーの方法であって、
第1のクロック信号および第2のクロック信号をクロックロスセンス回路に提供することと、
該第1のクロック信号および該第2のクロック信号の1次信号が不良であるか否かを決定することと、
該第1のクロック信号および該第2のクロック信号の該1次信号が不良であるかどうかを示す第1の信号をクロックスイッチオーバー回路に提供することと、
クロックスイッチコマンドを示す第2の信号をクロックスイッチオーバー回路に提供することと、
該第1の信号または該第2の信号のどちらかに応答して、該第1のクロック信号および該第2のクロック信号の該1次クロック信号から2次クロック信号へ切り替えるクロックスイッチオーバーシーケンスを開始することと、
第1のクロックスイッチ信号を第1のマルチプレクサに提供すること、または、第2のクロックスイッチ信号を第2のマルチプレクサに提供することと、
該第1のクロック信号を該第1のマルチプレクサから受信すること、または、該第2のクロック信号を該第2のマルチプレクサから受信することと
を含む、方法。 - 前記クロックスイッチオーバーシーケンスを開始する前に前記クロックスイッチオーバー回路を動作させるために、前記2次クロック信号を前記クロックスイッチオーバー回路に提供することをさらに含む、請求項9に記載の方法。
- 前記提供することにおいて、前記2次クロック信号が不良である場合には、該2次クロック信号へのクロックスイッチオーバーが発生しない、請求項9に記載の方法。
- 前記スイッチオーバーシーケンスは、
前記電子デバイスのクロック回路から前記第1クロック信号および第2クロック信号をゲートオフすることと、
前記1次クロック信号から前記2次クロック信号へクロック信号の選択を切り替えることと、
該2次クロック信号がロー値である間、該2次クロック信号を該電子デバイスの該クロック回路に提供することと
を含む、請求項9に記載の方法。 - 前記2次クロック信号がロー値である間、クロック信号の選択の切り替えが発生する、請求項12に記載の方法。
- 同期信号に応答して、前記1次クロック信号がロー値である間、前記第1のクロック信号および第2のクロック信号を前記電子デバイスのクロック回路からゲートオフすることをさらに含む、請求項12に記載の方法。
- 前記第1の信号に応答してクロックスイッチオーバーシーケンスを開始することが、選択的にディセイブルされる、請求項9に記載の方法。
- クロックロスセンス回路と、
該クロックロスセンス回路から提供される第1のクロックロス信号および第2のクロックロス信号と、該クロックロスセンス回路の外部にある追加のスイッチコマンドシグナリング回路から提供されるスイッチコマンド信号とに応答するクロックスイッチオーバー回路と
を含み、
該クロックスイッチオーバー回路は、
受信した該第1のクロックロス信号と受信した該第2のクロックロス信号と受信した該スイッチコマンド信号とに基づいて、第1のクロックスイッチ信号を第1のマルチプレクサに提供することにより、該第1のマルチプレクサの出力を決定し、
受信した該第1のクロックロス信号と受信した該第2のクロックロス信号と受信した該スイッチコマンド信号とに基づいて、第2のクロックスイッチ信号を第2のマルチプレクサに提供することにより、該第2のマルチプレクサの出力を決定し、
第1のクロック信号を該第1のマルチプレクサから受信することにより、該第1のクロック信号をモニターし、
第2のクロック信号を該第2のマルチプレクサから受信することにより、該クロックスイッチオーバー回路を実行する、電子デバイス。 - クロックロスセンス手段と、
クロックスイッチオーバー手段と、
該クロックスイッチオーバー手段の外部にあるスイッチコマンド手段と
を含み、
該クロックスイッチオーバー手段は、該クロックロスセンス手段から提供される第1のクロックロス信号および第2のクロックロス信号と、該スイッチコマンド手段から提供されるスイッチコマンド信号とに応答し、
該クロックスイッチオーバー手段は、
受信した該第1のクロックロス信号と受信した該第2のクロックロス信号と受信した該スイッチコマンド信号とに基づいて、第1のクロックスイッチ信号を第1のマルチプレクサに提供することにより、該第1のマルチプレクサの出力を決定し、
受信した該第1のクロックロス信号と受信した該第2のクロックロス信号と受信した該スイッチコマンド信号とに基づいて、第2のクロックスイッチ信号を第2のマルチプレクサに提供することにより、該第2のマルチプレクサの出力を決定し、
第1のクロック信号を該第1のマルチプレクサから受信することにより、該第1のクロック信号をモニターし、
第2のクロック信号を該第2のマルチプレクサから受信することにより、該クロックスイッチオーバー回路を実行する、電子デバイス。 - 前記クロックスイッチオーバー手段は、1次クロックから2次クロックへ切り替わる間、該2次クロックと同期する同期手段を含む、請求項17に記載の電子デバイス。
- 前記同期手段は、前記1次クロックから前記2次クロックへ切り替わる間、該1次クロックおよび該2次クロックに同期する、請求項18に記載の電子デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31013601P | 2001-08-03 | 2001-08-03 | |
US60/310,136 | 2001-08-03 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003518063A Division JP4009592B2 (ja) | 2001-08-03 | 2002-08-05 | クロックロス検出およびスイッチオーバー回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007209032A JP2007209032A (ja) | 2007-08-16 |
JP4944664B2 true JP4944664B2 (ja) | 2012-06-06 |
Family
ID=23201141
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003518063A Expired - Fee Related JP4009592B2 (ja) | 2001-08-03 | 2002-08-05 | クロックロス検出およびスイッチオーバー回路 |
JP2007117754A Expired - Fee Related JP4944664B2 (ja) | 2001-08-03 | 2007-04-26 | クロックロス検出およびスイッチオーバー回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003518063A Expired - Fee Related JP4009592B2 (ja) | 2001-08-03 | 2002-08-05 | クロックロス検出およびスイッチオーバー回路 |
Country Status (7)
Country | Link |
---|---|
US (3) | US6891401B2 (ja) |
EP (1) | EP1433059B1 (ja) |
JP (2) | JP4009592B2 (ja) |
CN (2) | CN100530127C (ja) |
AU (1) | AU2002326532A1 (ja) |
DE (1) | DE60220300T2 (ja) |
WO (1) | WO2003013000A2 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6931087B1 (en) * | 1998-04-17 | 2005-08-16 | Invensys Systems, Inc. | Feedforward clock switching circuit |
US6378465B1 (en) | 1999-10-15 | 2002-04-30 | Protecta International, Inc. | Full-body safety harness |
JP4009592B2 (ja) | 2001-08-03 | 2007-11-14 | アルテラ コーポレイション | クロックロス検出およびスイッチオーバー回路 |
CN1172450C (zh) * | 2002-05-22 | 2004-10-20 | 华为技术有限公司 | 网络设备中提供时钟的方法及其装置 |
US7356076B2 (en) * | 2002-11-01 | 2008-04-08 | Broadcom Corporation | System and method supporting auto-recovery in a transceiver system |
WO2005085978A2 (en) * | 2004-02-27 | 2005-09-15 | Koninklijke Philips Electronics N.V. | Electronic circuit arrangement for detecting a failing clock |
JP2006011704A (ja) * | 2004-06-24 | 2006-01-12 | Fujitsu Ltd | クロック切り替え回路 |
JP4862984B2 (ja) * | 2005-03-30 | 2012-01-25 | 日本電気株式会社 | クロック切り替え装置及びクロック切り替え方法 |
US8164368B2 (en) | 2005-04-19 | 2012-04-24 | Micron Technology, Inc. | Power savings mode for memory systems |
ITTO20050307A1 (it) * | 2005-05-06 | 2006-11-07 | St Microelectronics Srl | Circuito di commutazione fra segnali di clock e relativo procedimento |
US7519846B2 (en) * | 2005-12-28 | 2009-04-14 | Intel Corporation | Detection of an in-band reset |
US8199695B2 (en) * | 2007-04-10 | 2012-06-12 | International Business Machines Corporation | Clock signal synchronization among computers in a network |
US8161311B2 (en) | 2007-08-23 | 2012-04-17 | Stratus Technologies Bermuda Ltd | Apparatus and method for redundant and spread spectrum clocking |
EP2193444A2 (en) * | 2007-09-03 | 2010-06-09 | Nxp B.V. | Clock supervision unit |
KR101446559B1 (ko) | 2008-03-24 | 2014-10-06 | 삼성전자주식회사 | 3차원 영상 시청을 위한 신호생성방법 및 이를 적용한영상시청장치 |
JP2009248502A (ja) * | 2008-04-09 | 2009-10-29 | Seiko Epson Corp | パルス信号生成装置、搬送装置、画像形成装置及びパルス生成方法 |
KR101502033B1 (ko) * | 2008-04-11 | 2015-03-12 | 삼성전자주식회사 | Adc의 전류 제어 회로 및 방법 |
US20090315597A1 (en) * | 2008-06-24 | 2009-12-24 | Subba Reddy Kallam | Clock Selection for a Communications Processor having a Sleep Mode |
US8552764B2 (en) * | 2009-01-05 | 2013-10-08 | Freescale Semiconductor, Inc. | Clock glitch detection circuit |
TWI347752B (en) * | 2009-04-30 | 2011-08-21 | Nat Chip Implementation Ct Nat Applied Res Lab | Edge-missing detector structure |
US8560875B2 (en) * | 2009-09-17 | 2013-10-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Apparatus for clock calibrating a less precise second clock signal with a more precise first clock signal wherein the first clock signal is inactive during a sniff mode and the second clock signal is active during a sniff mode |
US8228102B1 (en) * | 2010-03-03 | 2012-07-24 | Altera Corporation | Phase-locked loop architecture and clock distribution system |
WO2012131445A1 (en) * | 2011-03-30 | 2012-10-04 | Tejas Networks Limited | A method for zero traffic hit synchronization switchover in telecommunication network |
WO2011100918A2 (zh) * | 2011-04-13 | 2011-08-25 | 华为技术有限公司 | 复位装置 |
GB2503474B (en) * | 2012-06-27 | 2016-06-29 | Nordic Semiconductor Asa | Data transfer between clock domains |
CN103365757B (zh) * | 2013-07-29 | 2016-02-17 | 浙江中控技术股份有限公司 | 时钟检测方法及装置 |
US9258001B1 (en) | 2013-09-03 | 2016-02-09 | Cirrus Logic, Inc. | Dual-input oscillator for redundant phase-locked loop (PLL) operation |
US9395745B2 (en) | 2014-02-10 | 2016-07-19 | Analog Devices, Inc. | Redundant clock switchover |
CN103888109A (zh) * | 2014-04-21 | 2014-06-25 | 国家电网公司 | 一种检测时钟源故障的电路 |
KR101533092B1 (ko) * | 2014-05-14 | 2015-07-02 | 대우전자부품(주) | 차량용 전자식 스마트 변속 레버 장치 |
CN105703745B (zh) * | 2014-11-24 | 2019-01-04 | 中国科学院沈阳自动化研究所 | 一种时钟状态指示电路及方法 |
JP2017033325A (ja) * | 2015-08-03 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9360883B1 (en) | 2015-08-26 | 2016-06-07 | Freescale Semiconductor, Inc. | Clock multiplexer for generating glitch-free clock signal |
US9490789B1 (en) | 2016-04-27 | 2016-11-08 | Freescale Semiconductor, Inc. | Glitch-free clock switching circuit using Muller C-elements |
EP3285401B1 (en) * | 2016-08-19 | 2020-01-29 | Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi | A system and a method for detecting loss of phase lock |
US10396922B2 (en) | 2017-02-07 | 2019-08-27 | Texas Instruments Incorporated | Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network |
CN109412581A (zh) * | 2017-08-18 | 2019-03-01 | 杭州晶华微电子有限公司 | 一种时钟停振检测电路 |
US10620661B2 (en) * | 2017-12-17 | 2020-04-14 | Redpine Signals, Inc. | Fine-grained clock resolution using low and high frequency clock sources in a low-power system |
US10700668B2 (en) * | 2018-06-15 | 2020-06-30 | Analog Devices Global Unlimited Company | Method and apparatus for pulse generation |
TWI714930B (zh) | 2018-12-21 | 2021-01-01 | 瑞昱半導體股份有限公司 | 控制系統、控制方法及其非暫態電腦可讀取媒體 |
CN110350914B (zh) * | 2019-06-18 | 2023-07-07 | 芯翼信息科技(上海)有限公司 | 一种片上系统 |
CN112214064B (zh) * | 2019-07-11 | 2022-11-11 | 珠海格力电器股份有限公司 | 应用于芯片系统的时钟控制方法及装置 |
CN110795289B (zh) * | 2019-10-29 | 2023-09-26 | 北京计算机技术及应用研究所 | 一种多时钟自动切换方法 |
KR20210131047A (ko) | 2020-04-23 | 2021-11-02 | 삼성전자주식회사 | 반도체 장치 및 반도체 시스템 |
CN116015255A (zh) * | 2022-12-30 | 2023-04-25 | 成都电科星拓科技有限公司 | 一种支持丢失自动切换的时钟无缝切换电路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3708686A (en) * | 1970-04-30 | 1973-01-02 | Lorain Prod Corp | Frequency comparator |
US4156200A (en) * | 1978-03-20 | 1979-05-22 | Bell Telephone Laboratories, Incorporated | High reliability active-standby clock arrangement |
JPH02296411A (ja) * | 1989-05-11 | 1990-12-07 | Nec Corp | 受信クロック断検出回路 |
JPH03100815A (ja) * | 1989-09-14 | 1991-04-25 | Nec Field Service Ltd | クロック故障検出回路 |
US5065042A (en) * | 1990-08-01 | 1991-11-12 | Vlsi Technology, Inc. | Self-configuring clock interface circuit |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
JPH06334500A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | 入力信号異常検出回路 |
US5579353A (en) * | 1993-10-12 | 1996-11-26 | Texas Instruments Incorporated | Dynamic clock mode switch |
US5416443A (en) * | 1993-12-22 | 1995-05-16 | International Business Machines Corporation | Reliable clock source having a plurality of redundant oscillators |
US5642069A (en) * | 1994-04-26 | 1997-06-24 | Unisys Corporation | Clock signal loss detection and recovery apparatus in multiple clock signal system |
US5623223A (en) * | 1994-10-12 | 1997-04-22 | National Semiconductor Corporation | Glitchless clock switching circuit |
US5604452A (en) * | 1995-04-03 | 1997-02-18 | Exar Corporation | Clock generator using a state machine to switch between two offset clocks |
US5886557A (en) * | 1996-06-28 | 1999-03-23 | Emc Corporation | Redundant clock signal generating circuitry |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
US5828243A (en) * | 1996-10-28 | 1998-10-27 | Mti Technology Corporation | Method for detecting clock failure and switching to backup clock |
US6078193A (en) * | 1998-04-06 | 2000-06-20 | Graychip, Inc. | Apparatus and method for providing a static mode for dynamic logic circuits |
US6078225A (en) * | 1998-07-21 | 2000-06-20 | Lucent Technologies Inc. | Switching algorithm for clock distribution function |
DE19844562B4 (de) * | 1998-09-29 | 2006-06-01 | Dr. Johannes Heidenhain Gmbh | Verfahren zur sicheren Überwachung von Taktraten in einem redundanten System |
US6194939B1 (en) * | 1999-09-21 | 2001-02-27 | Alcatel | Time-walking prevention in a digital switching implementation for clock selection |
US6453425B1 (en) * | 1999-11-23 | 2002-09-17 | Lsi Logic Corporation | Method and apparatus for switching clocks presented to synchronous SRAMs |
US6292045B1 (en) * | 1999-11-29 | 2001-09-18 | Zilog, Inc. | Circuit and method for detecting and selecting clock sources |
US6239626B1 (en) * | 2000-01-07 | 2001-05-29 | Cisco Technology, Inc. | Glitch-free clock selector |
US6535048B1 (en) * | 2000-02-08 | 2003-03-18 | Infineon Technologies North America Corp. | Secure asynchronous clock multiplexer |
US6452426B1 (en) * | 2001-04-16 | 2002-09-17 | Nagesh Tamarapalli | Circuit for switching between multiple clocks |
JP4009592B2 (ja) | 2001-08-03 | 2007-11-14 | アルテラ コーポレイション | クロックロス検出およびスイッチオーバー回路 |
-
2002
- 2002-08-05 JP JP2003518063A patent/JP4009592B2/ja not_active Expired - Fee Related
- 2002-08-05 US US10/213,115 patent/US6891401B2/en not_active Expired - Lifetime
- 2002-08-05 WO PCT/US2002/024893 patent/WO2003013000A2/en active IP Right Grant
- 2002-08-05 AU AU2002326532A patent/AU2002326532A1/en not_active Abandoned
- 2002-08-05 DE DE60220300T patent/DE60220300T2/de not_active Expired - Fee Related
- 2002-08-05 CN CNB028190955A patent/CN100530127C/zh not_active Expired - Fee Related
- 2002-08-05 EP EP02761253A patent/EP1433059B1/en not_active Expired - Fee Related
- 2002-08-05 CN CN200910159441.5A patent/CN101599034B/zh not_active Expired - Fee Related
-
2004
- 2004-08-09 US US10/915,201 patent/US7046048B2/en not_active Expired - Fee Related
-
2006
- 2006-04-04 US US11/398,384 patent/US7427881B2/en not_active Expired - Fee Related
-
2007
- 2007-04-26 JP JP2007117754A patent/JP4944664B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7427881B2 (en) | 2008-09-23 |
JP2007209032A (ja) | 2007-08-16 |
AU2002326532A1 (en) | 2003-02-17 |
JP2004537908A (ja) | 2004-12-16 |
DE60220300D1 (de) | 2007-07-05 |
JP4009592B2 (ja) | 2007-11-14 |
US6891401B2 (en) | 2005-05-10 |
US20030034820A1 (en) | 2003-02-20 |
CN1571957A (zh) | 2005-01-26 |
US7046048B2 (en) | 2006-05-16 |
EP1433059B1 (en) | 2007-05-23 |
WO2003013000A2 (en) | 2003-02-13 |
CN101599034A (zh) | 2009-12-09 |
CN101599034B (zh) | 2016-03-02 |
US20050012525A1 (en) | 2005-01-20 |
US20060197558A1 (en) | 2006-09-07 |
WO2003013000A3 (en) | 2004-04-29 |
EP1433059A2 (en) | 2004-06-30 |
CN100530127C (zh) | 2009-08-19 |
DE60220300T2 (de) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944664B2 (ja) | クロックロス検出およびスイッチオーバー回路 | |
US7759990B2 (en) | Clock switching circuit | |
KR100319890B1 (ko) | 지연동기루프 및 이에 대한 제어방법 | |
JP4741705B2 (ja) | 遅延ロックループのための初期化回路 | |
US7084681B2 (en) | PLL lock detection circuit using edge detection and a state machine | |
US20110279156A1 (en) | Programmable fine lock/unlock detection circuit | |
US20130342250A1 (en) | Delay control circuit and clock generation circuit including the same | |
JP4545985B2 (ja) | ロック検出回路および位相同期ループ回路 | |
US6833763B2 (en) | CDR lock detector with hysteresis | |
JP2917892B2 (ja) | 半導体集積回路 | |
US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
US6838918B1 (en) | Hard phase alignment of clock signals using asynchronous level-mode state machine | |
US6756822B1 (en) | Phase detector employing asynchronous level-mode sequential circuitry | |
GB2336732A (en) | Frequency comparator and PLL circuit using the same | |
JP2011040803A (ja) | Dll回路 | |
US8305129B2 (en) | Internal clock generating circuit and method for generating internal clock signal with data signal | |
JP3380380B2 (ja) | 位相周波数比較器 | |
JP3253581B2 (ja) | ディジタルpll回路 | |
TW202426749A (zh) | 鎖相偵測器 | |
JP2001222340A (ja) | 信号捕獲装置および方法 | |
JPH06209259A (ja) | 多数決判定回路 | |
KR20000051491A (ko) | 위상 락 검출 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100308 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |