JP4935166B2 - 電力変換装置の位相同期制御装置 - Google Patents

電力変換装置の位相同期制御装置 Download PDF

Info

Publication number
JP4935166B2
JP4935166B2 JP2006116445A JP2006116445A JP4935166B2 JP 4935166 B2 JP4935166 B2 JP 4935166B2 JP 2006116445 A JP2006116445 A JP 2006116445A JP 2006116445 A JP2006116445 A JP 2006116445A JP 4935166 B2 JP4935166 B2 JP 4935166B2
Authority
JP
Japan
Prior art keywords
phase
output
circuit
power supply
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006116445A
Other languages
English (en)
Other versions
JP2007288981A (ja
Inventor
悟 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006116445A priority Critical patent/JP4935166B2/ja
Publication of JP2007288981A publication Critical patent/JP2007288981A/ja
Application granted granted Critical
Publication of JP4935166B2 publication Critical patent/JP4935166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、交流出力電力変換装置の出力電圧位相を交流電源の電圧位相に同期させる位相同期制御方法及び位相同期制御装置に関する。
従来、電力変換装置の位相同期制御方法として種々の方式が提案されている。例えば、交流電源電圧を3相の交流量から2相の交流量に変換し、2相の交流量を所定の変換式に入力して位相差を求め、求めた位相差が0になるように周波数補正量を生成する位相同期制御方法が提案されている(例えば、特許文献1参照)。
図9を参照して上記特許文献1に記載された電力変換装置の位相同期制御方法について説明する。同図に示すように、交流電圧検出回路1により交流電源電圧VR、VS、VTを検出し、検出された交流電源電圧VR、VS、VTをα−β座標変換回路2へ入力する。α−β座標変換回路2は3相の交流電源電圧VR、VS、VTを2相の交流量Vα、Vβへ変換する。
電源電圧を3相の交流量から2相の交流量(α、β成分)に変換する方法が提案されている(例えば、非特許文献1参照)。この非特許文献1によれば、検出された3相3線の電圧(相電圧:VR、VS、VT)の2相量(Vα、Vβ)への変換は、数式(1)で示す変換式により行うことができる。
Figure 0004935166
上記変換式により、3相の交流量からα成分、β成分が導き出される。基準を余弦(cos)とするならば、VRと同相の余弦(cos)波がVα、正弦(sin)波がVβとなる。
位相差演算回路3は、2相の交流量Vα、Vβ及び波形発生回路7で生成された余弦(cos)波、正弦(sin)波を入力し、数式(2)で現される変換式に基づいて、位相差Δθを生成する。
Figure 0004935166
上記変換式によって算出された位相差Δθを周波数補正量演算回路10へ入力する。周波数補正量演算回路10は、例えば比例要素(比例ゲイン11,乗算器13)と積分要素(積分ゲイン12,乗算器14、積分器15)とから構成され、位相差Δθが0になるような周波数補正量Δfを出力する。周波数設定部5で設定した基準周波数fbと周波数補正量Δfとを加算器4で加算し、この加算値(f)を位相演算回路6で位相角θに変換して波形発生回路7へ入力する。波形発生回路7は位相角θの余弦波cosθ及び正弦波sinθを生成する。このようにして生成した余弦波cosθ及び正弦波sinθを基準波形として電流指令を発生させて電力変換器の電流制御を行う一方、余弦波cosθ及び正弦波sinθを基準信号として位相差演算回路3へフィードバックするように構成されている。
また、別の電力変換装置の位相同期制御方法として、2相の交流量Vα、Vβを回転座標軸上の2軸量Vd、Vqに変換し、Vqから位相差Δθを求める方式が提案されている(例えば、特許文献2参照)。
図10を参照して上記特許文献2に記載された電力変換装置の位相同期制御方法について説明する。同図に示すように、交流電圧検出回路1により交流電源電圧VR、VS、VTを検出し、α−β座標変換回路2において上記数式(1)の変換式に基づいて2相の交流量Vα、Vβへ変換する。次に、2相の交流量Vα、Vβをd−q座標変換回路21へ入力して回転座標上の2軸量Vd、Vqへ変換する。
2相の交流量Vα、Vβから回転座標上の2軸量Vd、Vqへの変換について簡単に説明する。かかる変換は、数式(3)で表される変換式によって行うことができる。但し、(cosωt,sinωt)、(−sinωt,cosωt)は、この回転座標軸変換の基準となる回転座標系(直交座標系)の単位ベクトルを、変換前の静止座標系で見たものである。ωは角周波数である。
Figure 0004935166
上記数式(3)から判るように、電源電圧が振幅1pu(per−unit:1単位)の3相平衡交流である場合には、Vd=Vd0(Vd0は定数であるが、変換行列の係数による。上記の係数の場合はVd0=1)、Vq=0となるので、電源健全時には電圧を直流量として監視及び制御できることになる。
d−q座標変換回路21により求められたVqを位相差演算回路22へ入力し、数式(4)で表される近似式に基づいて位相差Δθを算出する。
Figure 0004935166
上式により求められた位相差Δθを周波数補正量演算回路10へ入力する。周波数補正量演算回路10は比例要素(比例ゲイン11,乗算器13)及び積分要素(積分ゲイン12,乗算器14,積分器16)で構成されており、位相差Δθが0になるような周波数補正量Δfを出力する。周波数補正量Δfと周波数設定器5で設定された基準周波数fbとを加算し、加算値を位相演算回路6を介して波形発生回路7へ入力する。波形発生回路7で生成した余弦波cosθ及び正弦波sinθをd−q座標変換回路21へフィードバックしている。
一方、d−q座標変換回路21で求められたd成分Vdは交流電圧監視回路23へ入力されている。交流電圧監視回路23は、d成分Vdに基づいて交流電源の正常/異常状態を判定する。交流電圧監視回路23において交流電源に停電などの異常が検出された場合、当該交流電圧監視回路23から周波数補正量演算回路10の積分器16を停止させる。
図11は積分器16をデジタル方式で表現した回路図であり、積算量を前回値として保存する要素161と、積分器入力と前回値を加算する加算器162と、積分器16のホールド時には要素161への入力を積算量から前回値に切り替える切り替えスイッチ163とを備える。これにより、交流電圧監視回路23から積分器16にホールド信号が入力されると、前回値として保存する要素161の更新を停止することができる。
特開昭55−34851号公報(図2) 特開平10−313574号公報(図14) 「瞬時無効電力の一般化理論とその応用」、電気学会論文誌B、103巻、第7号、p.483−p.486
しかしながら、特許文献1に記載された電力変換装置の位相同期制御方法は、位相差Δθを交流信号から演算で求めているので、交流信号に歪みが生じた場合には位相差が正確に求められないといった問題があった。また、位相差Δθを演算するのに数式(2)に示す逆正弦関数(sin−1)や平方根演算が用いられるため、かかる演算回路をハードウエアで構成しようとすると回路規模が拡大する問題があり、ソフトウエアで構成する場合には逆正弦関数テーブル用のメモリ容量や処理ステップが増大するといった問題がある。
特許文献2に記載された電力変換装置の位相同期制御方法は、3相交流電圧を回転座標系上のd成分(Vd)、q成分(Vq)に変換し、q成分(Vq)を位相差とみなして0に制御するので、直流量として同期制御を行うことができ、上記した交流信号の歪みに起因した位相差の精度劣化の問題は解消できる。また、数式(3)(4)に示す通り、数式(2)に比べれば位相差演算が簡単になり、逆正弦関数や平方根演算による回路規模の拡大やメモリ容量及び処理ステップの増大といった問題も解消できる。
しかしながら、特許文献2に記載された方法は、交流電源に異常が発生した場合に次のような問題が発生する。すなわち、交流電源に異常が発生してd成分(Vd)、q成分(Vq)が変動しているにも拘わらず、q成分(Vq)を0にする制御を継続すると、周波数補正量Δfに変動が生じ、結果として出力周波数に変動が生じる事態となる。特に、一線開放停電、線間短絡停電等の交流電圧が残留するような異常時に、この現象が顕著に現れるといった問題がある。
図12に交流電源異常時(線間短絡停電)における従来法での位相同期制御装置の動作例を示す。ここで、基準周波数fbと交流電源の周波数が完全に一致し、定格かつ三相平衡であるとすると、前述のように周波数補正量演算回路10によりd成分(Vd)は1pu、q成分(Vq)はゼロに制御される。図12に示すように、時刻t0の時点で交流電源の一線間が短絡すると、d成分(Vd)はゼロと1puの間で振動する波形となり、q成分(Vq)は±1/2puの間で振動する波形となり、振動周波数は交流電源周波数の2倍となる。
従来法ではd成分(Vd)を監視し異常とみなしたときに積分器16を停止させている。ところが、周波数補正量演算回路10の出力Δfは、位相差Δθ(≒−Vq)に比例ゲインKpを積算した値と、停止させた積分器16の出力とを加算した値となるため、異常期間中は出力周波数が振動することになる。
また、交流電源が正常に復帰した際の周波数補正量Δfはホールドされた積分器16の出力値になるが、異常発生時の交流電源の周波数と復帰時の周波数とが一致しているとは限らないため、その偏差が大きい場合には同期完了するまでに時間を要することとなる。
本発明は、かかる点に鑑みてなされたものであり、交流電源異常時に電力変換装置の出力周波数を交流電源の周波数から任意の基準周波数へスムーズに移行することができ、出力周波数の変動の少ない電力変換装置の位相同期制御方法及び位相同期制御装置を提供することを目的とする。
発明の電力変換装置の位相同期制御装置は、3相交流電源に接続されて電源電圧を検出する電圧検出手段と、前記電圧検出手段から出力される検出信号をα成分、β成分の2相の合成ベクトルに変換する第1の座標変換手段と、基準周波数から2相の基準信号を生成する基準信号生成手段と、前記α成分、β成分を前記2相の基準信号により回転座標変換して回転座標上のd成分、q成分に変換する第2の座標変換手段と、前記q成分により、前記3相交流電源と前記基準信号との位相差を演算する位相差演算手段と、前記位相差をゼロにするような周波数補正量を演算する周波数補正量演算手段と、前記周波数補正量により、前記基準周波数を補正する基準周波数補正手段と、前記電圧検出手段から出力される検出信号により、前記3相交流電源を監視する監視手段とを備え、前記周波数補正量演算手段は、比例演算器と積分演算器とを備え、前記監視手段により前記3相交流電源の異常が検出された場合、前記比例演算器の出力をゼロにホールドし、かつ前記積分演算器の出力を徐々にゼロに近づけることで前記周波数補正量演算手段の出力を徐々にゼロに近づけていき、最終的に前記基準周波数に移行することを特徴とする。
この構成により、監視手段により3相交流電源の異常が検出された場合に、周波数補正量演算手段の出力を徐々にゼロに近づけていき、最終的に基準周波数に移行するようにしたので、異常期間中の出力周波数の振動を抑制することができる。また、3相交流電源の異常が検出された場合には、積分演算器の出力を徐々にゼロに近づけるので、異常期間中の出力周波数の振動を抑制できると共に、交流電源が正常に復帰した際の周波数補正量となる積分演算器出力がゼロになっているので、異常発生時の交流電源の周波数と復帰時の交流電源の周波数とが一致していない場合であっても同期完了までに要する時間を短縮できる。また、3相交流電源の異常が検出された場合、比例演算器の出力をゼロにホールドすることにより積分演算器による積分演算のみとなり、積分ゲインで設定された時間でゼロに収束することになる。
本発明によれば、簡単な演算で正確に位相差を求めることができると共に、交流電源異常時に電力変換装置の出力周波数を交流電源の周波数から任意の基準周波数へスムーズに移行することができ、出力周波数の変動を抑制することができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
(実施の形態1)
図1は本実施の形態1に係る電力変換装置の位相同期制御装置の機能ブロック図である。本実施の形態1は、3相3線の交流電源に適用した例であるが、本発明はその他のタイプの交流電源にも適用可能である。なお、図1において前述した図10の位相同期制御装置と同一部分には同一符号を付している。
図1に示すように、本実施の形態1に係る電力変換装置の位相同期制御装置は、交流電圧検出回路1により交流電源電圧を検出し、α−β座標変換回路2において検出電源電圧を数式(1)の変換式に基づいて2相の交流量Vα、Vβへ変換する。交流電圧検出回路1は、例えば相電圧(VR、VS、VT)を直接検出する構成、又は線間電圧(VRS、VST)を数式(5)で示される連立式に基づいて各相電圧に変換する構成の何れでも良い。
Figure 0004935166
次に、2相の交流量Vα、Vβをd−q座標変換回路21へ入力し、数式(3)の変換式に基づいて回転座標上の2軸量Vd、Vqへ変換する。d−q座標変換回路21から出力される2軸量Vd、Vqは位相差演算回路31へ入力する。位相差演算回路31は、前述したように位相差Δθを−ΔVqと近似しており、フィルタ回路131を介して演算された位相差Δθを周波数補正量演算回路32へ出力する。フィルタ回路131としては、微少な歪を取り除く低域通過フィルタ(LPF)、交流電源の逆相成分により現れる電源周波数の2倍の周波数成分を取り除くための移動平均フィルタ(RAF)、又はそれらを組み合わせた回路を用いることができる。
周波数補正量演算回路32は、比例要素(比例ゲイン11,乗算器13)と積分要素(積分ゲイン12,乗算器14,積分器17)から構成され、位相差Δθが0になるような補正量を出力する調節器18と、交流電源異常時の周波数補正量演算回路32出力を徐々に0にする調節器出力補正回路20とを備える。
周波数補正量演算回路32から出力される周波数補正量Δfに対して周波数設定部5で設定された基準周波数fbを基準周波数補正手段としての加算器4で加算し、この加算値を位相演算回路6へ入力して位相角θに変換して波形発生回路7へ入力する。波形発生回路7は位相角θの余弦波cosθ及び正弦波sinθを生成してd−q座標変換回路21へフィードバックするように構成されている。
また、交流電圧検出回路1から出力される検出電源電圧を交流電圧監視回路33へ入力している。交流電圧監視回路33は、検出電源電圧から交流電源異常を検出すると交流異常信号を積分器17に与えて積分器17出力をゼロにホールドする。同時に、交流電圧監視回路33は交流異常信号を調節器出力補正回路20へ与えて周波数補正値Δfの急変が起きないように周波数補正量演算回路32出力を徐々に0に移行するように制御する。
図2は積分器17をデジタル方式で表現した回路図である。同図に示すように、積分器17出力となる積分量を前回値として保存する要素171と、積分器入力と前回値とを加算する加算器172と、交流電圧監視回路33から供給される交流異常信号を受けて積分器17出力を加算器172出力から0入力端子側に切り替える切り替えスイッチ173とを備えて構成される。
上記積分器17の構成により、交流電圧監視回路33から交流異常信号が与えられるまでは、前回値と積分器入力との加算値が積分器17出力となるが、交流電圧監視回路33から交流異常信号が与えられた時点で切り替えスイッチ173が0入力端子側に切替えられて積分器17出力が0にホールドされる。
図3は調節器出力補正回路20をデジタル方式で表現した回路図である。同図に示すように、調節器18出力を前回値として保存する要素201と、要素201に保存された前回値と0入力端子とを切り替える切り替えスイッチ202と、切り替えスイッチ202で選択された値が入力する一次遅れ回路203と、調節器18出力と一次遅れ回路203出力とを切り替える切り替えスイッチ204とを備えて構成される。
上記調節器出力補正回路20の構成により、交流電圧監視回路33から交流異常信号が与えられるまでは、切り替えスイッチ204は調節器18出力側を選択しているが、交流電圧監視回路33から交流異常信号が与えられた時点で切り替えスイッチ204が一次遅れ回路203出力を選択する。これと同時に、交流異常信号が与えられた時点でもう一方の切り替えスイッチ202が前回値から0入力端子側へ切り替えられる。すなわち、一次遅れ回路203出力は、切り替えスイッチ204が一次遅れ回路203出力を選択する直前まで保持していた調節器18出力の前回値から一次遅れ回路203の時定数にしたがって徐々に0に近づいていくことになる。
次に、以上のように構成された本実施の形態に係る電力変換装置の位相同期制御装置の動作について説明する。
図4は本実施の形態における交流電源異常時(三相停電)の位相同期制御装置の動作例を示す図である。ここで、交流電源は定格かつ三相平衡とし、基準周波数fbが50Hzであるのに対し、交流電源の周波数が51Hzであり、両者間には1Hzの偏差が存在するものとする。
周波数補正量演算回路32は、交流電源周波数である51Hzに追従するように、両者の偏差である1Hzの周波数補正量Δfを出力し、図4に示すように追従が完了するとq軸電圧(Vq)は0、d軸電圧(Vd)は1puに収束する。
時刻t0の時点で、交流電源の電圧振幅が急峻に0になる異常(例えば、三相短絡停電)が発生した場合、図4のようにVq、Vdは瞬時に0になる。電源電圧を監視している交流電圧監視回路33は、交流電源の異常を検出して積分器17及び調節器出力補正回路20へ交流異常信号を出力する。例えば、交流電源異常時には交流電圧監視回路33から積分器17及び調節器出力補正回路20へ入力する信号をハイレベルに変化させる。この結果、積分器17では切り替えスイッチ173により積分器17出力がゼロホールドされ、調節器出力補正回路20への入力となる調節器18出力が瞬時に0になる。
調節器出力補正回路20では、交流電源の異常が検出される時刻t0の直前までゼロホールドされる以前の調節器18出力が、要素201及び切り替えスイッチ202を経由して一次遅れ回路203に入力されている。そして、交流電源の異常が検出された時刻t0で交流電圧監視回路33から出力された交流異常信号が切り替えスイッチ202及び204に与えられる。交流異常信号によって切り替えスイッチ202が切り替え動作して一次遅れ回路203への入力が0入力端子側にホールドされると共に切り替えスイッチ204が切り替え動作して一次遅れ回路203出力を補正回路20出力(周波数補正量Δf)として選択する。このとき、補正回路20出力(周波数補正量Δf)は、一次遅れ回路203の時定数で徐々に0に近づいていく。この結果、周波数補正量Δfと基準周波数設定値(fb)との加算値である周波数指令値fが、時刻t1から一次遅れ回路203の時定数で徐々に基準周波数設定値(fb)に移行する。
このように、交流電源異常時に周波数補正量Δfを徐々に0に近づけ、周波数指令値fを徐々に基準周波数設定値(fb)に移行していくことにより、出力周波数が変動するといった不具合を抑制することができる。
次に、時刻t2の時点で交流入力電圧が49Hzで復電したものとする。時刻t2での復電時には、交流電圧監視回路33が交流電源の正常(復電)を検出し、それまで積分器17及び調節器出力補正回路20に出力していた交流異常信号を停止させる(ローレベルに戻す)。積分器17は交流異常信号が停止されると、切り替えスイッチ173の切り替え動作によりゼロホールドを解除して前回値を用いた積分動作を復活させると共に加算器172出力が積分器17出力となるように切り替え動作する。同時に、調節器出力補正回路20は、交流異常信号が停止されると、切り替えスイッチ204が一次遅れ回路203出力から調節器18出力を選択するように切り替わると共に、切り替えスイッチ202が調節器18出力の前回値を要素201から一次遅れ回路203へ入力するように切り替わる。これにより、周波数補正量演算回路32は交流電源の周波数である49Hzに追従するように−1Hzの周波数補正量Δfを出力する。
図5は本実施の形態における交流電源異常として線間短絡時の位相同期制御装置の動作例を示す図である。同図には、基準周波数fbと交流電源の周波数が完全に一致し、交流電源は定格かつ三相平衡である場合を示している。このような条件下では、前述のようにd軸成分(Vd)は1pu、q軸成分(Vq)は周波数補正量演算回路32により0に制御される。
時刻t0の時点で、交流電源の一線間が短絡する線間短絡停電が発生した場合、図5のようにVdは1puの間で振動する波形となり、Vqは±1/2puで振動する波形となり、振動周波数は交流電源周波数の2倍となる。交流電圧監視回路33は、交流電源の異常を検出し、積分器17及び調節器出力補正回路20へ交流異常検出信号を出力する。
積分器17は、交流電圧監視回路33から交流異常検出信号を与えられて積分器17出力がゼロホールドされ、調節器出力補正回路20は一次遅れ回路203の入力が切り替えスイッチ202により0入力端子側に切替えられると共に切り替えスイッチ204により補正回路20出力が一次遅れ回路203出力に切り替えられ、周波数補正量演算回路32の出力(周波数補正量Δf)がそれまでと同様に0になる。したがって、交流電源異常時には調節器出力補正回路20の作用により入力電圧(Vq)の変動が基準周波数fbの補正に影響しないため、スムーズな切り替えを行うことができる。
(実施の形態2)
次に本発明の実施の形態2に係る電力変換装置の位相同期制御装置について説明する。本実施の形態2は、前述した実施の形態1に係る位相同期制御装置と周波数補正量演算回路を除き同一構成であるので、ここでは周波数補正量演算回路の構成及び動作について主に説明する。
図6は本実施の形態2に係る位相同期制御装置における周波数補正量演算回路の構成図である。なお、前述した図9に示す周波数補正量演算回路と同一機能には同一符号を付している。周波数補正量演算回路40は、比例要素(比例ゲイン11及び乗算器13)と積分要素(積分ゲイン12、乗算器14及び積分器15)からなり、交流電源正常時には位相差演算回路31から入力する位相差Δθを0にするような周波数補正量Δfを出力する調節器41を備える。さらに、本実施の形態では、調節器41出力を前回値として保存する要素42と、要素42に保存された調節器41出力を反転させる反転回路43と、交流電圧監視回路33から交流異常信号が与えられると調節器41への入力を位相差演算回路31出力から反転回路43出力に切替える切り替えスイッチ44とを備える。交流電源異常時には、調節器41出力の前回値を反転させた値を調節器41へフィードバックすることで、積分器15を0に収束させる。但し、積分器15を発散させないためには、積分ゲイン11の範囲を0≦Ki<1(Kiは積分ゲイン)に設定する必要がある。
図7は本実施の形態における交流電源異常時(三相停電)の位相同期制御装置の動作例を示す図である。ここで、交流電源は定格かつ三相平衡とし、基準周波数fbが50Hz、交流電源の周波数が51Hzであり、両者間には1Hzの偏差が存在する状態であるものとする。
時刻t0の時点で、交流電源の電圧振幅が急峻に0になる異常(例えば、三相短絡停電)が発生した場合、図7のようにVq、Vdは瞬時に0になる。同時に交流電圧監視回路33が交流電源の異常を検出し、周波数補正量演算回路40内の切り替えスイッチ44へ交流異常信号を出力する。切り替えスイッチ44は、交流異常信号を受けて調節器41への入力を位相差演算回路31出力から反転回路43出力へ切替える。この結果、切り替えスイッチ44からは、調節器41出力の前回値を反転した値(−Δf)が出力されるようになる。時刻t1の時点から、調節器41では反転回路43出力に対して比例ゲイン11及び積分ゲイン12による比例・積分演算が実行され、図7に破線で示すように周波数補正量Δfが0に近づけられ、位相演算回路6に入力する周波数指令fも基準周波数fbに徐々に近づいていくことになる。上記以外の動作については上記実施の形態1と同様である。
このように本実施の形態によれば、交流電源異常の発生時に調節器41出力を反転させて調節器41へフィードバックするようにしたので、積分器15を0に収束させて、周波数補正量Δfを徐々に0に近づけることができ、調節器出力補正回路20を設けることなく、出力周波数が変動するといった不具合を抑制することができる。
(実施の形態3)
次に本発明の実施の形態3に係る電力変換装置の位相同期制御装置について説明する。本実施の形態3は、前述した実施の形態1に係る位相同期制御装置とは、周波数補正量演算回路を除き同一構成であるので、ここでは周波数補正量演算回路の構成及び動作について主に説明する。
図8は本実施の形態3に係る位相同期制御装置における周波数補正量演算回路の構成図である。なお、前述した図6に示す周波数補正量演算回路と同一機能には同一符号を付している。周波数補正量演算回路50は、比例要素(比例ゲイン11及び乗算器13)と積分要素(積分ゲイン12、乗算器14及び積分器15)からなり、交流電源正常時には位相差演算回路31から入力する位相差Δθを0にするような周波数補正量Δfを出力する一方、交流電源異常時には比例ゲイン11をゼロホールドする調節器51を備える。比例ゲイン11を乗算器13に供給する経路に切り替えスイッチ55を設け、この切り替えスイッチ55の切り替え先を交流異常信号で制御するように構成している。上記実施の形態2と同様に、調節器51出力を前回値として保存する要素42と、要素42に保存された調節器51出力を反転させる反転回路43と、切り替えスイッチ44とを備える。交流電源異常時には、調節器51出力を反転した値をフィードバックすると共に、調節器51における比例演算の比例ゲイン11を0にすることにより、調節器41を積分動作させるようにしている。
図7に上記実施の形態2の動作例と共に、本実施の形態における交流電源異常時(三相停電)の位相同期制御装置の動作例を示している。
交流電源正常時には、調節器51内の切り替えスイッチ55は比例ゲイン11側を選択していて、位相差演算回路31から入力する位相差Δθを0にするような周波数補正量Δfを調節器51において演算している。
時刻t0の時点で、交流電源の電圧振幅が急峻に0になる異常が発生し、Vq、Vdは瞬時に0になる。同時に交流電圧監視回路33が交流電源の異常を検出し、調節器51内の切り替えスイッチ55へ交流異常信号を出力する。切り替えスイッチ55は、交流異常信号を受けて比例ゲイン11入力側からから0入力端子側に切替える。この結果、乗算器13へ入力する比例ゲインは0になる。すなわち、調節器51においては比例動作が停止し、積分動作だけとなる。一方、調節器51の入力段に設けられた切り替えスイッチ44からは、調節器41出力の前回値を反転した値(−Δf)が出力されるようになる。
時刻t1の時点からは、積分器15(1Hzの補正量)が0になるように積分動作を行うことになる。この際、上記実施の形態2では調節器41において比例・積分演算を行うので、比例ゲイン11をkpとすると、時刻t0の時点でΔf−(Kp×Δf)のステップ変化が生じる。一方、本実施の形態3では、上記した通り積分演算のみであるので積分ゲイン12で設定された時間で0に収束することになり、異常発生時の周波数補正のステップ変化を抑制することができる。
本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能である。
本発明は、交流出力電力変換装置の出力電圧位相を交流電源の電圧位相に同期させる位相同期制御方法に適用可能である。
実施の形態1となる電力変換装置の位相同期制御装置の全体構成図 図1に示す積分器の構成図 図1に示す調節器出力補正回路の構成図 図1に示す位相同期制御装置の動作例を示すタイミング図 図1に示す位相同期制御装置の他の動作例を示すタイミング図 実施の形態2となる電力変換装置の位相同期制御装置における周波数補正量演算回路の構成図 実施の形態2、3の動作例を示すタイミング図 実施の形態3となる電力変換装置の位相同期制御装置における周波数補正量演算回路の構成図 従来の電力変換装置の位相同期制御装置の全体構成図 従来の他の電力変換装置の位相同期制御装置の全体構成図 図10に示す積分器の構成図 図10に示す位相同期制御装置の動作例を示すタイミング図
符号の説明
1 交流電圧検出回路
2 α−β座標変換回路
3、22、31 位相差演算回路
4、162、172 加算器
5 周波数設定部
6 位相演算回路
7 波形発生回路
10、32、40、50 周波数補正量演算回路
11 比例ゲイン
12 積分ゲイン
13、14 乗算器
15、16、17 積分器
18、51 調節器
20 調節器出力補正回路
21 d−q座標変換回路
23、33 交流電圧監視回路
42、161、171、201 前回値保存要素
43 反転回路
44、55、163、173、202、204 切り替えスイッチ
131 フィルタ回路
203 一次遅れ回路

Claims (1)

  1. 3相交流電源に接続されて電源電圧を検出する電圧検出手段と、
    前記電圧検出手段から出力される検出信号をα成分、β成分の2相の合成ベクトルに変換する第1の座標変換手段と、
    基準周波数から2相の基準信号を生成する基準信号生成手段と、
    前記α成分、β成分を前記2相の基準信号により回転座標変換して回転座標上のd成分、q成分に変換する第2の座標変換手段と、
    前記q成分により、前記3相交流電源と前記基準信号との位相差を演算する位相差演算手段と、
    前記位相差をゼロにするような周波数補正量を演算する周波数補正量演算手段と、
    前記周波数補正量により、前記基準周波数を補正する基準周波数補正手段と、
    前記電圧検出手段から出力される検出信号により、前記3相交流電源を監視する監視手段と、を備え、
    前記周波数補正量演算手段は、比例演算器と積分演算器とを備え、
    前記監視手段により前記3相交流電源の異常が検出された場合、前記比例演算器の出力をゼロにホールドし、かつ前記積分演算器の出力を徐々にゼロに近づけることで前記周波数補正量演算手段の出力を徐々にゼロに近づけていき、最終的に前記基準周波数に移行することを特徴とする電力変換装置の位相同期制御装置。
JP2006116445A 2006-04-20 2006-04-20 電力変換装置の位相同期制御装置 Expired - Fee Related JP4935166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006116445A JP4935166B2 (ja) 2006-04-20 2006-04-20 電力変換装置の位相同期制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116445A JP4935166B2 (ja) 2006-04-20 2006-04-20 電力変換装置の位相同期制御装置

Publications (2)

Publication Number Publication Date
JP2007288981A JP2007288981A (ja) 2007-11-01
JP4935166B2 true JP4935166B2 (ja) 2012-05-23

Family

ID=38760239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116445A Expired - Fee Related JP4935166B2 (ja) 2006-04-20 2006-04-20 電力変換装置の位相同期制御装置

Country Status (1)

Country Link
JP (1) JP4935166B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445933B2 (ja) * 2009-10-16 2014-03-19 富士電機株式会社 誘導電動機の制御装置
JP5640452B2 (ja) * 2010-05-14 2014-12-17 富士電機株式会社 電力変換器の制御装置
JP5830941B2 (ja) * 2011-06-01 2015-12-09 株式会社明電舎 位相同期検出回路
KR101438042B1 (ko) 2013-03-25 2014-09-04 엘에스산전 주식회사 계통 연계형 인버터 및 그의 제어 방법
JP6583922B2 (ja) * 2016-08-05 2019-10-02 東芝三菱電機産業システム株式会社 電力変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5989537A (ja) * 1982-11-15 1984-05-23 株式会社東芝 インバ−タの制御方式
JPH10313574A (ja) * 1997-05-07 1998-11-24 Hitachi Ltd 電力変換装置及びその位相同期制御方法
JP3235651B2 (ja) * 1997-05-16 2001-12-04 サンケン電気株式会社 周期性信号制御装置
JP3743950B2 (ja) * 2000-11-24 2006-02-08 株式会社日立製作所 電力変換器の制御装置

Also Published As

Publication number Publication date
JP2007288981A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
JP2002142464A (ja) 補助電源をパワー・グリッドに接続し同期する方法
JP5255851B2 (ja) 並列運転インバータ装置
US7755436B2 (en) PLL apparatus
JP4935166B2 (ja) 電力変換装置の位相同期制御装置
JP5358356B2 (ja) 半導体電力変換装置
WO2010104059A1 (ja) 3相モータ制御装置、3相モータシステム、3相モータ制御方法及びプログラム
JP2012085482A (ja) 分散型電源システム
JP4876976B2 (ja) 交流出力電力変換装置の位相同期制御方法及び位相同期制御装置
US9048770B2 (en) Synchronous machine starting device
JP2004064515A (ja) 周期性信号制御装置及び周波数検出装置
JP2016082655A (ja) 位相同期ループ、電力変換装置、及び、位相同期方法
JP6414795B2 (ja) 電力供給システム及び制御方法
JP6909548B1 (ja) 系統周波数検出器
JP3561119B2 (ja) 同期制御方法、周波数検出方法及び同期制御装置
JP6304180B2 (ja) 電力変換装置、発電システム、制御装置および制御方法
JP2887013B2 (ja) 3相交流出力変換器の並列運転制御装置
KR20140041100A (ko) Hvdc 시스템의 관측기 pll을 이용한 비특성 고조파 억제 방법
JP6909549B1 (ja) 系統周波数検出器
JPH10313574A (ja) 電力変換装置及びその位相同期制御方法
JP2005003530A (ja) 位相検出器
JP5337242B2 (ja) 同期機起動装置
JP2007225427A (ja) 停電検出回路及び無停電電源装置
JP3696306B2 (ja) 位相検出器
KR100635717B1 (ko) 전력변환설비용 위상 동기 루프
JP3655058B2 (ja) 自励式交直変換器の制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees