KR20140041100A - Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법 - Google Patents

Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법 Download PDF

Info

Publication number
KR20140041100A
KR20140041100A KR1020120108057A KR20120108057A KR20140041100A KR 20140041100 A KR20140041100 A KR 20140041100A KR 1020120108057 A KR1020120108057 A KR 1020120108057A KR 20120108057 A KR20120108057 A KR 20120108057A KR 20140041100 A KR20140041100 A KR 20140041100A
Authority
KR
South Korea
Prior art keywords
pll
observer
phase
voltage
normal
Prior art date
Application number
KR1020120108057A
Other languages
English (en)
Inventor
김찬기
최순호
박용훈
심응보
Original Assignee
한국전력공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사 filed Critical 한국전력공사
Priority to KR1020120108057A priority Critical patent/KR20140041100A/ko
Publication of KR20140041100A publication Critical patent/KR20140041100A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • H02J2003/365—Reducing harmonics or oscillations in HVDC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

본 발명은 HVDC 시스템에서 계통 전압에 역상분이 발생하는 경우 정상분 전압의 정확한 위상 추종을 위한 관측기 PLL을 적용하여, 밸브 점호각 제어의 위상각 오차를 감소시킴으로써 비특성 고조파의 발생을 최소화하고, 계통 전압의 과도 상태에서 정상분 전압의 벡터 크기를 계산시 오버슈트가 발생하지 않도록 과도 응답 특성을 개선할 수 있도록 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법을 제공한다.
이를 위해 본 발명은 AC 계통으로부터의 3상 전압을 d축과 q축의 d-q 전압으로 변환하는 단계, 관측기의 방정식을 이용하여 상기 d-q 전압의 정상분과, 역상분을 각각 추정하는 단계, 상기 추정된 d-q 전압의 정상분과 역상분을 이용하여 전차원 관측기의 방정식을 계산하는 단계, 상기 전차원 관측기의 방정식을 통해 시스템의 특성화 방정식을 구하는 단계 및, 상기 시스템의 특성화 방정식을 통해서 시스템 비례 이득을 구하는 단계를 포함하는 것을 특징으로 한다.

Description

ＨＶＤＣ 시스템의 관측기 ＰＬＬ을 이용한 비특성 고조파 억제 방법{Method for Minimizing Non-Characteristic Harmonics Using Observer PLL of HVDC System}
본 발명은 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법에 관한 것으로서, 보다 상세하게는 HVDC 시스템에서 관측기 PLL(Observer Phase Locked Loop)을 통한 정상분 전압의 정확한 위상 추종을 수행함에 의해, AC 계통에서 발생되는 비특성 고조파를 최소화할 수 있도록 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법에 관한 것이다.
일반적으로, HVDC 시스템은 AC 전력을 DC로 변환하는 정류기와 변환된 DC를 다시 AC로 변환하는 인버터로 구성되며, 이러한 정류기와 인버터에는 싸이리스터가 적용된 컨버터가 이용된다.
도 1은 종래의 HVDC 시스템에서의 제어 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 종래 사이리스터를 이용한 HVDC시스템은 사이리스터를 위상제어해서 전압과 전류를 제어하는 구조로 되어 있기 때문에, AC계통의 정확한 주파수 위상을 알아야 정밀제어가 가능하다.
HVDC 시스템에서 싸이리스터를 점호 제어하기 위해서는, PLL 기법을 이용하여 계통 AC 전압에서 현재의 위상을 계산하게 되는데, 도 2에 도시된 바와 같이 AC 계통과 PLL의 위상을 동기화시키고, 동기화된 위상각을 통해 싸이리스터 컨버터의 정확한 점호 지령을 내릴 수 있지만 AC 계통의 불평형 시 위상각에 오차가 발생하여 정확한 점호 지령을 내릴 수 없게 된다. 이러한 점호 지령의 오차는 고조파 성분으로 발생하게 되어 HVDC 시스템의 오작동에 영향을 줄 수 있다.
한편, AC 전압의 현재 위상 계산을 위해 적용되는 PLL의 종류는, 일반적으로 동기좌표 변환을 통해 위상각 정보를 얻어내는 d-q PLL과, 3상을 정지 좌표로 변환 후 arctan 연산을 통해 각도 정보를 얻어내는 arctan PLL, 3상의 정상분을 추출하여 d-q PLL을 이용하는 정상분 추출 PLL, 관측기(Observer)를 통해 위상 정보를 추출하는 관측기 PLL이 있다.
도 3은 종래의 d-q PLL에 대한 구성을 나타낸 도면으로서, 상기 다양한 종류의 PLL 중에서 d-q PLL의 구성에 대해 설명한다.
도 3에 도시된 바와 같이, d-q PLL은 3상 계통전원을 d축과 q축의 동기 좌표계로 변환하는 동기 좌표 기법을 이용하고, 좌표 변환 과정에서 3상중에 하나의 상(예컨대 Va, Vb, Vc 중에서 Va상)을 회전 좌표의 d축에 고정시키도록 제어하는 PLL 기법이다.
도 4는 종래의 d-q PLL에서 d-q축의 정지 좌표계와 동기 좌표계를 각각 나타낸 도면이다.
도 4에 도시된 바와 같이, 정지 좌표계는 A, B, C상을 ds축, qs축으로 나타낸 것이고, 이를 각속도 ω에 동기되어 회전하는 좌표계를 동기 좌표계라고 한다.
여기서, 3상 계통 전원 전압을 수식으로 나타내면 하기한 수학식 1과 같이 표현된다.
Figure pat00001
또한, 상기 수학식 1의 3상 전압을 정지 좌표계로 변환시키면 하기한 수학식 2와 같이 표현된다.
Figure pat00002
또, 상기 수학식 2의 정지 좌표계 전압을 동기 좌표계로 변환하면 하기한 수학식 3과 같이 표현된다.
Figure pat00003
그리고, 상기 수학식 2의 정지 좌표계 전압에 대해 PI 제어기를 통하여 θ = ωt로 제어하면 하기한 수학식 4의 결과 값을 가진다.
Figure pat00004
즉, 상기 수학식 4에 따르면,?상기 "θ"에 대해 계통 전원 주파수 "ωt"의 오차를 0으로 제어하면 계통의 위상정보를 추정할 수 있는 것이다.
한편, 도 3에 도시된 d-q PLL에서 3상 전압을 정상분과 역상분으로 분리하여 2개의 평형한 3상 전원으로 표현하면 하기한 수학식 5와 같다.
Figure pat00005
여기서, 상기 첨자 "p"와 "n"은 각각 정상분 변수와 역상분 변수를 의미하며, 3상 3선식을 가정하여 영상분 전압은 고려하지 않았다.
또한, 상기 수학식 5를 다시 공간벡터를 표현하는 전압 복소수 형태로 변환하면, 하기한 수학식 6과 같이 나타 낼 수 있다.
Figure pat00006
또, 동기 좌표계 PLL에서 동기 좌표계의 d-q축 전압 Ede와 Eqe는 하기한 수학식 7로 표현된다.
Figure pat00007
여기서, 동기 좌표계의 각은 θe = ωt + θr이고, 상기?"θr"은 임의로 선정된 값이다.
상기 수학식 7에서 보는 바와 같이, 동기 좌표 d-q전압은 역상분 함수에 계통주파수의 2배의 주파수 성분을 발생시킴을 알 수 있고, 이러한 사실은 계통의 역상분이 발생하는 경우(예컨대, 지락사고나, 변압기의 임피던스 불균형에 의한 상전압의 불평형 등)에 계통에 2차 고조파가 발생할 수 있다는 사실을 보여주고 있다.
한편, 지멘스나 ABB에서는 현재 d-q PLL을 사용하고 있으며, 이러한 2차 고조파 문제를 해결하기 위해서 PLL 제어기 입력단에 2차 고조파 차단 필터를 삽입하여 사용하고 있다.
도 5는 종래의 d-q PLL에서 정상분과, 역상분, 영상분의 상 회전 및 크기를 각각 나타낸 도면이다.
도 5에 도시된 바와 같이, 정상분은 계통 전압의 상 회전 방향과 동일한 방향 및 위상차를 가지고 있어서 항상 존재하는 성분이고, 역상분은 계통 전압의 상 회전 반향과 반대 방향을 가지지만 위상차는 동일한 성분이다.
영상분은 불평형 전압 시에 발생하는 동일 크기와, 동일 위상차를 가지는 벡터로 나타내지고, 3상이 평형일 경우 정상분만 존재하는 반면에, 불평형일 경우에는 정상분을 추출해 냄으로써 정상적인 PLL을 추정할 수 있다.
도 6은 종래의 전역 통과 필터를 이용하여 정상분을 검출하는 PLL의 구성을 나타낸 도면이다.
도 6에 도시된 바와 같이, 전역 통과 필터를 이용한 정상분 검출 d-q PLL은 d-q PLL의 단점을 극복하기 위한 것으로서, 불평형 3상 계통전압이 인가되는 경우에 정상분과 역상분을 제거하고 정상분만 추출하여 d-q PLL을 구성하는 방식이다.
한편, 상기 정상분 검출 d-q PLL에 따라, 3상의 정상분 검출식은 하기한 수학식 8로 표현된다.
Figure pat00008
여기서,
Figure pat00009
이고, Vpa, Vpb, Vpc는 각각 Va, Vb, Vc 삼상 전원의 정상분 성분이다.
이때, 상기 "1/ｊ"을 표현하기 위해서는 90°의 위상 지연 필터인 전역 통과 필터(All Pass Filter; AFP)를 사용하게 되고, 상기 전역 통과 필터를 통해 정상분의 추출이 이루어지게 되는데, 도 6에 도시된 정상분 검출 PLL은 90°가 지연된 전역 통과 필터를 통과하기 때문에 과도응답 특성이 나빠지고, 위상각 오차가 누적되는 단점을 가지고 있다.
관련 기술로는 국내공개특허 제2012-0084581호(컨버터 제어 장치 및 이를 포함하는 HVDC 시스템)(2012.07.30)가 있다.
이와 같이, 종래의 HVDC 시스템에서는 사이리스터 밸브의 점호각 제어를 위해 AC 계통 전압의 위상각 추종시 d-q PLL을 적용하고 있는데, AC 계통 전압에 불평형 발생시 역상분 전압으로 인해 연산 과정에서 2고조파가 발생하게 되고, 이러한 비특성 고조파를 제거하기 위해 정상분 검출 PLL을 이용한 정상분 계산 알고리즘을 적용하고 있지만, 이러한 정상분 계산 알고리즘은 위상각의 오차가 누적될 수 있고, 과도 응답 특성에서 오버슈트를 포함하는 등의 여러가지 문제점을 가지고 있다.
따라서, 본 발명은 상기한 종래의 문제점을 개선하기 위해 이루어진 것으로서, HVDC 시스템에서 계통 전압에 역상분이 발생하는 경우 정상분 전압의 정확한 위상 추종을 위한 관측기 PLL을 적용하여, 밸브 점호각 제어의 위상각 오차를 감소시킴으로써 비특성 고조파의 발생을 최소화하고, 계통 전압의 과도 상태에서 정상분 전압의 벡터 크기를 계산시 오버슈트가 발생하지 않도록 과도 응답 특성을 개선할 수 있도록 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법을 제공하는데 그 목적이 있다.
본 발명의 일측면에 따른 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법은, AC 계통으로부터의 3상 전압을 d축과 q축의 d-q 전압으로 변환하는 제1단계, 관측기의 방정식을 이용하여 상기 d-q 전압의 정상분과, 역상분을 각각 추정하는 제2단계, 상기 추정된 d-q 전압의 정상분과 역상분을 이용하여 전차원 관측기의 방정식을 계산하는 제3단계, 상기 전차원 관측기의 방정식을 통해 시스템의 특성화 방정식을 구하는 제4단계 및, 상기 시스템의 특성화 방정식을 통해서 시스템 비례 이득을 구하는 제5단계를 포함하는 것을 특징으로 한다.
상기 제3단계에서, 상기 전차원 관측기의 방정식은,
Figure pat00010
와 같이 계산하는 것을 특징으로 한다.
상기 제4단계에서, 상기 시스템의 특성화 방정식은,
Figure pat00011
와 같이 계산하는 것을 특징으로 한다.
상기 제5단계에서, 상기 시스템 특성화 방정식의 두 근을 중근 α로 두어 시스템 비례 이득을 구하는 것을 특징으로 한다.
상기 제5단계에서, 상기 시스템 비례 이득은,
Figure pat00012
와 같이 계산하는 것을 특징으로 한다.
상기한 바와 같이 이루어진 본 발명에 따르면, HVDC 시스템에서 AC 계통에서 발생되는 2고조파를 포함한 비특성 고조파를 제거하기 위해 관측기 PLL을 적용하여, 계통전압 불평형시 정상분 전압의 정확한 위상 추종을 통해 밸브 점호각 제어의 위상각 오차를 감소시킴으로써, 비특성 고조파의 발생을 최소화하고, 계통 전압의 과도 상태에서 정상분 전압의 벡터 크기를 추정하는데 있어 오버슈트가 발생하지 않도록 함으로써, 과도 응답 특성이 개선될 수 있다.
도 1은 종래의 HVDC 시스템에서의 제어 구성을 나타낸 도면이다.
도 2는 종래 HVDC 시스템에서 AC 계통과 동기화된 PLL의 상 전압의 특성 곡선을 나타낸 도면이다.
도 3은 종래의 d-q PLL에 대한 구성을 나타낸 도면이다.
도 4는 종래의 d-q PLL에서 d-q축의 정지 좌표계와 동기 좌표계를 각각 나타낸 도면이다.
도 5는 종래의 d-q PLL에서 정상분과, 역상분, 영상분의 상 회전 및 크기를 각각 나타낸 도면이다.
도 6은 종래의 전역 통과 필터를 이용하여 정상분을 검출하는 PLL의 구성을 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법을 구현하기 위한 정상분 관측기 PLL의 구성을 나타낸 도면이다.
이하, 상기한 바와 같이 구성된 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 7은 본 발명의 일실시예에 따른 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법을 구현하기 위한 정상분 관측기 PLL의 구성을 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명에 따른 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법을 구현하기 위한 정상분 관측기 d-q PLL(100)은 정상분을 검출하기 위해 d-q PLL의 적분항에 의한 시지연을 상태 관측기(State Observer)를 이용하여 위상각을 추정하도록 구성된 것으로서, 상기 위상각의 추정 결과에 따른 정상분 및 역상분의 d-q축 전압 신호가 d-q PLL(200)에 입력되고, 상기 d-q PLL(200)은 정상분 및 역상분의 d-q축 전압에 대해 정확한 위상 추종이 이루어진 AC 계통의 위상각(θ) 정보를 출력한다.
상기 정상분 관측기 d-q PLL(100)은, AC 계통으로부터의 3상 전압(Va, Vb, Vc)을 d-q 성분을 갖는 정지 좌표계의 d축과 q축 전압으로 변환하는 전압 변환부(10)와, 상기 전압 변환부(10)로부터의 d축,q축 전압과 상기 d-q PLL(200)에 최종 출력되는 정상분 및 역상분의 d-q축 전압을 가산하는 제1가산기(20), 상기 제1가산기(20)로부터의 가산 전압분에 대해 관측기의 이득을 근거로 이득 신호를 산출하는 이득 산출부(30), 상기 d-q PLL(200)에 최종 출력되는 정상분 및 역상분 전압의 위상각에 대한 각속도를 적분하는 각속도 적분기(40), 상기 이득 산출부(30)를 통해 산출된 이득 신호와 상기 각속도 적분기(40)를 통해 적분된 각속도 신호를 가산하는 제2가산기(50), 상기 제2가산기(50)로부터 출력되는 정상분 및 역상분의 d-q축 전압에 대한 추정치에 대해 2차 폐루프의 시스템 전달 함수로서 1/S을 적용하여 최종 정상분 및 역상분의 d-q축 출력전압을 발생하는 함수 적용부(60)를 포함한다.
상기 정상분 관측기 d-q PLL(100)에 적용되는 관측기는 출력의 오차를 통해 시스템 내부의 상태 변수를 추정하는 방법으로서, 관측기의 방정식은 하기한 수학식 9와 같이 표현된다.
Figure pat00013
여기서, 상기 "
Figure pat00014
"는 상태변수 X의 추정치이고, 상기 "L"은 관측기의 이득이며, 상기 "y"는 계통에서 들어오는 전압의 정지 좌표계 d-q성분이다. 즉, 관측기를 통해 계통의 정상분, 역상분 성분에 대해
Figure pat00015
를 추정 할 수 있다.
또한, 상기 정상분 관측기 d-q PLL(100)에서 정상분과 역상분의 전압을 상태 변수로 하는 전차원 관측기의 방정식에 대해서는 하기한 수학식 10과 같이 표현할 수 있다.
Figure pat00016
여기서, 상기 이득 산출부(30)의 시스템 이득인 "L"에 대한 비례이득 행렬은 하기한 바와 같이 나타낼 수 있다.
L =
Figure pat00017
또한, 상기 이득을 구하기 위하여 시스템을 복소수로 표현하면 하기한 수학 11과 같이 표현된다.
Figure pat00018
또한, 상기 정상분 관측기 d-q PLL(100)의 특성화 방정식은 하기한 수학식 12와 같이 계산되고, 특성화 방정식의 두 근을 중근 α로 두면 하기한 수학식 13과 같이 이득(L)을 구할 수 있다.
Figure pat00019
Figure pat00020
여기서, 상기 "α"는
Figure pat00021
이 된다.
한편, 상기 함수 적용부(60)의 2차 폐루프 시스템에서 시스템 전달 함수는 하기한 수학식 14로 표현된다.
Figure pat00022
상기 수학식 12에서 특성화 방정식의 중근을 α로 두는 이유는, 상기 함수 적용부(60)의 시스템 전달 함수가 상기 수학식 14와 같이 정의됨에 따라, 임계 감쇠의 응답 특성을 보이고 오실레이션이 없어 PLL의 오차를 줄이기 유리하며 과감쇠응답보다 응답속도가 빠른 장점을 가지게 되기 때문이다.
상기한 바와 같이 이루어진 본 발명에서는 계통 전압에 역상분이 발생하는 경우 d-q PLL 연산과정에서 발생하는 2고조파 및 비특성고조파를 제거하기 위해 관측기 PLL을 적용함을 통해 AC 계통 사고 및 전압 불평형 등의 조건에서도 정상분 전압의 정확한 위상 추종을 할 수 있게 된다.
결과적으로, 밸브 점호각 제어의 위상각 오차를 감소시킴으로써 비특성 고조파의 발생을 최소화할 수 있고, 계통전압의 과도 상태에서 정상분 전압 벡터 크기를 추정하는데 있어 오버슈트가 발생하지 않도록 과도 응답 특성을 개선할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
10:전압 변환부 20,50:가산기
30:이득 산출부 40:각속도 적분기
60:함수 적용부 100:정상분 관측기 d-q PLL
200:d-q PLL

Claims (5)

  1. AC 계통으로부터의 3상 전압을 d축과 q축의 d-q 전압으로 변환하는 제1단계;
    관측기의 방정식을 이용하여 상기 d-q 전압의 정상분과, 역상분을 각각 추정하는 제2단계;
    상기 추정된 d-q 전압의 정상분과 역상분을 이용하여 전차원 관측기의 방정식을 계산하는 제3단계;
    상기 전차원 관측기의 방정식을 통해 시스템의 특성화 방정식을 구하는 제4단계; 및
    상기 시스템의 특성화 방정식을 통해서 시스템 비례 이득을 구하는 제5단계를 포함하는 것을 특징으로 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법.
  2. 제 1 항에 있어서,
    상기 제3단계에서, 상기 전차원 관측기의 방정식은,
    Figure pat00023

    와 같이 계산하는 것을 특징으로 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법.
  3. 제 1 항에 있어서,
    상기 제4단계에서, 상기 시스템의 특성화 방정식은,
    Figure pat00024

    와 같이 계산하는 것을 특징으로 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법.
  4. 제 3 항에 있어서,
    상기 제5단계에서, 상기 시스템 특성화 방정식의 두 근을 중근 α로 두어 시스템 비례 이득을 구하는 것을 특징으로 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법.
  5. 제 4 항에 있어서,
    상기 제5단계에서, 상기 시스템 비례 이득은,
    Figure pat00025

    (단, 상기 "α"는
    Figure pat00026
    이 됨)
    와 같이 계산하는 것을 특징으로 하는 HVDC 시스템의 관측기 PLL을 이용한 비특성 고조파 억제 방법.

KR1020120108057A 2012-09-27 2012-09-27 Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법 KR20140041100A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120108057A KR20140041100A (ko) 2012-09-27 2012-09-27 Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108057A KR20140041100A (ko) 2012-09-27 2012-09-27 Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법

Publications (1)

Publication Number Publication Date
KR20140041100A true KR20140041100A (ko) 2014-04-04

Family

ID=50650994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108057A KR20140041100A (ko) 2012-09-27 2012-09-27 Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법

Country Status (1)

Country Link
KR (1) KR20140041100A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808089A (zh) * 2015-05-08 2015-07-29 贵州电力试验研究院 基于机端三相电压信号的低频振荡检测方法及系统
CN107482975A (zh) * 2017-07-19 2017-12-15 中国科学院电工研究所 磁悬浮列车在双端供电模式下的无速度传感器控制方法
CN111786386A (zh) * 2020-07-15 2020-10-16 华北电力大学 一种基于暂态能量法的防止直流闭锁的控制系统及方法
CN114938032A (zh) * 2022-06-22 2022-08-23 中国电力科学研究院有限公司 一种提升新能源经柔直孤岛送出系统控制优化方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808089A (zh) * 2015-05-08 2015-07-29 贵州电力试验研究院 基于机端三相电压信号的低频振荡检测方法及系统
CN107482975A (zh) * 2017-07-19 2017-12-15 中国科学院电工研究所 磁悬浮列车在双端供电模式下的无速度传感器控制方法
CN107482975B (zh) * 2017-07-19 2020-06-19 中国科学院电工研究所 磁悬浮列车在双端供电模式下的无速度传感器控制方法
CN111786386A (zh) * 2020-07-15 2020-10-16 华北电力大学 一种基于暂态能量法的防止直流闭锁的控制系统及方法
CN111786386B (zh) * 2020-07-15 2021-09-07 华北电力大学 一种基于暂态能量法的防止直流闭锁的控制系统及方法
CN114938032A (zh) * 2022-06-22 2022-08-23 中国电力科学研究院有限公司 一种提升新能源经柔直孤岛送出系统控制优化方法及装置

Similar Documents

Publication Publication Date Title
Wang et al. Analysis and digital implementation of cascaded delayed-signal-cancellation PLL
Sadinezhad et al. Real-time power system phasors and harmonics estimation using a new decoupled recursive-least-squares technique for DSP implementation
US20140043014A1 (en) Phase-locked loop
US11774994B2 (en) Method for current limitation of a virtual synchronous machine
US20130346004A1 (en) Phase-locked loop
WO2021029313A1 (ja) 系統連系電力変換装置
KR101986550B1 (ko) Ｈｖｄｃ 시스템의 정류실패 방지를 위한 소호각 제어 장치
CN110557118B (zh) 一种锁相装置及锁相方法
JP6431788B2 (ja) 電力変換装置およびその制御法
JP7078332B2 (ja) 電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機
KR20140041100A (ko) Ｈｖｄｃ 시스템의 관측기 ｐｌｌ을 이용한 비특성 고조파 억제 방법
JP2016082655A (ja) 位相同期ループ、電力変換装置、及び、位相同期方法
JP2018182811A (ja) 電力変換器及びその制御装置
CN109358228B (zh) 基于双增强型锁相环的电网电压正负序分量实时估计方法
KR101380380B1 (ko) 전력계통의 상태에 따른 적응형 위상추종 방법 및 시스템
Xiu et al. A practical and fast sequence components detection scheme for three-phase unbalanced grid voltage
WO2012026568A1 (ja) 単相信号入力装置及び系統連系装置
JP4935166B2 (ja) 電力変換装置の位相同期制御装置
JP2016096666A (ja) モータ制御装置
JP6909867B2 (ja) 電圧補償装置
KR20130032429A (ko) 위상 동기 루프 회로
JP5078144B2 (ja) 電力変換方法および電力変換装置
US20230188030A1 (en) Power conversion device and control device
KR102667619B1 (ko) 계통 연계형 인버터의 제어 장치
JP5637310B2 (ja) インバータ装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination