JP3561119B2 - 同期制御方法、周波数検出方法及び同期制御装置 - Google Patents
同期制御方法、周波数検出方法及び同期制御装置 Download PDFInfo
- Publication number
- JP3561119B2 JP3561119B2 JP23865797A JP23865797A JP3561119B2 JP 3561119 B2 JP3561119 B2 JP 3561119B2 JP 23865797 A JP23865797 A JP 23865797A JP 23865797 A JP23865797 A JP 23865797A JP 3561119 B2 JP3561119 B2 JP 3561119B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- phase difference
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inverter Devices (AREA)
- Measuring Phase Differences (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させるための同期制御方法、周波数検出方法及び同期制御装置に関するものである。
【０００２】
【従来の技術】
図４２は、例えば、特開昭５５−３４８５１号公報に示された従来の同期制御装置を示すブロック図である。図４２において、符号３１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗをこれに同期した２相交流信号ＶＢα、ＶＢβに変換する２相交流変換回路、３２は２相交流変換回路３１からの２相交流信号ＶＢα、ＶＢβと２相交流生成回路３５からの２相交流信号とＶα、Ｖβとから両者の位相差△θを生成する位相差検出回路、３３はループフィルタ、３４は入力電圧に応じて発振周波数が変化する可変周波数発振器、３６は可変周波数発振器３４の出力パルスを計数して位相信号θを生成するカウンタであり、２相交流生成回路３５は位相信号θに基づいて２相交流信号Ｖα、Ｖβを生成する。
次に、この従来例の動作について説明する。２相交流変換回路３１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗを次式で示される２相交流信号ＶＢα、ＶＢβに変換する。
【０００３】
ＶＢα＝ＶＢｕ ・・・・（１）
ＶＢβ＝１／３１／２（ＶＢｗ−ＶＢｖ） ・・・・（２）
この変換により、例えば、
ＶＢｕ＝ｓｉｎ（θ０） ・・・・（３）
ＶＢｖ＝ｓｉｎ（θ０−２π／３） ・・・・（４）
ＶＢｗ＝ｓｉｎ（θ０＋２π／３） ・・・・（５）
のとき、
ＶＢα＝Ｖｓｉｎθ０ ・・・・（６）
ＶＢβ＝Ｖｃｏｓθ０ ・・・・（７）
となる。但し、Ｖは振幅、θ０は位相である。
【０００４】
２相交流生成回路３５は、位相信号θから次式に基づいて２相交流信号Ｖα、Ｖβを生成する。
【０００５】
Ｖα＝ｓｉｎθ ・・・・（８）
Ｖβ＝ｃｏｓθ ・・・・（９）
この２相交流信号Ｖα、Ｖβを２相交流信号ＶＢα、ＶＢβとともに位相差検出回路３２へ入力し、この位相差検出回路３２により、次式に基づいて位相差△θ（＝θ０−θ）を生成する。
【０００６】
Δθ＝ｓｉｎ−１｛（ＶＢα・Ｖβ−ＶＢβ・Ｖα）／（ＶＢα２＋ＶＢβ２）１／２｝ ・・・・（１０）
この位相差Δθをループ・フィルタ３３を介して可変周波数発振器３４に加える。位相差信号Δθが零となるように、ループ・フィルタ３３、可変周波数発振器３４、カウンタ３６及び２相交流生成回路３５によりフィードバックループを構成しており、可変周波数発振器３４が３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗと同期する周波数パルスを生成し、これを交流出力の電力変換装置などにおける同期制御に利用している。
【０００７】
【発明が解決しようとする課題】
従来の同期制御装置は以上のように構成されており、位相差検出を交流信号から直接演算しているため、交流信号に歪みが含まれている場合、位相差が正確に求められないという問題点があった。
【０００８】
また、３相交流信号が不平衡成分を含んでいる場合、位相差信号に基本波の倍周波リップルが発生し、ループフィルタ３３を介して可変周波数発振器３４の入力にリップルを含むことになり、安定して同期制御を行えなかった。
【０００９】
更に、従来の同期制御装置は、乗算器等のアナログ回路とディジタル回路とが混在した複雑な回路構成となっていた。
【００１０】
この発明は上述したような課題点を解決するためになされたものであり、交流信号の歪み、不平衡の影響を受けることのない同期制御方法、同期制御装置及び、それを用いた無停電電源装置を提供することを目的とするものである。
この発明の他の目的は、マイクロプロセッサ等を用いたソフトウェアにより構成され同期制御装置を提供することである。
【００１１】
【課題を解決するための手段】
請求項１の発明に係る同期制御方法は、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、可変周波数回路の出力周波数を分周する分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号を前記可変周波数回路に入力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、三相出力交流信号と分周器出力とを同期させるものである。
【００１２】
請求項２の発明に係る同期制御方法は、発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力される交流出力電力変換装置の三相出力交流信号を前記プロセッサに取り込み、当該三相出力交流信号を回転座標上のベクトルに変換し、前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、前記位相差を増幅し、前記増幅された位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相出力交流信号と分周器出力とを同期させるものである。
【００１３】
請求項３の発明に係る同期制御方法は、前記ベクトルと前記回転座標の基準軸との位相差を、前記ベクトルが位置する前記回転座標上の象限が、位相差が９０度から１８０度までの象限となる場合には、位相差を９０度に制限し、位相差が−９０度から−１８０度までの象限となる場合には、位相差を−９０度に制限するものである。
【００１４】
請求項４の発明に係る同期制御方法は、前記ベクトルと前記回転座標基準軸との位相差につき、前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にある時、当該位相差を遅れと判定し、前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にある時、当該位相差を進みと判定するものである。
【００１５】
請求項５の発明に係る同期制御方法は、前記回転座標上の前記ベクトルに高調波振動成分を除去する処理を行ってから、前記位相差を求めるものである。
【００１６】
請求項６の発明に係る同期制御方法は、前記位相差を前記三相交流信号の基本波１周期にて移動平均を行ってから増幅するものである。
【００１７】
請求項７の発明に係る同期制御方法は、前記三相交流信号から基本波逆相分を減じ、この信号を前記回転座標上のベクトルに変換するものである。
【００１８】
請求項８の発明に係る同期制御方法は、前記三相交流信号から高調波成分を減じ、この信号を前記回転座標上のベクトルに変換するものである。
【００１９】
請求項９の発明に係る同期制御方法は、前記位相差の検出は電源周波数の逓倍毎に起動される周期１のプログラムで演算し、前記位相差検出信号に含まれる高調波の除去処理を行い、高調波除去された位相差を増幅する処理は前記周期１より長い一定時間毎に起動される別のプログラムにより実行するものである。
【００２０】
請求項１０の発明に係る同期制御方法は、前記位相差を増幅した信号の変化率を前記別のプログラムにより制限するものである。
【００２１】
請求項１１の発明に係る同期制御方法は、同期制御停止時に、可変周波数回路への出力信号の変化率を前記別のプログラムにより制限するものである。
【００２２】
請求項１２の発明に係る同期制御方法は、前記位相差と前記可変周波数回路への出力信号の変化率とが共にそれぞれの許容値以内である場合に、同期と判定するものである。
【００２３】
請求項１３の発明に係る同期制御方法は、前記位相差の変化率と前記可変周波数回路への出力信号とを加算した信号から前記三相交流信号の周波数を演算するものである。
【００２４】
請求項１４の発明に係る周波数検出方法は、発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、単相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力される交流出力電力変換装置の単相出力交流信号を前記プロセッサに取り込み、当該単相出力交流信号を仮想的な三相交流信号に変換し、前記三相交流信号を回転座標上のベクトルに変換し、前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、前記位相差を増幅し、前記増幅された信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相交流信号と分周器出力とを同期させ、前記位相差の変化率と前記可変周波数回路への出力信号とから前記三相交流信号の周波数を演算するものである。
【００２５】
請求項１５の発明に係る同期制御装置は、発振器と、前記発振器の発振周波数を可変制御する可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、前記分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号を前記可変周波数回路へ出力して、前記三相出力交流信号と分周器出力とを同期させる制御手段とを備えるものである。
請求項１６の発明に係る同期制御装置は、前記可変周波数回路がレートマルチにより構成されるものである。
【００２６】
請求項１７の発明に係る同期制御装置は、前記分周器はカウンタにより構成されるものである。
【００２７】
請求項１８の発明に係る同期制御装置は、前記制御手段はマイクロコンピュータにより構成されるものである。
【００３１】
【発明の実施の形態】
以下、この発明の実施の形態について、添付図面に基づいて説明する。
【００３２】
実施の形態１．
図１は本発明の実施の形態１による同期制御装置を示しており、この実施の形態１では、本発明を無停電電源装置を用いた非常用電源に適用したものであり、図１はその無停電電源装置の構成を示すブロック図である。
【００３３】
図１において、符号１はバイパス回路用交流電源、２は交流入力電源、３は無停電電源装置、４は負荷である。１０番台の数字は、無停電電源装置３の主要構成要素を示すもので、１１は整流器、１２は蓄電池、１３はインバータ、１４、１５はスイッチとしての開閉器、１６はバイパス回路用交流電源１と交流入力電源２の電圧を検出する電圧センサ、１７は無停電電源装置３の同期制御装置である。２０番台の数字は、同期制御装置１７の主要構成要素を示すもので、２１はＣＰＵ（マイクロプロセッサ）、２２はプログラムやデータを格納するメモリ、２３は電圧センサ１６の検出したアナログ信号をディジタル信号に変換するアナログ／ディジタル変換回路、２４はＣＰＵ２１の電圧指令よりインバータ１３のスイッチング指令を生成するパルス幅変調（ＰＷＭ）回路、２５は基準周波数ｆａを発振する発振器、２６はＣＰＵ２１の分周指令Ｎより周波数ｆｂ（＝ｆａ×Ｎ／Ｎ０、Ｎ＝０〜Ｎ０）を出力する可変周波数回路としてのレートマルチ、２７は周波数ｆｂをＫ分周する分周器としてのカウンタであり、Ｋ分周毎にＣＰＵ２１へ割込信号を出力する。
【００３４】
次に、上述した図１の非常用電源装置の動作について述べる。交流入力電源２の正常時は、整流器１１が蓄電池１２を充電しつつ、インバータ１３へ直流電力を供給し、インバータ１３は開閉器１４を介して負荷４へ交流電力を供給する。交流入力電源２が停電した場合は、整流器１１は停止し、インバータ１３は蓄電池１２の直流電力を交流に変換し開閉器１４を介して負荷４へ供給する。開閉器１５は通常オフ状態にあり、開閉器１４はオン状態にあるが、負荷４が過負荷状態になりインバータ１３の給電能力を超えた場合、或いはインバータ１３が故障した場合には、開閉器１４をオフし、開閉器１５をオンして、バイパス回路用交流電源１から負荷４へ給電する。このとき、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４へ位相急変を与えることなく、安定してインバータ給電からバイパス給電へ切り換えることができる。また、過負荷状態の解除後、あるいはインバータ故障の復旧後に、バイパス給電からインバータ給電へ切り戻す場合も、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４への位相急変を無くすことができる。
【００３５】
同期制御装置１７では、インバータ１３の出力電圧Ｖｉｎｖを電圧センサ１６により検出し、アナログ／ディジタル変換回路２３にてディジタル信号に変換した後、インバータ１３の出力電圧Ｖｉｎｖが出力電圧指令値と一致するようにＣＰＵ２１、メモリ２２を用いて制御演算が行われ、ＰＷＭ回路２４に電圧指令値が書き込まれる。ＰＷＭ回路２４では、三角波等のキャリア信号と電圧指令を比較することにより、インバータ１３のスイッチング指令を出力する。ここで、インバータ１３の出力電圧Ｖｉｎｖとバイパス回路用交流電源１を同位相にするには、まず、バイパス回路用交流電源１と同位相の位相情報を持つ必要がある。本発明は、交流電源等の交流信号と同期した同位相の位相信号を得るためのディジタル制御回路構成及びプログラム・フローチャートを提供するものである。
【００３６】
本実施の形態１では、発振器２５、レートマルチ２６、カウンタ２７、後述する演算処理を行うＣＰＵ２１により、ディジタル同期制御装置を構成している。図２に同期制御装置１７でのタイミング例を示す。例えば、レートマルチ２６に１／２分周の指令が与えられた場合（Ｎ／Ｎ０＝１／２）、その出力周波数ｆｂは、図２に示すように、発振器２５の出力周波数ｆａの１／２の周波数になる。カウンタ２７がアップダウンカウンタである場合には、レートマルチ２６の出力周波数ｆｂを分周して三角波状にカウント値が変化する。カウンタ２７は、この三角波の山・谷にて出力パルスｆｃを発生させ、ＣＰＵ２１への割込信号とし、この割込信号毎にインバータ１３の出力電圧をサンプリング制御する。この三角波状のカウント値はＰＷＭ回路２４のキャリア信号として使用することができる。今、三角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚとすると、サンプリング制御を行うタイミングは、６ｋＨｚ×２÷６０Ｈｚ＝２００回となる。また、ｆｂは６ｋＨｚ×２×２５６＝３．０７２ＭＨｚとなる。従って、レートマルチ２６のダイナミックレンジを２倍にとり、定常時での分周比を１／２とすると、ｆａは３．０７２ＭＨｚ×２＝６．１４４ＭＨｚとなる。ここで、インバータ１３の出力電圧制御をディジタル制御にて実施している場合には、キャリア用のカウンタ、発振器等が必要であるため、実際にはレートマルチ２６を追加するだけで、同期制御を実現することができる。
【００３７】
割込が１サイクル当たり２００回の場合、割込毎に位相情報を２π／２００だけ進め、この位相情報より電圧指令値を作成する。従って、この位相情報とバイパス回路用交流電源との位相差を求めこれを零に制御する。
【００３８】
図３に、ＣＰＵ２１で実行するプログラム・フローチャートを示す。このプログラムは、インバータ１３の電圧制御と同じく、割込毎に起動される。以下に各処理の説明を行う。
【００３９】
先ず、ＳＴＥＰ１０で、バイパス回路用３相交流電源１の各相電圧ＶＢｕ、ＶＢｖ、ＶＢｗをアナログ／ディジタル変換回路２３にてディジタル信号に変換する。
【００４０】
ＳＴＥＰ２０で、メモリ２２に記憶しておいた、位相カウンタをインクリメントする。例えば、１サイクル当たり２００回の割込を行う場合は、位相カウンタを０から１９９までのモジュロ・カウンタとする。
【００４１】
ＳＴＥＰ３０で、正弦波のデータテーブルより、位相カウンタの値を用いて次のｓｉｎ、ｃｏｓを読み込む。
【００４２】
ｓｉｎＵ＝ｓｉｎ（２πＣ／Ｃ０） ・・・（１１）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０−２π／３） ・・・（１２）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０＋２π／３） ・・・（１３）
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・（１４）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・（１５）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・（１６）
但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１サイクル当たりの割込数である。
【００４３】
次いで、ＳＴＥＰ４０で、次式によりプログラムの位相カウンタ上での、バイパス入力電圧ｄ軸成分、ｑ軸成分を求める。
【数１】
ここで、バイパス入力電圧の周波数ｆｖｂと位相カウンタの周波数が等しく、位相については、ｄθ１だけバイパス入力電圧が進んでいる場合、即ち、
ＶＢｕ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋ｄθ１） ・・・（１８）
ＶＢｖ＝ＶＢ１・ｓｉｎ（２πｆｖｂ−２π／３＋ｄθ１）・・・（１９）
ＶＢｗ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋２π／３＋ｄθ１）・・・（２０）
の時、
ＶＢｄ＝（３／２）１／２ＶＢ１・ｃｏｓ（ｄθ１） ・・・（２１）
ＶＢｑ＝（３／２）１／２ＶＢ１・ｓｉｎ（ｄθ１） ・・・（２２）
となる。
【００４４】
図４はバイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。この図４より、バイパス交流入力電圧とプログラムの位相カウンタとの位相差は、バイパス交流入力電圧ベクトルとｄ軸との位相差に等しいことが分かる。
【００４５】
ＳＴＥＰ５０で、上式（２１）及び（２２）より、バイパス交流入力電圧とプログラムの位相カウンタとの位相差ｄθは、次式より求められる。
【００４６】
ｄθ＝ｓｉｎ−１｛ＶＢｑ／（ＶＢｄ２＋ＶＢｑ２）１／２｝ ・・・（２３）
【００４７】
ＳＴＥＰ６０で、次式により位相差ｄθにＰＩ演算を行う。
【００４８】
ＯＵＴ＝Ｋｐ（１＋Ｋｉ／Ｓ）ｘｄθ
ここで、Ｋｐは比例ゲイン、Ｋｉは積分ゲイン、Ｓはラプラス演算子である。
【００４９】
位相差ｄθがバイパス交流入力電圧進みの場合はＰＩ演算結果ＯＵＴが正の方向へ、位相差ｄθがバイパス交流入力電圧遅れの場合はＰＩ演算結果ＯＵＴが負の方向へ、調整される。
【００５０】
ＳＴＥＰ７０で、ＰＩ演算結果ＯＵＴをレートマルチ２６へ出力する。図５にレートマルチ２６の特性例を示す。レートマルチ２６への入力ｎを横軸とし、ｎが正の場合は出力周波数ｆｂが増加し、ｎが負の場合は出力周波数ｆｂが減少する。また、レートマルチ２６への出力を零とした場合の出力周波数Ｆ０（自走周波数）は、バイパス交流入力電圧の定格周波数に相当する周波数とする。これより、位相差がバイパス交流入力電圧進みの場合は、レートマルチ２６の入力が正方向へ調整され、その結果ｆｂが増加し、割込周期が短くなり、プログラムの位相カウンタが速くカウントアップされるようになり、定常的にはプログラムの位相カウンタとバイパス入力電圧の位相が一致する。
【００５１】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができる。
さらに、本発明の同期制御装置を無停電電源装置に適用することにより、交流入力電源とバイパス回路用交流電源との切り替え時の、両方の交流電力の位相の同期制御をソフトウエア的に行うことができ、交流信号に歪みや不平衡成分が含まれている場合でも、その影響を受けることなく正確に同期制御を行うことができる上、全体の装置構成も簡略化することができるものである。
【００５２】
実施の形態２．
図６は、ＣＰＵ２１で実行する本発明の実施の形態２による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示した同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１との違いは、ＳＴＥＰ５０の位相差検出を簡略化した点であり、他は実施の形態１と同様である。
【００５３】
上記実施の形態１では、ＳＴＥＰ５０にて位相差を求める際にｓｉｎ−１を用いているが、位相差を零にするフィードバック制御系となっていることから、
ｄθ＝ｓｉｎ（ｄθ） ・・・（２４）
と仮定することができる。従って、位相差を次式より求めることができる。
【００５４】
ｄθ＝ＶＢ／（ＶＢｄ２＋ＶＢｑ２）１／２ ・・・（２５）
本実施の形態２では、ＳＴＥＰ５０Ａにて、上式２５に基づいた位相差検出を行っている。
【００５５】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、位相差検出にｓｉｎ−１を用いていないため、プログラムがシンプルになり、ＣＰＵ負荷を低減できる。
【００５６】
実施の形態３．
図７は、ＣＰＵ２１で実行する本発明の実施の形態３による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態２との違いは、ＳＴＥＰ５０Ａの位相差検出を更に簡略化した点である。
【００５７】
上記実施の形態２では、ＳＴＥＰ５０Ａにてバイパス交流入力電圧ベクトルとｄ軸との位相差を求める際に、バイパス交流入力電圧ベクトルの長さ即ちバイパス交流入力電圧が変動しても、正確に位相差が求められるように、バイパス交流入力電圧ベクトルの長さ（ＶＢｄ２＋ＶＢｑ２）１／２を変数にしているが、バイパス交流入力電圧がほとんど変動しない場合は、これを定数として扱ってもよく、
ＫＶＢ＝１／線間電圧定格実効値 ・・・（２６）
と定数として定義することにより、位相差を次式より求めることができる。
【００５８】
ｄθ＝ＶＢｑｘＫＶＢ ・・・（２７）
従って、バイパス交流入力電圧のｄ軸成分は不要となり、上記実施の形態２に対して以下の内容を変更している。
【００５９】
ＳＴＥＰ３０Ｂで、ｄ軸成分を求める必要が無いため、正弦波のデータテーブルより、位相カウンタの値を用いてｃｏｓのみを読み込む。
【００６０】
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・・（２８）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・・（２９）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・・（３０）
但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１サイクル当たりの割込数である。
【００６１】
ＳＴＥＰ４０Ｂで、次式によりプログラムの位相カウンタ上での、バイパス入力電圧ｑ軸成分のみを求める。
【数２】
ＳＴＥＰ５０Ｂで、上式２７より、バイパス交流入力電圧とプログラムの位相カウンタとの位相差ｄθを求める。
【００６２】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、バイパス交流入力電圧がほとんど変動しない場合には、プログラムをシンプルな構成にでき、ＣＰＵ負荷を低減できる。
【００６３】
実施の形態４．
図８は、ＣＰＵ２１で実行する本発明の実施の形態４による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示した同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１との違いは、ＳＴＥＰ５０の位相差検出後に、ＳＴＥＰ５１の位相差補正を追加した点であり、他は実施の形態１と同様である。
【００６４】
図９は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。図９において、バイパス交流入力電圧ベクトルＶＢ１はＩ象限１にあり、図８のＳＴＥＰ５０の処理により位相差ｄθ１が求められる。しかし、バイパス交流入力電圧ベクトルがＶＢ２のようにＩＩ象限２にある場合には、ＳＴＥＰ５０の処理では位相差が（π−ｄθ２）として求められるため、ＳＴＥＰ５０の位相差検出特性を図示すると、図１０の点線となり、実際の位相差が増えても位相差検出出力が減少してしまう非線形性が見られる。この非線形性により、同期制御において所望の応答が得られなくなるばかりか、位相差がπの状態でロックされることも考えられる。
【００６５】
ＳＴＥＰ５１の処理は、位相検出特性を図１０の実線のように改善し、非線形性を解消するためのものであり、以下にこの処理について説明する。
【００６６】
先ず、ＳＴＥＰ５１で、バイパス交流入力電圧ベクトルの象限を求め、ＩＩ、ＩＩＩ象限３、４の場合のみ以下の補正を行う。
【００６７】
ＩＩ象限２：ｄθ＝π−ｄθ
ＩＩＩ象限３：ｄθ＝−π−ｄθ
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、位相差を−πからπまで線形に求めることにより、安定して同期制御を行うことができる。
【００６８】
実施の形態５．
図１１は、ＣＰＵ２１で実行する本発明の実施の形態５による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態４との違いは、ＳＴＥＰ５１の位相差検出をＳＴＥＰ５２に変更した点であり、他は実施の形態４と同様である。
【００６９】
図１２は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。上記実施の形態４では、バイパス交流入力電圧ベクトルがＩＩ、ＩＩＩ象限２、３にある場合、位相差が正しく求められるように補正していたが、図１３に示すように、バイパス交流入力電圧ベクトルがＩＩ象限２にある場合には、位相差ｄθ＝π／２（９０度）、バイパス交流入力電圧ベクトルがＩＩＩ象限３にある場合には、位相差ｄθ＝−π／２（−９０度）に制限することによっても、同期制御を安定に行い、位相差がπの状態でロックされることも防ぐことができる。
【００７０】
ＳＴＥＰ５２の処理は、位相検出特性を図１３の実線とするものであり、以下にこの処理について説明する。
【００７１】
ＳＴＥＰ５２で、バイパス交流入力電圧ベクトルの象限を求め、ＩＩ、ＩＩＩ象限２、３の場合のみ以下の補正を行う。
【００７２】
ＩＩ象限２：ｄθ＝π／２
ＩＩＩ象限３：ｄθ＝−π／２
ここでは、位相差をπ／２と−π／２で制限したが、特に高速な同期制御が必要でない場合には、例えばリミッタをπ／４と−π／４に設定しても勿論良い。このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ２６の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、−πからπまでの位相差を上限・下限リミッタを介して求めることにより安定して同期制御を行うことができる。
【００７３】
実施の形態６．
図１４は、ＣＰＵ２１で実行する本発明の実施の形態６による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態４との違いは、ＳＴＥＰ５１の位相差検出をＳＴＥＰ５３に変更した点であり、他は実施の形態４と同様である。
【００７４】
図１５は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。上記実施の形態４では、バイパス交流入力電圧ベクトルがＩＩ象限２にある場合、位相差を「ｄθ１進み」と求めていたが、これは「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が等しい場合には正しいが、これらの周波数が異なる場合には、「ｄθ１進み」か「ｄθ２遅れ」であるかが正しく分からないという問題がある。進み／遅れを誤検出した場合、フィードバック制御系が位相差を拡大するよう動作してしまうため、同期制御が行えなくなる。
【００７５】
そこで、本実施の形態６では、過去のＶＢベクトルの挙動から、バイパス交流入力の周波数が変動しても、位相差の進み／遅れを正しく判断でき、位相差検出を図１６に示す特性とする処理を、ＳＴＥＰ５３にて実施している。図１７はＳＴＥＰ５３の処理を詳細に示したプログラム・フローチャートであり、以下に各処理の説明を行う。
【００７６】
ＳＴＥＰ５３−１で、ＶＢベクトルの象限（Ｉ〜ＩＶ）を判断する。
【００７７】
ＳＴＥＰ５３−２で、メモリ２２に記憶している「位相差フラグ」が「進み」か「遅れ」かにより処理フローを分ける。
【００７８】
「位相差フラグ＝進み」の場合
ＳＴＥＰ５３−３で、前回のＶＢベクトルＶＢａｒｅａＯＬＤがＩ象限１であり、且つ、今回ＶＢベクトルＶＢａｒｅａがＩＶ象限４の場合（ＶＢベクトルが右回りに回転）、ＶＢベクトルが遅れと判断し、ＳＴＥＰ５３ー４で「位相差フラグ」を「遅れ」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００７９】
ＳＴＥＰ５３−３の条件を満足しないとき、ＳＴＥＰ５３−５で、ＶＢベクトルＶＢａｒｅａが今回Ｉ象限１の場合には、位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−６で、位相差ｄθをリミッタ上限値＋ＬＩＭＴ（例：π／２進み）として扱う。
【００８０】
「位相差フラグ＝遅れ」の場合
ＳＴＥＰ５３−７で、前回のＶＢベクトルＶＢａｒｅａＯＬＤがＩＶ象限４で今回のＶＢａｒｅａがＩ象限１の場合（ＶＢベクトルが左回りに回転）、ＶＢベクトルが進みと判断し、ＳＴＥＰ５３−８で「位相差フラグ」を「進み」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００８１】
ＳＴＥＰ５３−７の条件を満足しない場合には、ＳＴＥＰ５３−９で、今回のＶＢベクトルＶＢａｒｅａがＩＶ象限４の場合は、位相差ｄθはＳＴＥＰ５０で求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−１０で位相差ｄθをリミッタ下限値−ＬＩＭＩＴ（例：π／２遅れ）として扱う。
【００８２】
ＳＴＥＰ５３−１１で、今回のＶＢベクトル象限を記憶しておき、次回割込処理にて「前回のＶＢベクトル象限」として使用する。
【００８３】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求めているので、安定して同期制御を行うことができる。
【００８４】
実施の形態７．
図１８は、ＣＰＵ２１で実行する本発明実施の形態７による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態６との違いは、ＳＴＥＰ５３の前回位相差を考慮した位相差補正処理を高速化してＳＴＥＰ５３Ａとした点であり、他は実施の形態６と同様である。
【００８５】
上記実施の形態６では、「位相差フラグ」、前回ＶＢベクトル象限、今回ＶＢベクトル象限を用いて位相差補正を行っていた。これらの情報を、図１９に示すように、１バイトのメモリ（状態記憶メモリと命名）に割り付けることを考える。以下、各ビットの説明を行う。
【００８６】
各ビットに情報を割り付けることにより、この状態記憶メモリは、０から３１までの値をとる。この値に対して、実施の形態６にて行った位相差補正処理をまとめたのが図２０である。
【００８７】
そこで、本発明の実施の形態７では、状態記憶メモリを作成し、このメモリの値から処理を選定し、位相差の進み／遅れを正しく判断している。図２１は、ＳＴＥＰ５３Ａの処理を詳細に示したプログラム・フローチャートであり、以下に各処理の説明を行う。
【００８８】
図２１において、ＳＴＥＰ５３Ａ−１で、ＶＢベクトルの象限（Ｉ〜ＩＶ）を判断し、状態記憶メモリのＢＩＴ０、１に、ＶＢベクトルの象限に応じた値をセットする。
【００８９】
ＳＴＥＰ５３Ａ−２で、状態記憶メモリの値により、図２０に示した処理を行う。Ｃ言語ではｃａｓｅ文を用いることにより、実施の形態６のように条件分岐処理を行うよりも、高速に処理することができる。
【００９０】
ＳＴＥＰ５３Ａ−３で、状態記憶メモリのＢＩＴ０、１にあるＶＢベクトルの今回象限データを、ＢＩＴ２、３にコピーし、次回割込処理にて「前回のＶＢベクトル象限データ」として使用する。
【００９１】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく且つＣＰＵ負荷を低減して求めているので、安定して同期制御を行うことができる。
【００９２】
実施の形態８．
図２２は、ＣＰＵ２１で実行する本発明の実施の形態８による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態６との違いは、ＳＴＥＰ４１の高域除去フィルタを追加した点であり、他は実施の形態６と同様である。
【００９３】
バイパス交流入力電圧に高調波成分が含まれている場合、ｄｑ変換されたバイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑにも高調波が含まれる。ｄｑ変換は正相回転する回転座標変換であるため、例えば、５次の高調波が含まれている場合は、５次正相分がｄｑ軸上では４次に、５次逆相分がｄｑ軸上では６次になって現れる。従って、ｄｑ軸上のバイパス電圧ベクトルが高調波によって振動しているように動作し、位相差も高調波の影響を受ける。しかしながら、基本波正相分は「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が等しいか、または僅かに異なる場合には、ｄｑ軸上で直流分または二つの周波数差の成分となるので、ＶＢｄ、ＶＢｑにＳＴＥＰ４１で高調波除去フィルタ（低域通過フィルタ）を通してから、ＳＴＥＰ５０の位相差検出を行うことにより、電圧高調波の影響を低減できる。一般的に、電圧高調波は５次、７次の成分がほとんどであるため、ｄｑ軸上では４次以上の高調波を除去するようにすればよい。
【００９４】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求めているのに加え、高調波除去フィルタにより位相差の高調波による影響を低減し、安定して同期制御を行うことができる。
【００９５】
実施の形態９．
図２３は、ＣＰＵ２１で実行する本発明の実施の形態９による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態８との違いは、ＳＴＥＰ５４の移動平均フィルタを追加した点であり、他は実施の形態８と同様である。
【００９６】
バイパス交流入力電圧が不平衡な場合、即ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄｑ変換は正相回転する回転座標変換であるため、基本波逆相分がｄｑ軸上では基本波の２倍の周波数となり、バイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑは、基本波逆相分に応じた２倍周波の高調波が含まれる。上記実施の形態８にて説明した高域除去フィルタは４次以上の高調波を対象にしていたが、不平衡による倍周波を高域除去フィルタにて除去するためには、フィルタの折れ点角周波数を下げるしかなく、同期制御への応答にも影響がでてくる。
【００９７】
従って、本実施の形態９では、上記実施の形態８と同様に、ＳＴＥＰ５３までで位相差を求め、この位相差を基本波１サイクル周期にて移動平均を計算し、この結果をＳＴＥＰ６０のＰＩ演算の入力としている。移動平均により、バイパス交流入力電圧の不平衡による倍周波の位相差リップルが平均化され、位相差が正確に求められる。
【００９８】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、安定して同期制御を行うことができる。
【００９９】
実施の形態１０．
図２４は、ＣＰＵ２１で実行する本発明の実施の形態１０による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態８との違いは、ＳＴＥＰ３１からＳＴＥＰ３４の処理を追加した点であり、他は実施の形態８と同様である。
【０１００】
バイパス交流入力電圧が不平衡な場合、即ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄｑ変換は正相回転する回転座標変換であるため、基本波逆相分がｄｑ軸上では基本波の２倍の周波数となり、バイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑは、基本波逆相分に応じた２倍周波の高調波が含まれる。上記実施の形態８にて説明した高域除去フィルタは４次以上の高調波を対象にしていたが、不平衡による倍周波を高域除去フィルタにて除去するためには、フィルタの折れ点角周波数を下げるしかなく、同期制御への応答にも影響がでてくる。
【０１０１】
従って、本実施の形態１０では、逆相分をまず検出し、これを除去した信号から位相差を求めることにより、逆相分の影響を低減した位相差を求めている。図２４のプログラム・フローチャートにより、実施の形態８に追加したＳＴＥＰ３１からＳＴＥＰ３４の処理を以下に説明する。
【０１０２】
ＳＴＥＰ３１で、次式によりバイパス交流入力電圧を逆相回転座標に変換する。
【０１０３】
【数３】
ＳＴＥＰ３２で、逆相回転座標でのｄ軸成分ＶＢｒｄ、ｑ軸成分ＶＢｒｑより、直流分を低域通過フィルタ等で求め、基本波逆相分を直流量で求める。
【０１０４】
ＳＴＥＰ３３で、ＳＴＥＰ３２で求めた直流量を次式にて３相座標に変換する。
【０１０５】
【数４】
ＳＴＥＰ３４で、バイパス交流入力電圧から上式３３にて求めた３相座標上での逆相分を減じて、ＳＴＥＰ４０への入力とする。
【０１０６】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡に対しては、電圧不平衡成分をまず求め、これを除去した信号から位相差を求めることによりその影響を低減し、安定して同期制御を行うことができる。
【０１０７】
実施の形態１１．
図２５は、ＣＰＵ２１で実行する本発明の実施の形態１１による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１０との違いは、ＳＴＥＰ３１からＳＴＥＰ３４とＳＴＥＰ４１の処理を変更した点であり、他は上記実施の形態１０と同様である。
【０１０８】
実施の形態１０では、基本波逆相分を積極的に検出して、これをバイパス交流入力電圧から減じることにより逆相の影響を除去していたが、本実施の形態１１では、これを５次高調波にも応用している。図２５のプログラム・フローチャートにより、本実施の形態１１の上記実施の形態１０に対する変更点を説明する。
【０１０９】
ＳＴＥＰ３１Ａで、基本波逆相回転座標変換、５次正相回転座標変換、５次逆相回転座標変換より、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）を求める。
【０１１０】
ＳＴＥＰ３２Ａで、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）より、低域通過フィルタ等にて直流量を求める。
【０１１１】
ＳＴＥＰ３３Ａで、ＳＴＥＰ３２Ａで求めた直流量をそれぞれ３相座標に変換し、各相毎に和（ＶＢｈｕ、ＶＢｈｖ、ＶＢｈｗ）を求める。
【０１１２】
ＳＴＥＰ３４Ａで、バイパス交流入力電圧からＳＴＥＰ３３Ａにて求めた３相座標上での逆相分・５次高調波成分を減じて、ＳＴＥＰ４０への入力とする。
【０１１３】
また、５次高調波成分除去されたことにより、ＳＴＥＰ４１Ａでは、７次以上の高調波の影響を低減するための高調波除去フィルタを設計すればよく、フィルタの折れ点角周波数を上げることができ、同期制御ループでの無駄時間が減少し、同期制御応答性能を更に上げることもできる。
【０１１４】
また、本実施の形態１１では、５次高調波と基本波逆相分のみを積極的に検出し、これをバイパス交流入力電圧から減じることにより逆相と５次高調波の影響を除去していたが、高調波に関しては、ＣＰＵの能力に応じて７次、１１次等さらに積極的に除去することにより、高調波による影響を改善することができる。
【０１１５】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡・低次高調波に対しては、電圧不平衡成分・低次高調波成分をまず求め、これを除去した信号から位相差を求めることによりその影響を低減し、安定して同期制御を行うことができる。
【０１１６】
実施の形態１２．
図２６、図２７はＣＰＵ２１で実行する本発明の実施の形態１２による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図２６のプログラムはｆ２割込毎に実行される。図２７のプログラムは、一般的に、ＣＰＵ周辺回路としてＣＰＵ内蔵または外付けされているタイマ等により一定時間毎に割込を発生させて（タイマ割込）実行される。上記実施の形態９との違いは、処理を２つに分けた点であり、処理の内容については実施の形態９と同様である。
【０１１７】
上記実施の形態１で示したように、今、三角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚとすると、ｆ２割込は基本波１サイクルに対し２００回となる。ＳＴＥＰ４１の高調波除去フィルタ、ＳＴＥＰ５４の移動平均フィルタにより、高調波・不平衡の影響を受けることなく位相差を正確に求めるためには、サンプリング点が多い方がよい。しかしながら、同期制御応答が１０ｒａｄ／ｓｅｃ程度でよい場合は、ＰＩ演算は数ｍｓｅｃ程度の演算周期でも十分である。従って、本実施の形態１２では、「ｆ２割込」ではＳＴＥＰ５４の位相差移動平均フィルタまでを求め、数ｍｓｅｃ程度の「タイマ割込」にて、ＳＴＥＰ６０、ＳＴＥＰ７０を実行している。
【０１１８】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しているのに加え、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することにより、ＣＰＵ負荷を低減しながら、安定して同期制御を行うことができる。
【０１１９】
実施の形態１３．
図２８は、ＣＰＵ２１で実行する本発明の実施の形態１３による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図２８のプログラムが実行される。上記実施の形態１２との違いは、タイマ割込処理にて同期制御の追従速度（スルーレート）を制限する機能（ＳＴＥＰ６１からＳＴＥＰ６６）を追加した点であり、ｆ２割込については、実施の形態１２と同様である。
【０１２０】
電力変換器の負荷には、モータ等、周波数が急変すると過電流となりやすい負荷がある。そのため、同期制御応答を犠牲にしても、周波数の時間当たりの変化を制限する場合がある。本実施の形態１３では、ソフトウェアにより容易にこの機能が追加できることを示している。図２８のプログラム・フローチャートにより、本実施の形態１３の上記実施の形態１２に対する追加点を説明する。
【０１２１】
ＳＴＥＰ６０で、位相差ｄθに対してＰＩ演算を行う。
【０１２２】
ＳＴＥＰ６１乃至ＳＴＥＰ６４において、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大きい場合には、今回のＰＩ演算結果を制限する。
【０１２３】
すなわち、ＳＴＥＰ６１で、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大きい場合には、ＳＴＥＰ６２で今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）＋ＳＬＩＭＩＴに制限する。
【０１２４】
また、ＳＴＥＰ６１で、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴ以下の場合には、ＳＴＥＰ６３に進み、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値−ＳＬＩＭＩＴより大きい場合は、ＳＴＥＰ６４で今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）−ＳＬＩＭＩＴに制限する。
【０１２５】
ＳＴＥＰ６５で、今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ−１）に記憶しておき、次回割込にて前回のＰＩ演算結果ＯＵＴ（ｋ−１）として使用する。
【０１２６】
ＳＴＥＰ６６で、ＰＩ演算結果ＯＵＴ（ｋ）が制限された場合は、次式よりＰＩ演算の積分項を設定することにより、同期制御を安定にする。
【０１２７】
積分項設定値＝（ＯＵＴ（ｋ）−Ｋｐ・ｄθ）／（Ｋｐ・Ｋｉ）・・（３４）
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能を追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができる。
【０１２８】
実施の形態１４．
図２９は、ＣＰＵ２１で実行する本発明の実施の形態１４による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図２９のプログラムが実行される。上記実施の形態１３との違いは、ＰＩ演算のアルゴリズムを変更し、容易にスルーレートの制限をできるようにした点であり、その他は実施の形態１３と同様である。
【０１２９】
まず、ＰＩ演算のアルゴリズムの変更について説明する。一般に、比例・積分制御をＰＩ演算と呼んでおり、ｋサンプリング目でのＰＩ演算出力は次式にて表すことができる。
【０１３０】
【数５】
但し、ｍはＰＩ制御出力、ｒは指令値、ｃは制御量、Ｋｐは比例ゲイン、Ｋｉは積分ゲインである。
【０１３１】
また、（ｋ＋１）サンプリング目でのＰＩ演算出力は次式にて表すことができる。
【０１３２】
【数６】
ここで、△ｍ（ｋ＋１）＝ｍ（ｋ＋１）−ｍ（ｋ）と定義すると、指令値が一定の場合はｒ（ｋ＋１）＝ｒ（ｋ）なので、次式が成り立つ。
【０１３３】
Δｍ（ｋ）＝Ｋｐ・ｃ（ｋ−１）−Ｋｐ・ｃ（ｋ）＋Ｋｉ｛ｒ（ｋ）−ｃ（ｋ）｝ ・・・・（３７）
このように、ＰＩ演算出力の差分を求めることにより、ＰＩ演算出力ｍ（ｋ）は、
ｍ（ｋ）＝△ｍ（ｋ）＋ｍ（ｋ−１） ・・・・（３８）
と求められる。
【０１３４】
次に、図２９に基づき、容易にスルーレートの制限をできるようにしたプログラム・フローチャートを説明する。
【０１３５】
先ず、ＳＴＥＰ６０Ａで、ＰＩ演算の差分ｄＯＵＴ（上記△ｍに相当）を求める。
【０１３６】
また、ｄθ・Ｋｐ（上記Ｋｐ・ｃ（ｋ−１）に相当）は次回割込時に必要となるため記憶しておく。
【０１３７】
ＳＴＥＰ６１Ａ乃至ＳＴＥＰ６４Ａにおいて、ＰＩ演算の差分ｄＯＵＴが、設定値ＳＬＩＭＩＴより大きい場合には、差分ｄＯＵＴを制限する。
【０１３８】
ＳＴＥＰ６７で、ＰＩ演算の差分ｄＯＵＴを前回のＰＩ演算結果ＯＵＴに加えて今回のＰＩ演算結果ＯＵＴとして使用する。差分そのものに制限を加えているため、上記実施の形態１３のように積分項を設定する必要がなく、アルゴリズムを簡素化できる。
【０１３９】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能をＰＩ演算を差分型とすることにより簡単なアルゴリズムにて追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができる。
【０１４０】
実施の形態１５．
図３０は、ＣＰＵ２１で実行する本発明の実施の形態１５による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図３０のプログラムが実行される。上記実施の形態１３との違いは、同期制御停止時に定められたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割込については実施の形態１２と同様である。図３０のプログラム・フローチャートにより、本実施の形態１５の上記実施の形態１３に対する追加点を説明する。
【０１４１】
ＳＴＥＰ５９で、シーケンス制御等から指令される同期制御スタート／ストップを判断する。スタートの場合は、実施の形態１３と同一である。
【０１４２】
ＳＴＥＰ６０−１で、ストップの場合は、今回のＰＩ演算結果ＯＵＴ（ｋ）を、前回のＰＩ演算結果ＯＵＴ（ｋ−１）を用いて次式により求める。
【０１４３】
ＯＵＴ（ｋ）＝−ＯＵＴ（ｋ−１） ・・・・（３９）
以後、スタートの場合と同様に、ＳＴＥＰ６１以降を実行する。この処理を追加するだけで、今回のＰＩ演算結果ＯＵＴ（ｋ）を設定されたスルーレートに従い、零に向かって減少させることができる。
【０１４４】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合にはレートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減し、同期制御の追従速度を制限する機能を追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができるのに加え、同期制御停止時にも、僅かなプログラムの追加のみで、周波数の変化率を規定値以下に制限しながら自走周波数にすることができる。
【０１４５】
実施の形態１６．
図３１は、ＣＰＵ２１で実行する本発明の実施の形態１６による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図３１のプログラムが実行される。上記実施の形態１４との違いは、同期制御停止時に定められたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割込については実施の形態１４と同様である。図３１のプログラム・フローチャートにより、この実施の形態１６の上記実施の形態１４に対する追加点を説明する。
【０１４６】
ＳＴＥＰ５９で、シーケンス制御等から指令される同期制御スタート／ストップを判断する。スタートの場合は、実施の形態１４と同一である。
【０１４７】
ＳＴＥＰ６０−１で、ストップの場合は、ＰＩ演算の差分ｄＯＵＴを、前回のＰＩ演算結果ＯＵＴを用いて次式により求める。
【０１４８】
ｄＯＵＴ＝−ＯＵＴ ・・・・（４０）
以後、スタートの場合と同様に、ＳＴＥＰ６１Ａ以降を実行する。この処理を追加するだけで、ＰＩ演算結果ＯＵＴを設定されたスルーレートに従い、零に向かって減少させることができる。
【０１４９】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能をＰＩ演算を差分型とすることにより簡単なアルゴリズムにて追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができるのに加え、同期制御停止時にも、僅かなプログラムの追加のみで、周波数の変化率を規定値以下に制限しながら自走周波数にすることができる。
【０１５０】
実施の形態１７．
図３２は、ＣＰＵ２１で実行する本発明の実施の形態１７による同期判定機能を持つ同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図３２のプログラムはｆ２割込毎に実行される。上記実施の形態１２との違いは、同期判定処理（ＳＴＥＰ５５）を追加した点であり、ｆ２割込のその他及びタイマ割込については実施の形態１２と同様である。図３３は同期判定処理（ＳＴＥＰ５５）の詳細を示すプログラム・フローチャートである。
【０１５１】
同期を判定するには、位相差が許容値（ε）以内であることが第一条件であるが、「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が異なる場合でも、位相差が許容値（ε）以内であり、時間とともに位相差が増大していく場合も考えられる。従って、実施の形態１７では、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内であり、位相差がほぼ零であり、且つＰＩ演算の出力もほぼ一定の場合に、同期と判断するよう構成している。次に、図３３のプログラム・フローチャートにより同期判定処理を説明する。
【０１５２】
先ず、ＳＴＥＰ５５−１で、位相差ｄθが許容値（ε）以内か判断する。
【０１５３】
ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内か判断する。
【０１５４】
ＳＴＥＰ５５−３で、位相差ｄθ及びＰＩ演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同期判定用カウンタをインクリメントする。
【０１５５】
ＳＴＥＰ５５−６で、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、同期判定用カウンタをリセットし、「非同期状態」とする。
【０１５６】
ＳＴＥＰ５５−４で、同期判定用カウンタの値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で「同期状態」とする。
【０１５７】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができるのに加え、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に行うことができる。
【０１５８】
実施の形態１８．
図３４は、ＣＰＵ２１で実行する本発明の実施の形態１８による同期判定処理を示すプログラム・フローチャートである。上記実施の形態１７との違いは、同期判定処理（ＳＴＥＰ５５）の内容のみであり、ｆ２割込のその他及びタイマ割込については、実施の形態１８と同様である。
【０１５９】
本実施の形態１７では、同期判定にのみ時限を設け、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、即時「非同期状態」と判定している。しかしながら、バイパス交流入力電圧の波形歪みが大きい場合等には、位相差に歪みの影響が若干でてくること、或いは、同期判定の位相差許容値が非常に小さい場合等には、「非同期状態」に陥りやすく、同期判定の時限によっては同期と見なされない場合もありうる。従って、ソフトウェアにて、同期判定用カウンタと非同期判定用カウンタとをそれぞれ設け、次に示す処理を行うことにより、同期判定をロバスト（堅牢）なものにすることができる。
【０１６０】
図３４において、先ず、ＳＴＥＰ５５−１で、位相差ｄθが許容値（ε）以内か判断する。
【０１６１】
ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内か判断する。
【０１６２】
ＳＴＥＰ５５−３Ａで、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同期判定用カウンタをインクリメントし、非同期用カウンタをリセットする。
【０１６３】
ＳＴＥＰ５５−６Ａで、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、同期判定用カウンタをリセットし、非同期判定用カウンタをインクリメントする。
【０１６４】
ＳＴＥＰ５５−４で、同期判定用カウンタの値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で「同期状態」とする。
【０１６５】
ＳＴＥＰ５５−７で、非同期判定用カウンタの値が設定値（Ｎ１）を越えた場合、ＳＴＥＰ５５−８で「非同期状態」とする。
【０１６６】
ここで、設定値Ｎ、Ｎ１を調整することにより、電圧高調波等に対する感度を調節することができる。
【０１６７】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができるのに加え、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に且つ感度も調節して行うことができる。
【０１６８】
実施の形態１９．
図３５は、ＣＰＵ２１で実行する本発明の実施の形態１９による周波数検出機能を持つ同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図３５のプログラムはｆ２割込毎に実行される。上記実施の形態１８との違いは、周波数演算処理（ＳＴＥＰ５６）を追加した点であり、ｆ２割込のその他及びタイマ割込については、上記実施の形態１８と同様である。図３６は、周波数演算処理（ＳＴＥＰ５６）の詳細を示すプログラム・フローチャートである。
【０１６９】
一般に、図１に示した無停電電源装置３では、バイパス交流入力電圧の監視からその周波数を求め、周波数が異常な場合には、同期制御を停止する等のシーケンス制御を行っている。本実施の形態１９は、同期制御プログラムの機能を生かし、僅かなプログラムの追加にて周波数検出を実現するものである。次に、図３６に基づき、周波数演算処理（ＳＴＥＰ５６）の説明を行う。
【０１７０】
ＳＴＥＰ５６−１で、位相差ｄθを微分してｄω（＝ｄθ／ｄｔ）を求める。
【０１７１】
ＳＴＥＰ５６−２で、レートマルチ２６への出力より、「現在のプログラム内の位相カウンタの動作周波数」を求める。
【０１７２】
ＳＴＥＰ５６−３で、ｄωと「現在のプログラム内の位相カウンタの動作周波数」とを加えて「バイパス交流入力電圧周波数」を求める。
【０１７３】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができ、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に且つ感度も調節して行うことができるのに加え、位相差の微分値とレートマルチへの出力より、僅かなプログラムの追加でバイパス交流入力電圧周波数を求めることができる。
【０１７４】
実施の形態２０．
ここまでは、バイパス交流入力電圧が３相の場合について説明してきたが、本発明の実施の形態２０では、単相電源に対して、プログラムを僅かに追加するだけで仮想的な３相電源を生成し、本発明の同期制御を適用する場合について述べる。
【０１７５】
図３７のベクトル図を用いて、単相電源から仮想的な３相電源を生成する方法を説明する。実際の単相電源のベクトルをＵとすると、このベクトルＵから、一時遅れフィルタ等により、僅かに位相の遅れたベクトルＵ１を生成する。ベクトルＵとベクトルＵ１は２次元上の一次独立なベクトルであるので、この２つのベクトルよりベクトルＵに対してＶ相の関係にあるベクトルＶ、Ｗ相の関係にあるベクトルＷを演算することができる。
【０１７６】
図３８は、本実施の形態２０の同期制御方法を示すプログラム・フローチャートであり、上記実施の形態９に対して、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１１）を追加している。
【０１７７】
図３９は、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１１）の詳細を示すフローチャートであり、以下にその説明をする。
【０１７８】
ＳＴＥＰ１１−１で、単相電源電圧を、アナログ／ディジタル変換回路２３にてディジタル信号ＶＢｕに変換する。
【０１７９】
ＳＴＥＰ１１−２で、一次遅れ演算にて、ＶＢｕより位相が遅れた信号ＶＢ１を生成する。この一次遅れによる位相遅れが少なければ、同期制御の応答を３相と同様にすることができる。
【０１８０】
ＳＴＥＰ１１−３で、ＶＢｕをＵ相としたときに、Ｖ相の関係にある信号ＶＢｖをＶＢｕとＶＢ１より求める。
【０１８１】
ＳＴＥＰ１１−４で、ＶＢｕとＶＢｖよりＶＢｗ（＝−ＶＢｕ−ＶＢｖ）を求める。
【０１８２】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、３相用の位相差検出に単相から仮想的な３相信号を生成する処理を追加することにより、単相でも３相と同様な応答速度の同期制御を実現することができる。
【０１８３】
実施の形態２１．
本発明の実施の形態２１では、単相電源に対して、上記実施の形態２０よりも容易に仮想的な３相電源を生成し、上記実施の形態１０で説明した不平衡成分の除去を用いた場合について述べる。
【０１８４】
図４０は、本実施の形態２１の同期制御方法を示すプログラム・フローチャートであり、上記実施の形態１０に対して、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１２）を追加している点のみが異なる。
【０１８５】
図４１は、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１２）の詳細を示すフローチャートであり、以下にその説明をする。
【０１８６】
ＳＴＥＰ１２−１で、単相電源電圧をアナログ／ディジタル変換回路２３にてディジタル信号ＶＢｕに変換する。
【０１８７】
ＳＴＥＰ１２−２で、ＶＢｕをＵ相としたときにＶ相の関係にある信号ＶＢｖを−０．５×ＶＢｕとする。
【０１８８】
ＳＴＥＰ１２−３で、ＶＢｕをＵ相としたときにＷ相の関係にある信号ＶＢｗを−０．５×ＶＢｕとする。
【０１８９】
これより、ＶＢｕ、ＶＢｖ、ＶＢｗは不平衡成分多く含んだ３相信号であることが分かる。しかしながら、図４０のＳＴＥＰ３１からＳＴＥＰ３４に示した不平衡成分除去により、位相差はＶＢｕを基準とする正相分に対してのみ演算され、同期制御を容易に実現することができる。
【０１９０】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、３相用の位相差検出に、単相から仮想的な３相信号を生成する簡単な処理を追加することにより、単相でも、３相と同様な応答速度の同期制御を実現することができる。
【０１９１】
【発明の効果】
以上のように本発明によれば、可変周波数回路の出力周波数を分周する分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号により、三相出力交流信号と分周器出力とを同期させるようにしているので、交流信号に歪みや不平衡成分が含まれている場合でも、その影響を受けることなく同期制御を行うことができるものである。
また、上記ベクトル変換や位相差の算出をソフトウエアにより行うことができるので、乗算器等のアナログ回路とデジタル回路との混在を極力抑えることができ、装置構成を簡略化することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すブロック図である。
【図２】実施の形態１の制御回路動作タイミングの説明図である。
【図３】実施の形態１の同期制御方法を示すプログラム・フローチャートである。
【図４】実施の形態１の位相差検出を説明するベクトル図である。
【図５】実施の形態１のレートマルチの特性を示す図である。
【図６】実施の形態２の同期制御方法を示すプログラム・フローチャートである。
【図７】実施の形態３の同期制御方法を示すプログラム・フローチャートである。
【図８】実施の形態４の同期制御方法を示すプログラム・フローチャートである。
【図９】実施の形態４の位相差補正を示すベクトル図である。
【図１０】実施の形態４の位相差検出特性を示す図である。
【図１１】実施の形態５の同期制御方法を示すプログラム・フローチャートである。
【図１２】実施の形態５の位相差リミッタを示すベクトル図である。
【図１３】実施の形態５の位相差検出特性を示す図である。
【図１４】実施の形態６の同期制御方法を示すプログラム・フローチャートである。
【図１５】実施の形態６の位相差補正を示すベクトル図である。
【図１６】実施の形態６の位相差検出特性を示す図である。
【図１７】実施の形態６の位相差補正を示すプログラム・フローチャートである。
【図１８】実施の形態７の同期制御方法を示すプログラム・フローチャートである。
【図１９】実施の形態７の位相差補正に用いるビット構成図である。
【図２０】実施の形態７の位相差補正処理をまとめた図である。
【図２１】実施の形態７の位相差補正を示すプログラム・フローチャートである。
【図２２】実施の形態８の同期制御方法を示すプログラム・フローチャートである。
【図２３】実施の形態９の同期制御方法を示すプログラム・フローチャートである。
【図２４】実施の形態１０の同期制御方法を示すプログラム・フローチャートである。
【図２５】実施の形態１１の同期制御方法を示すプログラム・フローチャートである。
【図２６】実施の形態１２の位相差検出部を示すプログラム・フローチャートである。
【図２７】実施の形態１２のＰＩ演算部を示すプログラム・フローチャートである。
【図２８】実施の形態１３のＰＩ演算部を示すプログラム・フローチャートである。
【図２９】実施の形態１４のＰＩ演算部を示すプログラム・フローチャートである。
【図３０】実施の形態１５のＰＩ演算部を示すプログラム・フローチャートである。
【図３１】実施の形態１６のＰＩ演算部を示すプログラム・フローチャートである。
【図３２】実施の形態１７の同期制御方法を示すプログラム・フローチャートである。
【図３３】実施の形態１７の同期判定部を示すプログラム・フローチャートである。
【図３４】実施の形態１８の同期判定部を示すプログラム・フローチャートである。
【図３５】実施の形態１９の同期制御方法を示すプログラム・フローチャートである。
【図３６】実施の形態１９の周波数演算部を示すプログラム・フローチャートである。
【図３７】実施の形態２０の仮想的３相信号生成を説明するベクトル図である。
【図３８】実施の形態２０の同期制御方法を示すプログラム・フローチャートである。
【図３９】実施の形態２０の仮想的３相信号生成を示すプログラム・フローチャートである。
【図４０】実施の形態２１の同期制御方法を示すプログラム・フローチャートである。
【図４１】実施の形態２１の仮想的３相信号生成を示すプログラム・フローチャートである。
【図４２】従来の同期制御装置を示すブロック図である。
【符号の説明】
１ バイパス回路用交流電源、２ 交流入力電源、３ 無停電電源装置、４ 負荷、１１ 整流器、１２ 蓄電池、１３ インバータ、１４、１５ 開閉器（スイッチ）、１６ 電圧センサ、１７ 同期制御装置、２１ ＣＰＵ（マイクロプロセッサ）、２２ メモリ、２３ アナログ／ディジタル変換回路、２４ パルス幅変調（ＰＷＭ）回路、２５ 発振器、２６ レートマルチ（可変周波数回路）、２７ カウンタ（分周器）。
【発明の属する技術分野】
この発明は、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させるための同期制御方法、周波数検出方法及び同期制御装置に関するものである。
【０００２】
【従来の技術】
図４２は、例えば、特開昭５５−３４８５１号公報に示された従来の同期制御装置を示すブロック図である。図４２において、符号３１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗをこれに同期した２相交流信号ＶＢα、ＶＢβに変換する２相交流変換回路、３２は２相交流変換回路３１からの２相交流信号ＶＢα、ＶＢβと２相交流生成回路３５からの２相交流信号とＶα、Ｖβとから両者の位相差△θを生成する位相差検出回路、３３はループフィルタ、３４は入力電圧に応じて発振周波数が変化する可変周波数発振器、３６は可変周波数発振器３４の出力パルスを計数して位相信号θを生成するカウンタであり、２相交流生成回路３５は位相信号θに基づいて２相交流信号Ｖα、Ｖβを生成する。
次に、この従来例の動作について説明する。２相交流変換回路３１は３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗを次式で示される２相交流信号ＶＢα、ＶＢβに変換する。
【０００３】
ＶＢα＝ＶＢｕ ・・・・（１）
ＶＢβ＝１／３１／２（ＶＢｗ−ＶＢｖ） ・・・・（２）
この変換により、例えば、
ＶＢｕ＝ｓｉｎ（θ０） ・・・・（３）
ＶＢｖ＝ｓｉｎ（θ０−２π／３） ・・・・（４）
ＶＢｗ＝ｓｉｎ（θ０＋２π／３） ・・・・（５）
のとき、
ＶＢα＝Ｖｓｉｎθ０ ・・・・（６）
ＶＢβ＝Ｖｃｏｓθ０ ・・・・（７）
となる。但し、Ｖは振幅、θ０は位相である。
【０００４】
２相交流生成回路３５は、位相信号θから次式に基づいて２相交流信号Ｖα、Ｖβを生成する。
【０００５】
Ｖα＝ｓｉｎθ ・・・・（８）
Ｖβ＝ｃｏｓθ ・・・・（９）
この２相交流信号Ｖα、Ｖβを２相交流信号ＶＢα、ＶＢβとともに位相差検出回路３２へ入力し、この位相差検出回路３２により、次式に基づいて位相差△θ（＝θ０−θ）を生成する。
【０００６】
Δθ＝ｓｉｎ−１｛（ＶＢα・Ｖβ−ＶＢβ・Ｖα）／（ＶＢα２＋ＶＢβ２）１／２｝ ・・・・（１０）
この位相差Δθをループ・フィルタ３３を介して可変周波数発振器３４に加える。位相差信号Δθが零となるように、ループ・フィルタ３３、可変周波数発振器３４、カウンタ３６及び２相交流生成回路３５によりフィードバックループを構成しており、可変周波数発振器３４が３相交流信号ＶＢｕ、ＶＢｖ、ＶＢｗと同期する周波数パルスを生成し、これを交流出力の電力変換装置などにおける同期制御に利用している。
【０００７】
【発明が解決しようとする課題】
従来の同期制御装置は以上のように構成されており、位相差検出を交流信号から直接演算しているため、交流信号に歪みが含まれている場合、位相差が正確に求められないという問題点があった。
【０００８】
また、３相交流信号が不平衡成分を含んでいる場合、位相差信号に基本波の倍周波リップルが発生し、ループフィルタ３３を介して可変周波数発振器３４の入力にリップルを含むことになり、安定して同期制御を行えなかった。
【０００９】
更に、従来の同期制御装置は、乗算器等のアナログ回路とディジタル回路とが混在した複雑な回路構成となっていた。
【００１０】
この発明は上述したような課題点を解決するためになされたものであり、交流信号の歪み、不平衡の影響を受けることのない同期制御方法、同期制御装置及び、それを用いた無停電電源装置を提供することを目的とするものである。
この発明の他の目的は、マイクロプロセッサ等を用いたソフトウェアにより構成され同期制御装置を提供することである。
【００１１】
【課題を解決するための手段】
請求項１の発明に係る同期制御方法は、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、可変周波数回路の出力周波数を分周する分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号を前記可変周波数回路に入力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、三相出力交流信号と分周器出力とを同期させるものである。
【００１２】
請求項２の発明に係る同期制御方法は、発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力される交流出力電力変換装置の三相出力交流信号を前記プロセッサに取り込み、当該三相出力交流信号を回転座標上のベクトルに変換し、前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、前記位相差を増幅し、前記増幅された位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相出力交流信号と分周器出力とを同期させるものである。
【００１３】
請求項３の発明に係る同期制御方法は、前記ベクトルと前記回転座標の基準軸との位相差を、前記ベクトルが位置する前記回転座標上の象限が、位相差が９０度から１８０度までの象限となる場合には、位相差を９０度に制限し、位相差が−９０度から−１８０度までの象限となる場合には、位相差を−９０度に制限するものである。
【００１４】
請求項４の発明に係る同期制御方法は、前記ベクトルと前記回転座標基準軸との位相差につき、前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にある時、当該位相差を遅れと判定し、前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にある時、当該位相差を進みと判定するものである。
【００１５】
請求項５の発明に係る同期制御方法は、前記回転座標上の前記ベクトルに高調波振動成分を除去する処理を行ってから、前記位相差を求めるものである。
【００１６】
請求項６の発明に係る同期制御方法は、前記位相差を前記三相交流信号の基本波１周期にて移動平均を行ってから増幅するものである。
【００１７】
請求項７の発明に係る同期制御方法は、前記三相交流信号から基本波逆相分を減じ、この信号を前記回転座標上のベクトルに変換するものである。
【００１８】
請求項８の発明に係る同期制御方法は、前記三相交流信号から高調波成分を減じ、この信号を前記回転座標上のベクトルに変換するものである。
【００１９】
請求項９の発明に係る同期制御方法は、前記位相差の検出は電源周波数の逓倍毎に起動される周期１のプログラムで演算し、前記位相差検出信号に含まれる高調波の除去処理を行い、高調波除去された位相差を増幅する処理は前記周期１より長い一定時間毎に起動される別のプログラムにより実行するものである。
【００２０】
請求項１０の発明に係る同期制御方法は、前記位相差を増幅した信号の変化率を前記別のプログラムにより制限するものである。
【００２１】
請求項１１の発明に係る同期制御方法は、同期制御停止時に、可変周波数回路への出力信号の変化率を前記別のプログラムにより制限するものである。
【００２２】
請求項１２の発明に係る同期制御方法は、前記位相差と前記可変周波数回路への出力信号の変化率とが共にそれぞれの許容値以内である場合に、同期と判定するものである。
【００２３】
請求項１３の発明に係る同期制御方法は、前記位相差の変化率と前記可変周波数回路への出力信号とを加算した信号から前記三相交流信号の周波数を演算するものである。
【００２４】
請求項１４の発明に係る周波数検出方法は、発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、単相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力される交流出力電力変換装置の単相出力交流信号を前記プロセッサに取り込み、当該単相出力交流信号を仮想的な三相交流信号に変換し、前記三相交流信号を回転座標上のベクトルに変換し、前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、前記位相差を増幅し、前記増幅された信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相交流信号と分周器出力とを同期させ、前記位相差の変化率と前記可変周波数回路への出力信号とから前記三相交流信号の周波数を演算するものである。
【００２５】
請求項１５の発明に係る同期制御装置は、発振器と、前記発振器の発振周波数を可変制御する可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、前記分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号を前記可変周波数回路へ出力して、前記三相出力交流信号と分周器出力とを同期させる制御手段とを備えるものである。
請求項１６の発明に係る同期制御装置は、前記可変周波数回路がレートマルチにより構成されるものである。
【００２６】
請求項１７の発明に係る同期制御装置は、前記分周器はカウンタにより構成されるものである。
【００２７】
請求項１８の発明に係る同期制御装置は、前記制御手段はマイクロコンピュータにより構成されるものである。
【００３１】
【発明の実施の形態】
以下、この発明の実施の形態について、添付図面に基づいて説明する。
【００３２】
実施の形態１．
図１は本発明の実施の形態１による同期制御装置を示しており、この実施の形態１では、本発明を無停電電源装置を用いた非常用電源に適用したものであり、図１はその無停電電源装置の構成を示すブロック図である。
【００３３】
図１において、符号１はバイパス回路用交流電源、２は交流入力電源、３は無停電電源装置、４は負荷である。１０番台の数字は、無停電電源装置３の主要構成要素を示すもので、１１は整流器、１２は蓄電池、１３はインバータ、１４、１５はスイッチとしての開閉器、１６はバイパス回路用交流電源１と交流入力電源２の電圧を検出する電圧センサ、１７は無停電電源装置３の同期制御装置である。２０番台の数字は、同期制御装置１７の主要構成要素を示すもので、２１はＣＰＵ（マイクロプロセッサ）、２２はプログラムやデータを格納するメモリ、２３は電圧センサ１６の検出したアナログ信号をディジタル信号に変換するアナログ／ディジタル変換回路、２４はＣＰＵ２１の電圧指令よりインバータ１３のスイッチング指令を生成するパルス幅変調（ＰＷＭ）回路、２５は基準周波数ｆａを発振する発振器、２６はＣＰＵ２１の分周指令Ｎより周波数ｆｂ（＝ｆａ×Ｎ／Ｎ０、Ｎ＝０〜Ｎ０）を出力する可変周波数回路としてのレートマルチ、２７は周波数ｆｂをＫ分周する分周器としてのカウンタであり、Ｋ分周毎にＣＰＵ２１へ割込信号を出力する。
【００３４】
次に、上述した図１の非常用電源装置の動作について述べる。交流入力電源２の正常時は、整流器１１が蓄電池１２を充電しつつ、インバータ１３へ直流電力を供給し、インバータ１３は開閉器１４を介して負荷４へ交流電力を供給する。交流入力電源２が停電した場合は、整流器１１は停止し、インバータ１３は蓄電池１２の直流電力を交流に変換し開閉器１４を介して負荷４へ供給する。開閉器１５は通常オフ状態にあり、開閉器１４はオン状態にあるが、負荷４が過負荷状態になりインバータ１３の給電能力を超えた場合、或いはインバータ１３が故障した場合には、開閉器１４をオフし、開閉器１５をオンして、バイパス回路用交流電源１から負荷４へ給電する。このとき、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４へ位相急変を与えることなく、安定してインバータ給電からバイパス給電へ切り換えることができる。また、過負荷状態の解除後、あるいはインバータ故障の復旧後に、バイパス給電からインバータ給電へ切り戻す場合も、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４への位相急変を無くすことができる。
【００３５】
同期制御装置１７では、インバータ１３の出力電圧Ｖｉｎｖを電圧センサ１６により検出し、アナログ／ディジタル変換回路２３にてディジタル信号に変換した後、インバータ１３の出力電圧Ｖｉｎｖが出力電圧指令値と一致するようにＣＰＵ２１、メモリ２２を用いて制御演算が行われ、ＰＷＭ回路２４に電圧指令値が書き込まれる。ＰＷＭ回路２４では、三角波等のキャリア信号と電圧指令を比較することにより、インバータ１３のスイッチング指令を出力する。ここで、インバータ１３の出力電圧Ｖｉｎｖとバイパス回路用交流電源１を同位相にするには、まず、バイパス回路用交流電源１と同位相の位相情報を持つ必要がある。本発明は、交流電源等の交流信号と同期した同位相の位相信号を得るためのディジタル制御回路構成及びプログラム・フローチャートを提供するものである。
【００３６】
本実施の形態１では、発振器２５、レートマルチ２６、カウンタ２７、後述する演算処理を行うＣＰＵ２１により、ディジタル同期制御装置を構成している。図２に同期制御装置１７でのタイミング例を示す。例えば、レートマルチ２６に１／２分周の指令が与えられた場合（Ｎ／Ｎ０＝１／２）、その出力周波数ｆｂは、図２に示すように、発振器２５の出力周波数ｆａの１／２の周波数になる。カウンタ２７がアップダウンカウンタである場合には、レートマルチ２６の出力周波数ｆｂを分周して三角波状にカウント値が変化する。カウンタ２７は、この三角波の山・谷にて出力パルスｆｃを発生させ、ＣＰＵ２１への割込信号とし、この割込信号毎にインバータ１３の出力電圧をサンプリング制御する。この三角波状のカウント値はＰＷＭ回路２４のキャリア信号として使用することができる。今、三角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚとすると、サンプリング制御を行うタイミングは、６ｋＨｚ×２÷６０Ｈｚ＝２００回となる。また、ｆｂは６ｋＨｚ×２×２５６＝３．０７２ＭＨｚとなる。従って、レートマルチ２６のダイナミックレンジを２倍にとり、定常時での分周比を１／２とすると、ｆａは３．０７２ＭＨｚ×２＝６．１４４ＭＨｚとなる。ここで、インバータ１３の出力電圧制御をディジタル制御にて実施している場合には、キャリア用のカウンタ、発振器等が必要であるため、実際にはレートマルチ２６を追加するだけで、同期制御を実現することができる。
【００３７】
割込が１サイクル当たり２００回の場合、割込毎に位相情報を２π／２００だけ進め、この位相情報より電圧指令値を作成する。従って、この位相情報とバイパス回路用交流電源との位相差を求めこれを零に制御する。
【００３８】
図３に、ＣＰＵ２１で実行するプログラム・フローチャートを示す。このプログラムは、インバータ１３の電圧制御と同じく、割込毎に起動される。以下に各処理の説明を行う。
【００３９】
先ず、ＳＴＥＰ１０で、バイパス回路用３相交流電源１の各相電圧ＶＢｕ、ＶＢｖ、ＶＢｗをアナログ／ディジタル変換回路２３にてディジタル信号に変換する。
【００４０】
ＳＴＥＰ２０で、メモリ２２に記憶しておいた、位相カウンタをインクリメントする。例えば、１サイクル当たり２００回の割込を行う場合は、位相カウンタを０から１９９までのモジュロ・カウンタとする。
【００４１】
ＳＴＥＰ３０で、正弦波のデータテーブルより、位相カウンタの値を用いて次のｓｉｎ、ｃｏｓを読み込む。
【００４２】
ｓｉｎＵ＝ｓｉｎ（２πＣ／Ｃ０） ・・・（１１）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０−２π／３） ・・・（１２）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０＋２π／３） ・・・（１３）
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・（１４）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・（１５）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・（１６）
但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１サイクル当たりの割込数である。
【００４３】
次いで、ＳＴＥＰ４０で、次式によりプログラムの位相カウンタ上での、バイパス入力電圧ｄ軸成分、ｑ軸成分を求める。
【数１】
ＶＢｕ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋ｄθ１） ・・・（１８）
ＶＢｖ＝ＶＢ１・ｓｉｎ（２πｆｖｂ−２π／３＋ｄθ１）・・・（１９）
ＶＢｗ＝ＶＢ１・ｓｉｎ（２πｆｖｂ＋２π／３＋ｄθ１）・・・（２０）
の時、
ＶＢｄ＝（３／２）１／２ＶＢ１・ｃｏｓ（ｄθ１） ・・・（２１）
ＶＢｑ＝（３／２）１／２ＶＢ１・ｓｉｎ（ｄθ１） ・・・（２２）
となる。
【００４４】
図４はバイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。この図４より、バイパス交流入力電圧とプログラムの位相カウンタとの位相差は、バイパス交流入力電圧ベクトルとｄ軸との位相差に等しいことが分かる。
【００４５】
ＳＴＥＰ５０で、上式（２１）及び（２２）より、バイパス交流入力電圧とプログラムの位相カウンタとの位相差ｄθは、次式より求められる。
【００４６】
ｄθ＝ｓｉｎ−１｛ＶＢｑ／（ＶＢｄ２＋ＶＢｑ２）１／２｝ ・・・（２３）
【００４７】
ＳＴＥＰ６０で、次式により位相差ｄθにＰＩ演算を行う。
【００４８】
ＯＵＴ＝Ｋｐ（１＋Ｋｉ／Ｓ）ｘｄθ
ここで、Ｋｐは比例ゲイン、Ｋｉは積分ゲイン、Ｓはラプラス演算子である。
【００４９】
位相差ｄθがバイパス交流入力電圧進みの場合はＰＩ演算結果ＯＵＴが正の方向へ、位相差ｄθがバイパス交流入力電圧遅れの場合はＰＩ演算結果ＯＵＴが負の方向へ、調整される。
【００５０】
ＳＴＥＰ７０で、ＰＩ演算結果ＯＵＴをレートマルチ２６へ出力する。図５にレートマルチ２６の特性例を示す。レートマルチ２６への入力ｎを横軸とし、ｎが正の場合は出力周波数ｆｂが増加し、ｎが負の場合は出力周波数ｆｂが減少する。また、レートマルチ２６への出力を零とした場合の出力周波数Ｆ０（自走周波数）は、バイパス交流入力電圧の定格周波数に相当する周波数とする。これより、位相差がバイパス交流入力電圧進みの場合は、レートマルチ２６の入力が正方向へ調整され、その結果ｆｂが増加し、割込周期が短くなり、プログラムの位相カウンタが速くカウントアップされるようになり、定常的にはプログラムの位相カウンタとバイパス入力電圧の位相が一致する。
【００５１】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができる。
さらに、本発明の同期制御装置を無停電電源装置に適用することにより、交流入力電源とバイパス回路用交流電源との切り替え時の、両方の交流電力の位相の同期制御をソフトウエア的に行うことができ、交流信号に歪みや不平衡成分が含まれている場合でも、その影響を受けることなく正確に同期制御を行うことができる上、全体の装置構成も簡略化することができるものである。
【００５２】
実施の形態２．
図６は、ＣＰＵ２１で実行する本発明の実施の形態２による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示した同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１との違いは、ＳＴＥＰ５０の位相差検出を簡略化した点であり、他は実施の形態１と同様である。
【００５３】
上記実施の形態１では、ＳＴＥＰ５０にて位相差を求める際にｓｉｎ−１を用いているが、位相差を零にするフィードバック制御系となっていることから、
ｄθ＝ｓｉｎ（ｄθ） ・・・（２４）
と仮定することができる。従って、位相差を次式より求めることができる。
【００５４】
ｄθ＝ＶＢ／（ＶＢｄ２＋ＶＢｑ２）１／２ ・・・（２５）
本実施の形態２では、ＳＴＥＰ５０Ａにて、上式２５に基づいた位相差検出を行っている。
【００５５】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、位相差検出にｓｉｎ−１を用いていないため、プログラムがシンプルになり、ＣＰＵ負荷を低減できる。
【００５６】
実施の形態３．
図７は、ＣＰＵ２１で実行する本発明の実施の形態３による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態２との違いは、ＳＴＥＰ５０Ａの位相差検出を更に簡略化した点である。
【００５７】
上記実施の形態２では、ＳＴＥＰ５０Ａにてバイパス交流入力電圧ベクトルとｄ軸との位相差を求める際に、バイパス交流入力電圧ベクトルの長さ即ちバイパス交流入力電圧が変動しても、正確に位相差が求められるように、バイパス交流入力電圧ベクトルの長さ（ＶＢｄ２＋ＶＢｑ２）１／２を変数にしているが、バイパス交流入力電圧がほとんど変動しない場合は、これを定数として扱ってもよく、
ＫＶＢ＝１／線間電圧定格実効値 ・・・（２６）
と定数として定義することにより、位相差を次式より求めることができる。
【００５８】
ｄθ＝ＶＢｑｘＫＶＢ ・・・（２７）
従って、バイパス交流入力電圧のｄ軸成分は不要となり、上記実施の形態２に対して以下の内容を変更している。
【００５９】
ＳＴＥＰ３０Ｂで、ｄ軸成分を求める必要が無いため、正弦波のデータテーブルより、位相カウンタの値を用いてｃｏｓのみを読み込む。
【００６０】
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０） ・・・・（２８）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・・（２９）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・・（３０）
但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１サイクル当たりの割込数である。
【００６１】
ＳＴＥＰ４０Ｂで、次式によりプログラムの位相カウンタ上での、バイパス入力電圧ｑ軸成分のみを求める。
【数２】
【００６２】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、バイパス交流入力電圧がほとんど変動しない場合には、プログラムをシンプルな構成にでき、ＣＰＵ負荷を低減できる。
【００６３】
実施の形態４．
図８は、ＣＰＵ２１で実行する本発明の実施の形態４による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示した同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１との違いは、ＳＴＥＰ５０の位相差検出後に、ＳＴＥＰ５１の位相差補正を追加した点であり、他は実施の形態１と同様である。
【００６４】
図９は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。図９において、バイパス交流入力電圧ベクトルＶＢ１はＩ象限１にあり、図８のＳＴＥＰ５０の処理により位相差ｄθ１が求められる。しかし、バイパス交流入力電圧ベクトルがＶＢ２のようにＩＩ象限２にある場合には、ＳＴＥＰ５０の処理では位相差が（π−ｄθ２）として求められるため、ＳＴＥＰ５０の位相差検出特性を図示すると、図１０の点線となり、実際の位相差が増えても位相差検出出力が減少してしまう非線形性が見られる。この非線形性により、同期制御において所望の応答が得られなくなるばかりか、位相差がπの状態でロックされることも考えられる。
【００６５】
ＳＴＥＰ５１の処理は、位相検出特性を図１０の実線のように改善し、非線形性を解消するためのものであり、以下にこの処理について説明する。
【００６６】
先ず、ＳＴＥＰ５１で、バイパス交流入力電圧ベクトルの象限を求め、ＩＩ、ＩＩＩ象限３、４の場合のみ以下の補正を行う。
【００６７】
ＩＩ象限２：ｄθ＝π−ｄθ
ＩＩＩ象限３：ｄθ＝−π−ｄθ
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、位相差を−πからπまで線形に求めることにより、安定して同期制御を行うことができる。
【００６８】
実施の形態５．
図１１は、ＣＰＵ２１で実行する本発明の実施の形態５による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態４との違いは、ＳＴＥＰ５１の位相差検出をＳＴＥＰ５２に変更した点であり、他は実施の形態４と同様である。
【００６９】
図１２は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。上記実施の形態４では、バイパス交流入力電圧ベクトルがＩＩ、ＩＩＩ象限２、３にある場合、位相差が正しく求められるように補正していたが、図１３に示すように、バイパス交流入力電圧ベクトルがＩＩ象限２にある場合には、位相差ｄθ＝π／２（９０度）、バイパス交流入力電圧ベクトルがＩＩＩ象限３にある場合には、位相差ｄθ＝−π／２（−９０度）に制限することによっても、同期制御を安定に行い、位相差がπの状態でロックされることも防ぐことができる。
【００７０】
ＳＴＥＰ５２の処理は、位相検出特性を図１３の実線とするものであり、以下にこの処理について説明する。
【００７１】
ＳＴＥＰ５２で、バイパス交流入力電圧ベクトルの象限を求め、ＩＩ、ＩＩＩ象限２、３の場合のみ以下の補正を行う。
【００７２】
ＩＩ象限２：ｄθ＝π／２
ＩＩＩ象限３：ｄθ＝−π／２
ここでは、位相差をπ／２と−π／２で制限したが、特に高速な同期制御が必要でない場合には、例えばリミッタをπ／４と−π／４に設定しても勿論良い。このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ２６の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、−πからπまでの位相差を上限・下限リミッタを介して求めることにより安定して同期制御を行うことができる。
【００７３】
実施の形態６．
図１４は、ＣＰＵ２１で実行する本発明の実施の形態６による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示す同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態４との違いは、ＳＴＥＰ５１の位相差検出をＳＴＥＰ５３に変更した点であり、他は実施の形態４と同様である。
【００７４】
図１５は、バイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。上記実施の形態４では、バイパス交流入力電圧ベクトルがＩＩ象限２にある場合、位相差を「ｄθ１進み」と求めていたが、これは「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が等しい場合には正しいが、これらの周波数が異なる場合には、「ｄθ１進み」か「ｄθ２遅れ」であるかが正しく分からないという問題がある。進み／遅れを誤検出した場合、フィードバック制御系が位相差を拡大するよう動作してしまうため、同期制御が行えなくなる。
【００７５】
そこで、本実施の形態６では、過去のＶＢベクトルの挙動から、バイパス交流入力の周波数が変動しても、位相差の進み／遅れを正しく判断でき、位相差検出を図１６に示す特性とする処理を、ＳＴＥＰ５３にて実施している。図１７はＳＴＥＰ５３の処理を詳細に示したプログラム・フローチャートであり、以下に各処理の説明を行う。
【００７６】
ＳＴＥＰ５３−１で、ＶＢベクトルの象限（Ｉ〜ＩＶ）を判断する。
【００７７】
ＳＴＥＰ５３−２で、メモリ２２に記憶している「位相差フラグ」が「進み」か「遅れ」かにより処理フローを分ける。
【００７８】
「位相差フラグ＝進み」の場合
ＳＴＥＰ５３−３で、前回のＶＢベクトルＶＢａｒｅａＯＬＤがＩ象限１であり、且つ、今回ＶＢベクトルＶＢａｒｅａがＩＶ象限４の場合（ＶＢベクトルが右回りに回転）、ＶＢベクトルが遅れと判断し、ＳＴＥＰ５３ー４で「位相差フラグ」を「遅れ」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００７９】
ＳＴＥＰ５３−３の条件を満足しないとき、ＳＴＥＰ５３−５で、ＶＢベクトルＶＢａｒｅａが今回Ｉ象限１の場合には、位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−６で、位相差ｄθをリミッタ上限値＋ＬＩＭＴ（例：π／２進み）として扱う。
【００８０】
「位相差フラグ＝遅れ」の場合
ＳＴＥＰ５３−７で、前回のＶＢベクトルＶＢａｒｅａＯＬＤがＩＶ象限４で今回のＶＢａｒｅａがＩ象限１の場合（ＶＢベクトルが左回りに回転）、ＶＢベクトルが進みと判断し、ＳＴＥＰ５３−８で「位相差フラグ」を「進み」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００８１】
ＳＴＥＰ５３−７の条件を満足しない場合には、ＳＴＥＰ５３−９で、今回のＶＢベクトルＶＢａｒｅａがＩＶ象限４の場合は、位相差ｄθはＳＴＥＰ５０で求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−１０で位相差ｄθをリミッタ下限値−ＬＩＭＩＴ（例：π／２遅れ）として扱う。
【００８２】
ＳＴＥＰ５３−１１で、今回のＶＢベクトル象限を記憶しておき、次回割込処理にて「前回のＶＢベクトル象限」として使用する。
【００８３】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求めているので、安定して同期制御を行うことができる。
【００８４】
実施の形態７．
図１８は、ＣＰＵ２１で実行する本発明実施の形態７による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態６との違いは、ＳＴＥＰ５３の前回位相差を考慮した位相差補正処理を高速化してＳＴＥＰ５３Ａとした点であり、他は実施の形態６と同様である。
【００８５】
上記実施の形態６では、「位相差フラグ」、前回ＶＢベクトル象限、今回ＶＢベクトル象限を用いて位相差補正を行っていた。これらの情報を、図１９に示すように、１バイトのメモリ（状態記憶メモリと命名）に割り付けることを考える。以下、各ビットの説明を行う。
【００８６】
【００８７】
そこで、本発明の実施の形態７では、状態記憶メモリを作成し、このメモリの値から処理を選定し、位相差の進み／遅れを正しく判断している。図２１は、ＳＴＥＰ５３Ａの処理を詳細に示したプログラム・フローチャートであり、以下に各処理の説明を行う。
【００８８】
図２１において、ＳＴＥＰ５３Ａ−１で、ＶＢベクトルの象限（Ｉ〜ＩＶ）を判断し、状態記憶メモリのＢＩＴ０、１に、ＶＢベクトルの象限に応じた値をセットする。
【００８９】
ＳＴＥＰ５３Ａ−２で、状態記憶メモリの値により、図２０に示した処理を行う。Ｃ言語ではｃａｓｅ文を用いることにより、実施の形態６のように条件分岐処理を行うよりも、高速に処理することができる。
【００９０】
ＳＴＥＰ５３Ａ−３で、状態記憶メモリのＢＩＴ０、１にあるＶＢベクトルの今回象限データを、ＢＩＴ２、３にコピーし、次回割込処理にて「前回のＶＢベクトル象限データ」として使用する。
【００９１】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができるのに加え、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく且つＣＰＵ負荷を低減して求めているので、安定して同期制御を行うことができる。
【００９２】
実施の形態８．
図２２は、ＣＰＵ２１で実行する本発明の実施の形態８による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態６との違いは、ＳＴＥＰ４１の高域除去フィルタを追加した点であり、他は実施の形態６と同様である。
【００９３】
バイパス交流入力電圧に高調波成分が含まれている場合、ｄｑ変換されたバイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑにも高調波が含まれる。ｄｑ変換は正相回転する回転座標変換であるため、例えば、５次の高調波が含まれている場合は、５次正相分がｄｑ軸上では４次に、５次逆相分がｄｑ軸上では６次になって現れる。従って、ｄｑ軸上のバイパス電圧ベクトルが高調波によって振動しているように動作し、位相差も高調波の影響を受ける。しかしながら、基本波正相分は「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が等しいか、または僅かに異なる場合には、ｄｑ軸上で直流分または二つの周波数差の成分となるので、ＶＢｄ、ＶＢｑにＳＴＥＰ４１で高調波除去フィルタ（低域通過フィルタ）を通してから、ＳＴＥＰ５０の位相差検出を行うことにより、電圧高調波の影響を低減できる。一般的に、電圧高調波は５次、７次の成分がほとんどであるため、ｄｑ軸上では４次以上の高調波を除去するようにすればよい。
【００９４】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求めているのに加え、高調波除去フィルタにより位相差の高調波による影響を低減し、安定して同期制御を行うことができる。
【００９５】
実施の形態９．
図２３は、ＣＰＵ２１で実行する本発明の実施の形態９による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態８との違いは、ＳＴＥＰ５４の移動平均フィルタを追加した点であり、他は実施の形態８と同様である。
【００９６】
バイパス交流入力電圧が不平衡な場合、即ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄｑ変換は正相回転する回転座標変換であるため、基本波逆相分がｄｑ軸上では基本波の２倍の周波数となり、バイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑは、基本波逆相分に応じた２倍周波の高調波が含まれる。上記実施の形態８にて説明した高域除去フィルタは４次以上の高調波を対象にしていたが、不平衡による倍周波を高域除去フィルタにて除去するためには、フィルタの折れ点角周波数を下げるしかなく、同期制御への応答にも影響がでてくる。
【００９７】
従って、本実施の形態９では、上記実施の形態８と同様に、ＳＴＥＰ５３までで位相差を求め、この位相差を基本波１サイクル周期にて移動平均を計算し、この結果をＳＴＥＰ６０のＰＩ演算の入力としている。移動平均により、バイパス交流入力電圧の不平衡による倍周波の位相差リップルが平均化され、位相差が正確に求められる。
【００９８】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、安定して同期制御を行うことができる。
【００９９】
実施の形態１０．
図２４は、ＣＰＵ２１で実行する本発明の実施の形態１０による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態８との違いは、ＳＴＥＰ３１からＳＴＥＰ３４の処理を追加した点であり、他は実施の形態８と同様である。
【０１００】
バイパス交流入力電圧が不平衡な場合、即ちバイパス交流入力電圧が基本波逆相分を持つ場合、ｄｑ変換は正相回転する回転座標変換であるため、基本波逆相分がｄｑ軸上では基本波の２倍の周波数となり、バイパス交流入力電圧のｄ軸成分ＶＢｄ、ｑ軸成分ＶＢｑは、基本波逆相分に応じた２倍周波の高調波が含まれる。上記実施の形態８にて説明した高域除去フィルタは４次以上の高調波を対象にしていたが、不平衡による倍周波を高域除去フィルタにて除去するためには、フィルタの折れ点角周波数を下げるしかなく、同期制御への応答にも影響がでてくる。
【０１０１】
従って、本実施の形態１０では、逆相分をまず検出し、これを除去した信号から位相差を求めることにより、逆相分の影響を低減した位相差を求めている。図２４のプログラム・フローチャートにより、実施の形態８に追加したＳＴＥＰ３１からＳＴＥＰ３４の処理を以下に説明する。
【０１０２】
ＳＴＥＰ３１で、次式によりバイパス交流入力電圧を逆相回転座標に変換する。
【０１０３】
【数３】
【０１０４】
ＳＴＥＰ３３で、ＳＴＥＰ３２で求めた直流量を次式にて３相座標に変換する。
【０１０５】
【数４】
【０１０６】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡に対しては、電圧不平衡成分をまず求め、これを除去した信号から位相差を求めることによりその影響を低減し、安定して同期制御を行うことができる。
【０１０７】
実施の形態１１．
図２５は、ＣＰＵ２１で実行する本発明の実施の形態１１による同期制御方法を示すプログラム・フローチャートである。このプログラムは、図１に示された同期制御装置１７のＣＰＵ２１にて割込毎に実行される。上記実施の形態１０との違いは、ＳＴＥＰ３１からＳＴＥＰ３４とＳＴＥＰ４１の処理を変更した点であり、他は上記実施の形態１０と同様である。
【０１０８】
実施の形態１０では、基本波逆相分を積極的に検出して、これをバイパス交流入力電圧から減じることにより逆相の影響を除去していたが、本実施の形態１１では、これを５次高調波にも応用している。図２５のプログラム・フローチャートにより、本実施の形態１１の上記実施の形態１０に対する変更点を説明する。
【０１０９】
ＳＴＥＰ３１Ａで、基本波逆相回転座標変換、５次正相回転座標変換、５次逆相回転座標変換より、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）を求める。
【０１１０】
ＳＴＥＰ３２Ａで、各座標上でのｄ軸成分（ＶＢｒｄ、ＶＢ５ｄ、ＶＢ５ｒｄ）、ｑ軸成分（ＶＢｒｑ、ＶＢ５ｑ、ＶＢ５ｒｑ）より、低域通過フィルタ等にて直流量を求める。
【０１１１】
ＳＴＥＰ３３Ａで、ＳＴＥＰ３２Ａで求めた直流量をそれぞれ３相座標に変換し、各相毎に和（ＶＢｈｕ、ＶＢｈｖ、ＶＢｈｗ）を求める。
【０１１２】
ＳＴＥＰ３４Ａで、バイパス交流入力電圧からＳＴＥＰ３３Ａにて求めた３相座標上での逆相分・５次高調波成分を減じて、ＳＴＥＰ４０への入力とする。
【０１１３】
また、５次高調波成分除去されたことにより、ＳＴＥＰ４１Ａでは、７次以上の高調波の影響を低減するための高調波除去フィルタを設計すればよく、フィルタの折れ点角周波数を上げることができ、同期制御ループでの無駄時間が減少し、同期制御応答性能を更に上げることもできる。
【０１１４】
また、本実施の形態１１では、５次高調波と基本波逆相分のみを積極的に検出し、これをバイパス交流入力電圧から減じることにより逆相と５次高調波の影響を除去していたが、高調波に関しては、ＣＰＵの能力に応じて７次、１１次等さらに積極的に除去することにより、高調波による影響を改善することができる。
【０１１５】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、バイパス交流入力電圧の不平衡・低次高調波に対しては、電圧不平衡成分・低次高調波成分をまず求め、これを除去した信号から位相差を求めることによりその影響を低減し、安定して同期制御を行うことができる。
【０１１６】
実施の形態１２．
図２６、図２７はＣＰＵ２１で実行する本発明の実施の形態１２による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図２６のプログラムはｆ２割込毎に実行される。図２７のプログラムは、一般的に、ＣＰＵ周辺回路としてＣＰＵ内蔵または外付けされているタイマ等により一定時間毎に割込を発生させて（タイマ割込）実行される。上記実施の形態９との違いは、処理を２つに分けた点であり、処理の内容については実施の形態９と同様である。
【０１１７】
上記実施の形態１で示したように、今、三角波キャリアの分解能が８ｂｉｔ（Ｋ＝２５６）、周波数が６ｋＨｚ、インバータ１３の出力周波数が６０Ｈｚとすると、ｆ２割込は基本波１サイクルに対し２００回となる。ＳＴＥＰ４１の高調波除去フィルタ、ＳＴＥＰ５４の移動平均フィルタにより、高調波・不平衡の影響を受けることなく位相差を正確に求めるためには、サンプリング点が多い方がよい。しかしながら、同期制御応答が１０ｒａｄ／ｓｅｃ程度でよい場合は、ＰＩ演算は数ｍｓｅｃ程度の演算周期でも十分である。従って、本実施の形態１２では、「ｆ２割込」ではＳＴＥＰ５４の位相差移動平均フィルタまでを求め、数ｍｓｅｃ程度の「タイマ割込」にて、ＳＴＥＰ６０、ＳＴＥＰ７０を実行している。
【０１１８】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しているのに加え、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することにより、ＣＰＵ負荷を低減しながら、安定して同期制御を行うことができる。
【０１１９】
実施の形態１３．
図２８は、ＣＰＵ２１で実行する本発明の実施の形態１３による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図２８のプログラムが実行される。上記実施の形態１２との違いは、タイマ割込処理にて同期制御の追従速度（スルーレート）を制限する機能（ＳＴＥＰ６１からＳＴＥＰ６６）を追加した点であり、ｆ２割込については、実施の形態１２と同様である。
【０１２０】
電力変換器の負荷には、モータ等、周波数が急変すると過電流となりやすい負荷がある。そのため、同期制御応答を犠牲にしても、周波数の時間当たりの変化を制限する場合がある。本実施の形態１３では、ソフトウェアにより容易にこの機能が追加できることを示している。図２８のプログラム・フローチャートにより、本実施の形態１３の上記実施の形態１２に対する追加点を説明する。
【０１２１】
ＳＴＥＰ６０で、位相差ｄθに対してＰＩ演算を行う。
【０１２２】
ＳＴＥＰ６１乃至ＳＴＥＰ６４において、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大きい場合には、今回のＰＩ演算結果を制限する。
【０１２３】
すなわち、ＳＴＥＰ６１で、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴより大きい場合には、ＳＴＥＰ６２で今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）＋ＳＬＩＭＩＴに制限する。
【０１２４】
また、ＳＴＥＰ６１で、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値ＳＬＩＭＩＴ以下の場合には、ＳＴＥＰ６３に進み、今回のＰＩ演算結果ＯＵＴ（ｋ）と前回のＰＩ演算結果ＯＵＴ（ｋ−１）との差が、設定値−ＳＬＩＭＩＴより大きい場合は、ＳＴＥＰ６４で今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ）＝ＯＵＴ（ｋ−１）−ＳＬＩＭＩＴに制限する。
【０１２５】
ＳＴＥＰ６５で、今回のＰＩ演算結果ＯＵＴ（ｋ）をＯＵＴ（ｋ−１）に記憶しておき、次回割込にて前回のＰＩ演算結果ＯＵＴ（ｋ−１）として使用する。
【０１２６】
ＳＴＥＰ６６で、ＰＩ演算結果ＯＵＴ（ｋ）が制限された場合は、次式よりＰＩ演算の積分項を設定することにより、同期制御を安定にする。
【０１２７】
積分項設定値＝（ＯＵＴ（ｋ）−Ｋｐ・ｄθ）／（Ｋｐ・Ｋｉ）・・（３４）
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能を追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができる。
【０１２８】
実施の形態１４．
図２９は、ＣＰＵ２１で実行する本発明の実施の形態１４による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図２９のプログラムが実行される。上記実施の形態１３との違いは、ＰＩ演算のアルゴリズムを変更し、容易にスルーレートの制限をできるようにした点であり、その他は実施の形態１３と同様である。
【０１２９】
まず、ＰＩ演算のアルゴリズムの変更について説明する。一般に、比例・積分制御をＰＩ演算と呼んでおり、ｋサンプリング目でのＰＩ演算出力は次式にて表すことができる。
【０１３０】
【数５】
【０１３１】
また、（ｋ＋１）サンプリング目でのＰＩ演算出力は次式にて表すことができる。
【０１３２】
【数６】
【０１３３】
Δｍ（ｋ）＝Ｋｐ・ｃ（ｋ−１）−Ｋｐ・ｃ（ｋ）＋Ｋｉ｛ｒ（ｋ）−ｃ（ｋ）｝ ・・・・（３７）
このように、ＰＩ演算出力の差分を求めることにより、ＰＩ演算出力ｍ（ｋ）は、
ｍ（ｋ）＝△ｍ（ｋ）＋ｍ（ｋ−１） ・・・・（３８）
と求められる。
【０１３４】
次に、図２９に基づき、容易にスルーレートの制限をできるようにしたプログラム・フローチャートを説明する。
【０１３５】
先ず、ＳＴＥＰ６０Ａで、ＰＩ演算の差分ｄＯＵＴ（上記△ｍに相当）を求める。
【０１３６】
また、ｄθ・Ｋｐ（上記Ｋｐ・ｃ（ｋ−１）に相当）は次回割込時に必要となるため記憶しておく。
【０１３７】
ＳＴＥＰ６１Ａ乃至ＳＴＥＰ６４Ａにおいて、ＰＩ演算の差分ｄＯＵＴが、設定値ＳＬＩＭＩＴより大きい場合には、差分ｄＯＵＴを制限する。
【０１３８】
ＳＴＥＰ６７で、ＰＩ演算の差分ｄＯＵＴを前回のＰＩ演算結果ＯＵＴに加えて今回のＰＩ演算結果ＯＵＴとして使用する。差分そのものに制限を加えているため、上記実施の形態１３のように積分項を設定する必要がなく、アルゴリズムを簡素化できる。
【０１３９】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能をＰＩ演算を差分型とすることにより簡単なアルゴリズムにて追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができる。
【０１４０】
実施の形態１５．
図３０は、ＣＰＵ２１で実行する本発明の実施の形態１５による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図３０のプログラムが実行される。上記実施の形態１３との違いは、同期制御停止時に定められたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割込については実施の形態１２と同様である。図３０のプログラム・フローチャートにより、本実施の形態１５の上記実施の形態１３に対する追加点を説明する。
【０１４１】
ＳＴＥＰ５９で、シーケンス制御等から指令される同期制御スタート／ストップを判断する。スタートの場合は、実施の形態１３と同一である。
【０１４２】
ＳＴＥＰ６０−１で、ストップの場合は、今回のＰＩ演算結果ＯＵＴ（ｋ）を、前回のＰＩ演算結果ＯＵＴ（ｋ−１）を用いて次式により求める。
【０１４３】
ＯＵＴ（ｋ）＝−ＯＵＴ（ｋ−１） ・・・・（３９）
以後、スタートの場合と同様に、ＳＴＥＰ６１以降を実行する。この処理を追加するだけで、今回のＰＩ演算結果ＯＵＴ（ｋ）を設定されたスルーレートに従い、零に向かって減少させることができる。
【０１４４】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合にはレートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減し、同期制御の追従速度を制限する機能を追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができるのに加え、同期制御停止時にも、僅かなプログラムの追加のみで、周波数の変化率を規定値以下に制限しながら自走周波数にすることができる。
【０１４５】
実施の形態１６．
図３１は、ＣＰＵ２１で実行する本発明の実施の形態１６による同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、数ｍｓｅｃ程度のタイマ割込にて図３１のプログラムが実行される。上記実施の形態１４との違いは、同期制御停止時に定められたスルーレートにて自走周波数に戻る機能（ＳＴＥＰ５９、ＳＴＥＰ６０−１）を追加した点であり、ｆ２割込については実施の形態１４と同様である。図３１のプログラム・フローチャートにより、この実施の形態１６の上記実施の形態１４に対する追加点を説明する。
【０１４６】
ＳＴＥＰ５９で、シーケンス制御等から指令される同期制御スタート／ストップを判断する。スタートの場合は、実施の形態１４と同一である。
【０１４７】
ＳＴＥＰ６０−１で、ストップの場合は、ＰＩ演算の差分ｄＯＵＴを、前回のＰＩ演算結果ＯＵＴを用いて次式により求める。
【０１４８】
ｄＯＵＴ＝−ＯＵＴ ・・・・（４０）
以後、スタートの場合と同様に、ＳＴＥＰ６１Ａ以降を実行する。この処理を追加するだけで、ＰＩ演算結果ＯＵＴを設定されたスルーレートに従い、零に向かって減少させることができる。
【０１４９】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減しており、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しているのに加え、同期制御の追従速度を制限する機能をＰＩ演算を差分型とすることにより簡単なアルゴリズムにて追加することにより、周波数の変化率が規定されている負荷に対しても、安定して同期制御を行うことができるのに加え、同期制御停止時にも、僅かなプログラムの追加のみで、周波数の変化率を規定値以下に制限しながら自走周波数にすることができる。
【０１５０】
実施の形態１７．
図３２は、ＣＰＵ２１で実行する本発明の実施の形態１７による同期判定機能を持つ同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図３２のプログラムはｆ２割込毎に実行される。上記実施の形態１２との違いは、同期判定処理（ＳＴＥＰ５５）を追加した点であり、ｆ２割込のその他及びタイマ割込については実施の形態１２と同様である。図３３は同期判定処理（ＳＴＥＰ５５）の詳細を示すプログラム・フローチャートである。
【０１５１】
同期を判定するには、位相差が許容値（ε）以内であることが第一条件であるが、「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が異なる場合でも、位相差が許容値（ε）以内であり、時間とともに位相差が増大していく場合も考えられる。従って、実施の形態１７では、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内であり、位相差がほぼ零であり、且つＰＩ演算の出力もほぼ一定の場合に、同期と判断するよう構成している。次に、図３３のプログラム・フローチャートにより同期判定処理を説明する。
【０１５２】
先ず、ＳＴＥＰ５５−１で、位相差ｄθが許容値（ε）以内か判断する。
【０１５３】
ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内か判断する。
【０１５４】
ＳＴＥＰ５５−３で、位相差ｄθ及びＰＩ演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同期判定用カウンタをインクリメントする。
【０１５５】
ＳＴＥＰ５５−６で、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、同期判定用カウンタをリセットし、「非同期状態」とする。
【０１５６】
ＳＴＥＰ５５−４で、同期判定用カウンタの値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で「同期状態」とする。
【０１５７】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができるのに加え、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に行うことができる。
【０１５８】
実施の形態１８．
図３４は、ＣＰＵ２１で実行する本発明の実施の形態１８による同期判定処理を示すプログラム・フローチャートである。上記実施の形態１７との違いは、同期判定処理（ＳＴＥＰ５５）の内容のみであり、ｆ２割込のその他及びタイマ割込については、実施の形態１８と同様である。
【０１５９】
本実施の形態１７では、同期判定にのみ時限を設け、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、即時「非同期状態」と判定している。しかしながら、バイパス交流入力電圧の波形歪みが大きい場合等には、位相差に歪みの影響が若干でてくること、或いは、同期判定の位相差許容値が非常に小さい場合等には、「非同期状態」に陥りやすく、同期判定の時限によっては同期と見なされない場合もありうる。従って、ソフトウェアにて、同期判定用カウンタと非同期判定用カウンタとをそれぞれ設け、次に示す処理を行うことにより、同期判定をロバスト（堅牢）なものにすることができる。
【０１６０】
図３４において、先ず、ＳＴＥＰ５５−１で、位相差ｄθが許容値（ε）以内か判断する。
【０１６１】
ＳＴＥＰ５５−２で、ＰＩ演算の差分ｄＯＵＴが許容値（δ）以内か判断する。
【０１６２】
ＳＴＥＰ５５−３Ａで、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴがともに許容値以内の場合のみ、同期判定用カウンタをインクリメントし、非同期用カウンタをリセットする。
【０１６３】
ＳＴＥＰ５５−６Ａで、位相差ｄθ、ＰＩ演算の差分ｄＯＵＴのどちらかが許容値を逸脱した場合には、同期判定用カウンタをリセットし、非同期判定用カウンタをインクリメントする。
【０１６４】
ＳＴＥＰ５５−４で、同期判定用カウンタの値が設定値（Ｎ）を越えた場合、ＳＴＥＰ５５−５で「同期状態」とする。
【０１６５】
ＳＴＥＰ５５−７で、非同期判定用カウンタの値が設定値（Ｎ１）を越えた場合、ＳＴＥＰ５５−８で「非同期状態」とする。
【０１６６】
ここで、設定値Ｎ、Ｎ１を調整することにより、電圧高調波等に対する感度を調節することができる。
【０１６７】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができるのに加え、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に且つ感度も調節して行うことができる。
【０１６８】
実施の形態１９．
図３５は、ＣＰＵ２１で実行する本発明の実施の形態１９による周波数検出機能を持つ同期制御方法を示すプログラム・フローチャートである。図１に示された同期制御装置１７のＣＰＵ２１にて、図３５のプログラムはｆ２割込毎に実行される。上記実施の形態１８との違いは、周波数演算処理（ＳＴＥＰ５６）を追加した点であり、ｆ２割込のその他及びタイマ割込については、上記実施の形態１８と同様である。図３６は、周波数演算処理（ＳＴＥＰ５６）の詳細を示すプログラム・フローチャートである。
【０１６９】
一般に、図１に示した無停電電源装置３では、バイパス交流入力電圧の監視からその周波数を求め、周波数が異常な場合には、同期制御を停止する等のシーケンス制御を行っている。本実施の形態１９は、同期制御プログラムの機能を生かし、僅かなプログラムの追加にて周波数検出を実現するものである。次に、図３６に基づき、周波数演算処理（ＳＴＥＰ５６）の説明を行う。
【０１７０】
ＳＴＥＰ５６−１で、位相差ｄθを微分してｄω（＝ｄθ／ｄｔ）を求める。
【０１７１】
ＳＴＥＰ５６−２で、レートマルチ２６への出力より、「現在のプログラム内の位相カウンタの動作周波数」を求める。
【０１７２】
ＳＴＥＰ５６−３で、ｄωと「現在のプログラム内の位相カウンタの動作周波数」とを加えて「バイパス交流入力電圧周波数」を求める。
【０１７３】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減し、バイパス交流入力電圧の不平衡に対しては、移動平均フィルタによりその影響を低減し、位相差検出は高速に、ＰＩ演算は位相差検出よりも低速に処理するように構成することによりＣＰＵ負荷を低減しながら、安定して同期制御を行うことができ、位相差だけでなくＰＩ演算出力の差分を用いることによって、同期／非同期の判定を正確に且つ感度も調節して行うことができるのに加え、位相差の微分値とレートマルチへの出力より、僅かなプログラムの追加でバイパス交流入力電圧周波数を求めることができる。
【０１７４】
実施の形態２０．
ここまでは、バイパス交流入力電圧が３相の場合について説明してきたが、本発明の実施の形態２０では、単相電源に対して、プログラムを僅かに追加するだけで仮想的な３相電源を生成し、本発明の同期制御を適用する場合について述べる。
【０１７５】
図３７のベクトル図を用いて、単相電源から仮想的な３相電源を生成する方法を説明する。実際の単相電源のベクトルをＵとすると、このベクトルＵから、一時遅れフィルタ等により、僅かに位相の遅れたベクトルＵ１を生成する。ベクトルＵとベクトルＵ１は２次元上の一次独立なベクトルであるので、この２つのベクトルよりベクトルＵに対してＶ相の関係にあるベクトルＶ、Ｗ相の関係にあるベクトルＷを演算することができる。
【０１７６】
図３８は、本実施の形態２０の同期制御方法を示すプログラム・フローチャートであり、上記実施の形態９に対して、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１１）を追加している。
【０１７７】
図３９は、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１１）の詳細を示すフローチャートであり、以下にその説明をする。
【０１７８】
ＳＴＥＰ１１−１で、単相電源電圧を、アナログ／ディジタル変換回路２３にてディジタル信号ＶＢｕに変換する。
【０１７９】
ＳＴＥＰ１１−２で、一次遅れ演算にて、ＶＢｕより位相が遅れた信号ＶＢ１を生成する。この一次遅れによる位相遅れが少なければ、同期制御の応答を３相と同様にすることができる。
【０１８０】
ＳＴＥＰ１１−３で、ＶＢｕをＵ相としたときに、Ｖ相の関係にある信号ＶＢｖをＶＢｕとＶＢ１より求める。
【０１８１】
ＳＴＥＰ１１−４で、ＶＢｕとＶＢｖよりＶＢｗ（＝−ＶＢｕ−ＶＢｖ）を求める。
【０１８２】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、３相用の位相差検出に単相から仮想的な３相信号を生成する処理を追加することにより、単相でも３相と同様な応答速度の同期制御を実現することができる。
【０１８３】
実施の形態２１．
本発明の実施の形態２１では、単相電源に対して、上記実施の形態２０よりも容易に仮想的な３相電源を生成し、上記実施の形態１０で説明した不平衡成分の除去を用いた場合について述べる。
【０１８４】
図４０は、本実施の形態２１の同期制御方法を示すプログラム・フローチャートであり、上記実施の形態１０に対して、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１２）を追加している点のみが異なる。
【０１８５】
図４１は、単相電源から仮想的な３相電源を生成する処理（ＳＴＥＰ１２）の詳細を示すフローチャートであり、以下にその説明をする。
【０１８６】
ＳＴＥＰ１２−１で、単相電源電圧をアナログ／ディジタル変換回路２３にてディジタル信号ＶＢｕに変換する。
【０１８７】
ＳＴＥＰ１２−２で、ＶＢｕをＵ相としたときにＶ相の関係にある信号ＶＢｖを−０．５×ＶＢｕとする。
【０１８８】
ＳＴＥＰ１２−３で、ＶＢｕをＵ相としたときにＷ相の関係にある信号ＶＢｗを−０．５×ＶＢｕとする。
【０１８９】
これより、ＶＢｕ、ＶＢｖ、ＶＢｗは不平衡成分多く含んだ３相信号であることが分かる。しかしながら、図４０のＳＴＥＰ３１からＳＴＥＰ３４に示した不平衡成分除去により、位相差はＶＢｕを基準とする正相分に対してのみ演算され、同期制御を容易に実現することができる。
【０１９０】
このように、電源周波数の逓倍にて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしているので、インバータ１３の出力電圧制御をマイクロプロセッサ等のソフトウェアにて行っている場合には、レートマルチ２６を追加するだけで、同期制御を容易に実現することができ、また、ＶＢベクトルの過去の状態より位相差の進み／遅れを正しく求め、高調波除去フィルタにより位相差の高調波による影響を低減しているのに加え、３相用の位相差検出に、単相から仮想的な３相信号を生成する簡単な処理を追加することにより、単相でも、３相と同様な応答速度の同期制御を実現することができる。
【０１９１】
【発明の効果】
以上のように本発明によれば、可変周波数回路の出力周波数を分周する分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号により、三相出力交流信号と分周器出力とを同期させるようにしているので、交流信号に歪みや不平衡成分が含まれている場合でも、その影響を受けることなく同期制御を行うことができるものである。
また、上記ベクトル変換や位相差の算出をソフトウエアにより行うことができるので、乗算器等のアナログ回路とデジタル回路との混在を極力抑えることができ、装置構成を簡略化することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すブロック図である。
【図２】実施の形態１の制御回路動作タイミングの説明図である。
【図３】実施の形態１の同期制御方法を示すプログラム・フローチャートである。
【図４】実施の形態１の位相差検出を説明するベクトル図である。
【図５】実施の形態１のレートマルチの特性を示す図である。
【図６】実施の形態２の同期制御方法を示すプログラム・フローチャートである。
【図７】実施の形態３の同期制御方法を示すプログラム・フローチャートである。
【図８】実施の形態４の同期制御方法を示すプログラム・フローチャートである。
【図９】実施の形態４の位相差補正を示すベクトル図である。
【図１０】実施の形態４の位相差検出特性を示す図である。
【図１１】実施の形態５の同期制御方法を示すプログラム・フローチャートである。
【図１２】実施の形態５の位相差リミッタを示すベクトル図である。
【図１３】実施の形態５の位相差検出特性を示す図である。
【図１４】実施の形態６の同期制御方法を示すプログラム・フローチャートである。
【図１５】実施の形態６の位相差補正を示すベクトル図である。
【図１６】実施の形態６の位相差検出特性を示す図である。
【図１７】実施の形態６の位相差補正を示すプログラム・フローチャートである。
【図１８】実施の形態７の同期制御方法を示すプログラム・フローチャートである。
【図１９】実施の形態７の位相差補正に用いるビット構成図である。
【図２０】実施の形態７の位相差補正処理をまとめた図である。
【図２１】実施の形態７の位相差補正を示すプログラム・フローチャートである。
【図２２】実施の形態８の同期制御方法を示すプログラム・フローチャートである。
【図２３】実施の形態９の同期制御方法を示すプログラム・フローチャートである。
【図２４】実施の形態１０の同期制御方法を示すプログラム・フローチャートである。
【図２５】実施の形態１１の同期制御方法を示すプログラム・フローチャートである。
【図２６】実施の形態１２の位相差検出部を示すプログラム・フローチャートである。
【図２７】実施の形態１２のＰＩ演算部を示すプログラム・フローチャートである。
【図２８】実施の形態１３のＰＩ演算部を示すプログラム・フローチャートである。
【図２９】実施の形態１４のＰＩ演算部を示すプログラム・フローチャートである。
【図３０】実施の形態１５のＰＩ演算部を示すプログラム・フローチャートである。
【図３１】実施の形態１６のＰＩ演算部を示すプログラム・フローチャートである。
【図３２】実施の形態１７の同期制御方法を示すプログラム・フローチャートである。
【図３３】実施の形態１７の同期判定部を示すプログラム・フローチャートである。
【図３４】実施の形態１８の同期判定部を示すプログラム・フローチャートである。
【図３５】実施の形態１９の同期制御方法を示すプログラム・フローチャートである。
【図３６】実施の形態１９の周波数演算部を示すプログラム・フローチャートである。
【図３７】実施の形態２０の仮想的３相信号生成を説明するベクトル図である。
【図３８】実施の形態２０の同期制御方法を示すプログラム・フローチャートである。
【図３９】実施の形態２０の仮想的３相信号生成を示すプログラム・フローチャートである。
【図４０】実施の形態２１の同期制御方法を示すプログラム・フローチャートである。
【図４１】実施の形態２１の仮想的３相信号生成を示すプログラム・フローチャートである。
【図４２】従来の同期制御装置を示すブロック図である。
【符号の説明】
１ バイパス回路用交流電源、２ 交流入力電源、３ 無停電電源装置、４ 負荷、１１ 整流器、１２ 蓄電池、１３ インバータ、１４、１５ 開閉器（スイッチ）、１６ 電圧センサ、１７ 同期制御装置、２１ ＣＰＵ（マイクロプロセッサ）、２２ メモリ、２３ アナログ／ディジタル変換回路、２４ パルス幅変調（ＰＷＭ）回路、２５ 発振器、２６ レートマルチ（可変周波数回路）、２７ カウンタ（分周器）。
Claims (18)
- 交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、
可変周波数回路の出力周波数を分周する分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、
このベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、
この位相差を増幅し、
この増幅した位相差信号を前記可変周波数回路に入力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、前記三相出力交流信号と分周器出力とを同期させる、
ことを特徴とする同期制御方法。 - 発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、
前記分周器により設定された分周比毎に前記プロセッサ上で、
前記電圧検出器から出力される交流出力電力変換装置の三相出力交流信号を前記プロセッサに取り込み、当該三相出力交流信号を回転座標上のベクトルに変換し、
前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、
前記位相差を増幅し、
前記増幅された位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相出力交流信号と分周器出力とを同期させる、
ことを特徴とする同期制御方法。 - 前記ベクトルと前記回転座標の基準軸との位相差を、前記ベクトルが位置する前記回転座標上の象限が、
位相差が９０度から１８０度までの象限となる場合には、位相差を９０度に制限し、
位相差が−９０度から−１８０度までの象限となる場合には、位相差を−９０度に制限する
ことを特徴とする請求項１又は２に記載の同期制御方法。 - 前記ベクトルと前記回転座標基準軸との位相差につき、
前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にある時、当該位相差を遅れと判定し、
前回プログラム実行時のベクトルの前記回転座標上での位置が、位相差が０度から−９０度までの象限にあり、現在のベクトルの前記回転座標上での位置が、位相差が０度から９０度までの象限にある時、当該位相差を進みと判定する
ことを特徴とする請求項１又は２に記載の同期制御方法。 - 前記回転座標上の前記ベクトルに高調波振動成分を除去する処理を行ってから、前記位相差を求めることを特徴とする請求項１又は２に記載の同期制御方法。
- 前記位相差を前記三相交流信号の基本波１周期にて移動平均を行ってから増幅することを特徴とする請求項１又は２に記載の同期制御方法。
- 前記三相交流信号から基本波逆相分を減じ、この信号を前記回転座標上のベクトルに変換することを特徴とする請求項１又は２に記載の同期制御方法。
- 前記三相交流信号から高調波成分を減じ、この信号を前記回転座標上のベクトルに変換することを特徴とする請求項１又は２に記載の同期制御方法。
- 前記位相差の検出は電源周波数の逓倍毎に起動される周期１のプログラムで演算し、
前記位相差検出信号に含まれる高調波の除去処理を行い、高調波除去された位相差を増幅する処理は前記周期１より長い一定時間毎に起動される別のプログラムにより実行することを特徴とした請求項２に記載の同期制御方法。 - 前記位相差を増幅した信号の変化率を前記別のプログラムにより制限することを特徴とする請求項９に記載の同期制御方法。
- 同期制御停止時に、可変周波数回路への出力信号の変化率を前記別のプログラムにより制限することを特徴とする請求項９に記載の同期制御方法。
- 前記位相差と前記可変周波数回路への出力信号の変化率とが共にそれぞれの許容値以内である場合に、同期と判定することを特徴とする請求項９に記載の同期制御方法。
- 前記位相差の変化率と前記可変周波数回路への出力信号とを加算した信号から前記三相交流信号の周波数を演算することを特徴とする請求項９に記載の同期制御方法。
- 発振器と、前記発振器の発振周波数をプロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、プロセッサと、単相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備える同期制御装置における、交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる際に用いる交流出力電力変換装置の出力電圧位相の同期制御方法であって、
前記分周器により設定された分周比毎に前記プロセッサ上で、
前記電圧検出器から出力される交流出力電力変換装置の単相出力交流信号を前記プロセッサに取り込み、当該単相出力交流信号を仮想的な三相交流信号に変換し、
前記三相交流信号を回転座標上のベクトルに変換し、
前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、
前記位相差を増幅し、
前記増幅された信号を前記プロセッサより前記可変周波数回路へ出力し、
前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより前記三相交流信号と分周器出力とを同期させ、
前記位相差の変化率と前記可変周波数回路への出力信号とから前記三相交流信号の周波数を演算することを特徴とする周波数検出方法。 - 発振器と、
前記発振器の発振周波数を可変制御する可変周波数回路と、
前記可変周波数回路の出力周波数を分周する分周器と、
前記分周器により設定された分周比毎に交流出力電力変換装置の三相出力交流信号を回転座標上のベクトルに変換し、このベクトルと前記回転座標の基準軸との位相差を前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、この位相差を増幅し、この増幅した位相差信号を前記可変周波数回路へ出力して、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、前記三相出力交流信号と分周器出力とを同期させる制御手段と、
を備えることを特徴とした同期制御装置。 - 前記可変周波数回路はレートマルチにより構成されることを特徴とする請求項１５に記載の同期制御装置。
- 前記分周器はカウンタにより構成されることを特徴とする請求項１５に記載の同期制御装置。
- 前記制御手段はマイクロプロセッサにより構成されることを特徴とする請求項１５に記載の同期制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865797A JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865797A JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1189217A JPH1189217A (ja) | 1999-03-30 |
| JP3561119B2 true JP3561119B2 (ja) | 2004-09-02 |
Family
ID=17033395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23865797A Expired - Lifetime JP3561119B2 (ja) | 1997-09-03 | 1997-09-03 | 同期制御方法、周波数検出方法及び同期制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561119B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11933825B2 (en) | 2020-01-30 | 2024-03-19 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | System frequency detector |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3578030B2 (ja) * | 1999-12-27 | 2004-10-20 | 新神戸電機株式会社 | 交流無停電電源装置 |
| US6239997B1 (en) * | 2000-09-01 | 2001-05-29 | Ford Motor Company | System for connecting and synchronizing a supplemental power source to a power grid |
| JP2007097366A (ja) * | 2005-09-30 | 2007-04-12 | Sawafuji Electric Co Ltd | インバータ |
| JP5711954B2 (ja) * | 2010-03-31 | 2015-05-07 | 株式会社ダイヘン | 位相検出装置 |
| JP5578046B2 (ja) * | 2010-11-22 | 2014-08-27 | トヨタ自動車株式会社 | モータ用電圧変換制御装置 |
| JP2013106368A (ja) * | 2011-11-10 | 2013-05-30 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| US9130406B2 (en) * | 2012-08-24 | 2015-09-08 | Ainet Registry, Llc | System and method for efficient power distribution and backup |
| JP6263990B2 (ja) * | 2013-11-28 | 2018-01-24 | 株式会社明電舎 | 交直変換装置の同期制御回路 |
| KR102178447B1 (ko) | 2018-12-13 | 2020-11-13 | 주식회사 포스코 | 무정전 전력 공급 마이크로그리드 시스템 |
| KR102553986B1 (ko) | 2019-07-04 | 2023-07-10 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 동기 제어 회로 및 그것을 구비한 무정전 전원 장치 |
| CN114336950A (zh) * | 2022-01-06 | 2022-04-12 | 合肥联信电源有限公司 | 一种三相静态开关辨识相序的方法 |
-
1997
- 1997-09-03 JP JP23865797A patent/JP3561119B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11933825B2 (en) | 2020-01-30 | 2024-03-19 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | System frequency detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1189217A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3561119B2 (ja) | 同期制御方法、周波数検出方法及び同期制御装置 | |
| Fang et al. | A novel frequency-adaptive PLL for single-phase grid-connected converters | |
| JP2012085482A (ja) | 分散型電源システム | |
| JP2004064515A (ja) | 周期性信号制御装置及び周波数検出装置 | |
| JP4935166B2 (ja) | 電力変換装置の位相同期制御装置 | |
| JP4776419B2 (ja) | 同期制御方法及び同期制御装置 | |
| JP4971758B2 (ja) | 電力変換装置 | |
| JP6909548B1 (ja) | 系統周波数検出器 | |
| JP6909549B1 (ja) | 系統周波数検出器 | |
| JPH10313574A (ja) | 電力変換装置及びその位相同期制御方法 | |
| JP3444011B2 (ja) | 電力用アクティブフィルタ | |
| JP3655058B2 (ja) | 自励式交直変換器の制御装置 | |
| JP2005003530A (ja) | 位相検出器 | |
| JP3271319B2 (ja) | 電流検出装置 | |
| JP3505626B2 (ja) | 電力変換装置と電力変換器の制御装置 | |
| JP3696306B2 (ja) | 位相検出器 | |
| JP4055952B2 (ja) | 自励式変換器の制御方式 | |
| JPS60113663A (ja) | 位相検出装置 | |
| JP7260242B2 (ja) | 系統周波数検出器 | |
| JPH089649A (ja) | 無停電電源装置 | |
| WO2022074724A1 (ja) | 電力計測装置 | |
| JP2024022286A (ja) | 電力変換装置及び電力変換システム | |
| JPH0315271A (ja) | 電力変換器の制御装置及びそのシステム | |
| Wang | Research on virtual flux oriented synchronization algorithm for three-phase grid voltages | |
| JPH04236119A (ja) | 電力計算方法およびその方法を用いた保護リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |