JP4917711B2 - 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法 - Google Patents

金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法 Download PDF

Info

Publication number
JP4917711B2
JP4917711B2 JP2001032114A JP2001032114A JP4917711B2 JP 4917711 B2 JP4917711 B2 JP 4917711B2 JP 2001032114 A JP2001032114 A JP 2001032114A JP 2001032114 A JP2001032114 A JP 2001032114A JP 4917711 B2 JP4917711 B2 JP 4917711B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
textured metal
electrode
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001032114A
Other languages
English (en)
Other versions
JP2001313535A (ja
Inventor
エリック ボワー ジョン
ゼット、パスタラン ジョン
イー、リッテンハウス ジョージ
Original Assignee
アルカテル−ルーセント ユーエスエー インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント ユーエスエー インコーポレーテッド filed Critical アルカテル−ルーセント ユーエスエー インコーポレーテッド
Publication of JP2001313535A publication Critical patent/JP2001313535A/ja
Application granted granted Critical
Publication of JP4917711B2 publication Critical patent/JP4917711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/964Roughened surface

Description

【0001】
【発明の属する技術分野】
本発明は、金属製電極の上にピエゾ電子フィルム(層)を含む電子デバイスを製造する方法に関し、特に音響共振器と半導体デバイスを製造する方法に関する。
【0002】
【従来の技術】
通信システムは、様々なデバイス(例、フィルタ、ミキサー、増幅器、集積回路等)を含む。通信システムはワイヤレスリンクとツイストペア、光ファイバ等の手段により、中継された情報(音声、ビデオ、データ)を送信するのに有益である。ワイヤレス通信システムがさらに進歩すると信号は、高い周波数(例えば、PCS,ISM等)で送信されるようになる。システムがマーケットの要求に応じて開発されるとより、更に性能の向上/小型化に対する需要が増してくる。マーケットの力により集積度の向上及び、構成素子の小型化が求められている。
【0003】
バルク音響波(Bulk Acoustic Wave;BAW)共振器のような共振器は、通過帯域フィルタ或いは他の関連した半導体デバイスの製造に対し重要な構成要素となっている。BAW共振器は、ピエゾ電子共振器であり、少なくとも2つの電極の間に堆積したピエゾ電子材料フィルム(例えば、結晶AlNフィルム)を含む。電圧をこのような構造体にかけるとピエゾ電子材料は、ある周波数である振動モードで振動する。ピエゾ電子共振器は、周波数ダイバシティに基づいた信号間を区別する(例、バンドパスフィルタ(帯域通過フィルタ))のに有効であり、且つ、安定した周波数信号(発振器回路内の周波数安定化フィードバック素子)を提供する。
【0004】
通常、ピエゾ電子共振器の共振周波数の性能は、ピエゾ電子材料の組成、厚さ、方向性に依存する。ピエゾ電子材料の共振周波数は、通常その厚さに反比例し、そのためピエゾ電子共振器が高周波(700MHz以上)で動作するためにはピエゾ電子フィルムは、500nmから10μmの厚さのフィルムにしなければならない。ピエゾ電子共振器の性能はピエゾ電子フィルムを含む原子の結晶方向に依存する。印加された電圧(即ち、電界)に応答してピエゾ電子フィルム内に誘導された歪み(即ち、応力波)は、ピエゾ電子フィルム内の原子ダイポール(atomic dipole)の好ましい整合から発生する。好ましいフィルムの方向性の例は、基板に直交したAlNの<002>である。ピエゾ電子材料(例えば、窒化アルミ)のフィルムを堆積するパルスDCスパッタリングの方法は、米国特許出願(発明者Miller et al.著の「Pulse DC Reactive Sputtering Method for Fabricating Piezoelectic Resonators」出願日1998年9月1日)に開示されている。前掲の特許出願においては、ピエゾ電子フィルムの品質は、フィルムそのものを堆積するのに用いられる技術でもって改善される。
【0005】
【発明が解決しようとする課題】
通信システムの分野においては、システム性能と集積度を向上させる新たな方法が模索され続けられている。本発明の目的は、ピエゾ電子フィルムの品質を改善する新たな方法を提供することである。
【0006】
【課題を解決するための手段】
本発明は、電子デバイス特に共振器で使用されるピエゾ電子フィルムを改善する方法を提供する。本発明の方法は、ピエゾ電子フィルム(ピエゾ電子共振器内で使用される)のテキスチャア(texture)は、その下の金属層(例、電極)の表面形態(形状)により直接影響を受ける。従って本発明のピエゾ電子フィルムと電極を有するデバイスを製造する方法は、金属層の堆積と表面粗さを制御することを含む。即ち、電極に対する表面粗さが低下するとピエゾ電子フィルムの品質が改善される。表面粗さを低下させるにはロッキングカーブの半値全幅(FWHM)が4.5°以下となるような金属層を堆積し、そしてこの金属層の上によりロッキングカーブの半値全幅(FWHM)のが3.5°以下となるようなピエゾ電子層が生成される。
【0007】
【発明の実施の形態】
図1は、本発明の方法を用いて形成した音響共振器の斜視図である。共振器100は、基板110とピエゾ電子材料層120と、この基板110とピエゾ電子材料層120の間に形成された、例えばブラグ反射領域のような音響反射領域125とを有する。音響反射領域125の代わりに空気層(図示せず)を用いてピエゾ電子材料層120を基板110の上方に保持しても良い。底部電極135と上部電極130は、ピエゾ電子材料層120を挟んで反対表面上に堆積される。
【0008】
ピエゾ電子材料層120はAlNを含有するが、特定の共振器のアプリケーション十分なピエゾ電子材料の機能を有する他の如何なる材料でもよい。通常、ピエゾ電子材料は、例えばZnO,LiNbO3のようなセラミック材料,LITaO3,TeO2,PZT−SAである。基板は通常シリコン製であるが、水晶,サファイア,ポリシリコン,アエロゲル,酸化アルミ(Al23)のような他の材料で形成することも出来る。
【0009】
本発明は、新たなピエゾ電子フィルムを得る方法に関する。発明者等は、共振器デバイスの動作、特にピエゾ電子フィルムの動作は、ピエゾ電子フィルムが堆積される電極表面の形態を操作することにより改善されることを見出した。更に発明者等は、ピエゾ電子フィルム(例、AlN)の成長は、エピタキシャルではなく(即ち、AlN層は、電極材料と格子整合或いはコーディネートしながら成長するのではなく)、電極表面の形態は、C軸方向とピエゾ電子フィルムのロッキングカーブに影響を及ぼすことを見出した。
【0010】
本明細書で用いられる用語「テキスチャ」とは、多結晶フィルムの粒子の結晶方向の整合性を意味し、最大テキスチャ(maximum texture)とは、成長方向(に対し)からのはかった角度で単一方向を中心とした粒子の整合性(方向性)を有するフィルムを意味する。かくして、ピエゾ電子層のテキスチャと品質(機能)は、ロッキングカーブで定義することが出来る。具体的に説明すると、理想的には粒子は単一方向に中心が向いており、ピエゾ電子フィルム(ピエゾ電子共振器内の)の性能は、フィルムが含有する原子の結晶方向に依存する。しかし通常、粒子が中心とする方向は、ガウス分布をしている。分布が小さいとフィルムは最大テキスチャに近づくことになる。粒子の方向の分布は、ピークを規定するためにプロットされ最大高さの半分の場所における幅(半値全幅;FWHM)がフィルムテキスチャの品質を規定する値を反映する。「ロッキングカーブ」の番号は、フィルムテキスチャのメリット数である。即ち、分布が少ないほどロッキングカーブも小さくなり、フィルムは最大テキスチャに近づくことになる。ピエゾ電子層は11°以下のFWHMのロッキングカーブ、そして好ましくは3.5°以下、更に好ましくは2.5°FWHMのロッキングカーブでもって形成される。
【0011】
本発明は、電極の組成と堆積を操作することによりピエゾ電子フィルムの最大テキスチャを達成し、そして共振器の最適な動作を達成できる、と言う発明者等の認識に基づいている。これに対しピエゾ電子フィルムのテキスチャと性能を改善する従来の方法は、ピエゾ電子フィルムそのものを堆積する別の方法及び組成に集中していた。本発明によれば、電極は表面粗さが小さくなるようにし(例、堆積プロセス、研磨或いは材料の選択により)、その結果ロッキングカーブが低いピエゾ電子フィルム及び品質が改善された。好ましくは、電極の表面粗さは0.1から100Åであり、更に好ましくは15ÅRMSである。本発明者等は、電極の表面粗さは、ロッキングカーブの半値全幅を最小にすることにより達成できることを見出した。電極に対するロッキングカーブを低くすると、電極表面の表面粗さが低下することになる。更にまた電極の表面粗さは、その下の絶縁層或いはブラグスタック層、例えばブラグスタックの酸化物値を低下させること及び電極のロッキングカーブを低下させること及び電極表面のRMSの値を低下させることにより達成できることを見出した。例えば、CMPにより研磨された酸化物ブラグスタックは、堆積されたままの酸化物ブラグスタックよりも金属製電極に対してはより良好な表面粗さを生成することになる。電極層の表面粗さは電極スタックを含む金属を選択することにより改善できる。
【0012】
好ましいことに本発明では電極、特に底部電極135はAlを含有する、或いはAlが添加されたコリメート(物理的フラックスセレクタ)チタンAl(c−Ti/Al)を用いた金属製積層体である。従来の積層型電極は、c−Ti/TiN/Al選択した組成として含有していた。本発明者等は、ピエゾ電子層がその上に堆積されるAl製表面の表面粗さは、金属製積層体からTiN層を取り除くことにより少なくとも2倍以上改善できることを見出した。更にまたAl及び/又はc−Ti/Alの使用に加えてシート抵抗が充分低く、且つ表面粗さが十分小さい他の金属を上部電極130,底部電極135として用いることが出来る。0.01から100オーム/スクエア(Ω/□)の範囲のシート抵抗を有する金属は十分低く、更に好ましくはシート抵抗が約1Ω/□以下である。0.1から100Åの範囲の表面粗さを有する金属は十分低いものであり、更に好ましくは15Å以下の表面粗さが好ましい。
【0013】
図2は底部電極135がコリメートしたチタンとAl(c−Ti/Al)とピエゾ電子材料層120がAlNを含むような共振器のAlロッキングカーブとAlNロッキングカーブの関係を表すグラフである。同図から判るように、AlNテキスチャ(ピエゾ電子材料層120)の上のAlテキスチャ(電極135)の直接的な影響(非線形ではあるが)があることが判る。かくして、Alテキスチャは共振器の結合係数(極/ゼロ分離)に影響を及ぼす。かくして電極(Al層とc−Ti層)は、最小の半値全幅のロッキングカーブを有するようなテキスチャで形成される。コリメートされたTi層にとっては、共振器のアプローチに対する有益なテキスチャは、FWHMが0.2°から9°の範囲の時に達成され、そして一般的に好ましいカーブは、FWHMが4.5°以下のときである。Al層に対しては、このアプリケーションにとって有効なテキスチャは、FWHMが0.2°から11°の範囲の時に達成され、一般的に好ましいロッキングカーブのFWHMは4°以下である。ピエゾ電子材料の領域は、0.2°から11℃の範囲のFWHMのロッキングカーブでもって形成され、そして通常好ましい低いロッキングカーブは、FWHMが2.5°以下である。電極のロッキングカーブが低いと電極の表面粗さも小さくなり、これによりピエゾ電子層の品質も改善されることが見出された。
【0014】
本発明においては、根平均二乗(root mean square RMS)が小さい形態は、堆積した後ピエゾ電子材料層120を例えば化学機械研磨を行わない電極に対して達成できる。このRMSの値は、ゼロの平均値(ゼロの値は完全に平滑な表面を表す)からの偏差、即ち差に対する真の平均絶対値である。このRMSの値は平均二乗(mean square)と平均の二乗(square of mean)の差の平方根で定義される。言い換えれば、測定された粗さのメディアに対する粗さの正規化された平均値である。好ましいことに結晶金属(crystallographic metal)(例えばc−TiとAl)は、単一の方向で最大テキスチャでもって電極に対し堆積される。例えば、Al製の電極は、基板の法線(substrate normal)に対し平行な<111>方位を有する。c−チタンの堆積は、単一方位<002>のフィルムを生成する。本発明によりピエゾ電子層の良好なテキスチャを達成する方法は、格子整合には依存しないためにピエゾ電子層(AlN)用の十分低いロッキングカーブは、十分に低い表面粗さの様々な表面上に、例えばシリコンの終端した表面を有する基板、CMP酸化物、c−チタン/アルミ或いは他の適宜の材料上で得られる。シリコン<100>の格子パラメータとアルミ<111>の格子パラメータは、AlNに対しては整合しないので、Si上のAlNでもって低いロッキングカーブを得ることが出来る。或いは、Al上のAlNに対して低いロッキングカーブを得ることが出来る。本発明はピエゾ電子層の品質を改善するのみならず、ピエゾ電子フィルムを含む共振器或いは他のデバイスを製造するのに用いられる材料を選択する際にもフレキシビリティを増加させることが出来る。
【0015】
更に本発明者等は、電極(図1の135)のその結果得られた表面粗さは、下の層、例えば音響反射領域125の表面形態により影響されることを見出した。例えば、PVDにより堆積された標準の酸化物を用いた場合には、その結果得られたAlのテキスチャは、FWHMが11°である。しかし、Al層を堆積する際に同一の条件を適用するとAl層の得られたテキスチャは、CMP酸化物を用いた場合にはFWHMが4°である。CMP酸化物は、自動的にほぼ平滑(例えば、3Å以下)のRMS表面粗さを有するが、ブラグスタックの最後の層の標準のPVD酸化物の表面粗さは、45から60ÅRMSである。ブラグスタックの酸化物層のRMSの値が低くなると、電極のロッキングカーブも低くなり、又電極表面のRMSの値も同様である。研磨した(例えば、CMPで)酸化物ブラグスタックは、堆積したままの酸化物ブラグスタックよりも金属製電極に対しては、より良好なテキスチャを生成する。
【0016】
図3はピエゾ電子フィルムを改善した共振器構造体を形成する本発明の方法を表すステップを表すフローチャート図である。ブロック1a,2a,3a,4は、本発明の一実施例を表し、ブロック1b、2b、3b、4は、他の実施例を表す。本発明の一実施例によれば、第1ステップ(ブロック1a)は、例えばブラグスタックのような音響反射層をその上に有する基板(通常シリコン製基板)上にc−チタンのテキスチャード金属層を堆積するステップを含む。好ましくは、少なくともブラグスタックの最後の層を研磨して金属製電極のテキスチャに対する最良の結果を達成する。上述したように本発明者等は、電極とピエゾ電子層のテキスチャは、ブラグスタックの最後の層の品質により影響されることを見出した。同時に継続しているバーバーアプリケーション(Barber application)(後日出願番号を通知する)は、ブラグスタック層(SiO2フィルムを含む)を堆積する方法、及び堆積プロセスの最適化を開示している。
【0017】
コリメートされたチタン(c−チタン)堆積により、単一方向<002>で且つロッキングカーブが4.5°(FWHM)以下のテキスチャを有するフィルムが得られた。c−Ti層の厚さは、100から1000Åの間の範囲であり、更に好ましくは、約300Åである。好ましいプロセスは、堆積温度が約250℃で堆積速度が8−12Å/秒で、更に好ましくは約10Å/秒のスパッタ堆積を含むが、公知の堆積技術を用いてこの層を堆積することが出来る。
【0018】
この代表的な方法の第2ステップ(ブロック2a)は、c−Ti層の上にAlを堆積するステップを含み、これは真空中で十分高い堆積レートと基板温度でもって行われ、その結果得られたAlテキスチャのFWHMは、4.5°以下である。Al層は、Cuのような他の合金化元素を少量含む。例えば、Al−0.5%Cuの層が適切である。堆積パラメータは、当業者の知識に基づいて選択できる。適切なパラメータは、堆積温度が200℃で、堆積速度が100Å/秒で、Al層の厚さは200から2500Åで、公称厚さは1200Åである。Al表面の後処理或いは前堆積は、AlNのテキスチャード成長を達成するのには必ずしも必要ではない。
【0019】
積層金属電極が堆積された後、第3ステップ(ブロック3)は、金属製電極をパターン化するステップを含む。標準の光リソグラフプロセスを用いて電極をパターン化する。第4ステップ(ブロック4)を適用すると、AlNを含むピエゾ電子材料層120がこのパターン化された電極の上に堆積される。ピエゾ電子材料層120は、底部電極135の上にDC反応性スパッタリングプロセスを用いてスパッタ堆積される。しかし他の堆積技術を用いることも出来る。例えば同時継続のBarber applicationは、磁気マグネトロンを回転させ、パルス状のDC電源を用いてピエゾ電子フィルムを堆積するプロセスを最適化することについて記載している。
【0020】
本発明の共振器デバイスを形成する別の方法は、図3のブロック1b、2b、3b、4に示されている。この実施例においては電極は、前の実施例の積層型の電極ではなく、単一の電極材料から形成される。第1ステップ(ブロック1b)は、ブラグスタックを含む基板、或いは音響膜サポート層(例、SiN)上に金属製電極材料、例えばアルミ或いは低い表面抵抗を有する他の金属を堆積する。堆積のパラメータは、当業者に公知である。第2ステップ(ブロック2b)は、最低の根平均二乗の数字になるまで電極層の表面を研磨するステップを含む。この値は、3−10Åの範囲で、より好ましくは7.5Å以下である。前の実施例と同様に電極材料は、ブロック3でパターン化され、AlN層がこのパターン化された金属製電極の表面に堆積され(ブロック4)、その結果最大のテキスチャードAlNフィルムが得られる。他の堆積プロセスパラメータは、前掲のMiller
et al.著の論文に記載されている。
【図面の簡単な説明】
【図1】音響共振器を表す斜視図。
【図2】AlNテクスチャ上のAlテクスチャの影響を表すためにAl製底部電極のロッキングカーブとAlN製のピエゾ電子フィルムのロッキングカーブの関係を表すグラフ。
【図3】本発明の方法の各ステップを表す図。
【符号の説明】
100 共振器
110 基板
120 ピエゾ電子材料層
125 音響反射領域
130 上部電極
135 底部電極
1a ブラッグストックを有する基板上にc−Tiのテキスチャード金属層を堆積する。
1b ブラッグストックを有する基板上にテキスチャードAl層を堆積する。
2a c−Ti層の上にAl製のテキスチャード金属層を堆積する。
2b 電極表面を最低のRMSまで研磨する。
3 電極をパターン化する。
4 AlNを堆積する(例;ミラー等のDC反応性スパッタリングを形成する。

Claims (14)

  1. (A)基板(110)上にブラグスタック(125)を堆積するステップと、前記ブラグスタック(125)は上部表面を有し、
    (B)前記ブラグスタック(125)の上部表面を研磨するステップと、
    (C)前記ブラグスタック(125)の上部表面上にテキスチャード金属層(135)を堆積するステップと、テキスチャード金属層(135)は15Å根平均二乗(RMS)以下の表面粗さを有し、
    (D)第1電極を形成するために前記テキスチャード金属層をパターン化するステップと、
    (E)スパッタリングにより前記テキスチャード金属層(135)の上にエピタキシャル成長で無くピエゾ電子材料層(120)を堆積するステップと、それにより前記ピエゾ電子材料層(120)のテキスチャーが、格子整合の無いテキスチャード金属層のロッキングカーブの半値全幅の値により決定され、
    (F)第2電極(130)を形成するために前記ピエゾ電子材料層(120)の上に金属を堆積するステップと、を有し、
    ことを特徴とする共振器デバイス(100)の製造方法。
  2. 前記テキスチャード金属層(135)の表面粗さは、前記テキスチャード金属層(135)に対するロッキングカーブの半値全幅を最小にすることにより達成されることを特徴とする請求項1記載の方法。
  3. 前記テキスチャード金属層(135)の表面粗さは、前記テキスチャード金属層(135)の表面を研磨することにより達成されることを特徴とする請求項1記載の方法。
  4. 前記テキスチャード金属層(135)を堆積するステップは、Ti金属層を堆積し、次いで、Al金属層を堆積することにより達成されることを特徴とする請求項1記載の方法。
  5. 前記テキスチャード金属層(135)を堆積するステップは、TiNを含有しない、TiとAlの積層金属層を堆積することにより達成されるとこを特徴とする請求項1記載の方法。
  6. 前記ブラグスタック(125)の上部表面は絶縁層であり、前記テキスチャード金属層(135)は、前記ブラグスタック(125)の絶縁層上に堆積され、前記テキスチャード金属層の表面粗さは、前記絶縁層の表面粗さを最小にすることにより達成されることを特徴とする請求項1記載の方法。
  7. 前記ピエゾ電子材料(120)は、AlNを含むことを特徴とする請求項1記載の方法。
  8. 前記テキスチャード金属層(135)は、シート抵抗が1−100/スクエアの範囲の金属を含有することを特徴とする請求項1記載の方法。
  9. 前記テキスチャード金属層(135)は、Alを含むことを特徴とする請求項1記載の方法。
  10. 前記テキスチャード金属層(135)は、Ti/Alの積層型層を含むことを特徴とする請求項1記載の方法。
  11. 前記テキスチャード金属層(135)は、ロッキングカーブの半値全幅が4.5°以下となるよう堆積されることを特徴とする請求項1記載の方法。
  12. 前記ピエゾ電子材料は、ロッキングカーブの半値全幅が3.5°以下となるよう堆積されることを特徴とする請求項1記載の方法。
  13. 前記テキスチャード金属層(135)の表面粗さは、前記テキスチャード金属層(135)のロッキングカーブの半値全幅が0.2から11°の範囲にあることを特徴とする請求項1記載の方法。
  14. 前記ブラグスタック(125)の上部表面は研磨され、その結果根平均二乗の表面粗さは、3Å以下であることを特徴とする請求項1記載の方法。
JP2001032114A 2000-02-11 2001-02-08 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法 Expired - Fee Related JP4917711B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/502868 2000-02-11
US09/502,868 US6329305B1 (en) 2000-02-11 2000-02-11 Method for producing devices having piezoelectric films

Publications (2)

Publication Number Publication Date
JP2001313535A JP2001313535A (ja) 2001-11-09
JP4917711B2 true JP4917711B2 (ja) 2012-04-18

Family

ID=23999743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032114A Expired - Fee Related JP4917711B2 (ja) 2000-02-11 2001-02-08 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法

Country Status (5)

Country Link
US (2) US6329305B1 (ja)
EP (1) EP1124269B1 (ja)
JP (1) JP4917711B2 (ja)
KR (1) KR100859674B1 (ja)
DE (1) DE60143682D1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376971B1 (en) * 1997-02-07 2002-04-23 Sri International Electroactive polymer electrodes
US6953977B2 (en) 2000-02-08 2005-10-11 Boston Microsystems, Inc. Micromechanical piezoelectric device
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
DE10035421A1 (de) * 2000-07-20 2002-02-07 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Schichtenfolge zum ineinander Umwandeln von akustischen oder thermischen Signalen und elektrischen Spannungsänderungen
JP2005236337A (ja) * 2001-05-11 2005-09-02 Ube Ind Ltd 薄膜音響共振器及びその製造方法
WO2003017481A1 (de) * 2001-08-14 2003-02-27 Koninklijke Philips Electronics N.V. Filteranordnung mit volumenwellen-resonator
KR20030032401A (ko) * 2001-10-18 2003-04-26 한국쌍신전기주식회사 압전박막형 공진기 및 그 제조방법
JP2004221622A (ja) * 2002-01-08 2004-08-05 Murata Mfg Co Ltd 圧電共振子、圧電フィルタ、デュプレクサ、通信装置および圧電共振子の製造方法
US6906451B2 (en) 2002-01-08 2005-06-14 Murata Manufacturing Co., Ltd. Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator
JP2004048639A (ja) * 2002-05-17 2004-02-12 Murata Mfg Co Ltd 圧電共振子及びその製造方法等
US20040164291A1 (en) * 2002-12-18 2004-08-26 Xingwu Wang Nanoelectrical compositions
KR20020029882A (ko) * 2002-03-02 2002-04-20 주식회사 에이엔티 엘시엠피 공정법에 의한 탄성파소자의 제작방법
US6740588B1 (en) * 2002-03-29 2004-05-25 Silicon Magnetic Systems Smooth metal semiconductor surface and method for making the same
JP2004072715A (ja) * 2002-06-11 2004-03-04 Murata Mfg Co Ltd 圧電薄膜共振子、圧電フィルタ、およびそれを有する電子部品
US7276994B2 (en) * 2002-05-23 2007-10-02 Murata Manufacturing Co., Ltd. Piezoelectric thin-film resonator, piezoelectric filter, and electronic component including the piezoelectric filter
JP4240445B2 (ja) * 2002-05-31 2009-03-18 独立行政法人産業技術総合研究所 超高配向窒化アルミニウム薄膜を用いた圧電素子とその製造方法
US6944922B2 (en) 2002-08-13 2005-09-20 Trikon Technologies Limited Method of forming an acoustic resonator
JP3947443B2 (ja) * 2002-08-30 2007-07-18 Tdk株式会社 電子デバイス用基板および電子デバイス
KR100483340B1 (ko) * 2002-10-22 2005-04-15 쌍신전자통신주식회사 체적탄성파 소자 및 그 제조방법
DE10301261B4 (de) * 2003-01-15 2018-03-22 Snaptrack, Inc. Mit akustischen Volumenwellen arbeitendes Bauelement und Verfahren zur Herstellung
GB0308249D0 (en) * 2003-04-10 2003-05-14 Trikon Technologies Ltd Method of depositing piezoelectric films
US7227292B2 (en) 2003-04-10 2007-06-05 Aviza Technologies, Inc. Methods of depositing piezoelectric films
JP2005033379A (ja) * 2003-07-09 2005-02-03 Tdk Corp 薄膜バルク波振動子およびその製造方法
JP4657660B2 (ja) * 2003-09-12 2011-03-23 パナソニック株式会社 薄膜バルク音響共振器、その製造方法、フィルタ、複合電子部品および通信機器
JP2005136115A (ja) * 2003-10-30 2005-05-26 Tdk Corp 電子デバイス及びその製造方法
JP2005252069A (ja) 2004-03-05 2005-09-15 Tdk Corp 電子デバイス及びその製造方法
JP4737375B2 (ja) * 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
DE102004026654B4 (de) * 2004-06-01 2009-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanisches HF-Schaltelement sowie Verfahren zur Herstellung
JP2006019935A (ja) 2004-06-30 2006-01-19 Toshiba Corp 薄膜圧電共振器及びその製造方法
JP4693407B2 (ja) * 2004-12-28 2011-06-01 京セラキンセキ株式会社 圧電薄膜デバイス及びその製造方法
JP2006186831A (ja) * 2004-12-28 2006-07-13 Kyocera Kinseki Corp 圧電薄膜デバイス及びその製造方法
US7450352B2 (en) * 2005-06-28 2008-11-11 Wisconsin Alumni Research Foundation Fabrication of magnetic tunnel junctions with epitaxial and textured ferromagnetic layers
KR20100053536A (ko) 2007-06-29 2010-05-20 아트피셜 머슬, 인코퍼레이션 감각적 피드백을 부여하는 전기활성 고분자 변환기
EP2239793A1 (de) 2009-04-11 2010-10-13 Bayer MaterialScience AG Elektrisch schaltbarer Polymerfilmaufbau und dessen Verwendung
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
EP2681748B1 (en) 2011-03-01 2016-06-08 Parker-Hannifin Corp Automated manufacturing processes for producing deformable polymer devices and films
JP2014517331A (ja) 2011-03-22 2014-07-17 バイエル・インテレクチュアル・プロパティ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 電場応答性高分子アクチュエータレンチキュラシステム
EP2828901B1 (en) 2012-03-21 2017-01-04 Parker Hannifin Corporation Roll-to-roll manufacturing processes for producing self-healing electroactive polymer devices
KR20150031285A (ko) 2012-06-18 2015-03-23 바이엘 인텔렉쳐 프로퍼티 게엠베하 연신 공정을 위한 연신 프레임
US9590193B2 (en) 2012-10-24 2017-03-07 Parker-Hannifin Corporation Polymer diode
JP2016029430A (ja) * 2014-07-25 2016-03-03 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR101901696B1 (ko) * 2015-04-10 2018-09-28 삼성전기 주식회사 체적 음향 공진기 및 이를 포함하는 필터
US10069472B2 (en) 2015-04-10 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and filter including the same
CN109160485B (zh) * 2018-08-09 2020-09-15 南京邮电大学 一种声栅-反射面压电超声能量收集器及其制备方法
KR20200076125A (ko) 2018-12-19 2020-06-29 삼성전기주식회사 체적 음향 공진기
US20220416744A1 (en) * 2021-06-29 2022-12-29 Qorvo Us, Inc. Method for manufacturing acoustic devices with improved performance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692653A (en) * 1984-03-23 1987-09-08 Hitachi, Ltd. Acoustic transducers utilizing ZnO thin film
US5373268A (en) * 1993-02-01 1994-12-13 Motorola, Inc. Thin film resonator having stacked acoustic reflecting impedance matching layers and method
JPH06350371A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 圧電デバイスの製造方法
US5741961A (en) * 1993-08-18 1998-04-21 Sandia Corporation Quartz resonator fluid density and viscosity monitor
US5867074A (en) 1994-03-02 1999-02-02 Seiko Epson Corporation Surface acoustic wave resonator, surface acoustic wave resonator unit, surface mounting type surface acoustic wave resonator unit
DE69529715T2 (de) 1994-03-31 2003-09-11 Nippon Dengyo Kosaku Kk Resonator und diesen verwendendes filter
JPH08148968A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 薄膜圧電素子
US5903087A (en) * 1997-06-05 1999-05-11 Motorola Inc. Electrode edge wave patterns for piezoelectric resonator
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US5936150A (en) * 1998-04-13 1999-08-10 Rockwell Science Center, Llc Thin film resonant chemical sensor with resonant acoustic isolator
US6060818A (en) * 1998-06-02 2000-05-09 Hewlett-Packard Company SBAR structures and method of fabrication of SBAR.FBAR film processing techniques for the manufacturing of SBAR/BAR filters
US6342134B1 (en) * 2000-02-11 2002-01-29 Agere Systems Guardian Corp. Method for producing piezoelectric films with rotating magnetron sputtering system
US6329305B1 (en) * 2000-02-11 2001-12-11 Agere Systems Guardian Corp. Method for producing devices having piezoelectric films
KR100963040B1 (ko) * 2009-08-06 2010-06-10 이용규 건설용 가설재 파이프 이송장치

Also Published As

Publication number Publication date
EP1124269B1 (en) 2010-12-22
US6329305B1 (en) 2001-12-11
KR20010082140A (ko) 2001-08-29
JP2001313535A (ja) 2001-11-09
US20010026981A1 (en) 2001-10-04
EP1124269A3 (en) 2005-04-06
KR100859674B1 (ko) 2008-09-23
EP1124269A2 (en) 2001-08-16
US6475931B2 (en) 2002-11-05
DE60143682D1 (de) 2011-02-03

Similar Documents

Publication Publication Date Title
JP4917711B2 (ja) 金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法
US7105880B2 (en) Electronic device and method of fabricating the same
CN100499365C (zh) 薄膜体波谐振器
KR100489828B1 (ko) Fbar 소자 및 그 제조방법
KR100799391B1 (ko) 박막 음향공진기 및 그 제조방법
WO2013185737A2 (zh) 一种温度补偿能力可调节的压电声波谐振器
JP2007028669A (ja) 薄膜音響共振器の製造方法
JP2005006304A (ja) 薄膜バルク音響共鳴器における圧電結合係数の制御して製造される装置
JP2001274650A (ja) 共振器およびその製造方法および共振器を有する電子デバイス
WO1998051009A1 (en) SURFACE ACOUSTIC WAVE AND BULK ACOUSTIC WAVE DEVICES USING A Zn(1-x) YxO PIEZOELECTRIC LAYER DEVICE
JP2000201050A (ja) 表面弾性波装置用基板およびその製造方法
JP2002372974A (ja) 薄膜音響共振器及びその製造方法
JPH10270978A (ja) 表面弾性波素子及びその製造方法
JP3838359B2 (ja) 音響信号または熱信号と電圧変化とを互いに変換するための層配列を備えた半導体素子、および、その製造方法
JP4186685B2 (ja) 窒化アルミニウム薄膜及びそれを用いた圧電薄膜共振子
US7436051B2 (en) Component for fabricating an electronic device and method of fabricating an electronic device
JP4730383B2 (ja) 薄膜音響共振器及びその製造方法
JP4697517B2 (ja) 圧電薄膜共振子およびその製造方法
Lanz Piezoelectric thin films for bulk acoustic wave resonator applications: from processing to microwave filters
CN112953441B (zh) 谐振器和谐振器的制造方法
JP2000196404A (ja) 圧電共振子
US20230299733A1 (en) Methods of forming piezoelectric resonator devices including embedded energy confinement frames
JP3780790B2 (ja) 表面弾性波素子
TW202404137A (zh) 絕緣體上壓電(poi)底材及其製作方法
JP2023029043A (ja) 積層体、共振子、フィルタ、剥離積層体および共振子の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20010604

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20010604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20020411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101101

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees