JP4892840B2 - 垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 - Google Patents
垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 Download PDFInfo
- Publication number
- JP4892840B2 JP4892840B2 JP2005055872A JP2005055872A JP4892840B2 JP 4892840 B2 JP4892840 B2 JP 4892840B2 JP 2005055872 A JP2005055872 A JP 2005055872A JP 2005055872 A JP2005055872 A JP 2005055872A JP 4892840 B2 JP4892840 B2 JP 4892840B2
- Authority
- JP
- Japan
- Prior art keywords
- core layer
- layer
- electrode
- cladding layer
- waveguide device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明の目的は、EO効果の効率が高く、駆動電圧を低減することができる垂直積層型導波路デバイス及びそのポーリング方法、その駆動方法、並びに導波路モジュールを提供することにある。
<1> 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、
前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されており、
垂直切断面における前記底部コア層と前記上部コア層とが次の(A)〜(C)のうちのいずれかを満たし、かつ、前記底部コア層と前記上部コア層とが同一方向の配向となるようにポーリング処理がなされていることを特徴とする垂直積層型導波路デバイス。
(A)前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
(B)前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
(C)前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。
前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されている垂直積層型導波路デバイスのポーリング方法であって、
垂直切断面における前記底部コア層と前記上部コア層とが次の(A)〜(C)のうちのいずれかを満たし、
前記中間電極に印加する電圧を、上部電極に印加する電圧と底部電極に印加する電圧との合計の1/2とし、前記上部電極と前記中間電極の間及び前記底部電極と前記中間電極の間に電界を発生させて前記上部コア層と前記底部コア層とが同一方向の配向となるようにポーリング処理を行うことを特徴とする垂直積層型導波路デバイスのポーリング方法。
(A)前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
(B)前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
(C)前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。
また、本発明の垂直積層型導波路デバイスは、別の表現によると、一対の電極の間に導波路構造が挟持された断面構造をなし、該導波路構造が、一方の面側に凸状部を有するコア層と電極とを積層した構造であることを特徴としている。
従来の平面型のように、導波路毎に電圧を印加させていたのとは異なり、本発明においては垂直積層型としたため、上下2つの導波路にそれぞれ別々に光を入光させ、該2つ導波路の上下に電圧を印加することにより駆動電圧を低下させることができる。
以下、図面を参照して本発明の実施形態について詳述する。
図2、図3は、本発明の垂直積層型導波路デバイスの図1とは別の例を示し、図2においては、上部コア層8が基板とは反対側面に凸状部を有し、底部コア層が基板側に凸状部を有する。図3においては、底部コア層4及び上部コア層8がいずれも基板側に凸状部を有する。
また、前記電極の厚さとしては、100〜5000nmの範囲が好ましい。
なお、中間電極及び上部電極に関しても前記材料と前記形成手法により形成することができる。
クラッド層の膜厚が厚い場合には、コア層にかかる実効電圧が低くなるため、充分なEO効果が得られず、また、薄い場合には、下部電極による光吸収が増加するため、光損失が大きくなるという問題が生じる場合がある。
ここで、非線形光学ポリマーとは、高分子マトリックス中に非線形光学特性を有する有機化合物を添加した有機非線形光学ポリマーや、高分子の主鎖あるいは側鎖に、非線形光学特性を有する構造(以下、「クロモフォア構造」という場合がある)を導入した主鎖型有機非線形光学ポリマーあるいは側鎖型有機非線形光学ポリマーなどをいう。
図5、図6は、図1の断面図に電界の方向と配向方向などを矢線で示す図である。図5、図6においては、細い矢線は電界の方向を示し、太い矢線は配向方向を示す。図5では、上部電極10に負の電圧を印加し、底部電極2に正の電圧を印加しており、図6はその逆である。そして、図5及び図6はいずれも、中間電極6は接地されている。構成材料がEOポリマーの場合、ガラス転移温度(Tg)に達するまでの間、電圧が印加される。本発明とは異なり、平面型の導波路デバイスの場合は、両極間の非常に大きな電位差に起因する放電と高温のため、本発明のようなポーリング処理は困難である。本発明におけるポーリング処理は、不活性雰囲気下(例えば、窒素雰囲気下)で行うことができる。そして、該不活性雰囲気は化学成分により好条件に設定することが可能である。
図1に示す積層構造の垂直積層型導波路デバイスを作製し、特性を調べた。層厚などの数値を以下に示す。
コア層とクラッド層の材料の屈折率を、それぞれ、1.582、1.471とした。底部クラッド層3の厚みは3.0μmとし、底部コア層4と上部コア層8の厚みは3.7μmとし、下部クラッド層5の厚みと上部クラッド層7の厚みの合計は6μmとなるように形成した。各コア層における凸状部の高さ(厚み)は0.7μmとした。凸状部の幅wは、シングルモードでの動作を確保するため5.0μmとした。また、上部クラッド層9の厚み(上部コア層8の凸状部8Aの上部から上部電極10までの距離)は3.0μmとした。中間電極6の厚みは0.2μmとした。クラッド層材料とコア材料の抵抗率は、それぞれ、5×1014(Ω・m)、1.81×1015(Ω・m)であった。電圧を印加するポーリング処理中において、中間電極6の幅weが5.0μmの場合、電界の70%は底部コア層4及び上部コア層8内に存在した。
なお、中間電極9の幅weを12μmとすると光の電界のオーバーラップを約100%とすることができる。
なお、Y分岐導波路を代わりに、ディレクションカプラーにより均等に分岐する構成としてもよい。ディレクションカプラーは、ハーフトーンマスクパターン(Min-Cheol Oh et al, " Low-Loss Interconnection Between Electrooptic and Passive Polymer Waveguides With a Vertical Taper", IEEE Photon. Technol., 14, pp. 1121-1123 (2002)に記載されている)を用いて作製することができる。
2 底部電極
3 底部クラッド層
4 底部コア層
5 下部クラッド層
6 中間電極
7 上部クラッド層
8 上部コア層
9 最上部クラッド層
10 上部電極
Claims (4)
- 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、
前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されている垂直積層型導波路デバイスのポーリング方法であって、
垂直切断面における前記底部コア層と前記上部コア層とが次の(A)〜(C)のうちのいずれかを満たし、
前記中間電極に印加する電圧を、上部電極に印加する電圧と底部電極に印加する電圧との合計の1/2とし、前記上部電極と前記中間電極の間及び前記底部電極と前記中間電極の間に電界を発生させて前記上部コア層と前記底部コア層とが同一方向の配向となるようにポーリング処理を行うことを特徴とする垂直積層型導波路デバイスのポーリング方法。
(A)前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
(B)前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
(C)前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。 - 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、
前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されており、
垂直切断面における前記底部コア層と前記上部コア層とが次の(A)〜(C)のうちのいずれかを満たし、かつ、前記底部コア層と前記上部コア層とが同一方向の配向となるようにポーリング処理がなされている垂直積層型導波路デバイスの駆動方法であって、
前記上部クラッド層、前記上部コア層、及び前記最上部クラッド層から構成される導波路と、前記底部クラッド層、前記底部コア層、及び前記下部クラッド層から構成される導波路とのプッシュプル駆動モード時において前記上部電極に印加する電圧と前記底部電極に印加する電圧とを等しくすることを特徴とする垂直積層型導波路デバイスの駆動方法。。
(A)前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
(B)前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
(C)前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。 - 前記中間電極の幅が、前記凸状部の幅の1〜10倍であることを特徴とする請求項2に記載の垂直積層型導波路デバイスの駆動方法。
- 前記底部電極が前記基板上にパターン状又は均一に成膜されてなり、前記上部電極が上部クラッド層上にパターン状又は均一に成膜されてなることを特徴とする請求項2に記載の垂直積層型導波路デバイスの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055872A JP4892840B2 (ja) | 2005-03-01 | 2005-03-01 | 垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055872A JP4892840B2 (ja) | 2005-03-01 | 2005-03-01 | 垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006243145A JP2006243145A (ja) | 2006-09-14 |
JP4892840B2 true JP4892840B2 (ja) | 2012-03-07 |
Family
ID=37049641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055872A Expired - Fee Related JP4892840B2 (ja) | 2005-03-01 | 2005-03-01 | 垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892840B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7171065B2 (en) * | 2005-03-17 | 2007-01-30 | Fujitsu Limited | Compact optical devices and methods for making the same |
KR100831051B1 (ko) * | 2007-01-10 | 2008-05-21 | 삼성전자주식회사 | 도파관 구조 및 그 제조 방법과 이를 이용한 열 보조자기기록 헤드 |
JP4650482B2 (ja) * | 2007-12-10 | 2011-03-16 | 富士ゼロックス株式会社 | 光導波路素子 |
JP6103574B2 (ja) * | 2012-08-24 | 2017-03-29 | 国立研究開発法人情報通信研究機構 | 光導波路及びその製造方法 |
JP6264011B2 (ja) * | 2013-12-13 | 2018-01-24 | 住友大阪セメント株式会社 | 電気光学素子 |
WO2023050306A1 (en) * | 2021-09-30 | 2023-04-06 | Shanghai Xizhi Technology Co., Ltd. | Integrated phase modulated interferometer arms |
CN114737153B (zh) * | 2022-03-22 | 2023-07-18 | 洛阳理工学院 | 一种钛酸锶/金/二氧化硅结构柔性透明电极及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03168705A (ja) * | 1989-11-29 | 1991-07-22 | Omron Corp | 三次元光回路 |
JPH0667232A (ja) * | 1992-08-21 | 1994-03-11 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型光非線形素子 |
JP2847660B2 (ja) * | 1992-08-26 | 1999-01-20 | 日本電信電話株式会社 | 導波路型光変調器 |
JP4604456B2 (ja) * | 2003-04-21 | 2011-01-05 | ソニー株式会社 | ハイブリットモジュール基板及びその製造方法 |
JP2005010355A (ja) * | 2003-06-18 | 2005-01-13 | Fuji Xerox Co Ltd | 導波路型光デバイスの製造方法及び導波路型光デバイス |
-
2005
- 2005-03-01 JP JP2005055872A patent/JP4892840B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006243145A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892840B2 (ja) | 垂直積層型導波路デバイスのポーリング方法及び垂直積層型導波路デバイスの駆動方法 | |
US9046704B2 (en) | Apparatus and method for guiding optical waves | |
US8600197B2 (en) | Optical control device | |
EP2136241B1 (en) | Optical modulator device based on the electro-optic effect | |
WO2015087988A1 (ja) | 電気光学素子 | |
US8135243B2 (en) | Transparent conducting components and related electro-optic modulator devices | |
US7403678B2 (en) | Optical switching element | |
US10921682B1 (en) | Integrated optical phase modulator and method of making same | |
CN107957631A (zh) | 一种高调制效率的铌酸锂薄膜电光调制器 | |
JP6606631B6 (ja) | 光変調器 | |
US20040136634A1 (en) | Electro-optic devices having flattened frequency response with reduced drive voltage | |
JP4650482B2 (ja) | 光導波路素子 | |
JP4742779B2 (ja) | 光導波路素子の製造方法 | |
WO2019187930A1 (ja) | 光デバイス及びその製造方法 | |
CN114077009B (zh) | 光波导器件 | |
JPH0675256A (ja) | 導波路型光変調器 | |
JP2009098196A (ja) | 光導波路素子、及び光導波路素子のポーリング処理方法 | |
JP2009098197A (ja) | 光導波路素子及びその製造方法 | |
Hu et al. | High performance ridge type PLZT optical switch with offset upper electrode | |
JP5055882B2 (ja) | 光導波路モジュール及びその製造方法 | |
JP2022084971A (ja) | 光位相変調器、および光位相変調方法 | |
JP2009092985A (ja) | 導波路装置、及び導波路素子の駆動方法 | |
US20210088866A1 (en) | Optical modulator | |
JP2007140045A (ja) | 導波路デバイス作製方法および導波路デバイス | |
JP4253606B2 (ja) | 光制御素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |