JP2006243145A - 垂直積層型導波路デバイス、及びそのポーリング方法、その駆動方法、並びに導波路モジュール - Google Patents

Abstract

【課題】 ＥＯ効果の効率が高く、駆動電圧を低減することができる垂直積層型導波路デバイス及びそのポーリング方法、駆動方法を提供する。
【解決手段】 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されていることを特徴とする垂直積層型導波路デバイスである。
【選択図】 図１

Description

本発明は、垂直積層型導波路デバイス及びそのポーリング方法、その駆動方法、並びに導波路モジュールに係り、特に、ＥＯ効果の効率が高い垂直積層型導波路デバイス及びそのポーリング方法、その駆動方法、並びに導波路モジュールに関する。

光信号の位相及び強度を操作可能な伝送システムは非常に重要である。光信号の位相及び強度を変調する最も一般的なデバイスは光変調器であり、これらは急速に重要なデバイスとなった。なお、光信号の強度を減衰させる光減衰器も、広い意味では光変調器に含まれる。従来、光変調器としては、一般にマッハ・ツェンダー型光変調器（ＭＺＭ；Mach-Zehnder Modulator）が使用されている。

マッハ・ツェンダー型光変調器は、Ｙ分岐導波路などを用いてマッハ・ツェンダー型干渉計を構成し、電気光学効果等を利用して強度変調を行う光変調器である。このデバイスでは、光信号の光路が２つに分岐し、両光路からの光信号が再結合されて干渉縞を形成する。各光路の導波路アームに電場が印加されると、両光路から得られる光信号間に位相ずれが発生し干渉パターンが変化する。これにより、印加された電場に応じて光信号の強度が連続的に変調される。変調を高速化する目的で、光導波路におけるコアは電気信号に対して高速レスポンスする電気光学材料（electrooptic；ＥＯ）から構成される。このような電気光学材料において、変調速度と駆動電圧に対する要求は反対の関係にあることから、経済性の観点からは、駆動電圧の低減が重要である。高いＥＯ係数を有する材料を採用することがその解決策の１つであるが、電気光学材料の設計は非常に複雑で、そのような所望の材料が見つかるという保証はどこにもない。従って、現実的な解決策としては、（ａ）駆動時における光と電界とのオーバーラップを最大限にする、（ｂ）最適化によって駆動電圧を低減する、などが挙げられる。

前記（ａ）において、電極配置を最適化することにより光と電界とのオーバーラップを最大限とすることができる。例えば、従来のＭＺＭにおいては、金属の吸収に起因する光学的ロスを回避するのに、コプラナー構造を採用することや、ＥＯ材料（例えば、ニオブ酸リチウム、ランタンドープジルコニウム酸鉛）の配向タイプの選定が挙げられる（例えば、非特許文献１参照。）。コプラナー構造は、サンドウィッチ型構造（垂直積層型）とは異なり、光と電界とのオーバーラップの度合いが小さいため、駆動電圧の増大につながる。そのため、駆動電圧の低減には、サンドウィッチ型構造が好適であるが、以下に説明するように、従来のポーリング処理では限界がある。

前記（ｂ）での駆動電圧の低減には、プッシュプル法が採用される。プッシュプル駆動モードでは、デバイスを駆動させる電界は、両極における配向とは反対方向とする必要がある。そして、同じ電圧でも２倍の位相差が生じるという効果がある。この方法では、デバイス駆動前に十分にポーリング処理がなされることが重要である。ポーリング処理においては、有機非線形材料の場合は、ガラス転移温度（Ｔｇ）くらいの非常に高い温度下、かつ非常に高い電場中に晒される。従って、デバイスがダメージを受け、十分にポーリング処理がなされないのが通常である。これが、ＭＺＭでのサンドイッチ型構造での大きな問題であり、この問題を回避するため、通常、Ｙ分岐導波路の分岐角度の設定や、本来は不要である誘電体を電極間に補充するなどの対策が施され（例えば、非特許文献２参照。）、そのため大規模な導波路設計や製作規制の原因となる。

以上の制約により、従来のＭＺＭでは、サンドイッチ型電極構造において、プッシュプル駆動（ポーリング処理も同様）と、光及び電界の高いオーバーラップを実現することは困難であった。

一方、垂直積層型の導波路デバイス自体はすでに提案されている（例えば、特許文献１、２参照。）。しかし、光学部材の統合やパッシブな導波路−導波路結合に関するものであり、位相変調やアクティブな信号処理を取り扱うものではない。
米国特許明細書6009218 米国特許明細書6385376 W. K. Burns et al,"Low Drive Voltage, Broad-Band LiNbO3 Modulators With and Without Etched Ridges", IEEE Journal of Lightwave Technol., 17, pp.2551-2555 (1999) Min-Cheol Oh et al, "Recent Advances in Electrooptic Polymer Modulators Incorporating Highly Nonlinear Chromophore", IEEE Journal in Quant. Electro., 7, pp.826-835 (2001)

本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、
本発明の目的は、ＥＯ効果の効率が高く、駆動電圧を低減することができる垂直積層型導波路デバイス及びそのポーリング方法、その駆動方法、並びに導波路モジュールを提供することにある。

前記課題を解決する手段は以下の通りである。即ち、
＜１＞ 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、
前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されていることを特徴とする垂直積層型導波路デバイスである。

＜２＞ 垂直切断面における前記底部コア層と前記上部コア層とが次の（Ａ）〜（Ｃ）のうちのいずれかを満たすことを特徴とする前記＜１＞に記載の垂直積層型導波路デバイスである。
（Ａ）前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
（Ｂ）前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
（Ｃ）前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。

＜３＞ 一対の電極の間に導波路構造が挟持された断面構造をなし、該導波路構造が、一方の面側に凸状部を有するコア層と、前記一対の電極とは別の電極とを積層した構造であることを特徴とする垂直積層型導波路デバイスである。

＜４＞ 前記中間電極の幅が、前記凸状部の幅の１〜１０倍であることを特徴とする前記＜２＞または＜３＞に記載の垂直積層型導波路デバイスである。

＜５＞ 前記底部電極が前記基板上にパターン状又は均一に成膜されてなり、前記上部電極が上部クラッド層上にパターン状又は均一に成膜されてなることを特徴とする前記＜１＞から＜４＞のいずれかに記載の垂直積層型導波路デバイスである。

＜６＞ 前記＜１＞から＜５＞のいずれかに記載の垂直積層型導波路デバイスのポーリング方法であって、前記中間電極に印加する電圧を、上部電極に印加する電圧と底部電極に印加する電圧との合計の１／２とすることを特徴とする垂直積層型導波路デバイスのポーリング方法である。

＜７＞ 前記＜１＞から＜５＞のいずれかに記載の垂直積層型導波路デバイスの駆動方法であって、プッシュプル駆動モード時において前記上部電極に印加する電圧と前記底部電極に印加する電圧とを等しくすることを特徴とする垂直積層型導波路デバイスの駆動方法である。

＜８＞ 前記＜１＞から＜５＞のいずれかに記載の垂直積層型導波路デバイスを３ｄＢカプラーに接続したことを特徴とする導波路モジュールである。

＜９＞ 前記＜１＞から＜５＞のいずれかに記載の垂直積層型導波路デバイスをＹ分岐型導波路に接続した導波路モジュールであって、前記Ｙ分岐導波路の３本の導波路のうちの２本を前記底部コア層と前記上部コア層とに接続してなることを特徴とする導波路モジュールである。

本発明によれば、ＥＯ効果の効率が高く、駆動電圧を低減することができる垂直積層型導波路デバイス及びそのポーリング方法、その駆動方法を提供することができる。

本発明の垂直積層型導波路デバイスは、基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されていることを特徴としている。
また、本発明の垂直積層型導波路デバイスは、別の表現によると、一対の電極の間に導波路構造が挟持された断面構造をなし、該導波路構造が、一方の面側に凸状部を有するコア層と電極とを積層した構造であることを特徴としている。
従来の平面型のように、導波路毎に電圧を印加させていたのとは異なり、本発明においては垂直積層型としたため、上下２つの導波路にそれぞれ別々に光を入光させ、該２つ導波路の上下に電圧を印加することにより駆動電圧を低下させることができる。

本発明の垂直積層型導波路デバイスは、３層の電極に隣接して少なくとも２つのコア層を含む。３層の電極のうちの１層は他の２層の間に位置し、この２層の電極間に２つのコア層は位置している。クラッド層材料の屈折率はいずれもコア層材料の屈折率以下であり、光はコア層内で閉じ込められ、導波路を構成する。つまり、本発明の垂直積層型導波路デバイスにおいては、本来有する電気光学特性の機能に加えて、導波路であるコア層としての機能を兼有させるため、コア層はクラッド層に挟持されるように形成される。クラッド層同士あるいはコア層材料同士はそれぞれ同じ屈折率である必要はない。
以下、図面を参照して本発明の実施形態について詳述する。

図１は、本発明を適用した垂直積層型導波路デバイスの一例を示している。図１に示す垂直積層型導波路デバイスは、基板１上に、底部電極２、底部クラッド層３、底部コア層４、下部クラッド層５、中間電極６、上部クラッド層７、上部コア層８、最上部クラッド層９、及び上部電極１０がこの順に積層されてなる。以下の説明において、底部クラッド層３、下部クラッド層５、上部クラッド層７、及び最上部クラッド層９をまとめてクラッド層と呼ぶ場合があり、同様に、底部コア層４と上部コア層８とをまとめてコア層と呼ぶ場合がある。

本発明は垂直積層型の構成とすることにより、２電極間に垂直の電界が得られる。そして、２つのコア層にそれぞれ同一方向の配向となるようポーリング処理を施すと同時に、その方向とは反対の方向かつ配向方向と同一線上に電界をかけることにより、プッシュプル駆動をすることができる。さらに、コア材料とクラッド材料は誘電体であるから、ポーリング処理中におけるチャージとディスチャージはなされず、ポーリング処理を確実に繰り返し行うことができる。

ここで、前記ポーリング処理とは、成膜した後に、ガラス転移温度（Ｔｇ）となるまで加熱した状態で電場を印加して配向処理することにより、前記非線形光学ポリマーの分極方向に配向させ、これを維持した状態で、Ｔｇ以下に温度を下げた後に電場を取り除く処理をいう。

このようなポーリング処理としては、電場の印加方法として、非線形光学ポリマーを２つ以上の電極で直接挟み込んで電場を印加する方法、非線形光学ポリマーと電極との間に液体などの媒体を介して電場を印加する方法、あるいは、コロナ放電により間接的な方法で非線形光学ポリマーに対して電場を印加する方法などが公知である。

以上の図１に示す光垂直積層型導波路デバイスは、底部コア層４及び上部コア層８はいずれも基板とは反対側面に凸状部を有する。
図２、図３は、本発明の垂直積層型導波路デバイスの図１とは別の例を示し、図２においては、上部コア層８が基板とは反対側面に凸状部を有し、底部コア層が基板側に凸状部を有する。図３においては、底部コア層４及び上部コア層８がいずれも基板側に凸状部を有する。

本発明においては、前記中間電極の幅が、凸状部の幅の１〜１０倍であることが好ましく、２〜５倍であることがより好ましい。中間電極の幅が凸状部の幅の１〜１０倍であることにより、光の強度分布と印加電界の積分及びオーバーラップは１００％になる点から好ましい。

凸状部の幅と高さは、導波路の屈折率と膜厚との組み合わせにより異なるが、高さ（段差）は一般的には１００〜３０００ｎｍの範囲がより好ましく、２００〜２５００ｎｍの範囲がより好ましく、５００〜２０００ｎｍの範囲がさらに好ましい。段差が１００ｎｍに満たないと、十分な屈折率差が得られず光の閉じ込めができなくなる場合がある。３０００ｎｍを越えると、マルチモードとなって目的とする素子の機能を十分に発揮できなくなる場合がある。また、幅としては、１〜１０μｍの範囲が好ましく、２〜８μｍの範囲がより好ましい。

前記基板の材料としては、特に限定はないが、各種金属基板（アルミニウム、金、鉄、ニッケル、クロム、ステンレスなど）、各種半導体基板（シリコン、酸化シリコン、酸化チタン、酸化亜鉛、ガリウム-ヒ素、ＳｒＴｉＯ₃、ＧａＡｓ、ＩｎＰなど）、ガラス基板、プラスチック基板（ＰＥＴ（ポリエチレンテレフタレート）、ポリカーボネート、ポリエステル、ポリ塩化ビニル、ポリビニルアセテート、ポリメチルアクリレート、ポリメチルメタクリレート、ポリウレタン、ポリイミド、ポリスチレン、ポリアミドなど）、等を用いることができる。

これらの基板は厚く剛直でもよいし、薄く可撓性でもよい。半導体基板、ガラス基板、プラスチック基板の表面には底部電極が形成される。底部電極の材料としては、Ａｕ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｉｒ、Ｃｕ、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｗ、Ｍｏなどの各種金属、各種酸化物（ＮＥＳＡ（酸化スズ）、酸化インジウム、ＩＴＯ（酸化スズ−酸化インジウム複合酸化物）や、各種有機導電体（ポリチオフェン、ポリアニリン、ポリパラフェニレンビニレン、ポリアセチレン）などが用いられる。これらの導電膜は、蒸着、スパッタリング、塗布や電解析出法などにより形成され、必要に応じてパターンが形成されていてもよい。
また、前記電極の厚さとしては、１００〜５０００ｎｍの範囲が好ましい。
なお、中間電極及び上部電極に関しても前記材料と前記形成手法により形成することができる。

本発明においては、底部電極を基板上にパターン状又は均一に成膜し、上部電極を上部クラッド層上にパターン状又は均一に成膜することが好ましい。

基板あるいは底部基板と後述する底部クラッド層との間、および上部クラッド層と上部電極との間には、必要に応じて他の層が形成されていてもよく、接着性を向上させるための接着層、表面の凹凸を平滑化するための下引層、あるいはこれらの機能を一括して提供する何らかの中間層、が形成されていてもよい。

このような層を形成する材料としては、ポリエチレン、ポリプロピレン、アクリル、メタクリル、ポリアミド、塩化ビニル、酢酸ビニル、フェノール、ポリカーボネート、ポリウレタン、ポリイミド、塩化ビニリデン、ポリビニルアセタール、塩化ビニル−酢酸ビニル共重合体、ポリビニルアルコール、ポリエステル、ニトロセルロース、カゼイン、ゼラチン、ポリグルタミン酸、澱粉、スターチアセテート、アミノ澱粉、ポリアクリル酸、ポリアクリルアミド、ジルコニウムキレート化合物、チタニルキレート化合物、チタニルアルコキシド化合物、有機チタニル化合物、シランカップリング剤等の公知の材料を用いることができる。

前記コア層と上下クラッド層の間には余分な層はできるだけ設けない方がよいが、デバイス特性に影響のでない程度に、前記のような層をごく薄く形成してもよい。あるいは、下部クラッド層表面、コア層表面に、市販の界面活性剤などで処理することにより、上層との接着性、コーティング時の濡れ性、成膜性などを改善できる場合がある。

前記クラッド層と（以下、「底部クラッド層」「下部クラッド層」、及び「上部クラッド層」を総称して単に「クラッド層」とい言う場合がある。）、コア層よりも屈折率の低い材料を堆積する。底部クラッド層に用いられる材料としては、コア層の形成時にインターミキシングを起こさない材料が好ましく、一般的に知られている熱硬化型の架橋樹脂、紫外線硬化型の架橋樹脂、無機材料、導電性高分子、フッ素化ポリマーなどを用いることができる。

クラッド層の屈折率の範囲は、コア層に光を閉じ込めるために、コア層よりも低いことが必要であり、コア層に用いられる材料によって組み合わせられるものであるが、１．３５〜１．６０の範囲のものが好ましく用いられ、より好ましくは１．４５〜１．５５の範囲である。

前記熱硬化型の架橋樹脂としては、例えばポリイミド、ポリウレタン、ポリベンゾシクロロブテン、ポリアミドなどが挙げられ、前記紫外線硬化型の架橋樹脂としては、例えばエポキシ樹脂、アクリル樹脂、シリコーン樹脂などが挙げられる。

クラッド層を形成する手段としては、高分子材料であれば、スピンコート法、ディップ法などの一般的な溶液塗布方法が用いられる。また、無機材料であれば、電子ビーム蒸着法、フラッシュ蒸着法、イオン・プレーティング法、ＲＦ（高周波）−マグネトロン・スパッタリング法、ＤＣ（直流）−マグネトロン・スパッタリング法、イオン・ビーム・スパッタリング法、レーザー・アブレーション法、ＭＢＥ（分子線エピタキシャル法）、ＣＶＤ（気相成長法）、プラズマＣＶＤ、ＭＯＣＶＤ（有機気相成長法）などより選ばれる気相成長法、またはゾルゲル法、ＭＯＤ法などのウエット・プロセスによって作製が可能であるが、これらに限られるわけではない。

なお、底部クラッド層、下部クラッド層、上部クラッド層の膜厚は、利用する光の波長やモードなど、導波路設計指針に依存するが、次の膜厚であることが好ましい。すなわち、底部クラッド層の膜厚は、１．０〜１．５０μｍ程度の範囲が好ましく、２．０〜８．０μｍ程度の範囲とすることがより好ましい。また、下部クラッド層の膜厚は、１．０〜１５．０μｍ程度の範囲が好ましく、２．０〜８．０μｍ程度の範囲とすることがより好ましい。さらに、上部クラッド層の膜厚は、１．０〜１５．０μｍ程度の範囲が好ましく、２．０〜８．０μｍ程度の範囲とすることがより好ましい。
クラッド層の膜厚が厚い場合には、コア層にかかる実効電圧が低くなるため、充分なＥＯ効果が得られず、また、薄い場合には、下部電極による光吸収が増加するため、光損失が大きくなるという問題が生じる場合がある。

また、本発明においては、前記下部クラッド層及び前記上部クラッド層の厚みは、前記底部コア層と前記上部コア層とが接触しないように設定される。

クラッド層を形成した後、非線形効果を付与したポリマー（非線形光学ポリマー）を積層しコア層とし、該コア層にドライエッチング法などにより凸状部を形成する。
ここで、非線形光学ポリマーとは、高分子マトリックス中に非線形光学特性を有する有機化合物を添加した有機非線形光学ポリマーや、高分子の主鎖あるいは側鎖に、非線形光学特性を有する構造（以下、「クロモフォア構造」という場合がある）を導入した主鎖型有機非線形光学ポリマーあるいは側鎖型有機非線形光学ポリマーなどをいう。

コア層の材料としては、光導波路が形成可能なものであり、クラッド層よりも屈折率の高い材料であれば問わないが、前記非線形光学ポリマーを用いることが好ましく、前記のように、高分子の側鎖または主鎖に、ポリマーに非線形性を付与する目的でクロモフォア構造を導入したものを用いることができる。

コア層の膜厚（凸状部を除いた膜厚）としては、導波路の作用部に電界を効果的にかけるために薄いほうが好ましく、１０μｍ以下が好ましく、５μｍ以下がより好ましい。膜厚が１０μｍより厚いと、ポリマー導波路の作用部への電界印加が大きくなり、目的の低駆動電圧を達成することが不可能となる場合がある。なお、コア層の膜厚の下限は１μｍ程度である。

次いで、本発明の垂直積層型光導波路デバイスの製造方法について具体的に説明する。図４は本発明の垂直積層型光導波路デバイスの製造における各工程の一例を順に示している。図４を参照して工程を説明する。洗浄した基板１を準備し（１）、該基板１表面に電極の材料をスパッタリングして底部電極２を形成し（２）、該底部電極２上に底部クラッド層３を形成する（３）。底部クラッド層３を底部電極２上に形成する前に、層間の密着性の向上のため、シランベースやチタンベースのカップリング剤を塗布することが好ましい。続いて、底部電極２上にコア材料を成膜し、底部コア層４を形成し（４）、その後、反応性イオンエッチング（Reactive Ion Etching:ＲＩＥ）などにより凸状部４Ａを形成する（５）。底部クラッド層３上に底部コア層４を形成する前に、層間の密着性の向上のため、ＵＶ洗浄を行うことが好ましい。次に、底部コア層４上に下部クラッド層５を成膜する（６）。その後、下部クラッド層５上に中間電極６をパターニングする（７）。このとき、密着性の向上のため、薄膜を形成することが好ましい。次に、上部クラッド層７を成膜し（８）、次いで上部コア層８を形成する（９）。このとき、上部コア層８の密着性を向上させるため、上部クラッド層７にＵＶ洗浄を施すか、あるいはカップリング剤を塗布することが好ましい。その後、反応性イオンエッチング（Reactive Ion Etching:ＲＩＥ）などにより凸状部８Ａを形成する（１０）。その後、最上部クラッド層９を形成し（１１）、その上に、上部電極１０を形成する（１２）。最後に、ダイシングによってチップ状に形成し、ポーリング処理を施す（１３）。

以上の図４の説明は図１に示した垂直積層型光導波路デバイスの製造方法の説明であるが、図２、図３に示した垂直積層型光導波路デバイスは、各コアの凸状部の形成面のみが異なり、それ以外の構成は同じである。従って、凸状部が基板側に形成される場合におけるその形成方法について説明する。例えば、底部コア４の基板側に凸状部を形成する場合、図４の（３）の底部クラッド３を形成後、形成しようとする凸状部と凹凸の関係をなす凹部を底部クラッド３に形成し、その後、その上に底部コア４を形成すればよい。その他の工程は図４と同様である。

次に、本発明におけるポーリング処理と駆動方法についての詳細について以下に説明する。
図５、図６は、図１の断面図に電界の方向と配向方向などを矢線で示す図である。図５、図６においては、細い矢線は電界の方向を示し、太い矢線は配向方向を示す。図５では、上部電極１０に負の電圧を印加し、底部電極２に正の電圧を印加しており、図６はその逆である。そして、図５及び図６はいずれも、中間電極６は接地されている。構成材料がＥＯポリマーの場合、ガラス転移温度（Ｔｇ）に達するまでの間、電圧が印加される。本発明とは異なり、平面型の導波路デバイスの場合は、両極間の非常に大きな電位差に起因する放電と高温のため、本発明のようなポーリング処理は困難である。本発明におけるポーリング処理は、不活性雰囲気下（例えば、窒素雰囲気下）で行うことができる。そして、該不活性雰囲気は化学成分により好条件に設定することが可能である。

本発明の垂直積層型導波路デバイスのポーリング方法では、中間電極に印加する電圧を、上部電極に印加する電圧と底部電極に印加する電圧との合計の１／２とする。例えば、上部電極に−１００Ｖの電圧を、底部電極に５０Ｖの電圧を印加した場合、中間電極には（（−１００＋５０）／２＝）−２５Ｖの電圧を印加する。

図７〜図９は、プッシュプル駆動において上部電極１０と底部電極２とに印加する電圧を異ならせて駆動させる例を示す図である。太い矢線で示したポーリングベクトルと印加した電界はそれぞれのコア層において同一直線上で逆向きである。この方向はプッシュプル駆動には必須である。

以上の本発明の垂直積層型導波路デバイスにおいては 図７〜９に示すように、プッシュプル駆動モード時において上部電極に印加する電圧と底部電極に印加する電圧とを等しくする。

以下に本発明の垂直積層型導波路デバイスの具体的な例を３例示す。
図１に示す積層構造の垂直積層型導波路デバイスを作製し、特性を調べた。層厚などの数値を以下に示す。
コア層とクラッド層の材料の屈折率を、それぞれ、１．５８２、１．４７１とした。底部クラッド層３の厚みは３．０μｍとし、底部コア層４と上部コア層８の厚みは３．７μｍとし、下部クラッド層５の厚みと上部クラッド層７の厚みの合計は６μｍとなるように形成した。各コア層における凸状部の高さ（厚み）は０．７μｍとした。凸状部の幅ｗは、シングルモードでの動作を確保するため５．０μｍとした。また、上部クラッド層９の厚み（上部コア層８の凸状部８Ａの上部から上部電極１０までの距離）は３．０μｍとした。中間電極６の厚みは０．２μｍとした。クラッド層材料とコア材料の抵抗率は、それぞれ、５×１０¹⁴（Ω・ｍ）、１．８１×１０¹⁵（Ω・ｍ）であった。電圧を印加するポーリング処理中において、中間電極６の幅ｗｅが５．０μｍの場合、電界の７０％は底部コア層４及び上部コア層８内に存在した。
なお、中間電極９の幅ｗｅを１２μｍとすると光の電界のオーバーラップを約１００％とすることができる。

図１０は本発明の垂直積層型導波路デバイスをＭＺＭに適用した導波路モジュールを示す図である。また、図１１は図１０における本発明の垂直積層型導波路デバイスの部分の断面図である。図１０においては、光信号は３ｄＢカプラーにより２つに分岐し、分岐信号はいずれもｂｕｔｔ−ｃｏｕｐｌｉｎｇにより図１０において破線で示す本発明の垂直積層型導波路デバイスに接続される。図１０において、ｐ＝１２７μｍであり、上部コア層８と底部コア層４の高低差ｓ＝９．６μｍである。また、図１１において、水平方向と、底部コア層４と上部コア層８とを結ぶ線とのチルト角は４．３°である。そして、図１０、図１１に示す形態において、低ＥＯ係数１０ｐｍ／Ｖ、２ｃｍで、Ｖπを５．６Ｖとすることができた。

図１２は、本発明の垂直積層型導波路デバイスを適用した別の導波路モジュールを示す図である。図１２においては、垂直積層型導波路デバイス２０は、Ｙ分岐型導波路２２、２４に接続され、Ｙ分岐導波路２２、２４のそれぞれの３本の導波路のうちの２本が底部コア層４と上部コア層８とに接続している。入力信号は、Ｙ分岐導波路２２により均等に分岐し、分岐した２信号が底部コア層４と上部コア層８に入力されると、図７〜図９において示したようにプッシュプル駆動のための電圧を印加する。２信号は出力側でＹ分岐導波路２４により結合し変調され出力される。４０ｐｍ／Ｖという高ＥＯ係数で１０倍以下の抵抗率のクラッド材料を選択し、Ｖπ＝１．０Ｖが得られた。
なお、Ｙ分岐導波路を代わりに、ディレクションカプラーにより均等に分岐する構成としてもよい。ディレクションカプラーは、ハーフトーンマスクパターン（Min-Cheol Oh et al, " Low-Loss Interconnection Between Electrooptic and Passive Polymer Waveguides With a Vertical Taper", IEEE Photon. Technol., 14, pp. 1121-1123 (2002)に記載されている）を用いて作製することができる。

本発明の垂直積層型導波路デバイスの第１の実施形態の断面図である。 本発明の垂直積層型導波路デバイスの第２の実施形態の断面図である。 本発明の垂直積層型導波路デバイスの第３の実施形態の断面図である。 本発明の垂直積層型導波路デバイスの製造工程を示す図である。 本発明の垂直積層型導波路デバイスにおけるポーリング処理について説明する図である。 本発明の垂直積層型導波路デバイスにおけるポーリング処理について説明する、図５とは別の例を示す図である。 本発明の垂直積層型導波路デバイスの駆動時について説明する図である。 本発明の垂直積層型導波路デバイスの駆動時について説明する、図７とは別の例を示す図である。 本発明の垂直積層型導波路デバイスの駆動時について説明する、図７とは別の例を示す図である。 本発明の垂直積層型導波路デバイスを３ｄＢカプラーに接続した状態を概念的に示す図である。 図１０において破線で示す垂直積層型導波路デバイスの断面図である。 本発明の垂直積層型導波路デバイスを垂直方向にテーパー形状を有する導波路に接続した状態を示す斜視図である。

符号の説明

１ 基板
２ 底部電極
３ 底部クラッド層
４ 底部コア層
５ 下部クラッド層
６ 中間電極
７ 上部クラッド層
８ 上部コア層
９ 最上部クラッド層
１０ 上部電極

Claims (9)

1. 基板上に、底部電極と、底部クラッド層と、底部コア層と、下部クラッド層と、中間電極と、上部クラッド層と、上部コア層と、最上部クラッド層と、上部電極とがこの順に積層してなり、
   前記底部クラッド層、前記下部クラッド層、前記上部クラッド層、及び前記最上部クラッド層の屈折率がいずれも前記底部コア層及び前記上部コア層の屈折率以下であり、
   前記下部クラッド層及び前記上部クラッド層の厚みが、前記底部コア層と前記上部コア層とが接触しないように設定されていることを特徴とする垂直積層型導波路デバイス。
2. 垂直切断面における前記底部コア層と前記上部コア層とが次の（Ａ）〜（Ｃ）のうちのいずれかを満たすことを特徴とする請求項１に記載の垂直積層型導波路デバイス。
   （Ａ）前記底部コア層及び前記上部コア層がいずれも基板とは反対側に凸状部を有する。
   （Ｂ）前記底部コア層及び前記上部コア層のうちのいずれか一方が基板とは反対側に凸状部を有し、他方が基板側に凸状部を有する。
   （Ｃ）前記底部コア層及び前記上部コア層がいずれも基板側に凸状部を有する。
3. 一対の電極の間に導波路構造が挟持された断面構造をなし、該導波路構造が、一方の面側に凸状部を有するコア層と、前記一対の電極とは別の電極とを積層した構造であることを特徴とする垂直積層型導波路デバイス。
4. 前記中間電極の幅が、前記凸状部の幅の１〜１０倍であることを特徴とする請求項２または３に記載の垂直積層型導波路デバイス。
5. 前記底部電極が前記基板上にパターン状又は均一に成膜されてなり、前記上部電極が上部クラッド層上にパターン状又は均一に成膜されてなることを特徴とする請求項１から４のいずれか１項に記載の垂直積層型導波路デバイス。
6. 請求項１から５のいずれか１項に記載の垂直積層型導波路デバイスのポーリング方法であって、
   前記中間電極に印加する電圧を、上部電極に印加する電圧と底部電極に印加する電圧との合計の１／２とすることを特徴とする垂直積層型導波路デバイスのポーリング方法。
7. 請求項１から５のいずれか１項に記載の垂直積層型導波路デバイスの駆動方法であって、
   プッシュプル駆動モード時において前記上部電極に印加する電圧と前記底部電極に印加する電圧とを等しくすることを特徴とする垂直積層型導波路デバイスの駆動方法。
8. 請求項１から５のいずれか１項に記載の垂直積層型導波路デバイスを３ｄＢカプラーに接続したことを特徴とする導波路モジュール。
9. 請求項１から５のいずれか１項に記載の垂直積層型導波路デバイスをＹ分岐型導波路に接続した導波路モジュールであって、
   前記Ｙ分岐導波路の３本の導波路のうちの２本を前記底部コア層と前記上部コア層とに接続してなることを特徴とする導波路モジュール。

Images