JP4838571B2 - 発光表示装置およびその製造方法 - Google Patents

発光表示装置およびその製造方法 Download PDF

Info

Publication number
JP4838571B2
JP4838571B2 JP2005336081A JP2005336081A JP4838571B2 JP 4838571 B2 JP4838571 B2 JP 4838571B2 JP 2005336081 A JP2005336081 A JP 2005336081A JP 2005336081 A JP2005336081 A JP 2005336081A JP 4838571 B2 JP4838571 B2 JP 4838571B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode
transistor
pixel
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005336081A
Other languages
English (en)
Other versions
JP2006163384A (ja
Inventor
源奎 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2006163384A publication Critical patent/JP2006163384A/ja
Application granted granted Critical
Publication of JP4838571B2 publication Critical patent/JP4838571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は，発光表示装置およびその製造方法に係り，特に，画素駆動電圧の電圧降下を最小化することができる発光表示装置およびその製造方法に関する。
近年，陰極線管（ブラウン管）の短所とされてきた重量と嵩とを減らすことができる各種の平板表示装置（フラットディスプレイパネル）が開発されている。平板表示装置としては，液晶表示装置，電界放出表示装置，プラズマ表示装置および発光表示装置などがある。
発光表示装置は，電子と正孔との再結合により蛍光物質を発光させる自発光素子からなり，材料と構造に応じて無機発光表示装置と有機発光表示装置とに区分される。また，発光表示装置は，駆動方式に応じて受動型発光表示装置と能動型発光表示装置とに区分される。
このような発光表示装置は，別途の光源を要する受動型発光素子を用いる液晶表示装置などと比べて，陰極線管と同様な速い応答速度を有する。
図１は，従来技術による発光表示装置の構造を示す構成図である。図１に示すとおり，発光表示装置は，画像を表示する画像表示部１０，データ信号を伝達するデータ駆動部２０，および走査信号を伝達する走査駆動部３０を含む。
画像表示部１０は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，および画素電源線Ｖｄｄに画素電源を供給する第１電源線１２を含む。
画像表示部１０においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，データ信号に対応する電流が画素回路により生成され，発光素子ＯＬＥＤに伝達される。
データ駆動部２０は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１０にデータ信号を伝達する。
走査駆動部３０は，画像表示部１０の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに連結され，走査信号を画像表示部１０に伝達することにより，走査信号により選択された画素１１にデータ信号が伝達される。
従来の発光表示装置においては，第１電源線１２に接続される各画素電源線Ｖｄｄの長さによる線抵抗のバラツキに応じて，各画素１１に供給される画素駆動電圧の電圧降下（ＩＲ Ｄｒｏｐ）にバラツキが生じる。すなわち，画素電源線Ｖｄｄの電圧降下は，第１電源線１２に隣合う画素１１ほど小さく，第１電源線１２から離隔する画素１１ほど大きくなる。
このことにより，従来の発光表示装置においては，画素１１の配置に伴う画素電源線Ｖｄｄの電圧降下のバラツキに応じて，同一のデータ信号に対応して画素１１に供給される電流が変動するため，発光輝度にバラツキが生じるという問題を有する。
なお，下記特許文献１および２は，従来の発光表示装置およびその製造方法に関する技術について開示している。
米国特許第６８９４７３６号明細書 米国特許第６８８７７３０号明細書
本発明は，このような問題に鑑みてなされたもので，その目的は，画素駆動電圧の電圧降下を最小化することができる，新規かつ改良された発光表示装置およびその製造方法を提供することにある。
上記課題を解決するため，本発明の第１の観点によれば，走査信号を伝達する複数の走査線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数のデータ線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含み，金属ラインは，データ線と交差する部分の幅が交差しない部分の幅より小さく形成される発光表示装置が提供される。
また，本発明の第２の観点によれば，走査信号を伝達する複数の走査線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数の画素電源線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含む発光表示装置が提供される。
上記本発明の第１および第２の観点に基づく発光表示装置においては，さらに下記のような構成を有することもできる。上記金属ラインと画素電源線とは，コンタクトホールを介して連結されるようにしてもよい。上記画素は第１および第２電極を備えるキャパシタを含み，金属ラインはキャパシタの第２電極であるようにしてもよい。上記キャパシタの第１電極はチャネル領域により形成され，第２電極はゲート電極により形成され，走査線と平行方向に配列される複数の前記画素は，第２電極により連結されるようにしてもよい。上記画素のキャパシタの第２電極は隣合う他の画素のキャパシタの第２電極に電気的に連結され，金属ラインは複数の第２電極が電気的に連結されているようにしてもよい。上記キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性ポリシリコンのいずれかからなるようにしてもよい。上記画素は，データ信号に対応する第１電圧に応じて，画素電源により電流を生成する第１トランジスタと，走査信号に応じて，第１トランジスタにデータ信号を伝達する第２トランジスタと，第１電圧を所定の期間にわたって維持するキャパシタと，第１トランジスタから電流が伝達されることにより発光する発光素子とを含むようにしてもよい。また，上記データ信号を伝達するデータ駆動部と，走査信号を伝達する走査駆動部とをさらに含むようにしてもよい。
また，本発明の他の観点によれば，走査信号を伝達する複数の走査線と，発光制御信号を伝達する複数の発光制御線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，発光制御信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数の画素電源線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含む発光表示装置が提供される。
上記の観点に基づく発光表示装置においては，さらに下記のような構成を有することもできる。上記金属ラインと画素電源線とは，コンタクトホールを介して連結されるようにしてもよい。上記画素は，発光素子と，データ信号に対応する第１電圧に応じて，画素電源により電流を生成する第１トランジスタと，第１走査信号に応じて，第１トランジスタにデータ信号を伝達する第２トランジスタと，第１電圧を所定の期間にわたって格納する第１キャパシタと，第１トランジスタの閾値電圧を所定の期間にわたって格納する第２キャパシタと，第１トランジスタの閾値電圧を所定の期間にわたって格納する第３キャパシタと，第２走査信号に応じて，第１トランジスタがダイオード接続されるようにする第３トランジスタと，第２走査信号に応じて，画素電源を第２キャパシタの第１電極に伝達する第４トランジスタと，発光制御信号に応じて，電流を発光素子に伝達する第５トランジスタとを含むようにしてもよい。上記画素の第１キャパシタの第２電極は，隣合う他の画素の第１キャパシタの第２電極に電気的に連結され，金属ラインは複数の第１キャパシタの第２電極が電気的に連結されているようにしてもよい。上記第１キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性シリコンのいずれかからなるようにしてもよい。上記第１トランジスタのゲート／ソース間の電圧範囲は，第３キャパシタの容量に応じて調節されるようにしてもよい。一つの画素電源線は，隣合う２個の第１キャパシタの第２電極に連結されているようにしてもよい。また，上記データ信号を伝達するデータ駆動部と，第１および第２走査信号と発光制御信号とを伝達する走査駆動部とをさらに含むようにしてもよい。
また，本発明の他の観点によれば，ポリシリコンを用いてトランジスタのチャネル領域とキャパシタの第１電極とを基板上に形成し，基板の上部に第１絶縁膜を形成する段階と，第１絶縁膜の上部に走査線とキャパシタの第２電極とを形成し，走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，走査線とキャパシタの第２電極との上部に第２絶縁膜を形成する段階と，第２絶縁膜にコンタクトホールを形成し，コンタクトホールによりキャパシタの第２電極の上部が露出されるようにする段階と，第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線および画素電源線を形成し，画素電源線がコンタクトホールを介してキャパシタの第２電極に連結されるようにする段階とを含む発光表示装置の製造方法が提供される。
また，本発明の他の観点によれば，ポリシリコンを用いて第１〜第５トランジスタのチャネル領域と，第１および第２キャパシタの第１電極とを基板上に形成し，基板の上部に第１絶縁膜を形成する段階と，第１絶縁膜の上部に走査線と，発光制御線と，第１および第２キャパシタの第２電極とを形成し，走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，走査線，発光制御線，ならびに第１および第２キャパシタの第２電極との上部に第２絶縁膜を形成する段階と，第２絶縁膜の上部にコンタクトホールを形成し，コンタクトホールにより第１キャパシタの第２電極が露出されるようにする段階と，第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線，画素電源線および第３キャパシタの第１電極を形成し，画素電源線がコンタクトホールを介して第１キャパシタの第２電極に連結されるようにする段階とを含む発光表示装置の製造方法が提供される。
上記の観点に基づく発光表示装置の製造方法においては，さらに下記のような構成を含むこともできる。上記第２キャパシタの第２電極は，第３キャパシタの第２電極であるようにしてもよい。一つの発光制御線には，行方向（走査線の配された方向）に隣合う二つの画素が連結されるようにしてもよい。また，第２電極は，データ線と交差し，データ線と交差する部分の幅が交差しない部分の幅より小さく形成されるようにしてもよい。
本発明によれば，画素駆動電圧の電圧降下を最小化することができる発光表示装置およびその製造方法を提供することができる。
以下に，添付した図面を参照しながら，本発明の好適な実施形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
図２は，本発明の第１の実施形態にかかる発光表示装置の構造を示す構成図である。図２に示すとおり，本実施形態にかかる発光表示装置は，画像を表示する画像表示部１００，データ信号を伝達するデータ駆動部２００，および走査信号を伝達する走査駆動部３００を含む。
画像表示部１００は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，画素電源線Ｖｄｄに画素電源を供給する第１電源線１２０，および行方向（走査線の配された方向）に配列されて各画素電源線Ｖｄｄを電気的に連結するとともに，各画素１１０に連結されて電源を供給する金属ライン１３０を含む。
金属ライン１３０により複数の画素電源線Ｖｄｄが電気的に連結されることにより，すべての画素電源線Ｖｄｄに印加された電圧が均一化される。
画像表示部１００においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，画素回路によりデータ信号に対応する電流が生成され，発光素子ＯＬＥＤに伝達される。
データ駆動部２００は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
走査駆動部３００は，画像表示部１００の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに連結され，走査信号を画像表示部１００に伝達することにより，走査信号により選択された画素１１０にデータ信号が伝達される。
図３は，図２に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。図３に示すとおり，画素は画素回路と発光素子ＯＬＥＤとを含み，画素回路は第１トランジスタＭ１，第２トランジスタＭ２，およびキャパシタＣｓｔを含む。第１トランジスタＭ１および第２トランジスタＭ２は，それぞれにソース，ドレインおよびゲートを備え，キャパシタＣｓｔは第１電極および第２電極を備える。
第１トランジスタＭ１は，ソースが画素電源線Ｖｄｄに連結され，ドレインが発光素子ＯＬＥＤに連結され，ゲートが第１ノードＡに連結される。第１ノードＡは，第２トランジスタＭ２のドレインに連結される。第１トランジスタＭ１は，データ信号に対応する電流を発光素子ＯＬＥＤに供給する。
第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインが第１ノードＡに連結され，ゲートが第１走査線Ｓｎに連結される。第２トランジスタＭ２は，ゲートに印加される走査信号によりデータ信号を第１ノードＡに伝達する。
キャパシタＣｓｔは，第２電極が電源供給線Ｖｄｄに連結され，第１電極が第１ノードＡに連結される。キャパシタＣｓｔは，データ信号による電荷を蓄え，この電荷を用いて１フレームの期間にわたって第１トランジスタＭ１のゲートに信号を印加することにより，第１トランジスタＭ１の動作を維持する。
図４ａ〜図４ｄは，図３に示す画素を採用した画像表示部の構成を示す構成図である。図４ａに示すように基板上にポリシリコンを形成することにより，第１トランジスタＭ１のチャネル領域ｃｈ１，第２トランジスタＭ２のチャネル領域ｃｈ２，およびキャパシタＣｓｔの第１電極Ｔ１が基板上に形成される。
第２トランジスタＭ２のチャネル領域ｃｈ２と，キャパシタＣｓｔの第１電極Ｔ１とは連結される。ポリシリコンとしては，ドーピングされた（不純物）ポリシリコンまたは真性（ｉｎｔｒｉｎｓｉｃ）ポリシリコンを用いることができる。
そして，ポリシリコンが形成された基板上に，図４ｂに示すように第１金属層を形成することにより，走査線Ｓｎが第２トランジスタＭ２のチャネル領域ｃｈ２の上部に行方向に形成され，キャパシタＣｓｔの第２電極Ｔ２がキャパシタの第１電極Ｔ１と対向するように形成され，ゲート電極Ｇが第１トランジスタＭ１のチャネル領域ｃｈ１に重なるように形成される。ここで，キャパシタＣｓｔの第２電極Ｔ２は，行方向（走査線の配された方向）に隣合う他のキャパシタＣｓｔの第２電極Ｔ２に連結されるようにする。
そして，図４ｃに示すように第２金属層を形成することにより，データ線Ｄｍと画素電源線Ｖｄｄとが行方向（走査線の配された方向）に所定の離隔距離を有しつつ列方向に沿って形成され，第１導線Ｗ１がポリシリコンに形成されたキャパシタＣｓｔの第１電極Ｔ１と第１金属層に形成されたゲート電極Ｇとに連結されるように形成され，第２導線Ｗ２が第１トランジスタＭ１のチャネル領域ｃｈ１と発光素子ＯＬＥＤのアノード電極とに連結されるように形成される。
この場合，第２トランジスタＭ２のチャネル領域ｃｈ２とデータ線Ｄｍとが電気的に連結され，第１トランジスタＭ１のチャネル領域ｃｈ１と画素電源線Ｖｄｄとが電気的に連結される。また，キャパシタＣｓｔの第２電極Ｔ２と画素電源線Ｖｄｄとがコンタクトホールｈを介して電気的に連結されるようにする。よって，画像表示部は，図４ｄに示すとおりに構成される。この場合，ポリシリコン層，第１金属層および第２金属層の間には，それぞれ絶縁膜が蒸着される。
図４ｄに示すとおり，データ線Ｄｍと第２トランジスタＭ２のチャネル領域ｃｈ２との連結部が第２トランジスタＭ２のソース，第１導線Ｗ１によるキャパシタＣｓｔの第１電極Ｔ１とゲート電極Ｇとの連結領域が第２トランジスタＭ２のドレイン，第２トランジスタＭ２のチャネル領域ｃｈ２と走査線Ｓｎとの重なる部分が第２トランジスタＭ２のゲートをそれぞれ形成する。
そして，第１トランジスタＭ１のチャネル領域ｃｈ１と画素電源線Ｖｄｄとの連結部が第１トランジスタＭ１のソース，第２導線Ｗ２による発光素子ＯＬＥＤのアノード電極と第１トランジスタＭ１のチャネル領域ｃｈ１との連結部が第１トランジスタＭ１のドレイン，第１トランジスタＭ１のチャネル領域ｃｈ１とゲート電極Ｇとの重なる部分が第１トランジスタＭ１のゲートをそれぞれ形成する。また，第１トランジスタＭ１のチャネル領域ｃｈ１とゲート電極Ｇとの重なる部分がキャパシタＣｓｔの第１電極Ｔ１を形成する。
そして，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とが電気的に連結されることにより，画素電源線Ｖｄｄを介して伝達される画素電源は，キャパシタＣｓｔの第２電極Ｔ２にも供給される。さらに，キャパシタＣｓｔの第２電極Ｔ２が隣合う他のキャパシタＣｓｔの第２電極Ｔ２に連結されているため，キャパシタＣｓｔの第２電極Ｔ２と全ての画素電源線Ｖｄｄとは同一の電圧レベルを共有する。
すなわち，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とが発光表示装置の列方向と行方向とにそれぞれ配列されることにより，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とは，画素１１０に駆動電源を供給する網目状の電源線を形成する。このことにより，電源線とデータ線Ｄｍとが交差する部分の幅が小さく形成されるため，この交差する部分に形成される寄生キャパシタが小さく形成される。
よって，一つの画素１１０に多くの電流が供給されることにより，この画素１１０に直接連結される画素電源線Ｖｄｄにおいて電圧降下が生じた場合，キャパシタＣｓｔの第２電極Ｔ２を介して全ての画素電源線Ｖｄｄに影響が及ぶため，全ての画素電源線Ｖｄｄにおいて電圧降下が生じる。よって，画素電源線Ｖｄｄの電圧降下の幅が抑制され，画素駆動電圧の電圧降下も抑制される。
図５は，本発明の第２の実施形態にかかる発光表示装置の構造を示す構成図である。図５に示すとおり，本実施形態にかかる発光表示装置は，画像を表示する画像表示部１００，データ信号を伝達するデータ駆動部２００，および走査信号を伝達する走査駆動部３００を含む。
画像表示部１００は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２．．．Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，画素電源線Ｖｄｄに画素電源を供給する第１電源線１２０，および行方向（走査線の配された方向）に配列されて各画素電源線Ｖｄｄを電気的に連結するとともに，各画素１１０に連結されて電源を供給する金属ライン１３０を含む。金属ライン１３０により複数の画素電源線Ｖｄｄが電気的に連結されることにより，全ての画素電源線Ｖｄｄに印加された電圧が均一化される。
画像表示部１００においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，画素回路によりデータ信号に対応する電流が生成され，発光素子ＯＬＥＤに伝達される。
データ駆動部２００は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
走査駆動部３００は，画像表示部１００の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎと発光制御線Ｅ１，Ｅ２，．．．Ｅｎ−１，Ｅｎとに連結され，走査信号と発光制御信号とを画像表示部１００に伝達することにより，走査信号により選択された画素１１０にデータ信号が伝達され，発光制御信号により画素１１０を発光させる。
図６は，図５に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。図６に示すとおり，画素は画素回路と発光素子ＯＬＥＤとを含み，画素回路は第１〜第５トランジスタＭ１〜Ｍ５，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ１，および第３キャパシタＣｖｔｈ２を含む。
第１〜第５トランジスタＭ１〜Ｍ５は，それぞれにソース，ドレインおよびゲートを備え，ＰＭＯＳ形態のトランジスタが用いられる。各々のトランジスタにおいて，ソースとドレインとは物理的に同一のものであり，それぞれ第１電極または第２電極と称される。また，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ１および第３キャパシタＣｖｔｈ２は，それぞれに第１電極および第２電極を備える。
第１トランジスタＭ１は，ソースが画素電源線Ｖｄｄに連結され，ドレインが第１ノードＡに連結され，ゲートが第２ノードＢに連結される。第１トランジスタＭ１は，ゲートに印加される電圧に応じて，ソースからドレインに流れる電流を決定する。
第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインが第３ノードＣに連結され，ゲートが第１走査線Ｓｎに連結される。第２トランジスタＭ２は，第１走査線Ｓｎを介して伝達される第１走査信号ｓｎによりスィッチング動作を行い，選択的にデータ信号を第３ノードＣに伝達する。
第３トランジスタＭ３は，ソースが第１ノードＡに連結され，ドレインが第２ノードＢに連結され，ゲートが第２走査線Ｓｎ−１に連結される。第３トランジスタＭ３は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１によりスィッチング動作を行い，選択的に第１ノードＡと第２ノードＢの電位を等しくさせることにより，選択的に第１トランジスタＭ１がダイオード接続されるようにする。
第４トランジスタＭ４は，ソースが画素電源線Ｖｄｄに連結され，ドレインが第３ノードＣに連結され，ゲートが第２走査線Ｓｎ−１に連結される。第４トランジスタＭ４は，第２走査信号ｓｎ−１により選択的に画素電源を第３ノードＣに伝達する。
第５トランジスタＭ５は，ソースが第１ノードＡに連結され，ドレインが発光素子ＯＬＥＤに連結され，ゲートが発光制御線Ｅｎに連結される。第５トランジスタＭ５は，発光制御線Ｅｎを介して伝達された発光制御信号ｅｎによりスィッチング動作を行い，第１ノードＡの電流を発光素子ＯＬＥＤに伝達して，発光素子ＯＬＥＤを発光させる。
第１キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極が第３ノードＣに連結される。第１キャパシタＣｓｔは，第３ノードＣに伝達されるデータ信号に対応する電圧を格納して，所定期間にわたり維持する。
第２キャパシタＣｖｔｈ１は，第１電極が第３ノードＣに連結され，第２電極が第２ノードＢに連結される。第２キャパシタＣｖｔｈ１は，第２走査線Ｓｎ−１に第２走査信号ｓｎ−１が伝達される区間において，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。すなわち，第２キャパシタＣｖｔｈ１は，第３および第４トランジスタＭ３，Ｍ４のスイッチング動作により，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。
第３キャパシタＣｖｔｈ２は，第１電極が画素電源線Ｖｄｄに連結され，第２電極が第２ノードＢに連結される。第３キャパシタＣｖｔｈ２は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１により第３トランジスタＭ３がオン状態になると，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。また，第３キャパシタＣｖｔｈ２は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１により第４トランジスタＭ４がオン状態になると，第２キャパシタＣｖｔｈ１に並列に接続される。よって，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２とが並列に接続されることにより，キャパシタの容量が大きくなり閾値電圧の保障がさらに有利になる。
また，第３キャパシタＣｖｔｈ２は，キャパシタ容量に応じて，第１トランジスタＭ１のゲート／ソース間の電圧Ｖｇｓの範囲を調節する。このことにより，第３キャパシタＣｖｔｈ２は，キャパシタ容量に応じて，第１トランジスタＭ１のゲートに供給されるデータ信号ｄｍのスイング幅を調節する。
図７は，図６に示す画素の動作タイミングを示す模式図である。図７に示すとおり，画素は，第１および第２走査信号ｓｎ，ｓｎ−１，データ信号ｄｍ，および第１発光制御信号ｅｎにより動作する。第１および第２走査信号ｓｎ，ｓｎ−１と第１発光制御信号ｅｎとは，周期的な信号である。
まず，第２走査信号ｓｎ−１がロー状態にある第１区間Ｔ１においては，第３および第４トランジスタＭ３，Ｍ４がオン状態になり，第１トランジスタＭ１がダイオード接続されることにより，画素電源が第２キャパシタＣｖｔｈ１および第３キャパシタＣｖｔｈ２の第１電極に伝達される。
この場合，第２ノードＢには画素電源と第１トランジスタＭ１の閾値電圧との差に相当する電圧が印加され，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２には第１トランジスタＭ１の閾値電圧Ｖｔｈに相当する電圧が格納される。第２ノードＢにおける電荷量および電圧は，下記数式１より求めることができる。
Figure 0004838571
次に，第２走査線Ｓｎ−１にハイ状態の第２走査信号ｓｎ−１が供給され，第１走査線Ｓｎにロー状態の第１走査信号ｓｎが供給される第２区間Ｔ２においては，第３および第４トランジスタＭ３，Ｍ４がオフ状態になり，第２トランジスタＭ２がオン状態になる。このことにより，データ駆動部２００からデータ線Ｄｍに供給されるデータ信号ｄｍは，第２トランジスタＭ２を介して第３ノードＣに供給される。
このことにより，第１トランジスタＭ１のゲートには，データ信号ｄｍと第２および第３キャパシタＣｖｔｈ１，Ｃｖｔｈ２に格納された補償電圧によるデータ信号ΔＶｄａｔａが供給される。第２区間Ｔ２においては，第２ノードＢにおける電荷量および電圧は，下記数式２より求めることができる。
Figure 0004838571
ここで，Ｃｖｔｈ２＝０であれば，ＶＢ＝Ｖｄａｔａ＋Ｖｔｈになる。また，Ｃｖｔｈ１＝Ｃｖｔｈ２であれば，ＶＢは，下記数式３により求めることができる。
Figure 0004838571
このことにより，第１トランジスタＭ１のゲートソース電圧Ｖｇｓは，下記数式４に示すとおり調節可能になる。
Figure 0004838571
結果的に，データ線Ｄｍに供給されるデータ信号ｄｍのスイング幅は，下記数式５より求めることができる。
Figure 0004838571
第５トランジスタＭ５は，第１走査線Ｓｎにロー状態の第１走査信号ｓｎが供給される区間の一部において，発光制御線Ｅｎに供給されるロー状態の発光制御信号ｅｎによりオン状態になる。よって，発光素子ＯＬＥＤは，第５トランジスタＭ５を介して第１トランジスタＭ１から供給される電流により発光し，画像を表示する。
その後，第１走査線Ｓｎにハイ状態の第１走査信号ｓｎが供給される第２区間Ｔ２以後においては，第１キャパシタＣｓｔに格納されたデータ信号ｄｍにより，第１トランジスタＭ１のオン状態が維持されるため，１フレームの期間にわたって発光素子ＯＬＥＤが発光し，画像を表示する。
このように画像表示部１００の各画素１１０に形成される第１トランジスタＭ１の閾値電圧Ｖｔｈが互いに異なる場合においても，第２キャパシタＣｖｔｈ１と第３および第４トランジスタＭ３，Ｍ４を用いて，第１トランジスタＭ１の閾値電圧Ｖｔｈをデータ信号ｄｍに補償するため，発光素子ＯＬＥＤに供給される電流を一定にして，発光輝度を均一に制御することができる。
そして，第３キャパシタＣｖｔｈ２の容量を用いることにより，データ信号ｄｍのスイング幅が調節される。よって，発光素子ＯＬＥＤの発光效率が高まることにより，データ信号ｄｍのスイング幅が減少するという問題を解決することができる。
すなわち，第３キャパシタＣｖｔｈ２の容量を調節することにより，第１トランジスタＭ１のゲート／ソースの間の電圧Ｖｇｓの範囲を調節することができるため，データ信号ｄｍのスイング幅を大きくすることができる。結果的に，発光素子ＯＬＥＤの発光效率が高まることにより減少するデータ信号Ｖｄａｔａのスイング幅を大きくすることができるため，階調表現を容易ならしめることができる。
なお，図５に示す発光表示装置に採用された画素の第２の実施形態として，ＮＭＯＳ形態のトランジスタを用いて図６に示す画素を形成する場合，図８に示す画素を形成し，図９に示す信号を入力することにより，画素が動作して発光する。
図１０は，図６に示す画素を採用した画像表示部の構成を示す構成図である。図１０ａに示すように基板上にポリシリコンを形成することにより，第１〜第５トランジスタＭ１〜Ｍ５のチャネル領域ｃｈ１〜ｃｈ５，第１キャパシタＣｓｔの第１電極１Ｔ１，および第２キャパシタＣｖｔｈ１の第１電極２Ｔ１が基板上に形成される。
この場合，第１トランジスタＭ１のチャネル領域ｃｈ１と第３トランジスタＭ３のチャネル領域ｃｈ３とが連結され，第４トランジスタＭ４のチャネル領域ｃｈ４と第１キャパシタＣｓｔの第１電極１Ｔ１とが連結され，第１キャパシタＣｓｔの第１電極１Ｔ１と第２キャパシタＶｔｈ１の第１電極２Ｔ１とが連結される。ポリシリコンとしては，ドーピングされたポリシリコンまたは真性（ｉｎｔｒｉｎｓｉｃ）ポリシリコンを用いることができる。
そして，図１０ｂに示すように第１金属層を形成することにより，発光制御線Ｅｎが第５トランジスタのチャネル領域ｃｈ５の上部に行方向（走査線の配された方向）に形成され，走査線Ｓｎが第３および第４トランジスタＭ３，Ｍ４のチャネル領域ｃｈ３，ｃｈ４の上部に行方向（走査線の配された方向）に形成される。
そして，第１キャパシタＣｓｔと第２キャパシタＣｖｔｈ１の第１電極２Ｔ１は，走査線と発光制御線との間に形成される。この場合，第３キャパシタの第２電極３Ｔ２は，第２キャパシタの第２電極２Ｔ２により形成される。
そして，図１０ｃに示すように第２金属層を形成することにより，データ線Ｄｍ，画素電源線Ｖｄｄ，および第３キャパシタの第１電極３Ｔ１が形成される。この場合，画素電源線Ｖｄｄを介して隣合う２個の画素が互いに連結されることにより，一つの画素電源線Ｖｄｄが２個の画素により共有される。そして，各チャネルと各キャパシタの電極とが電気的に連結されるように導線が形成される。また，第１キャパシタの第２電極１Ｔ２と各画素電源線Ｖｄｄとがコンタクトホールｈを介して電気的に連結されるようにする。よって，画像表示部は，図１０ｄに示すとおりに構成される。この場合，ポリシリコン層，第１金属層および第２金属層の間には，それぞれ絶縁膜が蒸着される。
図１０ｄに示すとおり，第２キャパシタの第２電極２Ｔ２と第３キャパシタの第１電極３Ｔ１とが同一の第１金属層を介して形成されるため，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２とは並列に接続される。そして，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが電気的に連結されることにより，画素電源線Ｖｄｄを介して伝達される画素電源が第１キャパシタＣｓｔの第２電極１Ｔ２にも伝達され，第１キャパシタＣｓｔの第２電極１Ｔ２は，隣合う他の第１キャパシタＣｓｔの第２電極１Ｔ２にも連結される。よって，第１キャパシタＣｓｔの第２電極１Ｔ２により，全ての画素電源線Ｖｄｄは同一の電圧レベルを共有することができる。
すなわち，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが発光表示装置の列方向と行方向とにそれぞれ配列され，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが画素に駆動電源を供給する網目状の電源線を形成する。よって，一つの画素１１０に多くの電流が供給されることにより，この画素１１０に直接連結される画素電源線Ｖｄｄにおいて電圧降下が生じた場合，第１キャパシタＣｓｔの第２電極１Ｔ２を介して全ての画素電源線Ｖｄｄに影響が及ぶため，全ての画素電源線Ｖｄｄにおいて電圧降下が生じる。よって，画素電源線Ｖｄｄの電圧降下の幅が抑制され，画素駆動電圧の電圧降下も抑制される。
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範疇に属するものと了解される。
従来技術による発光表示装置の構造を示す構成図である。 本発明の第１の実施形態にかかる発光表示装置の構造を示す構成図である。 図２に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。 図３に示す画素を採用した画像表示部の構成の一部（ポリシリコン層）を示す構成図である。 図３に示す画素を採用した画像表示部の構成の一部（第１金属層）を示す構成図である。 図３に示す画素を採用した画像表示部の構成の一部（第２金属層）を示す構成図である。 図３に示す画素を採用した画像表示部の構成を示す構成図である。 本発明の第２の実施形態にかかる発光表示装置の構造を示す構成図である。 図５に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。 図６に示す画素の動作タイミングを示す模式図である。 図５に示す発光表示装置に採用された画素の第２の実施形態を示す回路図である。 図８に示す画素の動作タイミングを示す模式図である。 図６に示す画素を採用した画像表示部の構成の一部（ポリシリコン層）を示す構成図である。 図６に示す画素を採用した画像表示部の構成の一部（第１金属層）を示す構成図である。 図６に示す画素を採用した画像表示部の構成の一部（第２金属層）を示す構成図である。 図６に示す画素を採用した画像表示部の構成を示す構成図である。
符号の説明
１００ 画像表示部
１１０ 画素
１２０ 第１電源線
２００ データ駆動部
３００ 走査駆動部
ＯＬＥＤ 発光素子

Claims (21)

  1. 走査信号を伝達する複数の走査線と；
    データ信号を伝達する複数のデータ線と；
    画素電源を伝達する複数の画素電源線と；
    前記走査信号，前記データ信号および前記画素電源が伝達されることにより発光する複数の画素と；
    を含み，
    前記画素は，前記複数の画素電源線と交差して前記複数の画素電源線に電気的に連結される金属ラインを各々に含み，
    前記画素は，第１および第２電極を備えるキャパシタを含み，前記第１電極がポリシリコンからなり，前記第２電極が前記金属ラインであり，
    前記画素電源線と交差して配列される前記複数の画素は，前記第２電極を介して連結されることを特徴とする，発光表示装置。
  2. 前記金属ラインと前記画素電源線とは，コンタクトホールを介して連結されることを特徴とする，請求項１に記載の発光表示装置。
  3. 前記キャパシタの第１電極は，第２のトランジスタのチャネル領域と電気的に連結され，前記第２のトランジスタのチャネル領域は，第１のトランジスタのゲート電極に電気的に連結されることを特徴とする，請求項１または２に記載の発光表示装置。
  4. 前記画素の前記キャパシタの第２電極は隣合う他の画素の前記キャパシタの第２電極に電気的に連結され，前記金属ラインは前記複数の第２電極が電気的に連結されていることを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
  5. 前記キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性ポリシリコンのいずれかからなることを特徴とする，請求項１〜４のいずれかに記載の発光表示装置。
  6. 前記画素は，前記複数のデータ線と交差して前記複数の画素電源線に電気的に連結される金属ラインを各々に含み，
    前記金属ラインは，前記データ線と交差する部分の幅が交差しない部分の幅より小さく形成されることを特徴とする，請求項１〜５のいずれかに記載の発光表示装置。
  7. 前記画素は，
    前記データ信号に対応する第１電圧に応じて，前記画素電源により電流を生成する第１トランジスタと；
    前記走査信号に応じて，前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
    前記第１電圧を所定の期間にわたって維持するキャパシタと；
    前記第１トランジスタから電流が伝達されることにより発光する発光素子と；
    を含むことを特徴とする，請求項１〜６のいずれかに記載の発光表示装置。
  8. 前記データ信号を伝達するデータ駆動部と；
    前記走査信号を伝達する走査駆動部と；
    をさらに含むことを特徴とする，請求項１〜７のいずれかに記載の発光表示装置。
  9. 走査信号を伝達する複数の走査線と；
    発光制御信号を伝達する複数の発光制御線と；
    データ信号を伝達する複数のデータ線と；
    画素電源を伝達する複数の画素電源線と；
    前記走査信号，前記発光制御信号，前記データ信号および前記画素電源が伝達されることにより発光する複数の画素と；
    を含み，
    前記画素は，前記複数の画素電源線と交差して前記複数の画素電源線に電気的に連結される金属ラインを各々に含み，
    前記画素は，第１および第２電極を備える第１のキャパシタを含み，前記第１のキャパシタの前記第１電極がポリシリコンからなり，前記第１のキャパシタの前記第２電極が前記金属ラインであり，
    前記画素電源線と交差して配列される前記複数の画素は，前記第１のキャパシタの第２電極を介して連結されることを特徴とする，発光表示装置。
  10. 前記金属ラインと前記画素電源線とは，コンタクトホールを介して連結されることを特徴とする，請求項９に記載の発光表示装置。
  11. 前記画素は，
    発光素子と；
    前記データ信号に対応する第１電圧に応じて，前記画素電源により電流を生成する第１トランジスタと；
    第１走査信号に応じて，前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
    前記第１電圧を所定の期間にわたって格納する前記第１キャパシタと；
    前記第１トランジスタの閾値電圧を所定の期間にわたって格納する第２キャパシタと；
    前記第１トランジスタの閾値電圧を所定の期間にわたって格納する第３キャパシタと；
    第２走査信号に応じて，前記第１トランジスタがダイオード接続されるようにする第３トランジスタと；
    前記第２走査信号に応じて，前記画素電源を前記第２キャパシタの第１電極に伝達する第４トランジスタと；
    前記発光制御信号に応じて，前記電流を前記発光素子に伝達する第５トランジスタと；
    を含むことを特徴とする，請求項９または１０に記載の発光表示装置。
  12. 前記画素の前記第１キャパシタの第２電極は，隣り合う他の画素の前記第１キャパシタの第２電極に電気的に連結され，前記金属ラインは前記複数の第１キャパシタの第２電極が電気的に連結されていることを特徴とする，請求項９〜１１のいずれかに記載の発光表示装置。
  13. 前記第１キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性シリコンのいずれかからなることを特徴とする，請求項９〜１２のいずれかに記載の発光表示装置。
  14. 前記第１トランジスタのゲート／ソース間の電圧範囲は，前記第３キャパシタの容量に応じて調節されることを特徴とする，請求項１１に記載の発光表示装置。
  15. 一つの画素電源線は，隣り合う２個の前記第１キャパシタの第２電極に連結されていることを特徴とする，請求項９〜１４のいずれかに記載の発光表示装置。
  16. 前記データ信号を伝達するデータ駆動部と；
    前記第１および第２走査信号と前記発光制御信号とを伝達する走査駆動部と；
    をさらに含むことを特徴とする，請求項１１に記載の発光表示装置。
  17. ポリシリコンを用いてトランジスタのチャネル領域とキャパシタの第１電極とを基板上に形成し，前記基板の上部に第１絶縁膜を形成する段階と；
    前記第１絶縁膜の上部に走査線と前記キャパシタの第２電極とを形成し，前記走査線に対して平行方向に隣り合うキャパシタの第２電極が互いに連結され，前記走査線と前記キャパシタの第２電極との上部に第２絶縁膜を形成する段階と；
    前記第２絶縁膜にコンタクトホールを形成し，前記コンタクトホールにより前記キャパシタの第２電極の上部が露出されるようにする段階と；
    前記第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線および画素電源線を形成し，前記画素電源線が前記コンタクトホールを介して前記キャパシタの第２電極に連結されるようにする段階と；
    を含むことを特徴とする，発光表示装置の製造方法。
  18. ポリシリコンを用いて第１〜第５トランジスタのチャネル領域と，第１および第２キャパシタの第１電極とを基板上に形成し，前記基板の上部に第１絶縁膜を形成する段階と；
    前記第１絶縁膜の上部に走査線と，発光制御線と，前記第１および第２キャパシタの第２電極とを形成し，前記走査線に対して平行方向に隣り合う第１キャパシタの第２電極が互いに連結され，前記走査線，前記発光制御線，ならびに前記第１および第２キャパシタの第２電極の上部に第２絶縁膜を形成する段階と；
    前記第２絶縁膜の上部にコンタクトホールを形成し，前記コンタクトホールにより前記第１キャパシタの第２電極が露出されるようにする段階と；
    前記第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線，画素電源線および第３キャパシタの第１電極を形成し，前記画素電源線が前記コンタクトホールを介して前記第１キャパシタの第２電極に連結されるようにする段階と；
    を含むことを特徴とする，発光表示装置の製造方法。
  19. 前記第２キャパシタの第２電極は，前記第３キャパシタの第２電極であることを特徴とする，請求項１８に記載の発光表示装置の製造方法。
  20. 一つの前記発光制御線には，行方向に隣り合う二つの画素が連結されることを特徴とする，請求項１８に記載の発光表示装置の製造方法。
  21. 前記第１キャパシタの第２電極は，前記データ線と交差し，前記データ線と交差する部分の幅が交差しない部分の幅より小さく形成されることを特徴とする，請求項１８に記載の発光表示装置の製造方法。
JP2005336081A 2004-12-09 2005-11-21 発光表示装置およびその製造方法 Active JP4838571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0103816 2004-12-09
KR1020040103816A KR100698697B1 (ko) 2004-12-09 2004-12-09 발광표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2006163384A JP2006163384A (ja) 2006-06-22
JP4838571B2 true JP4838571B2 (ja) 2011-12-14

Family

ID=36594799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005336081A Active JP4838571B2 (ja) 2004-12-09 2005-11-21 発光表示装置およびその製造方法

Country Status (4)

Country Link
US (1) US20060132055A1 (ja)
JP (1) JP4838571B2 (ja)
KR (1) KR100698697B1 (ja)
CN (1) CN100525566C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837142B2 (en) 2021-02-04 2023-12-05 Boe Technology Group Co., Ltd. Array substrate and display device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
US20060221005A1 (en) * 2005-03-31 2006-10-05 Kazuyoshi Omata Display, array substrate, and method of driving display
JP5259925B2 (ja) * 2006-02-21 2013-08-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画像表示装置
JP4736954B2 (ja) * 2006-05-29 2011-07-27 セイコーエプソン株式会社 単位回路、電気光学装置、及び電子機器
KR100796654B1 (ko) * 2006-06-02 2008-01-22 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100805547B1 (ko) * 2006-11-14 2008-02-20 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 구동방법
US8896587B2 (en) 2008-03-31 2014-11-25 Sharp Kabushiki Kaisha Surface-emitting display device
CN101609923A (zh) * 2008-06-20 2009-12-23 上海中京电子标签集成技术有限公司 一种可以精确实现高频天线电性能的设计方法
KR101099167B1 (ko) * 2008-07-02 2011-12-27 후지 덴키 가부시키가이샤 면발광 표시장치
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101082300B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101113451B1 (ko) 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101822120B1 (ko) * 2010-09-28 2018-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
TWI407411B (zh) * 2010-10-29 2013-09-01 Au Optronics Corp 光源裝置
KR101871420B1 (ko) 2012-02-08 2018-06-28 삼성디스플레이 주식회사 유기 전계발광 표시장치
US10043794B2 (en) * 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101893167B1 (ko) 2012-03-23 2018-10-05 삼성디스플레이 주식회사 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치
KR101935465B1 (ko) * 2012-07-02 2019-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102000643B1 (ko) * 2012-12-27 2019-07-16 엘지디스플레이 주식회사 유기발광 표시장치
TWI479467B (zh) * 2013-05-30 2015-04-01 Au Optronics Corp 畫素及其畫素電路
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR101968666B1 (ko) * 2014-09-01 2019-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102367483B1 (ko) * 2014-09-23 2022-02-25 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR102294834B1 (ko) 2015-03-02 2021-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US10429704B2 (en) * 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
KR102500161B1 (ko) * 2016-01-15 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102638298B1 (ko) 2016-05-16 2024-02-20 삼성디스플레이 주식회사 디스플레이 장치
CN106205491B (zh) * 2016-07-11 2018-09-11 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
KR102386906B1 (ko) * 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
US10360862B2 (en) * 2017-09-07 2019-07-23 Apple Inc. Displays with supplemental loading structures
CN110473896A (zh) * 2018-05-11 2019-11-19 上海和辉光电有限公司 一种显示面板和显示装置
US12029083B2 (en) * 2018-09-21 2024-07-02 Sharp Kabushiki Kaisha Display device
CN109872688B (zh) * 2019-03-14 2021-01-26 京东方科技集团股份有限公司 电致发光显示面板和电致发光显示装置
CN110429112B (zh) * 2019-07-22 2021-11-02 武汉华星光电半导体显示技术有限公司 阵列基板
CN110718575B (zh) * 2019-10-22 2022-08-23 京东方科技集团股份有限公司 透明oled显示面板、显示装置和驱动方法
CN111383590B (zh) 2020-05-29 2020-10-02 合肥视涯技术有限公司 数据电流产生电路、驱动方法、驱动芯片和显示面板
KR102668459B1 (ko) * 2021-07-08 2024-05-24 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242196A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4117985B2 (ja) * 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
KR100618573B1 (ko) * 1999-09-21 2006-08-31 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
GB9923261D0 (en) * 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
JP2003017259A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd エレクトロルミネッセンス表示パネルの製造方法
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
TW516239B (en) * 2001-11-01 2003-01-01 Chi Mei Optoelectronics Corp Pixel structure with storage capacitor, fabrication method for the same, and liquid crystal display device
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
JP2003264192A (ja) * 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 配線構造、その製造方法、および光学装置
TW591564B (en) * 2002-04-24 2004-06-11 Sanyo Electric Co Display device
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
KR100517251B1 (ko) * 2002-12-27 2005-09-27 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광소자에서의전원전압강하를 줄이기 위한 배선 구조
KR100485263B1 (ko) * 2002-12-30 2005-04-25 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
TW200500979A (en) * 2003-05-20 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Light emission type display apparatus
US7027044B2 (en) * 2004-02-20 2006-04-11 Au Optronics Corporation Power line arrangement for electroluminescence display devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837142B2 (en) 2021-02-04 2023-12-05 Boe Technology Group Co., Ltd. Array substrate and display device

Also Published As

Publication number Publication date
US20060132055A1 (en) 2006-06-22
CN1787706A (zh) 2006-06-14
CN100525566C (zh) 2009-08-05
JP2006163384A (ja) 2006-06-22
KR20060065083A (ko) 2006-06-14
KR100698697B1 (ko) 2007-03-23

Similar Documents

Publication Publication Date Title
JP4838571B2 (ja) 発光表示装置およびその製造方法
JP4914177B2 (ja) 有機発光ダイオード表示装置と、その駆動方法。
JP4150012B2 (ja) 有機電界発光表示パネル
EP1585100B1 (en) Electroluminescent display device and pixel circuit therefor
EP1465142B1 (en) Light emitting display, display panel, and driving method thereof
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
JP4630789B2 (ja) 発光表示装置，及び画素回路
JP3901105B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4131227B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
CN101442038B (zh) 电容器及显示器件
KR20200064230A (ko) 유기 발광 표시 장치
US8994623B2 (en) Pixel circuit and display device
US20110102402A1 (en) Organic light emitting display and method of manufacturing the same
JP2002215096A (ja) 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル回路
JP2008058853A (ja) 表示装置及びその製造方法
JP2005227562A (ja) 画素回路および表示装置
US8436850B2 (en) Pixel and organic light emitting display device having the same
US8094252B2 (en) Display apparatus and method for driving the same
KR101882297B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100698710B1 (ko) 유기 전계 발광 표시장치
JP2009163061A (ja) 表示装置
JP2008180785A (ja) 画素回路および表示装置
JP5473199B2 (ja) 発光表示デバイス
KR20070024778A (ko) 유기 발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090707

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250