JP4818844B2 - コンタクトホールの形成方法および半導体装置の製造方法 - Google Patents

コンタクトホールの形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4818844B2
JP4818844B2 JP2006212441A JP2006212441A JP4818844B2 JP 4818844 B2 JP4818844 B2 JP 4818844B2 JP 2006212441 A JP2006212441 A JP 2006212441A JP 2006212441 A JP2006212441 A JP 2006212441A JP 4818844 B2 JP4818844 B2 JP 4818844B2
Authority
JP
Japan
Prior art keywords
layer
contact hole
forming
contact
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006212441A
Other languages
English (en)
Other versions
JP2008041834A (ja
Inventor
勉 上杉
雅人 樹神
栄子 林
徹 加地
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006212441A priority Critical patent/JP4818844B2/ja
Publication of JP2008041834A publication Critical patent/JP2008041834A/ja
Application granted granted Critical
Publication of JP4818844B2 publication Critical patent/JP4818844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、C面を主面とするGaを必須とするIII 族窒化物半導体にコンタクトをとるためのコンタクトホールの形成方法であって、抵抗の低いコンタクトの形成方法に関するものである。
近年、III 族窒化物半導体はLEDなどの光学素子のみならず、高耐圧性などの特性が期待されることからHEMTなどの高周波半導体デバイスの材料として適用することが検討され、盛んに研究開発が行われている。
III 族窒化物半導体は物理的、化学的にきわめて安定しているため、従来主にドライエッチングにより加工がなされている。特に、Gaを必須とするIII 族窒化物半導体は、C面のウェットエッチングができないため、ドライエッチングを用いざるを得ない。しかし、コンタクトホールの形成においてドライエッチングを用いると半導体層にダメージが発生してしまい、特にp型のIII 族窒化物半導体においてはダメージによりコンタクト抵抗が増加したり、オーミックコンタクトが損なわれる問題がある。
このダメージによるコンタクト特性の劣化を抑える手段として、半導体層のダメージを回復する方法と半導体層のダメージを除去する方法が知られている。特許文献1には、窒素雰囲気中で熱処理することでダメージを回復する方法が記されていて、特許文献2には、窒素プラズマを照射することでダメージを回復する方法が記されている。また、特許文献3には、導電性膜を形成することでIII 族窒化物半導体のウェットエッチングを可能にし、ウェットエッチングによりダメージ層を除去する方法が記されている。
2005−260172 2004−186679 2005−210089
しかし、半導体層のダメージを回復する方法では、実際にはそれほど良好なコンタクトが得られることはない。それは、III 族窒化物半導体そのものが安定な性質を有するために形成されたダメージが容易には回復できないためである。また、ウェットエッチングによりダメージ層を除去する方法では、やはり安定性からIII 族窒化物半導体をウェットエッチングすることは困難で、ウェットエッチングするには特許文献3のように何らかの工夫をする必要がある。
特に、p型のIII 族窒化物半導体はダメージにより高抵抗化、n型化することが知られていて、コンタクト抵抗の増加を抑えることがより困難となっている。
そこで本発明は、C面を主面とするGaを必須とするIII 族窒化物半導体にコンタクトをとるための、低抵抗コンタクトの形成方法、およびそのコンタクトホールを有する半導体装置を提供することが目的であり、特に、C面を主面とするGaを必須とするIII 族窒化物半導体に対して、接触抵抗が小さくできるコンタクトホールを実現することを目的とする。
第1の発明は、C面を主面とするGaを必須成分とするIII 族窒化物半導体から成る第1層を形成する工程と、第1層上に、C面を主面とするGaを必須成分とするIII 族窒化物半導体から成る第2層を形成する工程と、第2層の上方の所定の位置にマスクを形成し、第1層が露出するまで第2層をドライエッチングすることでコンタクトホールを形成する工程と、コンタクトホール側面である第2層をアルカリ溶液を用いてウェットエッチングしてコンタクトホールを拡大する工程と、を有することを特徴とするコンタクトホールの形成方法である。
コンタクトホール形成時にドライエッチングにより露出した第1層表面には、ダメージ層が形成される。しかし、ウェットエッチングしてコンタクトホールを拡大することで、新たにダメージを受けていない第1層表面が現れる。よって、ダメージ層だけでなく、このダメージを受けていない第1層表面にもコンタクトをとることが可能となる。
第1層および第2層はどのような伝導型であってもよいが、本発明は、第2の発明のように第1層がp型である場合に特に有効である。p型のIII 族窒化物半導体はダメージで高抵抗化、n型化することにより、接触抵抗が大きくなるからである。また、第2層は、III 族窒化物半導体で構成された複数の層からなっていてもよい。たとえば第2層は、第1層側からGaN層とAlGaN層のヘテロ接合からなる層であってもよい。
2層がC面を主面とするGaを必須成分とするIII 族窒化物半導体から成る場合ではウェットエッチングできないので、本発明のように第2層に小径のホールをドライエッチングにより形成する。アルカリ溶液はc軸以外の方向にはウェットエッチングできるので、ホールを拡大することができる。このとき、第1層はエッチングされないが、ダメージ周辺にダメージを受けていない面が露出することとなり、この部分で金属との接触を小さくできる。
ウェットエッチングに用いるエッチング液は、III 族窒化物半導体に対して異方性エッチングするアルカリ溶液(たとえば、第4の発明のようなTMAH、KOH、NaOHのいずれかを含む溶液)を用いる。これらの溶液は、III 族窒化物半導体のC面はエッチングできないが、A面、M面、R面などはエッチングできる。コンタクトホール側面は第2層のA面またはM面であるから、側面方向にエッチングが進行する。最終的にはM面を維持したままエッチングが進行し、そのM面を側面とする六角柱状のコンタクトホールとなる。特に、第5の発明のようにTMAH水溶液を用いるとよい。KOHやNaOHのようにアルカリ金属を含まないため洗浄が容易であること、50℃〜100℃という比較的低温で用いることができることからKOHやNaOHに比べて取り扱いが容易である。TMAH水溶液の濃度は5〜50%であると望ましい。
マスクには、アルカリ溶液に対して耐性のあるものを用いる。たとえば、SiO2 などである。
ウェットエッチングは、第3の発明のように、ドライエッチング時に用いたマスクを除去せずに行うと望ましい。第2層表面がC面の場合でも、転位などの欠陥部分はウェットエッチングされるので、エッチピットが形成される。そこで、マスクを除去せずにウェットエッチングをすると第2層表面にエッチピットが形成されるのを防ぐことができる。
第6の発明は、第1の発明から第5の発明のいずれかのコンタクトホール形成方法によりコンタクトホールを形成する工程と、そのコンタクトホール底面にコンタクトをとる電極膜を形成する工程を有することを特徴とする半導体装置の製造方法である。
本発明により形成された六角柱状のコンタクトホール底面には第1層表面のダメージ層と、ダメージを受けていない第1層表面が露出するので、電極膜を形成するとダメージ層だけでなく、ダメージを受けていない第1層表面にもコンタクトをとることができる。したがって、低抵抗なコンタクトを得ることができる。第1層がp型の場合には、オーミックコンタクトを得るための電極膜としては、Ni、Ni/Au、Ptなどを用いることができる。
1の発明から第5の発明のいずれかのコンタクトホール形成方法により形成されたコンタクトホールを有することを特徴とする半導体装置を得ることができる。
本発明のコンタクトホール形成方法によると、第1層の主面がC面であるからアルカリ溶液によりウェットエッチングされない。そこで、第2層を第1層までドライエッチングして小径のホールを形成し、次にこの小径のホールからアルカリ溶液により第2層のみを横方向にウェットエッチングしてホールの径を拡大する。このアルカリ溶液による異方性エッチングによってコンタクトホール底面である第1層表面にダメージのない部分が露出するため、その露出部において良好なオーミックコンタクトあるいはショットキーコンタクトを形成することができる。したがって、本発明によるコンタクトホールを有する半導体装置は低抵抗なものとなる。特に、第1層をp型層としてその層にコンタクトをとると、ダメージによる高抵抗化、n型化の影響が少なくなるので、本発明による効果が大きい。
また、第2層をC面を主面とするGaを必須成分とするIII 族窒化物半導体とした場合にも、ドライエッチングにより生成された小径のホールから第2層を横方向にウェットエッチングできる。したがって、C面を主面とするGaを必須成分とするIII 族窒化物半導体から成る第1層および第2層の積層構造において、第1層に対する接触抵抗の小さなコンタクトホールを形成することができる。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
図1は、実施例1のコンタクトホール形成方法を示した工程図である。
まず、図1aのように、C面を主面とするp−GaN層10(本発明の第1層に対応)上にn−GaN層11(本発明の第2層に対応)をMOCVD法により形成する。したがって、第2層の主面もC面である。次に、SiO2 膜12をCVD法により形成し、フォトエッチングによりコンタクトホールを形成したい部分のSiO2 膜12を除去する(図1b)。ここで、SiO2 膜12を除去する領域の幅L1は、最終的に作成したいコンタクトホールの幅L2よりも小さくする。
次に、SiO2 膜12をマスクとしてICP−RIEによりn−GaN層11の一部をp−GaN層10の表面が露出するまでエッチングし、幅L1のコンタクトホールを形成する(図1c)。このとき、露出したp−GaN層10の表面には、ダメージ層13が形成され、コンタクトホールの側面14には、n−GaN層11のA面またはM面が露出する。
次に、SiO2 膜12を残したまま、濃度25%、温度90℃のTMAH水溶液によりウェットエッチングをする。TMAH水溶液は、GaNのC面はエッチングできないが、C面以外であればエッチングができる。また、C面であっても、転位などの欠陥部分はエッチングされる。また、SiO2 はTMAH水溶液ではエッチングできない。したがって、C面であるp−GaN層10の表面およびダメージ層13はエッチングされず、A面またはM面であるコンタクトホールの側面14がエッチングされる。エッチングは最終的にはM面を維持したまま進行し、幅がL2になるまでエッチングを行うと、図1dのようになる。このエッチングによりp−GaN層10のダメージのない表面15が露出する。なお、SiO2 膜12を残したままエッチングをしたのは、n−GaN層11の表面の欠陥をエッチングしてエッチピットが形成されるのを防ぐためである。
次に、SiO2 膜12をバッファードフッ酸を用いたウェットエッチングにより除去すると、図1eのようになる。このようにして形成された幅L2のコンタクトホールは、TMAH水溶液による異方性エッチングのために、n−GaN層11のM面を側面とした六角柱状の形状をしている。
その後、リフトオフ法によりAuとNiの積層膜16を形成すると(図1f)、積層膜16はダメージ層13にコンタクトするが、ダメージのない表面15にもコンタクトするので、良好なオーミックコンタクトを得ることができる。
実施例2は、実施例1のコンタクトホール形成方法により得られるコンタクトホールを有する縦型のHEMTであり、図2はそのHEMTの模式的な断面図を示す。
このHEMTは、基板であり、C面を主面とするn+ −GaN層21、チャネルであるn- −GaN層22、不純物がドープされていない真性のAlGaN層24、が順に積層され、n+ −GaN層21下部にはTiとNiの積層構造であるドレイン電極20が形成されている。n- −GaN層22の領域内の左右にはp−GaN層23、p−GaN層23上であってn- −GaN層22およびAlGaN層24の左右端には高濃度にSiがドープされたn+ 層25が形成されている。エピタキシャル成長により上記各層を形成しているので、すべての層の結晶成長する主面はC面である。p−GaN層23が本発明の第1層に該当し、p−GaN層23上のn- −GaN層22とAlGaN層24が本発明の第2層に該当する。また、AlGaN層24およびn+ 層25の一部領域の上部には、SiO2 で構成された絶縁膜27、Niで構成されたゲート電極28が形成されている。
+ 層25の側面とp−GaN層23の一部領域上が、本発明により形成されたコンタクトホールである。つまり、n+ 層25の一部領域をp−GaN層23表面が露出するまでドライエッチングすることでコンタクトホールを形成し、コンタクトホール側面であるn+ 層25をTMAH水溶液によりウェットエッチングすることでコンタクトホールを拡大し、六角柱状のコンタクトホールを形成している。したがって、コンタクトホール底面であるp−GaN層23表面にはダメージが形成された領域とダメージを受けていない領域がある。
コンタクトホール底面には、p−GaN層23とコンタクトをとるNi膜26が形成され、Ni膜26とn+ 層25の一部領域上にはTiとAlの積層構造であるソース電極29が形成されている。
実施例2のHEMTは、p−GaN層23のダメージを受けていない領域にもNi膜26がコンタクトをとるため、コンタクト抵抗が低いHEMTとなっている。
上記実施例1、2では、第2層の主面をC面としたが、C面でなくともよい。また、第2層はGaを含むIII 族窒化物半導体としているが、これも、必ずしもGaを必須とするのではない。しかし、本発明はドライエッチングによりホールを形成し、ウェットエッチングでホールを拡大する手法であるので、第2層もGaを必須とし、主面をC型とすると、第2層はウェットエッチングできず、ドライエッチングによりホールを形成する他ないので、本発明の意義が大きい。
また、実施例2では、本発明をHEMTに適用しているが、HEMTに適用を限定するものではない。MOSFET、MESFETなど、ほかにもさまざまな半導体素子に適用が可能である。
本発明によると、コンタクト抵抗の低い半導体装置、特に縦型のHEMTなどを実現できる。
実施例1のコンタクトホールの形成工程を示した断面図。 実施例2の電界効果トランジスタの断面図。
10:p−GaN層
11:n−GaN層
12:SiO2
13:ダメージ層
14:コンタクト側面
15:ダメージのないp−GaN層表面
16:積層膜
21:n+ −GaN層
22:n- −GaN層
23:p−GaN層
24:AlGaN層
26:Ni膜

Claims (6)

  1. 半導体層にコンタクトホールを形成する方法において、
    C面を主面とするGaを必須成分とするIII 族窒化物半導体から成る第1層を形成する工程と、
    前記第1層上に、C面を主面とするGaを必須成分とするIII 族窒化物半導体から成る第2層を形成する工程と、
    前記第2層の上方の所定の位置にマスクを形成し、前記第1層が露出するまで前記第2層をドライエッチングすることで前記コンタクトホールを形成する工程と、
    前記コンタクトホール側面である前記第2層をアルカリ溶液を用いてウェットエッチングして前記コンタクトホールを拡大する工程と、
    を有することを特徴とするコンタクトホールの形成方法。
  2. 前記第1層は、p型であることを特徴とする請求項1に記載のコンタクトホール形成方法。
  3. 前記マスクを残したままウェットエッチングすることを特徴とする請求項1または請求項2に記載のコンタクトホール形成方法。
  4. 前記アルカリ溶液は、TMAH、KOH、NaOHのいずれかを含む溶液であることを特徴とする請求項1ないし請求項3のいずれか1項に記載のコンタクトホール形成方法。
  5. 前記アルカリ溶液は、TMAH水溶液であることを特徴とする請求項4に記載のコンタクトホール形成方法。
  6. 請求項1ないし請求項5のいずれか1項に記載のコンタクトホール形成方法によりコンタクトホールを形成する工程と、
    前記コンタクトホール底面にコンタクトをとる電極膜を形成する工程を有することを特徴とする半導体装置の製造方法。
JP2006212441A 2006-08-03 2006-08-03 コンタクトホールの形成方法および半導体装置の製造方法 Expired - Fee Related JP4818844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212441A JP4818844B2 (ja) 2006-08-03 2006-08-03 コンタクトホールの形成方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212441A JP4818844B2 (ja) 2006-08-03 2006-08-03 コンタクトホールの形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008041834A JP2008041834A (ja) 2008-02-21
JP4818844B2 true JP4818844B2 (ja) 2011-11-16

Family

ID=39176540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212441A Expired - Fee Related JP4818844B2 (ja) 2006-08-03 2006-08-03 コンタクトホールの形成方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4818844B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5056658B2 (ja) * 2008-08-04 2012-10-24 住友電気工業株式会社 ガードリング構造,その形成方法および半導体デバイス
JP4737471B2 (ja) 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
JP5204794B2 (ja) * 2010-01-12 2013-06-05 株式会社豊田中央研究所 半導体装置とその製造方法
WO2015004853A1 (ja) * 2013-07-12 2015-01-15 パナソニックIpマネジメント株式会社 半導体装置
JP2018129444A (ja) * 2017-02-09 2018-08-16 トヨタ自動車株式会社 半導体装置の製造方法
JP7031238B2 (ja) * 2017-11-09 2022-03-08 株式会社豊田中央研究所 窒化物半導体装置とその製造方法
JP7120051B2 (ja) * 2019-01-28 2022-08-17 株式会社デンソー 半導体装置の製造方法
JP7151620B2 (ja) * 2019-05-15 2022-10-12 株式会社デンソー 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592938B2 (ja) * 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
JP2004288934A (ja) * 2003-03-24 2004-10-14 Kyocera Corp サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法
JP4439955B2 (ja) * 2004-03-15 2010-03-24 パナソニック株式会社 半導体装置及び半導体レーザ装置の製造方法

Also Published As

Publication number Publication date
JP2008041834A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4818844B2 (ja) コンタクトホールの形成方法および半導体装置の製造方法
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5590874B2 (ja) 窒化物半導体素子
JP5056658B2 (ja) ガードリング構造,その形成方法および半導体デバイス
JP5529595B2 (ja) 半導体装置及びその製造方法
JP2008047858A (ja) 垂直構造窒化物系半導体発光素子及びその製造方法
JP2008108844A (ja) トレンチ構造またはメサ構造を有するiii族窒化物半導体装置およびその製造方法
US20140103459A1 (en) Semiconductor device and method for fabricating the same
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP4536568B2 (ja) Fetの製造方法
JP2009212472A (ja) 窒化物半導体素子
JP2009032803A (ja) 電界効果トランジスタおよびその製造方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2005183551A (ja) 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5678402B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP5682098B2 (ja) ウェル構造,その形成方法および半導体デバイス
US11552187B2 (en) High electron mobility transistor and method for fabricating the same
JP2008205314A (ja) Iii族窒化物半導体のエッチング方法および半導体装置の製造方法
CN112652659A (zh) 高电子迁移率晶体管及其制作方法
JP5564790B2 (ja) 半導体装置及びその製造方法
JP2003257997A (ja) 窒化ガリウム系半導体装置を製造する方法
JP2010087376A (ja) 半導体積層体を含む半導体装置の製造方法
TW202115909A (zh) 高電子遷移率電晶體及其製作方法
JP6493005B2 (ja) 半導体装置
JP2008159691A (ja) 窒化物半導体結晶成長基板、窒化物半導体素子および窒化物半導体結晶成長基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees