JP2018129444A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 ダメージを与えずにコンタクトホールを形成する。【解決手段】 第１のＧａＮ層と、第１のＧａＮ層上に位置するとともに第１のＧａＮ層を露出するコンタクトホールを有する第２のＧａＮ層とを備える半導体装置の製造方法であって、第１のＧａＮ層をエピタキシャル成長させる工程と、第１のＧａＮ層上のコンタクトホールが形成される範囲にマスクを配置した状態で、第２のＧａＮ層をエピタキシャル成長させる工程と、第１のＧａＮ層が露出するまでウエットエッチングによってマスクを除去する工程とを備える。マスクを除去する工程では、コンタクトホールの側面がマスクによって覆われるように、マスクの一部を残存させる。【選択図】図２

Description

本明細書で開示する技術は、半導体装置の製造方法に関する。

特許文献１に、半導体装置の製造方法が開示されている。この製造方法では、第１のＧａＮ（窒化ガリウム）層上に位置する第２のＧａＮ層に、ドライエッチングによってコンタクトホールを形成する。コンタクトホールをドライエッチングによって形成すると、コンタクトホール内に露出する第１のＧａＮ層の表面には、ドライエッチングに起因するダメージが残る。このようなダメージは、その後に形成される電極とのコンタクト性を悪化させる。そのことから、この製造方法では、ドライエッチングによるコンタクトホールの形成後、コンタクトホールの側面をウエットエッチングによって除去することで、コンタクトホールの断面積を拡大する。これにより、コンタクトホール内には、ダメージを受けていない第１のＧａＮ層の表面が新たに露出することとなり、電極とのコンタクト性が改善される。

特開２００８−４１８３４号公報

上述したように、第１のＧａＮ層上に位置する第２のＧａＮ層に、コンタクトホールを形成する場合は、コンタクトホール内に露出する第１のＧａＮ層の表面に、ダメージを残さないか、又はそのダメージによる影響を低減することが求められる。本明細書は、この課題を解決するために、ダメージを与えずにコンタクトホールを形成し得る技術を提供する。

本技術は、第１のＧａＮ層と、第１のＧａＮ層上に位置するとともに第１のＧａＮ層を露出するコンタクトホールを有する第２のＧａＮ層とを備える半導体装置の製造方法に具現化される。この製造方法は、第１のＧａＮ層をエピタキシャル成長させる工程と、第１のＧａＮ層上のコンタクトホールが形成される範囲にマスクを配置した状態で、第２のＧａＮ層をエピタキシャル成長させる工程と、第１のＧａＮ層が露出するまでウエットエッチングによってマスクを除去する工程とを備える。このマスクを除去する工程では、コンタクトホールの側面がマスクによって覆われるように、マスクの一部を残存させる。

上記した製造方法では、第２のＧａＮ層をエピタキシャル成長させる前に、第１のＧａＮ層上のコンタクトホールが形成される範囲へ、マスクを予め配置しておく。これにより、第２のＧａＮ層のエピタキシャル成長では、マスクが存在しない範囲に限って、第２のＧａＮ層が選択的に形成される。第２のＧａＮ層が、コンタクトホールを形成しながら成長していくので、その後にコンタクトホールを形成する必要がなく、ダメージの原因となるドライエッチングが必要とされない。コンタクトホール内に残存するマスクは、ウエットエッチングによって除去することで、第１のＧａＮ層へのダメージを避けることができる。

ウエットエッチングによってマスクを除去する際は、マスクの全てを除去せずに、コンタクトホールの側面がマスクによって覆われるように、マスクの一部を残存させるとよい。コンタクトホールの側面がマスクによって保護されることで、コンタクトホールの側面に意図せず不純物が取り込まれることを防ぐことができ、所望の特性を有する高品質の半導体装置を製造することができる。

実施例で説明する半導体装置１０の構造を模式的に示す図。 半導体装置１０の製造方法においてコンタクトホールの形成に係る部分を説明する図。

図面を参照して、実施例の半導体装置１０の製造方法について説明する。半導体装置１０は、パワー半導体装置の一種であり、例えば車両を駆動するモータへの電力供給回路において、インバータやコンバータに採用することができる。但し、本実施例で説明する製造方法は、ここで説明する半導体装置１０に限られず、他の様々な半導体装置に適用することができる。以下では、最初に半導体装置１０の構造について説明し、次に半導体装置１０の製造方法について説明する。

図１に示すように、半導体装置１０は、半導体基板１２を備える。半導体基板１２は、ＧａＮ（窒化ガリウム）の基板である。半導体基板１２は、ｎ型の基板層２２、ｎ−型のドリフト層２４、ｐ型の第１ボディ層２６、ｐ−型の第２ボディ層２８及びｎ型のソース層３０を備える。後述する説明から明らかなように、半導体基板１２には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の構造が形成されている。

基板層２２は、半導体基板１２の下面１２ｂに露出している。半導体基板１２の下面１２ｂには、ドレイン電極１４が設けられている。ドレイン電極１４は、半導体基板１２の下面１２ｂに接しており、基板層２２に対してオーミック接触している。ドリフト層２４は、基板層２２上に位置するエピタキシャル成長層であり、そのキャリア濃度は基板層２２のそれよりも低い。ドリフト層２４の一部は、半導体基板１２の上面１２ａに露出している。

第１ボディ層２６は、ドリフト層２４上に位置するエピタキシャル成長層である。第２ボディ層２８は、第１ボディ層２６上に位置するエピタキシャル成長層であり、そのキャリア濃度は第１ボディ層２６のそれよりも低い。第２ボディ層２８は、半導体基板１２の上面１２ａに露出している。ソース層３０は、半導体基板１２の上面１２ａに露出しているとともに、第２ボディ層２８によってドリフト層２４から隔てられている。ソース層３０のキャリア濃度は、ドリフト層２４のそれよりも高く、上面１２ａ上に形成されたソース電極（図示省略）が、ソース層３０に対してオーミック接触している。

半導体基板１２の上面１２ａには、ゲート電極１６及びゲート絶縁膜１７が設けられている。ゲート絶縁膜１７は、ゲート電極１６と半導体基板１２との間に位置している。ゲート電極１６は、ゲート絶縁膜１７を介して、ソース層３０、第２ボディ層２８及びドリフト層２４に対向している。これにより、ゲート電極１６へ適切な駆動電圧が印加されたときに、ゲート電極１６に対向する第２ボディ層２８には、ソース層３０とドリフト層２４との間を伸びるチャネルが形成され、ドレイン電極１４とソース電極（図示省略）との間が電気的に導通する。

第２ボディ層２８には、コンタクトホール４０が設けられている。コンタクトホール４０は、半導体基板１２の上面１２ａから第１ボディ層２６まで伸びており、第１ボディ層２６の表面２６ａを露出する。コンタクトホール４０内には、ボディ電極１８が設けられている。ボディ電極１８は、第１ボディ層２６の表面２６ａに接しており、当該表面２６ａに対してオーミック接触している。これにより、ボディ電極１８とドレイン電極１４との間には、ｐｎ接合型のボディダイオードが構成されている。ボディ電極１８は、ソース電極（図示省略）と電気的に接続されており、このボディダイオードは、ＭＯＳＦＥＴに対して並列に接続された還流ダイオードとして機能し得る。

コンタクトホール４０内には、絶縁膜４２がさらに設けられている。絶縁膜４２は、コンタクトホール４０の側面に設けられており、コンタクトホール４０内に位置する第２ボディ層２８の表面を覆っている。このような構成によると、コンタクトホール４０の側面が絶縁膜４２によって保護され、例えば第２ボディ層２８に不純物が意図せず取り込まれることを防ぐことができる。なお、第２ボディ層２８に不純物が取り込まれると、第２ボディ層２８の電気的特性が変化し、その結果、半導体装置１０の特性が悪化することがある。特に、ｐ型の第２ボディ層２８は、不純物が取り込まれることによって、局所的にｎ型へ変化することがある。この場合、ボディダイオードに対して逆向きのダイオードが形成され、ボディダイオードの特性に有意な影響を与えてしまう。これらの問題が、絶縁膜４２によって防止又は低減される。絶縁膜４２の材料は、特に限定されないが、例えば酸化シリコンである。

次に、半導体装置１０の製造方法について説明する。半導体装置１０の製造では、先ず基板層２２となるＧａＮの基板が用意され、当該基板上にドリフト層２４がエピタキシャル成長によって形成される。次いで、ドリフト層２４の一部がエッチングによって除去され、その部分に第１ボディ層２６及び第２ボディ層２８が順にエピタキシャル成長によって形成される。このとき、第２ボディ層２８には、コンタクトホール４０が形成される。以下では、コンタクトホール４０の形成に係る工程について、図２を参照しながら詳細に説明する。

図２では、説明を明瞭にするために、図１中の部分Ｘのみを拡大して示す。先ず、図２（Ａ）に示すように、第１ボディ層２６がエピタキシャル成長によって形成される。次に、図２（Ｂ）に示すように、第１ボディ層２６の表面２６ａ上に、前述した絶縁膜４２と同じ材料でマスク４２ａが形成される。このマスク４２ａは、最終的に、コンタクトホール４０を形成する範囲４０ａのみに形成される。マスク４２ａの具体的な形成方法は特に限定されないが、例えばマスク４２ａを第１ボディ層２６上の全体に形成した後に、フォトリソグラフィによるレジストマスクを形成して、マスク４２ａの選択的なウエットエッチングを行うとよい。ウエットエッチングによれば、第１ボディ層２６の表面２６ａにダメージを与えることを避けることができる。

次に、図２（Ｃ）に示すように、第１ボディ層２６上にマスク４２ａが配置された状態で、第１ボディ層２６上に第２ボディ層２８をエピタキシャル成長させる。第２ボディ層２８をエピタキシャル成長させる前に、マスク４２ａを予め配置しておくことで、マスク４２ａが存在しない範囲に限って、第２ボディ層２８が選択的に形成される。これにより、第２ボディ層２８が、コンタクトホール４０を形成しながら成長していくので、その後にコンタクトホール４０を形成する必要がなく、ダメージの原因となるドライエッチングが必要とされない。

次に、図２（Ｄ）に示すように、第１ボディ層２６の表面２６ａが露出するまで、コンタクトホール４０内のマスク４２ａが、ウエットエッチングによって除去される。ウエットエッチングによってマスク４２ａを除去することで、第１ボディ層２６の表面２６ａへダメージが与えられることを避けることができる。なお、第１ボディ層２６の表面２６ａにダメージが与えられると、第１ボディ層２６の電気的特性が変化し、その結果、半導体装置１０の特性が悪化することがある。特に、ｐ型の第１ボディ層２６は、ダメージを受けることによって、局所的にｎ型へ変化することがある。この場合、ボディダイオードに対して逆向きのダイオードが形成され、ボディダイオードの特性に有意な影響を与えてしまう。本実施例の製造方法によると、第１ボディ層２６の表面２６ａにダメージが与えられることがなく、これらの問題を防止することができる。

その後、コンタクトホール４０内にボディ電極１８が形成される。ボディ電極１８は、例えばリフトオフプロセスによって形成することができる。また、ゲート電極１６、ソース電極（図示省略）及びドレイン電極１４といった他の要素が形成され、半導体装置１０が完成する。

本実施例で説明した技術、特にコンタクトホール４０に係る構造及び製造方法は、ＭＯＳＦＥＴの半導体装置１０に限定されず、同様のコンタクトホールを有する他の種類の半導体装置にも好適に適用することができる。詳しくは、第１のＧａＮ層と、第１のＧａＮ層上に位置するとともに第１のＧａＮ層を露出するコンタクトホールを有する第２のＧａＮ層とを備える半導体装置の製造において、本実施例で説明した技術を好適に適用することができる。なお、実施例で説明した第１ボディ層２６は、第１のＧａＮ層の一例に該当し、実施例で説明した第２ボディ層２８は、第２のＧａＮ層の一例に相当する。

以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
１２ａ：半導体基板１０の上面
１２ｂ：半導体基板１０の下面
１４：ドレイン電極
１６：ゲート電極
１７：ゲート絶縁膜
１８：ボディ電極
２２：基板層
２４：ドリフト層
２６：第１ボディ層
２６ａ：第１ボディ層の表面
２８：第２ボディ層
３０：ソース層
４０：コンタクトホール
４０ａ：コンタクトホール４０が形成される範囲
４２：絶縁膜
４２ａ：マスク

Claims (1)

1. 第１のＧａＮ層と、前記第１のＧａＮ層上に位置するとともに前記第１のＧａＮ層を露出するコンタクトホールを有する第２のＧａＮ層とを備える半導体装置の製造方法であって、
   前記第１のＧａＮ層をエピタキシャル成長させる工程と、
   前記第１のＧａＮ層上の前記コンタクトホールが形成される範囲にマスクが配置された状態で、前記第２のＧａＮ層をエピタキシャル成長させる工程と、
   前記第１のＧａＮ層が露出するまで、ウエットエッチングによって前記マスクを除去する工程と、を備え、
   前記マスクを除去する工程では、前記コンタクトホールの側面が前記マスクによって覆われるように、前記マスクの一部を残存させる、
   製造方法。

Images