JP4811316B2 - 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 - Google Patents

薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 Download PDF

Info

Publication number
JP4811316B2
JP4811316B2 JP2007085859A JP2007085859A JP4811316B2 JP 4811316 B2 JP4811316 B2 JP 4811316B2 JP 2007085859 A JP2007085859 A JP 2007085859A JP 2007085859 A JP2007085859 A JP 2007085859A JP 4811316 B2 JP4811316 B2 JP 4811316B2
Authority
JP
Japan
Prior art keywords
thin film
thermistor element
thermistor
electrode layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007085859A
Other languages
English (en)
Other versions
JP2008244344A (ja
Inventor
美紀 足立
憲昭 長友
均 稲場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007085859A priority Critical patent/JP4811316B2/ja
Publication of JP2008244344A publication Critical patent/JP2008244344A/ja
Application granted granted Critical
Publication of JP4811316B2 publication Critical patent/JP4811316B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、例えば温度センサ、流量センサ等のセンサに用いられる薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法に関する。
例えば、情報機器、通信機器、医療用機器、住宅設備機器、自動車用伝送機器等の温度センサ、流量センサとして、大きな負の温度係数を有する酸化物半導体の焼結体である薄膜サーミスタ素子が用いられている。一般にこのような薄膜サーミスタ素子は、基板に電極が形成されてからサーミスタ薄膜が形成され、1400℃以下の温度で熱処理される。
ここで、基板に設けられた下地層に直接白金(Pt)又はその合金等からなる電極を形成する場合、基板を600℃以上に加熱しながら成膜し、Pt又はその合金等からなる電極のパターン形成を気相エッチングにて行う。この場合、成膜装置に基板加熱の機構が必要となる。また、気相エッチングは腐食性のガスを使用するので、一般的な気相エッチング装置ではレジストをマスクとして使用できない。そのため、他の金属などをマスクとしてパターン形成しなければならず、一工程以上増加する。さらに、下地層とPt等の金属との間の付着力が弱く、剥離しやすい。
そこで、下地層とPt等との間で強力な付着強度を得ようとする場合には、付着強度を得るための金属や合金等からなる接着層と、Pt又はその合金等からなる導電層との2層構造を有する電極が形成される(例えば、特許文献1,2,3参照。)。
特開2000−348906号公報 特公平3−54841号公報 特開平6−61012号公報
しかしながら、図9に示すように、上記従来の製造方法によって、下地層101Aが配された基板101上に、接着層103A及び導電層103Bを有する電極103とサーミスタ薄膜102とを形成した後、熱処理を施す。このとき、図10及び図11に示すように、接着層103Aの金属成分105が、下地層101Aに含まれる例えばSiを還元し、Siとともに導電層103Bを通り抜けて電極表面に析出してしまう。即ち、接着層103Aに含まれるTiやCr等の金属又はその合金等とSiとの酸化物が、電極表面に析出して表面に凹凸が形成される。そのため、電極103の上に形成されたサーミスタ薄膜102が剥離しやすくなり、電極の抵抗値上昇の原因となってしまう。
本発明は上記事情に鑑みて成されたものであり、基板と電極との付着強度を維持しつつ、サーミスタ薄膜と電極との十分な付着強度を得ることができる薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係る薄膜サーミスタ素子は、基体と、前記基体上に形成されたサーミスタ薄膜と、前記サーミスタ薄膜の膜下に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、前記一対の電極が、チタン、クロムの少なくとも一つを含む第一電極層と、前記第一電極層の膜厚方向に形成された第二電極層と、を備え、前記第二電極層が、非晶質状態で成膜されなることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、基体上に形成されたサーミスタ薄膜の膜下に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、前記一対の電極をパターン形成する工程が、チタン、クロムの少なくとも一つを含む第一電極層を形成する第一工程と、前記第一電極層の膜厚方向に、非晶質状態の第二電極層を成膜する第二工程とを備えていることを特徴とする。
これらの発明は、第二電極層が、非晶質状態で成膜されいるので、一対の電極とサーミスタ薄膜とが成膜された後の熱処理においても、第一電極層の金属を含む酸化物が第二電極層を通り抜けて表面に析出することを抑えることができる。従って、熱処理の前後において第二電極層の表面状態を好適な状態に維持することができる。これは、従来のような結晶状態の第二電極層の場合、熱処理をした際に接着層である第一電極層の金属が第二電極層の結晶粒界を通り抜けて表面に析出する現象を、本発明の非晶質状態で成膜された第二電極層の場合では、抑制するためと考えられる。
また、本発明に係る薄膜サーミスタ素子は、前記第二電極層が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記第二工程が、酸素及び窒素の少なくとも一方を加えて前記第二電極層を成膜することを特徴とする。
これらの発明は、第二電極層の成膜時に酸素又は窒素の少なくとも一方を含ませることにより、第二電極層を好適に非晶質化させることができる。
また、本発明に係る薄膜サーミスタ素子は、前記第二電極層における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下であることを特徴とする。
また、本発明に係る薄膜サーミスタ素子の製造方法は、前記第二工程が、酸素及び窒素の少なくとも一方を加えて前記第二電極層を成膜することを特徴とする。
これらの発明は、酸素及び窒素の少なくとも一方の含有量を5重量%以上、かつ15重量%以下に設定することで、第二電極層を十分に非晶質化させることができ、かつ、第二電極層の抵抗値の大幅な上昇を抑えることができる。
本発明の薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法によれば、基体と電極との付着強度を維持しつつ、サーミスタ薄膜と電極との十分な付着強度を得ることができる。
本発明に係る薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法の一実施形態について、図1から図3を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
本実施形態に係る薄膜サーミスタ素子1は、例えば赤外線検出用センサであって、図1及び図2に示すように、表面に下地層としてSiO層2Aが形成されたSi基板(基体)2と、SiO層2A上にパターン形成された二対の櫛形電極(一対の電極)3と、SiO層2A及び櫛形電極3上に成膜された第一サーミスタ薄膜(サーミスタ薄膜)5A及び第二サーミスタ薄膜(サーミスタ薄膜)5Bと、これら第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを覆うパッシベーション膜6と、を備えている。
上記第1のサーミスタ薄膜1A及び第2のサーミスタ薄膜1Bは、それぞれ別の対の櫛形電極3上に矩形状に形成され、一方が測定用であり、他方がモニター用として用いられる。
上記櫛形電極3は、接着層としてSiO層2A上に設けられるTi(チタン)、Cr(クロム)の少なくとも一つを含む接着層(第一電極層)3Aと、電気抵抗測定用のPt(白金)を有して接着層3Aの膜厚方向に形成された導電層(第二電極層)3Bと、を備えており、何れも櫛歯状に形成され、互いに所定間隔を空けて対向状態に配されている。各櫛形電極3は、それぞれ第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bの外部に延在された電極端子部7を有している。
導電層3Bは、後述する方法によって積層時に酸素及び窒素の少なくとも一方を含んで非晶質化されている。この際、酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下となっている。なお、上記酸素及び窒素の少なくとも一方の含有量において、酸素と窒素との両方を含む場合は両方の総含有量をいう。
第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bは、Mn−Co系複合金属酸化物(例えば、Mn−Co系複合金属酸化物)又はMn−Co系複合金属酸化物にNi、Fe、Cuの少なくとも一種類を含む複合金属酸化物(例えば、Mn−Co−Fe系複合金属酸化物)からなる複合金属酸化物膜であって、スピネル型結晶構造を有し、膜厚方向に延在する柱状結晶構造を有している。
パッシベーション膜6は、SiO膜からなる。なお、絶縁性を有して外部雰囲気を遮断可能であれば、SiO膜の代わりにガラス、セラミックス、耐熱樹脂等の絶縁性膜でも構わない。
次に、本実施形態に係る薄膜サーミスタ素子1の製造方法について説明する。
本実施形態に係る薄膜サーミスタ素子1の製造方法は、図3に示すように、Si基板2のSiO層2Aに櫛形電極3をパターン形成する工程(S01)と、櫛形電極3に第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを成膜する工程(S02)と、櫛形電極3に第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを熱処理(アニール)する工程(S03)と、パッシベーション膜6を成膜する工程(S04)と、を備えている。
まず、Si基板2の上面に熱酸化によりSiO層2Aが、例えば膜厚0.5μmで形成されたSiO/Si基板2を用意する。
このSiO/Si基板2上に、高周波スパッタリング装置などを用いて櫛形電極3をパターン形成する。
櫛形電極3をパターン形成する工程(S01)は、TiやCr又はその合金等からなる接着層3Aを成膜する第一工程(S011)と、接着層3Aの膜厚方向に、Ptやその合金等からなる非晶質状態の導電層3Bを成膜する第二工程(S012)と、を備えている。
第一工程(S011)では、高周波スパッタリング装置などを用いて、例えば雰囲気圧力400mPa〜1330mPa、アルゴンガス流量10sccm〜50sccm、及び高周波電力50W〜800Wの印加で、公知の方法により接着層3Aを成膜する。
第二工程(S012)では、高周波スパッタリング装置などを用いて、雰囲気圧力400mPa〜1330mPa、アルゴンガス流量10sccm〜50sccm、及び高周波電力150W〜1000Wの印加に加え、酸素ガス及び窒素ガスの少なくとも一方を添加した雰囲気ガスを用いて、導電層3Bを成膜する。この際、成膜後における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下となるようなガス濃度とする。なお、酸素ガスや窒素ガスを添加しなくても非晶質化可能であれば、その方法を用いてもよい。
上記成膜後、接着層3A及び導電層3Bを、汎用的なフォトリソグラフィ、エッチングによりパターン形成して櫛形電極3を得る。
次に、櫛形電極3に第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bをパターン形成する工程(S02)を実施する。
まず、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bとなる複合金属酸化物膜を、例えば膜厚0.5μmでスパッタリングにより成膜する。なお、上記複合金属酸化物膜は、体積抵抗率の膜厚依存性が小さくなる膜厚0.3μm以上に設定することが好ましい。
この際、スパッタ成膜条件は、例えば雰囲気圧力400mPa〜1330mPa、アルゴンガス流量10sccm〜50sccm、及び高周波電力150W〜1000Wの印加に設定する。なお、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを形成するSiO/Si基板2を加熱しながらスパッタリングを行う方法でも構わない。この際の基板温度は、200〜600℃の範囲内に設定することが好ましい。
スパッタリング後に、所定の熱処理を行って第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bをアニール処理する(S03)。この熱処理は、400℃〜1000℃の温度にて大気中で1〜24時間行う。
なお、上記熱処理において、アルゴンガスや窒素ガス等の不活性ガスの雰囲気中で行う他、これらガスにOを例えば0.1体積%〜5体積%添加しても構わない。
最後に、パッシベーション膜6を成膜する工程(S04)に移行して、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5B上に、保護膜や赤外線吸収膜等としてSiOパッシベーション膜6を積層する。
こうして、赤外線検出センサとしての薄膜サーミスタ素子1が作製される。
この薄膜サーミスタ素子1及び薄膜サーミスタ素子の製造方法によれば、導電層3Bが、非晶質状態で成膜されいるので、櫛形電極3と第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bとが成膜された後の熱処理においても、接着層3Aに含まれるTi、Cr等の金属がSiO層2AのSiを還元して、Siとともに導電層3Bを通り抜けて櫛形電極3の表面に析出するのを抑えることができる。
従って、熱処理後に導電層3Bの剥離の発生を抑え、好適な状態に維持することができ、熱処理後であってもSi基板2と櫛形電極3との付着強度を維持することができる。
また、導電層3Bの成膜時に酸素又は窒素の少なくとも一方を含ませることにより、導電層3Bを好適に非晶質化させることができる。特に、導電層3Bにおける酸素及び窒素の少なくとも一方の含有量を、5重量%以上、かつ15重量%以下としているので、導電層3Bを十分に非晶質化させることができ、かつ、導電層3Bの抵抗値の大幅な上昇を抑えることができる。
なお、酸素または窒素元素が5重量%未満の場合では、Ptやその合金等からなる導電層3Bの非晶質部分が少なく、付着強度向上の十分な効果が得にくい。また、酸素または窒素元素が15重量%より多い場合では、電極材料としての抵抗値が大幅に上昇してしまう。したがって、上記含有量の設定範囲内であれば、例えば、150℃の耐熱試験を実施しても、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bと櫛形電極3との十分な付着強度を維持しつつ、電気特性も好適に維持することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
参考例として、図4に示すように、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bの膜中に櫛形電極3が形成された薄膜サーミスタ素子10としても構わない。
この薄膜サーミスタ素子10を製造する場合、図5に示すように、Si基板2のSiO層2Aに第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを途中まで成膜する工程(S11)、途中まで成膜した第一サーミスタ薄膜5A及び第二サーミスタ薄膜5B上に櫛形電極3をパターン形成する工程(S12)、櫛形電極3上に再度第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを成膜する工程(S13)と、櫛形電極3、 第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bを例えば600℃で熱処理するアニール工程(S14)と、これら膜上にパッシベーション膜6を成膜する工程(S03)と、を行う。ここで、櫛形電極3をパターン形成する工程(S12)は、上記実施形態と同様のTiやCr又はその合金等からなる接着層3Aを成膜する第一工程(S011)と、接着層3Aの膜厚方向に、Ptやその合金等からなる非晶質状態の導電層3Bを成膜する第二工程(S012)とを備えている。
また、SiO/Si基板2の代わりにアルミナ(Al)基板等を用い、下地層であるSiO層2Aの代わりに窒化ケイ素膜等を用いても構わない。
次に、本発明に係る薄膜サーミスタ素子を上記実施形態の製法により実際に作製し、評価した結果を、図6から図8を参照して具体的に説明する。
接着層3Aについては、含有金属、高周波出力、膜厚、ガス圧力を複数変化させると共に、導電層3Bについては、高周波出力、膜厚、含有ガス種類及び圧力を複数変化させて作製した。また、第一サーミスタ薄膜5A及び第二サーミスタ薄膜5Bについては、高周波出力、膜厚、ガス種及び圧力、基板加熱の有無、基板バイアス電圧の印加の有無を複数変化させ、さらに、アニール温度及び時間を複数変化させて作製した。すなわち、これら複数の条件の組み合わせのもとに、本実施例の薄膜サーミスタ素子を作製した。
これら実施例について、150℃に加熱して耐久試験をそれぞれ実施し、櫛形電極3の電気抵抗値を測定した。また、従来の方法によって作製したものを比較例とした。これら成膜条件及び耐久試験結果を以下の表1に示す。
上記評価結果から分かるように、本実施例の薄膜サーミスタ素子では、耐久試験後においても電気抵抗値の変化率を従来のものよりも大幅に低く抑えることができた。
また、本実施例の薄膜サーミスタ素子において、その作製結果及び評価を、図6から図8に示す。
図6に示すように、導電層が結晶質(比較例)の方には、結晶化状態を示す3本のピークが検出されているのに対し、導電層が非晶質(本発明)の方には、そのようなピークが検出されておらず非晶質状態であることがわかる。
また、図7のTEM写真に示すように、本実施形態に係る薄膜サーミスタ素子では、導電層3BにPt以外のSiや金属成分が見られなかった。一方、図8のTEM写真に示すように、比較例では、導電層3BにSiや金属成分が見られた。
本発明に係る一実施形態の薄膜サーミスタ素子を示す平面図である。 図1のA−A線矢視断面図(パッシベーション膜を除く)である。 本発明に係る一実施形態の薄膜サーミスタ素子の製造方法を示すフロー図である。 本発明に係る薄膜サーミスタ素子の参考例において、図2に相当する断面図である。 本発明に係る薄膜サーミスタ素子の参考例において、製造方法を示すフロー図である。 本発明に係る実施例の薄膜サーミスタ素子の導電層における薄膜X線回折法(薄膜XRD:微小角入射X線回折法)によるプロファイルである。 本発明に係る実施例の薄膜サーミスタ素子において、熱処理後の断面状態を示す電子顕微鏡写真である。 比較例の薄膜サーミスタ素子において、熱処理後の断面状態を示す電子顕微鏡写真である。 従来の薄膜サーミスタ素子において、熱処理前(a)及び熱処理後(b)の状態を示す説明断面図(パッシベーション膜を除く)である。 従来の薄膜サーミスタ素子において、熱処理後の断面状態を示すオージェ電子分光写真である。 従来の薄膜サーミスタ素子において、熱処理後のPt層表面状態を示すオージェ電子分光写真である。
符号の説明
1,10…薄膜サーミスタ素子、2…Si基板(基体)、3…櫛形電極(電極)、3A…接着層(第一電極層)、3B…導電層(第二電極層)、5A…第一サーミスタ薄膜(サーミスタ薄膜)、5B…第二サーミスタ薄膜(サーミスタ薄膜)

Claims (6)

  1. 基体と、
    前記基体上に形成されたサーミスタ薄膜と、
    前記サーミスタ薄膜の膜下に形成された一対の電極と、を備えた薄膜サーミスタ素子であって、
    前記一対の電極が、チタン、クロムの少なくとも一つを含む第一電極層と、
    前記第一電極層の膜厚方向に形成された第二電極層と、
    を備え、
    前記第二電極層が、非晶質状態で成膜されなることを特徴とする薄膜サーミスタ素子。
  2. 請求項1に記載の薄膜サーミスタ素子において、
    前記第二電極層が、酸素及び窒素の少なくとも一方を含んで成膜されていることを特徴とする薄膜サーミスタ素子。
  3. 請求項2に記載の薄膜サーミスタ素子において、
    前記第二電極層における酸素及び窒素の少なくとも一方の含有量が、5重量%以上、かつ15重量%以下であることを特徴とする薄膜サーミスタ素子。
  4. 基体上に形成されたサーミスタ薄膜の膜下に一対の電極をパターン形成する薄膜サーミスタ素子の製造方法であって、
    前記一対の電極をパターン形成する工程が、チタン、クロムの少なくとも一つを含む第一電極層を形成する第一工程と、
    前記第一電極層の膜厚方向に、非晶質状態の第二電極層を成膜する第二工程とを備えていることを特徴とする薄膜サーミスタ素子の製造方法。
  5. 請求項4に記載の薄膜サーミスタ素子の製造方法において、
    前記第二工程が、酸素及び窒素の少なくとも一方を加えて前記第二電極層を成膜することを特徴とする薄膜サーミスタ素子の製造方法。
  6. 請求項5に記載の薄膜サーミスタ素子の製造方法において、
    前記第二工程が、前記第二電極層における酸素及び窒素の少なくとも一方の含有量を、5重量%以上、かつ15重量%以下にすることを特徴とする薄膜サーミスタ素子の製造方法。
JP2007085859A 2007-03-28 2007-03-28 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法 Expired - Fee Related JP4811316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085859A JP4811316B2 (ja) 2007-03-28 2007-03-28 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085859A JP4811316B2 (ja) 2007-03-28 2007-03-28 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008244344A JP2008244344A (ja) 2008-10-09
JP4811316B2 true JP4811316B2 (ja) 2011-11-09

Family

ID=39915274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085859A Expired - Fee Related JP4811316B2 (ja) 2007-03-28 2007-03-28 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法

Country Status (1)

Country Link
JP (1) JP4811316B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659691B2 (en) 2012-07-13 2017-05-23 Semitec Corporation Thin-film thermistor element and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029885B2 (ja) * 2007-05-25 2012-09-19 三菱マテリアル株式会社 薄膜サーミスタ素子及びその製造方法
JP5709041B2 (ja) * 2011-01-26 2015-04-30 三菱マテリアル株式会社 薄膜サーミスタセンサおよびその製造方法
JP5776941B2 (ja) 2012-03-29 2015-09-09 三菱マテリアル株式会社 温度センサ及びその製造方法
CN113165979B (zh) 2018-12-28 2023-04-11 株式会社村田制作所 复合体以及使用该复合体的结构体和热敏电阻
WO2021004957A1 (de) 2019-07-05 2021-01-14 Tdk Electronics Ag Ntc-dünnschichtthermistor und verfahren zur herstellung eines ntc-dünnschichtthermistors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156786A (ja) * 1984-12-27 1986-07-16 Fujitsu Ltd 半導体発光装置の製造方法
JPS62291001A (ja) * 1986-06-10 1987-12-17 日本鋼管株式会社 薄膜サ−ミスタとその製造方法
JP3385087B2 (ja) * 1993-12-28 2003-03-10 株式会社リコー 基板と一体化されたPt薄膜、それを用いた薄膜ヒータ、温度検出素子およびガスセンサ
JPH09134804A (ja) * 1995-11-08 1997-05-20 Mitsui Mining & Smelting Co Ltd チップ型薄膜サーミスタ素子およびこれを用いた水晶発振器
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP4963021B2 (ja) * 2005-09-06 2012-06-27 独立行政法人産業技術総合研究所 半導体構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659691B2 (en) 2012-07-13 2017-05-23 Semitec Corporation Thin-film thermistor element and method of manufacturing the same

Also Published As

Publication number Publication date
JP2008244344A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5477670B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP5509393B1 (ja) 薄膜サーミスタ素子およびその製造方法
TWI580937B (zh) Temperature sensor and its manufacturing method
JP4811316B2 (ja) 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法
JP5477671B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
TWI570251B (zh) A metal nitride film for a thermistor, a method of manufacturing the same, and a film type thermistor sensor
JP6015426B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
KR20160034891A (ko) 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서
TW201443410A (zh) 溫度感測器
KR20160016819A (ko) 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서
KR20160034899A (ko) 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서
JP2008084991A (ja) サーミスタ薄膜及び薄膜サーミスタ素子
JP5029885B2 (ja) 薄膜サーミスタ素子及びその製造方法
JP2019129188A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ
KR20160048761A (ko) 서미스터용 금속 질화물 재료 및 그 제조 방법 그리고 필름형 서미스터 센서
JP6319568B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP6319567B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP6015425B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2019096805A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ
JP6319566B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP5796719B2 (ja) 温度センサ及びその製造方法
JP6394939B2 (ja) サーミスタ及びその製造方法並びにフィルム型サーミスタセンサ
JP6562217B2 (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2017174974A (ja) サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP2019096806A (ja) サーミスタ及びその製造方法並びにサーミスタセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4811316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees