JP4797663B2 - スイッチング電源装置 - Google Patents

Description

本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。

従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その多くは、電力変換トランスの入力巻線に接続されたスイッチ回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの出力巻線に取り出す方式である。このようなスイッチ回路のスイッチング動作に伴い、出力巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。

この種のスイッチング電源装置では、一定の出力電圧を維持可能な入力電圧範囲の広範化が望まれている。そこで例えば特許文献１では、２つのスイッチング素子（スイッチング回路）に対応してトランスの１次側に同一巻数の巻線を２つ設け、入力電圧の大きさに応じてこれら２つの１次側巻線同士を直列または並列に接続するようにしたスイッチング電源装置が提案されている。

特開平１１−１３６９３９号公報

上記特許文献１の技術によれば、入力電圧の大きさに応じてトランスの１次側巻線と２次側巻線との巻数比を切り換えることができ、一定の出力電圧を維持可能な入力電圧範囲が広範になると考えられる。

ところがこのスイッチング電源装置では、２つの１次側巻線同士を並列接続する場合、並列動作する２つのスイッチング回路同士の制御タイミング（スイッチング素子同士のオン・オフ動作のタイミング）が素子間の製造ばらつき等によりわずかにでもずれると、それらのスイッチング回路間のインピーダンスの差異に起因して過大なサージ電流が流れてしまうという問題があった。

過大なサージ電流が発生すると、スイッチング素子等を破壊するおそれがある。また、現実的には制御タイミングを完全に一致させるのは困難である。よって、結果的に電流容量の大きい素子を用いなければならず、電流容量が大きくなるにつれて素子が大型化する傾向にあることから、装置全体を小型化するのが困難であった。

このように、制御タイミングのずれに対する許容度の小さい従来の技術では、サージ電流の発生を抑えつつ入力電圧範囲を広範化するのが困難であった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、サージ電流の発生を抑えつつ入力電圧範囲の広範化を実現することが可能なスイッチング電源装置を提供することにある。

本発明の第１のスイッチング電源装置は、入力端子対と、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧が所定のしきい値電圧よりも小さいときには、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、上記直流入力電圧がしきい値電圧よりも大きいときには、上記第１の電流経路と第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段とを備え、この接続切換手段が、接続切換素子と、直流入力電圧を検出する入力電圧検出回路と、入力電圧検出回路により検出された直流入力電圧が上記しきい値電圧よりも小さいときには接続切換素子がオン状態となるように制御する一方、直流入力電圧が上記しきい値電圧よりも大きいときには接続切換素子がオフ状態となるように制御する制御部とを有し、上記２つのスイッチング回路が、それぞれ、入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、上記接続切換素子が、２つのスイッチング回路における一方のアームの一端同士を共通接続する第１の共通接続点と正極接続線との間、および一方のアームの他端同士を共通接続する第２の共通接続点と負極接続線との間に配置されているものである。
本発明の第２のスイッチング電源装置は、入力端子対と、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧が所定のしきい値電圧よりも小さいときには、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、上記直流入力電圧がしきい値電圧よりも大きいときには、上記第１の電流経路と第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段とを備え、この接続切換手段が、接続切換素子と、直流入力電圧を検出する入力電圧検出回路と、入力電圧検出回路により検出された直流入力電圧が上記しきい値電圧よりも小さいときには接続切換素子がオン状態となるように制御する一方、直流入力電圧が上記しきい値電圧よりも大きいときには接続切換素子がオフ状態となるように制御する制御部とを有し、上記２つのスイッチング回路が、それぞれ、入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、上記接続切換素子が、２つのスイッチング回路における一方のアームの一端同士または他端同士を共通接続する共通接続点と正極接続線または負極接続線との間に配置されているものである。
本発明の第３のスイッチング電源装置は、入力端子対と、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧が所定のしきい値電圧よりも小さいときには、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、上記直流入力電圧がしきい値電圧よりも大きいときには、上記第１の電流経路と第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段とを備え、この接続切換手段が、接続切換素子と、直流入力電圧を検出する入力電圧検出回路と、入力電圧検出回路により検出された直流入力電圧が上記しきい値電圧よりも小さいときには接続切換素子がオン状態となるように制御する一方、直流入力電圧が上記しきい値電圧よりも大きいときには接続切換素子がオフ状態となるように制御する制御部とを有し、上記２つのスイッチング回路が、それぞれ、入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、上記接続切換素子が、双方向スイッチにより構成されると共に、２つのスイッチング回路の一方のアーム同士から構成されるブリッジ回路にＨブリッジ接続されているものである。
本発明の第４のスイッチング電源装置は、入力端子対と、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧が所定のしきい値電圧よりも小さいときには、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、上記直流入力電圧がしきい値電圧よりも大きいときには、上記第１の電流経路と第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段とを備え、この接続切換手段が、接続切換素子と、直流入力電圧を検出する入力電圧検出回路と、入力電圧検出回路により検出された直流入力電圧が上記しきい値電圧よりも小さいときには接続切換素子がオン状態となるように制御する一方、直流入力電圧が上記しきい値電圧よりも大きいときには接続切換素子がオフ状態となるように制御する制御部とを有し、上記２つのスイッチング回路のうちの一方のスイッチング回路が、入力端子対のうちの一方の入力端子から導かれる正極接続線と第３および第４の共通接続点との間にそれぞれ設けられた一方の２つのアームを有し、他方のスイッチング回路が、他方の入力端子から導かれる負極接続線と第３および第４の共通接続点との間にそれぞれ設けられた他方の２つのアームを有し、上記接続切換素子が、双方向スイッチにより構成されると共に、第３の共通接続点と第４の共通接続点との間に配置されているものである。
ここで「アーム」とは、上記正極接続線と負極接続線との間を結ぶ接続線を意味し、例えばフルブリッジ型のスイッチング回路は、直列接続された２つのスイッチング素子をそれぞれ含む一対のアームを有することになる。
また、「双方向スイッチ」とは、電流をその両方向に流すと共に両方向とも遮断することが可能なスイッチを意味する。

本発明の第１ないし第４のスイッチング電源装置では、互いに同期動作する２つのスイッチング回路に入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧がトランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が出力回路によって整流され、直流出力電圧として出力される。また、接続切換手段によって、直流入力電圧が所定のしきい値電圧よりも小さいときにはそれぞれのスイッチング回路に対応する第１の電流経路と第２の電流経路とが互いに並列接続するように接続切換がなされ、直流入力電圧がしきい値電圧よりも大きいときには、これら第１の電流経路と第２の電流経路とが互いに直列接続するように接続切換がなされる。ここで、トランスの２つの１次側巻線がそれぞれ２つのスイッチング回路に対応すると共に互いに巻数が等しいことから、上記２つの電流経路が互いに直列接続する場合、互いに並列接続する場合と比べ、１次側巻線と２次側巻線との巻数比が大きくなる。また、２つのスイッチング回路にそれぞれ対応して２つのインダクタが設けられているため、これらインダクタによる電流の大きさを維持しようとする作用により、回路内の電流の変化が緩やかになる。
また、本発明の第１のスイッチング電源装置では、上記並列接続および直列接続のいずれの状態においてもスイッチング回路が常にスイッチング動作をなすようになり、上記駆動回路による駆動動作がより簡単になる。
また、本発明の第２のスイッチング電源装置では、一方のアームにおける接続切換素子が配置されていない側のスイッチング素子同士が、接続切換素子としても機能するようになる。

本発明の第５のスイッチング電源装置は、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧の大きさに応じて、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続された並列接続状態のデューティ比、および上記第１の電流経路と第２の電流経路とが互いに直列接続された直列接続状態のデューティ比がそれぞれ変化するように接続切換を行う接続切換手段とを備え、この接続切換手段が、直流入力電圧が大きくなるのに応じて、並列接続状態のデューティ比が小さくなると共に直流接続状態のデューティ比が大きくなるように接続切換を行うものである。
本発明の第６のスイッチング電源装置は、それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、これら２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、上記入力交流電圧を変圧して出力交流電圧を生成するトランスと、このトランスの２次側に設けられ、上記出力交流電圧を整流して直流出力電圧を生成する出力回路と、上記２つのスイッチング回路同士を同期させて駆動する駆動回路と、上記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、上記直流入力電圧の大きさに応じて、２つのスイッチング回路のうちの一方のスイッチング回路とトランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路とトランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続された並列接続状態のデューティ比、および上記第１の電流経路と第２の電流経路とが互いに直列接続された直列接続状態のデューティ比がそれぞれ変化するように接続切換を行う接続切換手段とを備え、この接続切換手段が、接続切換素子と、直流入力電圧を検出する入力電圧検出回路と、この入力電圧検出回路により検出された直流入力電圧が大きくなるのに応じて、接続切換素子のオン・デューティ比が小さくなるように制御する制御部とを有するものである。

本発明の第５および第６のスイッチング電源装置では、互いに同期動作する２つのスイッチング回路に入力された直流入力電圧から入力交流電圧が生成され、さらにこの入力交流電圧がトランスによって変圧されることで、出力交流電圧が生成される。そしてこの出力交流電圧が出力回路によって整流され、直流出力電圧として出力される。また、接続切換手段によって、直流入力電圧の大きさに応じて上記並列接続状態および直列接続状態のデューティ比がそれぞれ変化するように接続切換がなされる。ここで、トランスの２つの１次側巻線がそれぞれ２つのスイッチング回路に対応すると共に互いに巻数が等しいことから、直列接続状態のデューティ比が大きくなるのに応じて（並列接続状態のデューティ比が小さくなるのに応じて）、１次側巻線と２次側巻線との巻数比が大きくなる。また、２つのスイッチング回路にそれぞれ対応して２つのインダクタが設けられているため、これらインダクタによる電流の大きさを維持しようとする作用により、回路内の電流の変化が緩やかになる。さらに、直流入力電圧の大きさに応じて並列接続状態および直列接続状態のデューティ比がそれぞれ変化するため、上記巻数比が急激に変化することはない（連続的に変化する）。
また、本発明の第５のスイッチング電源装置では、直流入力電圧が大きくなるのに応じて、上記巻数比も徐々に大きくなる。

本発明の第１ないし第６のスイッチング電源装置では、上記２つのインダクタと、上記２つのスイッチング回路における上記４つのスイッチング素子のそれぞれに並列接続された容量素子とが、ＬＣ共振動作を行うようにするのが好ましい。このように構成した場合、これらの４つのスイッチング素子がそれぞれ、いわゆるＺＶＳ（ゼロボルト・スイッチング）動作をするようになり、これらのスイッチング素子における短絡損失が抑制され、スイッチング電源装置の効率が向上する。

本発明の第１ないし第４のスイッチング電源装置によれば、２つのスイッチング回路にそれぞれ対応させて互いに巻数の等しい２つの１次側巻線を有するトランスと２つのインダクタを設け、接続切換手段によって、直流入力電圧が所定のしきい値電圧よりも小さいときには第１の電流経路と第２の電流経路とを互いに並列接続させると共に直流入力電圧がしきい値電圧よりも大きいときには第１の電流経路と第２の電流経路とを互いに直列接続させるようにしたので、直列接続の場合に並列接続の場合よりも１次側巻線と２次側巻線との巻数比を大きくすると共に回路内の電流変化を緩やかにすることができる。よって、直流入力電圧の大きさに応じて巻数比を切り換えると共にスイッチング回路同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

本発明の第５および第６のスイッチング電源装置によれば、２つのスイッチング回路にそれぞれ対応させて互いに巻数の等しい２つの１次側巻線を有するトランスと２つのインダクタを設け、接続切換手段によって、直流入力電圧の大きさに応じて並列接続状態および直列接続状態のデューティ比をそれぞれ変化させるようにしたので、直列接続状態のデューティ比が大きくなる（並列接続状態のデューティ比が小さくなる）のに応じて１次側巻線と２次側巻線との巻数比を大きくすると共に回路内の電流変化を緩やかにすることができる。よって、直流入力電圧の大きさに応じて巻数比を変化させると共にスイッチング回路同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

特に、本発明の第５および第６のスイッチング電源装置によれば、直流入力電圧の大きさに応じて並列接続状態および直列接続状態のデューティ比をそれぞれ変化させるようにしたので、上記巻数比を連続的に変化させることができ、急激な変化を回避することができる。よって、装置内に応答速度が遅い素子があるような場合であっても、上記巻数比を問題なく変化させることができ、各素子の応答速度によらずに直流出力電圧を安定化させることが可能となる。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ１０から供給される高圧の直流入力電圧Ｖinをより低い直流出力電圧Ｖoutに変換し、図示しない低圧バッテリに供給して負荷７を駆動するＤＣ−ＤＣコンバータとして機能するものである。

このスイッチング電源装置は、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間に設けられた入力平滑コンデンサＣin、２つのスイッチング回路１，２、２つの接続切換スイッチＳ５，Ｓ６および２つのインダクタＬｒ１，Ｌｒ２と、１次側巻線３１Ａ，３１Ｂおよび２次側巻線３２Ａ，３２Ｂを有するトランス３と、トランス３の２次側に設けられた整流回路４と、この整流回路４に接続された平滑回路５と、直流入力電圧Ｖinを検出する入力電圧検出回路６１と、直流出力電圧Ｖoutを検出する出力電圧検出回路６２と、スイッチング回路１，２および接続切換スイッチＳ５，Ｓ６の動作をそれぞれ制御するための制御部７とを備えている。

入力平滑コンデンサＣinは、入力端子Ｔ１，Ｔ２から入力された直流入力電圧Ｖinを平滑化するためのものである。

スイッチング回路１は、４つのスイッチング素子Ｓ１１〜Ｓ１４と、これらスイッチング素子Ｓ１１〜Ｓ１４に対してそれぞれ並列接続されたコンデンサＣ１１〜Ｃ１４およびダイオードＤ１１〜Ｄ１４とを有しており、フルブリッジ型の回路構成となっている。また、言い換えると、このスイッチング回路１は、スイッチング素子Ｓ１１，Ｓ１２が配置された側のアームと、スイッチング素子Ｓ１３，Ｓ１４が配置された側のアームとからなる２つのアームを有している。このブルブリッジ型の構成を詳細に説明すると、スイッチング素子Ｓ１１，Ｓ１２の一端同士が互いに接続点Ｐ５で接続されると共に、スイッチング素子Ｓ１３，Ｓ１４の一端同士が互いに接続点Ｐ９で接続されている。また、スイッチング素子Ｓ１１，Ｓ１３の他端同士が接続切換スイッチＳ５を介して接続点Ｐ３で互いに接続されると共に、スイッチング素子Ｓ１２，Ｓ１４の他端同士が接続切換スイッチＳ６を介して接続点Ｐ４で互いに接続され、これら他端同士はそれぞれ入力端子Ｔ１，Ｔ２に接続されている。スイッチング回路１はこのような構成により、制御部７から供給される駆動信号（駆動信号ＳＧ１１〜ＳＧ１４）に応じて、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを入力交流電圧に変換するようになっている。

また、スイッチング回路２も同様に、４つのスイッチング素子Ｓ２１〜Ｓ２４と、これらスイッチング素子Ｓ２１〜Ｓ２４に対してそれぞれ並列接続されたコンデンサＣ２１〜Ｃ２４およびダイオードＤ２１〜Ｄ２４とを有しており、フルブリッジ型の回路構成となっている。また、言い換えると、このスイッチング回路２は、スイッチング素子Ｓ２１，Ｓ２２が配置された側のアームと、スイッチング素子Ｓ２３，Ｓ２４が配置された側のアームとからなる２つのアームを有している。このブルブリッジ型の構成を詳細に説明すると、スイッチング素子Ｓ２１，Ｓ２２の一端同士が互いに接続点Ｐ１０で接続されると共に、スイッチング素子Ｓ２３，Ｓ２４の一端同士が互いに接続点Ｐ８で接続されている。また、スイッチング素子Ｓ２１，Ｓ２３の他端同士が接続切換スイッチＳ５を介して接続点Ｐ６で互いに接続されると共に、スイッチング素子Ｓ２２，Ｓ２４の他端同士が接続切換スイッチＳ６を介して接続点Ｐ７で互いに接続され、これら他端同士はそれぞれ入力端子Ｔ１，Ｔ２に接続されている。スイッチング回路２はこのような構成により、制御部７から供給される駆動信号（駆動信号ＳＧ２１〜ＳＧ２４）に応じて、入力端子Ｔ１，Ｔ２間に印加される直流入力電圧Ｖinを入力交流電圧に変換するようになっている。

なお、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４は、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記コンデンサＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４およびダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４をそれぞれ、ダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にコンデンサＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４やダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４を設ける必要がなくなり、回路構成を簡素化することができる。

接続切換スイッチＳ５，Ｓ６はそれぞれ、スイッチング回路１における２つのアームのうちのスイッチング素子Ｓ１３，Ｓ１４が配置された側のアームとスイッチング回路２における２つのアームのうちのスイッチング素子Ｓ２１，Ｓ２２が配置された側のアームとの共通接続点と、１次側高圧ラインＬ１Ｈまたは１次側低圧ラインＬ１Ｌとの間、すなわち、接続点Ｐ１１，Ｐ１３間および接続点Ｐ１２，Ｐ１４間に配置されている。また、これら接続切換スイッチＳ５，Ｓ６も、例えばＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチ素子から構成されている。なお、これら接続切換スイッチＳ５，Ｓ６も、制御部７から供給される駆動信号（駆動信号ＳＧ５，ＳＧ６）によってそのオン・オフ状態が制御されるようになっており、これにより詳細は後述するが、スイッチング回路１，２における電流経路同士の接続を切り換えるようになっている。

インダクタＬｒ１は、一端が接続点Ｐ５に接続されると共に、他端がトランス３の１次側巻線３１Ａを介して接続点Ｐ９に接続されている。すなわち、このインダクタＬｒ１は、スイッチング素子Ｓ１１〜Ｓ１４から構成されるブリッジ回路（スイッチング回路１）に、Ｈブリッジ接続されている。一方、インダクタＬｒ２は、一端が接続点Ｐ８に接続されると共に、他端がトランス３の１次側巻線３１Ｂを介して接続点Ｐ１０に接続されている。すなわち、このインダクタＬｒ２は、スイッチング素子Ｓ２１〜Ｓ２４から構成されるブリッジ回路（スイッチング回路２）に、Ｈブリッジ接続されている。

トランス３は、スイッチング回路１，２にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線３１Ａ，３１Ｂと、２つの２次側巻線３２Ａ，３２Ｂとを有している。このうち、１次側巻線３１Ａは、一端がインダクタＬｒ１の他端に接続され、他端が接続点Ｐ９に接続されている。すなわち、この１次側巻線３１Ａは、スイッチング素子Ｓ１１〜Ｓ１４から構成されるブリッジ回路（スイッチング回路１）に、Ｈブリッジ接続されている。また、１次側巻線３１Ｂは、一端がインダクタＬｒ２の他端に接続され、他端が接続点Ｐ１０に接続されている。すなわち、この１次側巻線３１Ｂは、スイッチング素子Ｓ２１〜Ｓ２４から構成されるブリッジ回路（スイッチング回路２）に、Ｈブリッジ接続されている。一方、２次側巻線３２Ａ，３２Ｂの一端同士はセンタタップＣＴで互いに接続され、このセンタタップＣＴは、出力ラインＬＯ上を平滑回路５を介して出力端子Ｔ３に導かれている。つまり、後述する整流回路４はセンタタップ型のものである。このような構成によりトランス３は、スイッチング回路１，２によって生成された入力交流電圧を降圧し、２次側巻線３２Ａ，３２Ｂの各端部から、互いに１８０度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧の度合いは、１次側巻線３１Ａ，３１Ｂと２次側巻線３２Ａ，３２Ｂとの巻数比によって定まる。

整流回路４は、一対の整流ダイオード４Ａ，４Ｂからなる単相全波整流型のものである。整流ダイオード４Ａのカソードは２次側巻線３２Ａの他端に接続され、整流ダイオード４Ｂのカソードは２次側巻線３２Ｂの他端に接続されている。また、これら整流ダイオード４Ａ，４Ｂのアノード同士は互いに接続され、接地ラインＬＧに接続されている。つまり、この整流回路４はセンタタップ型のアノードコモン接続の構成となっており、トランス３からの出力交流電圧の各半波期間を、それぞれ整流ダイオード４Ａ，４Ｂによって個別に整流して直流電圧を得るようになっている。

なお、整流ダイオード４Ａ，４Ｂをそれぞれ、ＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにしてもよい。また、このように整流ダイオード４Ａ，４ＢをそれぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにした場合、これらＭＯＳ−ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ−ＦＥＴ自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。

平滑回路５は、チョークコイル５１と出力平滑コンデンサＣoutとを含んで構成されている。チョークコイル５１は出力ラインＬＯに挿入配置されており、その一端はセンタタップＣＴに接続され、その他端は出力ラインＬＯの出力端子Ｔ３に接続されている。また、平滑コンデンサＣoutは、出力ラインＬＯ（具体的には、チョークコイル５１の他端）と接地ラインＬＧとの間に接続されている。また、接地ラインＬＧの端部には、出力端子Ｔ４が設けられている。このような構成により平滑回路５は、整流回路４で整流された直流電圧を平滑化して直流出力電圧Ｖoutを生成し、これを出力端子Ｔ３，Ｔ４から低圧バッテリ（図示せず）に給電するようになっている。

入力電圧検出回路６１は、１次側高圧ラインＬ１Ｈ上の接続点Ｐ１と１次側低圧ラインＬ１Ｌ上の接続点Ｐ２との間に挿入配置されると共に、制御部７に接続されている。入力電圧検出回路６１はこのような構成により、直流入力電圧Ｖinを検出すると共にこの直流入力電圧Ｖinの大きさに対応する電圧を制御部７へ出力するようになっている。なお、この入力電圧検出回路６１の具体的な回路構成としては、例えば、接続点Ｐ１と接続点Ｐ２との間に配置された分圧抵抗（図示せず）によって、直流入力電圧Ｖinを検出すると共にこれに応じた電圧を生成するものなどが挙げられる。

出力電圧検出回路６２は、出力ラインＬＯ上の接続点（具体的には、チョークコイル５１の他端と出力端子Ｔ３との間の接続点）と、制御部７との間に挿入配置されている。出力電圧検出回路６２はこのような構成により、直流出力電圧Ｖoutを検出すると共にこの直流出力電圧Ｖoutの大きさに対応する電圧を制御部７へ出力するようになっている。なお、この出力電圧検出回路６２の具体的な回路構成としては、上記した入力電圧検出回路６１の場合と同様に、例えば上記した出力ラインＬＯ上の接続点と接地との間に配置された分圧抵抗（図示せず）よって、直流出力電圧Ｖoutを検出すると共にこれに応じた電圧を生成するものなどが挙げられる。

ここで、図２および図３を参照して、制御部７について詳細に説明する。図２は、制御部７の回路構成を表したものであり、図３は、制御部７による電流経路の接続切換制御の詳細を表したものである。

図２に示したように、制御部７は、発振回路７１と、演算回路７２と、比較器Ｃｏｍｐ１，Ｃｏｍｐ２と、差動増幅器（エラーアンプ）Ａｍｐ１と、比較器Ｃｏｍｐ１の基準電源Ｒｅｆ１と、差動増幅器Ａｍｐ１の基準電源Ｒｅｆ２と、抵抗器Ｒ１とを有している。比較器Ｃｏｍｐ１の正極入力端子は入力電圧検出回路６１の出力端子に接続され、負極入力端子は基準電源Ｒｅｆ１の一端に接続され、出力端子は接続切換スイッチＳ５，Ｓ６に接続されている。差動増幅器Ａｍｐ１の正極入力端子は基準電源Ｒｅｆ２の一端に接続され、負極入力端子は出力電圧検出回路６２の出力端子に接続され、出力端子は比較器Ｃｏｍｐ２の負極入力端子に接続されている。比較器Ｃｏｍｐ２の正極入力端子は発振器７１の出力端子に接続され、出力端子は演算回路７２の入力端子に接続されている。演算回路７２の２つの出力端子はそれぞれ、スイッチング回路１，２に接続されている。抵抗器Ｒ１は差動増幅器Ａｍｐ１の負極入力端子と出力端子との間に配置され、基準電源Ｒｅｆ１，Ｒｅｆ２の他端はそれぞれ接地されている。

比較器Ｃｏｍｐ１は、しきい値電圧Ｖthの電位に対応する基準電源Ｒｅｆ１からの基準電位Ｖ１と、入力電圧検出回路６１から出力される直流入力電圧Ｖinに対応する電圧の電位とを比較し、その比較結果に基づいて接続切換スイッチＳ５，Ｓ６の駆動信号ＳＧ５，ＳＧ６をそれぞれ出力するものである。具体的には、直流入力電圧Ｖinがしきい値電圧Ｖthよりも高い場合には、駆動信号ＳＧ５，ＳＧ６は「Ｌ」レベルとなる一方、逆に直流入力電圧Ｖinがしきい値電圧Ｖthよりも低い場合には、駆動信号ＳＧ５，ＳＧ６は「Ｈ」レベルとなる。

差動増幅器Ａｍｐ１は、基準電源Ｒｅｆ２からの基準電位Ｖ２と、出力電圧検出回路６２から出力される直流出力電圧Ｖoutに対応する電圧の電位との電位差を増幅して出力するものである。

比較器Ｃｏｍｐ２は、発振回路７１から出力されるパルス電圧ＰＬＳ１の電位と、差動増幅器Ａｍｐ１からの出力電圧の電位とを比較し、その比較結果に基づいてスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４の駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のもととなるパルス電圧を出力するものである。具体的には、差動増幅器Ａｍｐ１からの出力電圧がパルス電圧ＰＬＳ１よりも高い場合には出力は「Ｌ」レベルとなる一方、逆に差動増幅器Ａｍｐ１からの出力電圧がパルス電圧ＰＬＳ１よりも低い場合には直流入力出力は「Ｈ」レベルとなる。

演算回路７２は、比較器Ｃｏｍｐ２から出力されるパルス電圧の信号に対して論理演算を行い、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４の駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４を出力するものである。

制御部７はこのような構成により、スイッチング回路１内のスイッチング素子Ｓ１１〜Ｓ１４、およびスイッチング回路２内のスイッチング素子Ｓ２１〜Ｓ２４の動作をそれぞれ制御するようになっている。具体的には、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４によってスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４をオン・オフ制御し、直流出力電圧Ｖoutを安定化させる（一定に保つ）ようになっている。より具体的には、出力電圧検出回路６２によって検出された直流出力電圧Ｖoutが高くなると、制御部７から出力される駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比が小さくなり、逆に検出された直流出力電圧Ｖoutが低くなると、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比が大きくなり、直流出力電圧Ｖoutが一定に保たれるようになっている。

また、この制御部７は、入力電圧検出回路６１から出力される直流入力電圧Ｖinに応じた電圧の大きさに従って、駆動信号ＳＧ５，ＳＧ６によって接続切換スイッチＳ５，Ｓ６の動作を制御し、スイッチング回路１と１次側巻線３１Ａとを通る電流経路（第１の電流経路）と、スイッチング回路２と１次側巻線３１Ｂとを通る電流経路（第２の電流経路）との接続状態を切り換えるようになっている。

具体的には、図３に示したように、まず、入力電圧検出回路６１によって検出された直流入力電圧Ｖinが所定のしきい値電圧Ｖthよりも低い場合には、制御部７は、接続切換スイッチＳ５，Ｓ６がオン状態となるように制御する。すると、上記第１の電流経路と第２の電流経路とが並列接続状態となる。一方、検出された直流入力電圧Ｖinがしきい値電圧Ｖth以上の場合には、制御部７は、接続切換スイッチＳ５，Ｓ６がオフ状態となるように制御する。すると、第１の電流経路と第２の電流経路とが直列接続状態となる。また、トランス３における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を、並列接続状態の場合と直列接続状態の場合とで比較すると、直列接続状態の場合（巻数比＝２ｎ）のほうが、並列接続状態の場合（巻数比＝ｎ）と比べて２倍の大きさとなっている。なお、この制御部７による接続切換制御の詳細については、後述する。

ここで、スイッチング素子Ｓ１１〜Ｓ１４およびスイッチング素子Ｓ２１〜Ｓ２４がそれぞれ本発明における「４つのスイッチング素子」の一具体例に対応し、スイッチング回路１，２が本発明における「２つのスイッチング回路」の一具体例に対応する。また、整流回路４および平滑回路５が本発明における「出力回路」の一具体例に対応し、制御部７が本発明における「駆動回路」および「制御部」の一具体例に対応する。また、インダクタＬｒ１，Ｌｒ２が本発明における「２つのインダクタ」の一具体例に対応する。また、接続切換スイッチＳ５，Ｓ６が本発明における「接続切換素子」の一具体例に対応し、接続切換スイッチＳ５，Ｓ６、入力電圧検出回路６１および制御部７が、本発明における「接続切換手段」の一具体例に対応する。また、入力端子Ｔ１，Ｔ２が本発明における「入力端子対」の一具体例に対応し、１次側高圧ラインＬ１Ｈが本発明における「正極接続線」の一具体例に対応し、１次側低圧ラインＬ１Ｌが本発明における「負極接続線」の一具体例に対応する。また、スイッチング素子Ｓ１１，Ｓ１２が配置されたアームおよびスイッチング素子Ｓ１３，Ｓ１４が配置されたアーム、ならびにスイッチング素子Ｓ２１，Ｓ２２が配置されたアームおよびスイッチング素子Ｓ２３，Ｓ２４が配置されたアームが、本発明における「２つのアーム」の一具体例に対応し、これらのうち、スイッチング素子Ｓ１３，Ｓ１４が配置されたアームとスイッチング素子Ｓ２１，Ｓ２２が配置されたアームとが、本発明における「一方のアーム」の一具体例に対応する。また、接続点Ｐ１１が本発明における「第１の共通接続点」の一具体例に対応し、接続点Ｐ１２が本発明における「第２の共通接続点」の一具体例に対応する。

次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作について説明する。

スイッチング回路１，２は、高圧バッテリ１０から入力端子Ｔ１，Ｔ２を介して供給される直流入力電圧Ｖinをスイッチングして入力交流電圧を生成し、これをトランス３の１次側巻線３１Ａ，３１Ｂに供給する。トランス３の２次側巻線３２Ａ，３２Ｂからは、変圧（ここでは、降圧）された出力交流電圧が取り出される。

整流回路４は、この出力交流電圧を整流ダイオード４Ａ，４Ｂによって整流する。これにより、センタタップＣＴ（出力ラインＬＯ）と整流ダイオード４Ａ，４Ｂの接続点（接地ラインＬＧ）との間に整流出力が発生する。

平滑回路５は、このセンタタップＣＴと整流ダイオード４Ａ，４Ｂのとの間に生じる整流出力を平滑化し、出力端子Ｔ３，Ｔ４から直流出力電圧Ｖoutを出力する。そしてこの直流出力電圧Ｖoutが図示しない低圧バッテリに給電されると共に、負荷８が駆動される。

次に、図３〜図１２を参照して、本発明の主な特徴である電流経路の接続切換動作について詳細に説明する。

図４〜図７はそれぞれ、本実施の形態のスイッチング電源装置における動作状態を表したものである。このうち、図４，図５は、前述の第１の電流経路と第２の電流経路とが並列接続状態にある場合を、図６，図７は、これらが直列接続状態にある場合を、それぞれ表している。また、図８は、これら並列接続状態および直列接続状態における入力電圧Ｖinとデューティ比（駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４におけるオン・デューティ比）との関係を表したものである。

まず、図４，図５に示した並列接続状態は、例えば図８に示したように、入力電圧検出回路６１によって検出された入力電圧Ｖinがしきい値電圧Ｖthよりも低い場合である。この場合、制御部７によって、接続切換スイッチＳ５，Ｓ６がそれぞれオン状態となるように設定され（図３参照）、スイッチング回路１，２同士は互いに独立した並列動作を行う。

具体的には、図４に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、スイッチング素子Ｓ１４および接続切換スイッチＳ６を通る電流経路Ｉｐ１１（第１の電流経路に対応）と、入力平滑コンデンサＣin、接続切換スイッチＳ５、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｐ２１（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

また、図５に示した動作状態では、入力平滑コンデンサＣin、接続切換スイッチＳ５、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路Ｉｐ１２（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂ、スイッチング素子Ｓ２２および接続切換スイッチＳ６を通る電流経路Ｉｐ２２（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

ここで、トランス３内の２つの１次側巻線３１Ａ，３１Ｂは、それぞれ２つのスイッチング回路１，２に対応すると共に互いに巻数が等しいことから、この並列接続状態における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比は、そのまま（ｎｐ／ｎｓ）（＝ｎとする）となる（図３参照）。

一方、図６，図７に示した直列接続状態は、例えば図８に示したように、入力電圧検出回路６１によって検出された入力電圧Ｖinがしきい値電圧Ｖth以上の場合である。この場合、制御部７によって、接続切換スイッチＳ５，Ｓ６がそれぞれオフ状態となるように設定され（図２参照）、スイッチング回路１，２同士が互いに結合した直列動作を行う。

具体的には、図６に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａおよびスイッチング素子Ｓ１４を通る電流経路（第１の電流経路に対応）と、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路（第２の電流経路に対応）とが、ダイオードＤ１３およびスイッチング素子Ｓ２１を通る電流経路Ｉｓ１ａとスイッチング素子Ｓ１４およびダイオードＤ２２を通る電流経路Ｉｓ１ｂとによって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、スイッチング素子Ｓ１４およびダイオードＤ２２（またはダイオードＤ１３およびスイッチング素子Ｓ２１）、１次側巻線３１Ｂ、インダクタＬｒ２ならびにスイッチング素子Ｓ２４を通る電流経路Ｉｓ１が形成される。

また、図７に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路（第２の電流経路に対応）と、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路（第１の電流経路に対応）とが、ダイオードＤ２１およびスイッチング素子Ｓ１３を通る電流経路Ｉｓ２ａとスイッチング素子Ｓ２２およびダイオードＤ１４を通る電流経路Ｉｓ２ｂとによって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂ、スイッチング素子Ｓ２２およびダイオードＤ１４（またはダイオードＤ２１およびスイッチング素子Ｓ１３）、１次側巻線３１Ａ、インダクタＬｒ１ならびにスイッチング素子Ｓ１２を通る電流経路Ｉｓ２が形成される。

ここで、トランス３内の２つの１次側巻線３１Ａ，３１Ｂは、それぞれ２つのスイッチング回路１，２に対応すると共に互いに巻数が等しいことから、この直列接続状態における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比は、２×（ｎｐ／ｎｓ）＝２ｎとなる（図２参照）。すなわち、直列接続状態における巻数比が、並列接続状態の場合（巻数比＝ｎ）と比べて大きくなる（２倍の大きさ）。

よって、例えば図８に示したように、並列接続状態よりも直列接続状態のほうが、入力電圧Ｖinが高くなった場合に駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のオン・デューティ比を高く維持することができ、このような接続切換制御を行うことにより、一定の出力電圧Ｖoutを維持可能な入力電圧Ｖinの範囲が広くなる（電圧Ｖminから電圧Ｖmax1までの入力電圧範囲Ｖin１から、電圧Ｖminから電圧Ｖmax2までの入力電圧範囲Ｖin２へと広範化する）。

次に、図９〜図１１を参照して、本実施の形態のスイッチング電源装置および従来のスイッチング電源装置（比較例）において、回路中のサージ電流発生の有無に関して比較しつつ説明する。

ここで、図９は、比較例に係るスイッチング電源装置の構成を表したものである。具体的には、図１に示した本実施の形態のスイッチング電源装置から、インダクタＬｒ１，Ｌｒ２を除いたものである。また、図１０，図１２はそれぞれ、比較例および本実施の形態係るスイッチング電源装置において、トランス３の１次側巻線３１Ａ，３１Ｂを流れる電流のタイミング波形を表したものであり、（Ａ）は接続切換スイッチＳ５，Ｓ６の駆動信号ＳＧ５，ＳＧ６を、（Ｂ）は１次側巻線３１Ａを流れる電流Ｉ３１Ａを、（Ｃ）は１次側巻線３１Ｂを流れる電流Ｉ３１Ｂを、それぞれ表している。なお、電流Ｉ３１Ａ，Ｉ３１Ｂについてはそれぞれ、図９に示した矢印の方向を正の方向としている。

まず、図１０に示した比較例では、駆動信号ＳＧ５，ＳＧ６が「Ｈ」レベルのとき、すなわち接続切換スイッチＳ５，Ｓ６がオン状態となって並列接続状態となっている場合（タイミングｔ１０１以前の状態）に、電流Ｉ３１Ａ，Ｉ３１Ｂの電流波形に、符号Ｇ１１〜Ｇ１３，Ｇ２１〜Ｇ２３で示したようなサージ波形が生じていることが分かる。このサージ電流波形は、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４間のタイミングのずれ、すなわち互いに同期動作するスイッチング回路１０１，１０２間の動作タイミングのずれに起因したものである。これらのタイミングが完全に同期していればサージ波形は生じないのであるが、実際上、スイッチング素子間の製造ばらつきや配線の寄生抵抗や寄生容量などが存在するため、困難である。ここで、この比較例では、上記したようにインダクタＬｒ１，Ｌｒ２が設けられていないため、そのような動作タイミングのずれに対する許容度が小さく、わずかなずれによっても、このようなサージ電流が発生してしまっている。

これに対して、図１１に示した本実施の形態では、タイミングｔ１以前の並列接続状態の場合でも、電流Ｉ３１Ａ，Ｉ３１Ｂの電流波形に、サージ波形は生じていない。これは、本実施の形態のスイッチング電源装置では、上記のように２つのスイッチング回路１，２にそれぞれ対応して２つのインダクタＬｒ１，Ｌｒ２が設けられているため、これらのインダクタによる電流の大きさを維持しようとする作用により、回路内の電流の変化が緩やかとなり、その結果、動作タイミングのずれに対する許容度が大きくなるからである。このようにして、インダクタＬｒ１，Ｌｒ２が設けられている本実施の形態では、これらが設けられていない比較例（従来）と比べ、並列動作するスイッチング回路１，２間のタイミングのずれに対する許容度が大きくなり、サージ電流の発生が回避される。

以上のように、本実施の形態では、２つのスイッチング回路１，２にそれぞれ対応させて互いに巻数の等しい２つの１次側巻線３１Ａ，３１Ｂを有するトランス３と２つのインダクタＬｒ１，Ｌｒ２を設け、入力電圧検出回路６１、制御部７および接続切換スイッチＳ５，Ｓ６によって、直流入力電圧Ｖinが所定のしきい値電圧Ｖthよりも小さいときには第１の電流経路と第２の電流経路とを互いに並列接続させると共に、直流入力電圧Ｖinがしきい値電圧よりも大きいときには第１の電流経路と第２の電流経路とを互いに直列接続させるようにしたので、直列接続の場合に並列接続の場合よりも１次側巻線３１Ａ，３１Ｂと２次側巻線３２Ａ，３２Ｂとの巻数比（＝ｎｐ／ｎｓ）を大きくすると共に回路内の電流変化を緩やかにすることができる。よって、直流入力電圧Ｖinの大きさに応じて巻数比を切り換えると共にスイッチング回路１，２同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

また、サージ電流の発生を抑制することにより、回路内の各素子での損失を低減し、装置の効率を向上させることも可能となる。また、損失を低減することにより、素子での発熱を抑制することも可能となる。また、サージ電流の発生を抑制することにより、電流容量の小さい素子を使用することでき、部品コストを低減すると共に、装置全体の小型化を図ることも可能となる。

さらに、並列接続および直列接続のいずれの状態においても、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４が常にスイッチング動作（オン・オフ動作）を行っているため、後述する第３および第４の実施の形態の場合と比べ、制御部７によるスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４の制御を、より簡単にすることができる。すなわち、これらのスイッチング素子を、常にオン状態またはオフ状態に設定する動作状態と、オン・オフ動作する動作状態との間で動作切換する必要がなくなり、接続切換スイッチＳ５，Ｓ６の制御だけで、並列接続状態と直列接続状態との接続切換を行うことが可能となる。

なお、本実施の形態では、スイッチング回路１，２内の各スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４において、スイッチング素子Ｓ１１，Ｓ１４間またはスイッチング素子Ｓ１２，Ｓ１３間、ならびにスイッチング素子Ｓ２１，Ｓ２４間またはスイッチング素子Ｓ２２，Ｓ２３間で、互いに同期してオン・オフ動作を行う場合について説明したが、例えば図１２，図１３（Ａ）〜（Ｅ）のタイミングｔ０〜ｔ１０（１周期分の動作）にそれぞれ示したように、これらのスイッチング素子が互いに位相シフト動作（位相差φ、デッドタイムＴｄ）するようにしてもよい。このように構成した場合、インダクタＬｒ１，Ｌｒ２とコンデンサＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４とがＬＣ共振回路を構成し、共振動作を行うようになる。よって、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４がそれぞれいわゆるＺＶＳ（Zero Volt Switching；ゼロボルト・スイッチング）動作をするようになり、本実施の形態における効果に加え、これらのスイッチング素子における短絡損失を抑制し、装置の効率をより向上させることが可能となる。

[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。

図１４は、本実施の形態に係るスイッチング電源装置の構成を表すものである。この図において、図１に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。このスイッチング電源装置は、図１のスイッチング電源装置から接続切換スイッチＳ５を取り除くと共に、スイッチング素子Ｓ１３，Ｓ２１の他端がそれぞれ、接続点Ｐ１３Ａ，Ｐ１３Ｂにおいて１次側高圧ラインＬ１Ｈと接続されるようにしたものであり、スイッチング回路１，２の代わりにスイッチング回路１１，２１が設けられている。

なお、図１４における接続点Ｐ１２が、本発明における「共通接続点」の一具体例に対応する。

このような構成により本実施の形態のスイッチング電源装置では、スイッチング回路１１，２１内のスイッチング素子Ｓ１３，Ｓ２１が、接続切換スイッチ（接続切換スイッチＳ５Ａ，Ｓ５Ｂ）としても機能するようになる。

具体的には、図１５，図１６に示した並列接続状態では、制御部７によって、接続切換スイッチＳ６がオン状態となるように設定される一方、接続切換スイッチＳ５Ａ，Ｓ５Ｂ（スイッチング素子Ｓ１３，Ｓ２１）はそれぞれそのままオン・オフ動作を行い、これにより第１の実施の形態と同様に、スイッチング回路１１，２１同士が互いに独立した並列動作を行う。

より具体的には、図１５に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、スイッチング素子Ｓ１４および接続切換スイッチＳ６を通る電流経路Ｉｐ１３（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ２１（接続切換スイッチＳ５Ｂ）、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｐ２３（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

また、図１６に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１３（接続切換スイッチＳ５Ａ）、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路Ｉｐ１４（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂ、スイッチング素子Ｓ２２および接続切換スイッチＳ６を通る電流経路Ｉｐ２４（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

一方、１７，図１８に示した直列接続状態では、制御部７によって、接続切換スイッチＳ６がオフ状態となるように設定される一方、接続切換スイッチＳ５Ａ，Ｓ５Ｂ（スイッチング素子Ｓ１３，Ｓ２１）はそれぞれそのままオン・オフ動作を行い、これにより第１の実施の形態と同様に、スイッチング回路１１，２１同士が互いに結合した直列動作を行う。

より具体的には、図１７に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａおよびスイッチング素子Ｓ１４を通る電流経路（第１の電流経路に対応）と、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路（第２の電流経路に対応）とが、スイッチング素子Ｓ１４およびダイオードＤ２２を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、スイッチング素子Ｓ１４、ダイオードＤ２２、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｓ３が形成される。

また、図１８に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路（第２の電流経路に対応）と、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路（第１の電流経路に対応）とが、スイッチング素子Ｓ２２およびダイオードＤ１４を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂ、スイッチング素子Ｓ２２、ダイオードＤ１４、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路Ｉｓ４が形成される。

以上のようにして、本実施の形態においても、第１の実施の形態と同様の作用により、第１の実施の形態と同様の効果を得ることができる。すなわち、直流入力電圧Ｖinの大きさに応じて巻数比を切り換えると共にスイッチング回路１１，２１同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

また、本実施の形態では、スイッチング回路１１，２１内のスイッチング素子Ｓ１３，Ｓ２１が接続切換スイッチ（接続切換スイッチＳ５Ａ，Ｓ５Ｂ）としても機能するようにしたので、第１の実施の形態と比べてスイッチング素子の素子数を１つ減らすことができ、部品コストをより低減すると共に、装置全体をより小型化することも可能となる。

なお、本実施の形態では、第１の実施の形態のスイッチング電源装置における接続切換スイッチＳ５，Ｓ６のうち、接続切換スイッチＳ５のほうを、スイッチング回路内のスイッチング素子により構成するようにした場合について説明したが、逆に接続切換スイッチＳ６のほうを、スイッチング回路内のスイッチング素子により構成するようにしてもよい。このように構成した場合も、本実施の形態と同様の効果を得ることができる。

[第３の実施の形態]
次に、本発明の第３の実施の形態について説明する。

図１９は、本実施の形態に係るスイッチング電源装置の構成を表すものである。この図において、図１，図１４に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。このスイッチング電源装置は、２つのフルブリッジ型のスイッチング回路１２，２２間に、接続切換スイッチＳ５１，Ｓ６１を含む双方向スイッチ部９を設けるようにしたものである。

この双方向スイッチ部９は、スイッチング回路１２におけるスイッチング素子Ｓ１３，Ｓ１４の一端同士の共通接続点（接続点Ｐ９）と、スイッチング回路２２におけるスイッチング素子Ｓ２１，Ｓ２２の一端同士の共通接続点（接続点Ｐ１０）との間に設けられ、互いに逆方向に直列接続された２つの接続切換スイッチＳ５１，Ｓ５２と、これら接続切換スイッチＳ５１，Ｓ６１にそれぞれ並列接続されたダイオードＤ５１，Ｄ６１とを有している。また、これらダイオードＤ５１，Ｄ６１も互いに逆方向接続されており、ダイオードＤ５１のカソードが接続点Ｐ９に接続され、ダイオードＤ６１のカソードが接続点Ｐ１０に接続され、ダイオードＤ５１，Ｄ６１のアノード同士は、接続切換スイッチＳ５１，Ｓ６１の一端同士に共通接続されている。このような構成により双方向スイッチ部９は、その両方向に電流を流すと共に両方向に遮断できるようになっている。なお、この切換スイッチＳ５１，Ｓ６１もＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチ素子により構成され、ダイオードＤ５１，Ｄ６１を、これらスイッチ素子の寄生ダイオードにより構成するようにしてもよい。

ここで、この双方向スイッチ部９が、本発明における「双方向スイッチ」の一具体例に対応する。

このような構成により本実施の形態のスイッチング電源装置では、以下のようにして、制御部７による並列接続状態と直列接続状態との接続切換制御がなされる。

すなわち、図２０，図２１に示した並列接続状態では、制御部７によって、接続切換スイッチＳ５１，Ｓ６１がそれぞれオフ状態となるように設定され、これにより第１および第２の実施の形態と同様に、スイッチング回路１２，２２同士が互いに独立した並列動作を行う。

具体的には、図２０に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａおよびスイッチング素子Ｓ１４を通る電流経路Ｉｐ１５（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｐ２５（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

また、図２１に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路Ｉｐ１６（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路Ｉｐ２６（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

一方、図２２，図２３に示した直列接続状態では、制御部７によって、接続切換スイッチＳ５１，Ｓ６１がそれぞれオン状態となるように設定され、これにより第１および第２の実施の形態と同様に、スイッチング回路１２，２２同士が互いに結合した直列動作を行う。

具体的には、図２２に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１および１次側巻線３１Ａを通る電流経路（第１の電流経路に対応）と、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路（第２の電流経路に対応）とが、双方向スイッチ部９によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、接続切換スイッチＳ５１、接続切換スイッチＳ６１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｓ５が形成される。

また、図２３に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２および１次側巻線３１Ｂを通る電流経路（第２の電流経路に対応）と、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路（第１の電流経路に対応）とが、双方向スイッチ部９によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂ、接続切換スイッチＳ６１、接続切換スイッチＳ５１、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路Ｉｓ６が形成される。

以上のようにして、本実施の形態においても、第１および第２の実施の形態と同様の作用により、これらの実施の形態と同様の効果を得ることができる。すなわち、直流入力電圧Ｖinの大きさに応じて巻数比を切り換えると共にスイッチング回路１２，２２同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

[第４の実施の形態]
次に、本発明の第４の実施の形態について説明する。

図２５は、本実施の形態に係るスイッチング電源装置の構成を表すものである。この図において、図１，図１４，図１９に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。このスイッチング電源装置は、１次側高圧ラインＬ１Ｈと１次側低圧ラインＬ１Ｌとの間にフルブリッジ型の２つのスイッチング回路１３，２３を縦積みにすると共に、これらスイッチング回路１３，２３の間に双方向スイッチ部９を設けるようにしたものである。

具体的には、スイッチング回路１３においてスイッチング素子Ｓ１１，Ｓ１２が配置された側のアームと、スイッチング回路２３においてスイッチング素子Ｓ２１，Ｓ２２が配置された側のアームとが、互いに接続点Ｐ１５において共通接続されている。また、スイッチング回路１３においてスイッチング素子Ｓ１３，Ｓ１４が配置された側のアームと、スイッチング回路２３においてスイッチング素子Ｓ２３，Ｓ２４が配置された側のアームとが、互いに接続点Ｐ１６において共通接続されている。そして、双方向スイッチ部９は、接続点Ｐ１５，Ｐ１６の間に配置されている。ここで、これら接続点Ｐ１５，Ｐ１６が、本発明における「第３の共通接続点」および「第４の共通接続点」の一具体例に対応する。

なお、トランスの１次側巻線３１Ａ，３１Ｂは、符号Ｍで示したように、互いにトランス３と磁気結合している。

このような構成により本実施の形態のスイッチング電源装置では、以下のようにして、制御部７による並列接続状態と直列接続状態との接続切換制御がなされる。

すなわち、図２５，図２６に示した並列接続状態では、制御部７によって、接続切換スイッチＳ５１，Ｓ６１がそれぞれオフ状態となるように設定され、これにより第１ないし第３の実施の形態と同様に、スイッチング回路１３，２３同士が互いに独立した並列動作を行う。

具体的には、図２５に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、スイッチング素子Ｓ１４、スイッチング素子Ｓ２３およびスイッチング素子Ｓ２４を通る電流経路Ｉｐ１７（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、スイッチング素子Ｓ１２、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｐ２７（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

また、図２６に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１、スイッチング素子Ｓ１２、スイッチング素子Ｓ２１およびスイッチング素子Ｓ２２を通る電流経路Ｉｐ１８（第１の電流経路に対応）と、入力平滑コンデンサＣin、スイッチング素子Ｓ１３、スイッチング素子Ｓ１４、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路Ｉｐ２８（第２の電流経路に対応）とが、それぞれ並列接続状態となる。

一方、図２７，図２８に示した直列接続状態では、制御部７によって、接続切換スイッチＳ５１，Ｓ６１がそれぞれオン状態となるように設定され、これにより第１ないし第３の実施の形態と同様に、スイッチング回路１３，２３同士が互いに結合した直列動作を行う。

具体的には、図２７に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａおよびスイッチング素子Ｓ１４を通る電流経路（第１の電流経路に対応）と、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路（第２の電流経路に対応）とが、双方向スイッチ部９によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ１１、インダクタＬｒ１、１次側巻線３１Ａ、接続切換スイッチＳ６１、接続切換スイッチＳ５１、スイッチング素子Ｓ２１、１次側巻線３１Ｂ、インダクタＬｒ２およびスイッチング素子Ｓ２４を通る電流経路Ｉｓ７が形成される。

また、図２８に示した動作状態では、入力平滑コンデンサＣin、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１およびスイッチング素子Ｓ１２を通る電流経路（第１の電流経路に対応）と、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路（第２の電流経路に対応）とが、双方向スイッチ部９によって結合され、互いに直列接続状態となる。すなわち、入力平滑コンデンサＣin、スイッチング素子Ｓ１３、１次側巻線３１Ａ、インダクタＬｒ１、接続切換スイッチＳ５１、接続切換スイッチＳ６１、スイッチング素子Ｓ２３、インダクタＬｒ２、１次側巻線３１Ｂおよびスイッチング素子Ｓ２２を通る電流経路Ｉｓ８が形成される。

以上のようにして、本実施の形態においても、第１ないし第３の実施の形態と同様の作用により、これらの実施の形態と同様の効果を得ることができる。すなわち、直流入力電圧Ｖinの大きさに応じて巻数比を切り換えると共にスイッチング回路１３，２３同士のタイミングのずれに対する許容度を大きくすることができ、サージ電流の発生を抑えつつ入力電圧範囲を広範化することが可能となる。

[第５の実施の形態]
次に、本発明の第５の実施の形態について説明する。本実施の形態のスイッチング電源装置は、第１の実施の形態のスイッチング電源装置において、制御部７の代わりに制御部７０を設けるようにしたものである。

図２９は、本実施の形態に係る制御部７０の構成を表すものである。この図において、図２に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。この制御部７０は、第１の実施の形態における制御部７において、さらに基準電源Ｒｅｆ３、発振回路７３、差動増幅器Ａｍｐ２、抵抗器Ｒ２、比較器Ｃｏｍｐ３および演算回路７４を設けるようにしたものである。

比較器Ｃｏｍｐ１の正極入力端子は、基準電源Ｒｅｆ１の代わりに基準電源Ｒｅｆ３の一端に接続されている。差動増幅器Ａｍｐ２の正極入力端子は基準電源Ｒｅｆ２の一端に接続され、負極入力端子は出力電圧検出回路６２の出力端子に接続され、出力端子は比較器Ｃｏｍｐ２の負極入力端子に接続されている。ただし、差動増幅器Ａｍｐ２の負極入力端子へ供給される電圧は、例えば出力電圧検出回路６２内の分圧抵抗からの取り出し位置等の違いにより、差動増幅器Ａｍｐ１の負極入力端子へ供給される電圧よりもわずかに高くなるように設定されている。また、比較器Ｃｏｍｐ３の正極入力端子は発振器７３の出力端子に接続され、出力端子は演算回路７４の入力端子に接続されている。演算回路７４の２つの入力端子は、この比較器Ｃｏｍｐ３の出力端子と、比較器Ｃｏｍｐ１の出力端子とに接続されている。抵抗器Ｒ２は差動増幅器Ａｍｐ２の負極入力端子と出力端子との間に配置されている。

本実施の形態の比較器Ｃｏｍｐ１は、後述する電圧ＶthHまたは電圧ＶthLの電位に対応する基準電源Ｒｅｆ３からの基準電位Ｖ３と、入力電圧検出回路６１から出力される直流入力電圧Ｖinに対応する電圧の電位とを比較し、その比較結果を演算回路７４へ出力するものである。具体的には、直流入力電圧Ｖinが電圧ＶthHよりも高い場合には、駆動信号ＳＧ５，ＳＧ６は「Ｌ」レベルとなる一方、逆に直流入力電圧Ｖinが電圧ＶthLよりも低い場合には、駆動信号ＳＧ５，ＳＧ６は「Ｈ」レベルとなる。

差動増幅器Ａｍｐ２は、差動増幅器Ａｍｐ１と同様に、基準電源Ｒｅｆ２からの基準電位Ｖ２と、出力電圧検出回路６２から出力される直流出力電圧Ｖoutに対応する電圧の電位との電位差を増幅して出力するものである。

比較器Ｃｏｍｐ３は、発振回路７３から出力されるパルス電圧ＰＬＳ３の電位と、差動増幅器Ａｍｐ２からの出力電圧の電位とを比較し、その比較結果に基づいて接続切換スイッチＳ５，Ｓ６の駆動信号ＳＧ５，ＳＧ６のもととなるパルス電圧を出力するものである。具体的には、差動増幅器Ａｍｐ２からの出力電圧がパルス電圧ＰＬＳ２よりも高い場合には出力は「Ｌ」レベルとなる一方、逆に差動増幅器Ａｍｐ２からの出力電圧がパルス電圧ＰＬＳ２よりも低い場合には直流入力出力は「Ｈ」レベルとなる。

演算回路７４は、比較器Ｃｏｍｐ１からの出力信号（「Ｈ」または「Ｌ」）および比較器Ｃｏｍｐ３からの出力信号（パルス電圧の信号）に基づいて論理演算を行い、接続切換スイッチＳ５，Ｓ６の駆動信号ＳＧ５，ＳＧ６を出力するものである。

このような構成により制御部７０は、制御部７と同様に、出力電圧検出回路６２から出力される直流出力電圧Ｖoutに応じた電圧に基づいて駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４を生成し、これによってスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４をオン・オフ制御することにより、直流出力電圧Ｖoutを安定化させる（一定に保つ）ようになっている。

また、入力電圧検出回路６１から出力される直流入力電圧Ｖinに応じた電圧の大きさ、および出力電圧検出回路６２から出力される直流出力電圧Ｖoutに応じた電圧の大きさに基づいて駆動信号ＳＧ５，ＳＧ６を生成し、これによって接続切換スイッチＳ５，Ｓ６の動作を制御することにより、スイッチング回路１と１次側巻線３１Ａとを通る電流経路（第１の電流経路）と、スイッチング回路２と１次側巻線３１Ｂとを通る電流経路（第２の電流経路）との接続状態を切り換えるようになっている。具体的には、第１の電流経路と第２の電流経路とが互いに直列接続された直列接続状態のデューティ比、およびこれらの電流経路が互いに並列接続された並列接続状態のデューティ比をそれぞれ変化させることにより、トランス３における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化（増加または減少）させるようになっている。

次に、図３０〜図３２を参照して、本実施の形態のスイッチング電源装置（図２９に示した制御部７０を有する）と、第１の実施の形態のスイッチング電源装置（比較例；図２に示した制御部７を有する）とにおいて、直流入力電圧Ｖinが変化する際の接続切換制御に関して比較しつつ説明する。

ここで、図３０は、比較例に係る接続切換制御のタイミング波形を表したものであり、直流入力電圧Ｖinがしきい値電圧Ｖthよりも大きい場合からこれよりも小さくなるまでのタイミング波形を表している。一方、図３１は、本実施の形態に係る接続切換制御のタイミング波形を表したものであり、直流入力電圧Ｖinが電圧ＶthHから電圧ＶthLまで低下する際のタイミング波形を表している。具体的には、これら図３０および図３１では、（Ａ）は直流入力電圧Ｖinを、（Ｂ）は駆動信号ＳＧ１１，ＳＧ２１を、（Ｃ）は駆動信号ＳＧ１２，ＳＧ２２を、（Ｄ）は駆動信号ＳＧ１３，ＳＧ２３を、（Ｅ）は駆動信号ＳＧ１４，ＳＧ２４を、（Ｆ）は駆動信号ＳＧ５，ＳＧ６を、（Ｇ）はセンタタップＣＴでの電位ＶCTを、（Ｈ）は直流出力電圧Ｖoutを、それぞれ表している。また、図３２は、本実施の形態の制御部７０による入力電圧とデューティ比および接続状態との関係を表したものであり、比較例（第１の実施の形態）における図７に対応するものである。なお、図３０および図３１において、直列接続状態を「ｓ」と表し、並列接続状態を「ｐ」と表している。

まず、図３０に示した比較例では、直流入力電圧Ｖin（図３０（Ａ））がしきい値電圧Ｖthよりも高いとき（タイミングｔ１２０〜ｔ１２１）には、接続切換スイッチＳ５，Ｓ６の駆動信号ＳＧ５，ＳＧ６はオフ状態となり（（Ｆ））、第１の電流経路と第２の電流経路とが直列接続状態となる一方、逆に直流入力電圧Ｖinがしきい値電圧Ｖthよりも低いとき（タイミングｔ１２１以降）には、駆動信号ＳＧ５，ＳＧ６はオン状態となり、第１の電流経路と第２の電流経路とが並列接続状態となる。つまり、接続切換スイッチＳ５，Ｓ６は、直流入力電圧Ｖinが所定のしきい値電圧Ｖthよりも高いか否かにより、制御部７によってそのオン・オフ状態が切り替わるような制御がなされる。また、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４の駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４（（Ｂ）〜（Ｅ））は、直流入力電圧Ｖinが変化することによって直流出力電圧Ｖoutも変動してしまうのを回避するため、制御部７によってそれらのデューティ比が変化するように制御がなされ、直流出力電圧Ｖout（（Ｈ））が一定に保たれるようになっている。

しかしながら、例えばタイミングｔ１２１において直列接続状態から並列接続状態へと切り替わる際、符号Ｇ３で示したように、直流出力電圧Ｖoutにオーバーシュートが生じ、タイミングｔ１２１〜ｔ１２２の期間では一定に保たれなくなっている。これは、接続状態がタイミングｔ１２１において急激に切り替わるため、制御部７内の差動増幅器Ａｍｐ１（エラーアンプ）の応答速度が追いつかず、センタ図中のタップ電圧ＶCT（（Ｇ））において矢印で示したように、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比が急激に変化すること（図８に示したしきい値電圧Ｖthにおける急激な変化）ができないからである。このようにして比較例では、タイミングｔ１２１〜ｔ１２２においてわずかながら駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比が大きくなるため、直流出力電圧Ｖoutにオーバーシュートが生じてしまうこととなる。

これに対して本実施の形態では、図３１に示したように直流入力電圧Ｖinが電圧ＶthHと電圧ＶthLとの間で変化する場合には、前述のように、直流出力電圧Ｖoutの大きさ（つまり間接的に直流入力電圧Ｖinの大きさ）に応じて接続切換スイッチＳ５，Ｓ６の動作を制御し、直列接続状態および並列接続状態のデューティ比をそれぞれ変化させることにより（タイミングｔ２０〜ｔ２９）、トランス３における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化させるようになっている。具体的には、図３１に示した例では、直流入力電圧Ｖinが小さくなるのに従って直列接続状態のデューティ比を徐々に小さくし（並列接続状態のデューティ比を徐々に大きくし）、巻数比を連続的に小さくさせている。また、差動増幅器Ａｍｐ２の負極入力端子へ供給される電圧が差動増幅器Ａｍｐ１の負極入力端子へ供給される電圧よりもわずかに高くなるように設定されているため、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４（図３１（Ｂ）〜（Ｅ））のデューティ比は一定となっている。よって、センタタップ電圧ＶCTの電圧波形は図３１（Ｇ）で示したようになり、その積分値（面積）が常に一定となることから、直流出力電圧Ｖout（（Ｈ））にはオーバーシュートは生じず、常に一定に保たれるようになっている。

このようにして本実施の形態のスイッチング電源装置では、例えば図３２中の符号Ｇ４に示したように、直流入力電圧Ｖinが電圧ＶthHと電圧ＶthLとの間では、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比は一定となる一方、図中の符号Ｇ５で示したように、駆動信号ＳＧ５，ＳＧ６のデューティ比は連続的に変化（増加または減少）する。

なお、図３１では直流入力電圧Ｖinが電圧ＶthHと電圧ＶthLとの間で変化する場合について示したが、直流入力電圧ＶinがＶthH以上やＶthL以下の場合には、例えば図３２に示したように、駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比も一定の変化量で変位することになる。

以上のように、本実施の形態では、直流入力電圧Ｖinの大きさに応じて並列接続状態および直列接続状態のデューティ比をそれぞれ変化させるようにしたので、これらの値を連続的に変化させることができ、急激な変化を回避することができる。よって、スイッチング装置内に応答速度が遅い素子（例えば、前述のエラーアンプなど）があるような場合であっても、トランス３における１次側巻線３１Ａ，３１Ｂの巻数ｎｐと２次側巻線３２Ａ，３２Ｂの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化させることができ、各素子の応答速度によらずに直流出力電圧Ｖoutを安定化させることが可能となる。

なお、本実施の形態では、駆動信号ＳＧ５，ＳＧ６のデューティ比が変化する場合と駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４のデューティ比が変化する場合とを、直流入力電圧Ｖinの範囲で分けた場合で説明したが、両者のデューティ比とも変化させるようにしてもよい。

また、本実施の形態では、制御部７０による切換制御は、図３１に示したようなセンタタップ電圧ＶCTの電圧波形には限られず、例えば図３３や図３４に示したようなものでもよい。これらのように構成した場合でも、本実施の形態と同様の効果を得ることが可能である。ただし、スイッチング回路１，２が前述した位相シフト動作（図１２，図１３参照）をする場合には、図３１に示した電圧波形において前述のゼロボルト・スイッチング動作を行うことができるため、この場合にすることが好ましい。

また、本実施の形態では、制御部７０内に比較器Ｃｏｍｐ１および基準電源Ｒｅｆ３を設けたが、直流入力電圧Ｖinを電圧ＶthHと電圧ＶthLとの間で変化させるような場合にはこれらを設けず、演算回路７４が比較器Ｃｏｍｐ３からの出力信号のみに基づいて駆動信号ＳＧ５，ＳＧ６を生成するようにしてもよい。

さらに、本実施の形態で説明したような制御部７０による切換制御は、本発明の他の実施の形態に適用することも可能であり、同様の効果を得ることができる。

以上、第１〜第５の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。

例えば上記実施の形態では、整流回路４が、センタタップ型のアノードコモン接続の整流回路により構成された場合で説明したが、例えばフルブリッジ型や、カソードコモン接続の整流回路により構成するようにしてもよい。

また、上記実施の形態では、スイッチング電源装置が降圧型の場合で説明したが、本発明は昇圧型のスイッチング電源装置に適用することも可能である。

本発明の第１の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１の制御部の構成を表す回路図である。 直列接続状態と並列接続状態との違いを説明するための図である。 図１のスイッチング電源装置における並列接続状態の動作を説明するための回路図である。 図４に続く並列接続状態の動作を説明するための回路図である。 図１のスイッチング電源装置における直列接続状態の動作を説明するための回路図である。 図６に続く直列接続状態の動作を説明するための回路図である。 図２の制御部による入力電圧とデューティ比および接続状態との関係を表す特性図である。 比較例に係るスイッチング電源装置の構成を表す回路図である。 比較例に係るスイッチング電源装置の動作を説明するためのタイミング波形図である。 図１のスイッチング電源装置の動作を説明するためのタイミング波形図である。 位相シフト制御について説明するためのタイミング波形図である。 図１２に続く位相シフト制御について説明するためのタイミング波形図である。 本発明の第２の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１４のスイッチング電源装置における並列接続状態の動作を説明するための回路図である。 図１５に続く並列接続状態の動作を説明するための回路図である。 図１４のスイッチング電源装置における直列接続状態の動作を説明するための回路図である。 図１７に続く直列接続状態の動作を説明するための回路図である。 本発明の第３の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１９のスイッチング電源装置における並列接続状態の動作を説明するための回路図である。 図２０に続く並列接続状態の動作を説明するための回路図である。 図１９のスイッチング電源装置における直列接続状態の動作を説明するための回路図である。 図２２に続く直列接続状態の動作を説明するための回路図である。 本発明の第４の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図２４のスイッチング電源装置における並列接続状態の動作を説明するための回路図である。 図２５に続く並列接続状態の動作を説明するための回路図である。 図２４のスイッチング電源装置における直列接続状態の動作を説明するための回路図である。 図２７に続く直列接続状態の動作を説明するための回路図である。 本発明の第５の実施の形態に係るスイッチング電源装置における制御部の構成を表す回路図である。 図２の制御部による接続切換動作を説明するためのタイミング波形図である。 図２９の制御部による接続切換動作を説明するためのタイミング波形図である。 図２９の制御部による入力電圧とデューティ比および接続状態との関係を表す特性図である。 第５の実施の形態の変形例に係る接続切換動作を説明するためのタイミング波形図である。 第５の実施の形態の変形例に係る接続切換動作を説明するためのタイミング波形図である。

符号の説明

１０…高圧バッテリ、１，１１〜１３，２，２１〜２３…スイッチング回路、３…トランス、３１Ａ，３１Ｂ…１次側巻線、３２…２次側巻線、４…整流回路、４Ａ，４Ｂ…整流ダイオード、５…平滑回路、５１…チョークコイル、６１…入力電圧検出回路、６２…出力電圧検出回路、７，７０…制御部、７１，７３…発振回路、７２，７４…演算回路、８…負荷、Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ５１，Ｓ６１…スイッチング素子、Ｓ５，Ｓ６…接続切換スイッチ、Ｄ１１〜Ｄ１４，Ｄ２１〜Ｓ２４，Ｄ５１，Ｄ６１…ダイオード、Ｃ１１〜Ｃ１４，Ｃ２１〜Ｃ２４…コンデンサ、Ｃin…入力平滑コンデンサ、Ｃout…出力平滑コンデンサ、Ｌｒ１，Ｌｒ２…インダクタ、Ｔ１，Ｔ２…入力端子、Ｔ３，Ｔ４…出力端子、Ｌ１Ｈ…１次側高圧ライン、Ｌ１Ｌ…１次側低圧ライン、ＬＯ…出力ライン、ＬＧ…接地ライン、Ｐ１〜Ｐ１６…接続点、ＣＴ…センタタップ、ＶCT…センタタップ電圧、Ｖin…直流入力電圧、Ｖout…直流出力電圧、Ｃｏｍｐ１〜Ｃｏｍｐ３…比較器、Ａｍｐ１，Ａｍｐ２…差動増幅器（エラーアンプ）、Ｒｅｆ１〜Ｒｅｆ３…基準電源、Ｖ１〜Ｖ３…基準電位、Ｒ１…抵抗器、ＰＬＳ１，ＰＬＳ２…パルス電圧、Ｉｐ１１〜Ｉｐ１８，Ｉｐ２１〜Ｉｐ２８，Ｉｐ８，Ｉｓ１〜Ｉｓ８，Ｉｘａ〜Ｉｘｂ…電流、ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ５，ＳＧ６…スイッチング信号、ｔ０〜ｔ１０，ｔ２０〜ｔ２９…タイミング、Ｔｄ…デッドタイム、φ…位相差。

Claims (8)

1. 入力端子対と、
   それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧が所定のしきい値電圧よりも小さいときには、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには、前記第１の電流経路と前記第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、
   接続切換素子と、
   前記直流入力電圧を検出する入力電圧検出回路と、
   前記入力電圧検出回路により検出された直流入力電圧が前記しきい値電圧よりも小さいときには前記接続切換素子がオン状態となるように制御する一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには前記接続切換素子がオフ状態となるように制御する制御部と
   を有し、
   前記２つのスイッチング回路は、それぞれ、前記入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、
   前記接続切換素子は、前記２つのスイッチング回路における一方のアームの一端同士を共通接続する第１の共通接続点と前記正極接続線との間、および前記一方のアームの他端同士を共通接続する第２の共通接続点と前記負極接続線との間に配置されている
   ことを特徴とするスイッチング電源装置。
2. 入力端子対と、
   それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧が所定のしきい値電圧よりも小さいときには、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには、前記第１の電流経路と前記第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、
   接続切換素子と、
   前記直流入力電圧を検出する入力電圧検出回路と、
   前記入力電圧検出回路により検出された直流入力電圧が前記しきい値電圧よりも小さいときには前記接続切換素子がオン状態となるように制御する一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには前記接続切換素子がオフ状態となるように制御する制御部と
   を有し、
   前記２つのスイッチング回路は、それぞれ、前記入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、
   前記接続切換素子は、前記２つのスイッチング回路における一方のアームの一端同士または他端同士を共通接続する共通接続点と前記正極接続線または前記負極接続線との間に配置されている
   ことを特徴とするスイッチング電源装置。
3. 前記一方のアームにおける前記接続切換素子が配置されていない側のスイッチング素子同士が、前記接続切換素子としても機能する
   ことを特徴とする請求項２に記載のスイッチング電源装置。
4. 入力端子対と、
   それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧が所定のしきい値電圧よりも小さいときには、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには、前記第１の電流経路と前記第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、
   接続切換素子と、
   前記直流入力電圧を検出する入力電圧検出回路と、
   前記入力電圧検出回路により検出された直流入力電圧が前記しきい値電圧よりも小さいときには前記接続切換素子がオン状態となるように制御する一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには前記接続切換素子がオフ状態となるように制御する制御部と
   を有し、
   前記２つのスイッチング回路は、それぞれ、前記入力端子対のうちの一方の入力端子から導かれる正極接続線と他方の入力端子から導かれる負極接続線との間に設けられた２つのアームを有し、
   前記接続切換素子は、双方向スイッチにより構成されると共に、前記２つのスイッチング回路の一方のアーム同士から構成されるブリッジ回路にＨブリッジ接続されている
   ことを特徴とするスイッチング電源装置。
5. 入力端子対と、
   それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧が所定のしきい値電圧よりも小さいときには、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続されるように接続切換を行う一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには、前記第１の電流経路と前記第２の電流経路とが互いに直列接続されるように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、
   接続切換素子と、
   前記直流入力電圧を検出する入力電圧検出回路と、
   前記入力電圧検出回路により検出された直流入力電圧が前記しきい値電圧よりも小さいときには前記接続切換素子がオン状態となるように制御する一方、前記直流入力電圧が前記しきい値電圧よりも大きいときには前記接続切換素子がオフ状態となるように制御する制御部と
   を有し、
   前記２つのスイッチング回路のうちの一方のスイッチング回路は、前記入力端子対のうちの一方の入力端子から導かれる正極接続線と第３および第４の共通接続点との間にそれぞれ設けられた一方の２つのアームを有し、
   他方のスイッチング回路は、他方の入力端子から導かれる負極接続線と前記第３および第４の共通接続点との間にそれぞれ設けられた他方の２つのアームを有し、
   前記接続切換素子は、双方向スイッチにより構成されると共に、前記第３の共通接続点と前記第４の共通接続点との間に配置されている
   ことを特徴とするスイッチング電源装置。
6. それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧の大きさに応じて、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続された並列接続状態のデューティ比、および前記第１の電流経路と前記第２の電流経路とが互いに直列接続された直列接続状態のデューティ比がそれぞれ変化するように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、前記直流入力電圧が大きくなるのに応じて、前記並列接続状態のデューティ比が小さくなると共に前記直流接続状態のデューティ比が大きくなるように接続切換を行う
   ことを特徴とするスイッチング電源装置。
7. それぞれ４つのスイッチング素子を含んで構成され、直流入力電圧に基づいて入力交流電圧を生成するフルブリッジ型の２つのスイッチング回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられると共に互いに巻数の等しい２つの１次側巻線と、２次側巻線とを有し、前記入力交流電圧を変圧して出力交流電圧を生成するトランスと、
   前記トランスの２次側に設けられ、前記出力交流電圧を整流して直流出力電圧を生成する出力回路と、
   前記２つのスイッチング回路同士を同期させて駆動する駆動回路と、
   前記２つのスイッチング回路にそれぞれ対応して設けられた２つのインダクタと、
   前記直流入力電圧の大きさに応じて、前記２つのスイッチング回路のうちの一方のスイッチング回路と前記トランスの２つの１次側巻線のうちの一方の１次側巻線とを通る第１の電流経路と、他方のスイッチング回路と前記トランスの他方の１次側巻線とを通る第２の電流経路とが互いに並列接続された並列接続状態のデューティ比、および前記第１の電流経路と前記第２の電流経路とが互いに直列接続された直列接続状態のデューティ比がそれぞれ変化するように接続切換を行う接続切換手段と
   を備え、
   前記接続切換手段は、
   接続切換素子と、
   前記直流入力電圧を検出する入力電圧検出回路と、
   前記入力電圧検出回路により検出された直流入力電圧が大きくなるのに応じて、前記接続切換素子のオン・デューティ比が小さくなるように制御する制御部とを有する
   ことを特徴とするスイッチング電源装置。
8. 前記２つのインダクタと、前記２つのスイッチング回路における前記４つのスイッチング素子のそれぞれに並列接続された容量素子とが、ＬＣ共振動作を行う
   ことを特徴とする請求項１ないし請求項７のいずれか１項に記載のスイッチング電源装置。

Images