JP4797698B2 - スイッチング電源装置 - Google Patents

Description

本発明は、直流入力電圧をスイッチングして得られるスイッチング出力を電力変換トランスの出力巻線に取り出すように構成されたスイッチング電源装置に関する。

従来より、スイッチング電源装置として種々のタイプのものが提案され、実用に供されている。その多くは、電力変換トランスの入力巻線に接続されたスイッチ回路のスイッチング動作により直流入力電圧をスイッチングし、スイッチング出力を電力変換トランスの出力巻線に取り出す方式である。このようなスイッチ回路のスイッチング動作に伴い、出力巻線に現れる電圧は、整流回路によって整流された後、平滑回路によって直流に変換されて出力される。

この種のスイッチング電源装置では、一定の出力電圧を維持可能な入力電圧範囲の広範化が望まれている。そこで例えば特許文献１では、２つのスイッチング素子（スイッチング回路）に対応してトランスの１次側に同一巻数の巻線を２つ設け、入力電圧の大きさに応じてこれら２つの１次側巻線同士を直列または並列に接続するようにしたスイッチング電源装置が提案されている。

特開平１１−１３６９３９号公報

上記特許文献１の技術によれば、入力電圧の大きさに応じてトランスの１次側巻線と２次側巻線との巻数比を切り換えることができ、一定の出力電圧を維持可能な入力電圧範囲が広範になると考えられる。

しなしながらこのスイッチング電源装置では、巻線同士の接続状態としては直列接続状態および並列接続状態の２状態しかないので、変換可能な電圧範囲を十分に広げるのが困難であった。

また、このスイッチング電源装置では、直列接続状態と並列接続状態との間で接続切換を行う際にトランスの１次側巻線と２次側巻線との巻数比が急激に変化するため、装置内に応答速度が遅い素子があるような場合には、その素子が巻数比の変化に追随できず、出力電圧が不安定になってしまう（出力電圧を一定に保つことが困難になる）という問題があった。

本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、変換可能な電圧範囲をより広げることが可能なスイッチング電源装置を提供することにある。

また、本発明の第２の目的は、装置内の各素子の応答速度によらず出力電圧を安定化させることが可能なスイッチング電源装置を提供することにある。

本発明の第１のスイッチング電源装置は、第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と第２の端子対側の第２の直流電圧との間の電圧変換を行うものであって、第１の端子対側に配置された第１の巻線と、第２の端子対側に配置された互いに巻数の等しい複数対の第２の巻線とを有するトランスと、上記第２の端子対側に上記複数対の第２の巻線の各対にそれぞれ対応して設けられた複数対の回路と、複数対の回路とこれら複数対の回路にそれぞれ対応する第２の巻線対とから構成される複数の電流経路同士が互いに並列接続状態、直列接続状態または直列と並列との混合接続状態となるように接続切換を行う接続切換手段とを備え、入力された第１の直流電圧を電圧変換して第２の直流電圧を出力する場合（上記複数のスイッチング回路がそれぞれ整流回路として機能する場合）において、上記接続切換手段が、第１の直流電圧が大きくなるのに従って、直列接続状態、上記混合接続状態および並列接続状態の順に接続切換の設定を行うようにしたものである。
本発明の第２のスイッチング電源装置は、第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と第２の端子対側の第２の直流電圧との間の電圧変換を行うものであって、第１の端子対側に配置された第１の巻線と、第２の端子対側に配置された互いに巻数の等しい複数対の第２の巻線とを有するトランスと、上記第２の端子対側に上記複数対の第２の巻線の各対にそれぞれ対応して設けられた複数対の回路と、複数対の回路とこれら複数対の回路にそれぞれ対応する第２の巻線対とから構成される複数の電流経路同士が互いに並列接続状態、直列接続状態または直列と並列との混合接続状態となるように接続切換を行う接続切換手段とを備え、入力された第２の直流電圧を電圧変換して第１の直流電圧を出力する場合（上記複数の回路がそれぞれインバータ回路として機能する場合）において、上接続切換手段が、第２の直流電圧が大きくなるのに従って、並列接続状態、上記混合接続状態および直列接続状態の順に接続切換の設定を行うようにしたものである。

本発明の第１および第２のスイッチング電源装置では、複数対の回路がそれぞれインバータ回路または整流回路として機能し、トランスの変圧作用によって、第１の端子対側の第１の直流電圧と第２の端子対側の第２の直流電圧との間で電圧変換がなされる。また、接続切換手段によって、上記複数の電流経路同士が互いに並列接続状態、直列接続状態または直列と並列との混合接続状態となるように接続切換がなされる。ここで、トランスの複数対の第２の巻線の各対が、それぞれ複数対の回路に対応すると共に互いに巻数が等しいことから、第１の巻線と第２の巻線との巻数比は、直列接続状態、上記混合接続状態および並列接続状態の順に大きくなる。
また、本発明の第１のスイッチング電源装置では、第１の直流電圧が大きくなるのに従って第１の巻線と第２の巻線との巻数比も大きくなるため、一定の出力電圧（第２の直流電圧）を維持可能な入力電圧（第１の直流電圧）の範囲が、従来と比べて広くなる。
また、本発明の第２のスイッチング電源装置では、第２の直流電圧が大きくなるのに従って第１の巻線と第２の巻線との巻数比が小さくなるため、一定の出力電圧（第１の直流電圧）を維持可能な入力電圧（第２の直流電圧）の範囲が、従来と比べて広くなる。

本発明の第１および第２のスイッチング電源装置では、上記接続切換手段を、複数の接続切換素子と、上記第１の直流電圧または第２の直流電圧を検出する電圧検出回路と、この電圧検出回路により検出された第１または第２の直流電圧の大きさに応じて上記複数の接続切換素子のオン・オフ状態をそれぞれ制御する第１の制御部とから構成することが可能である。

本発明の第１および第２のスイッチング電源装置では、上記接続切換手段が、第１または第２の直流電圧と所定の複数のしきい値電圧との間で値の大小をそれぞれ比較してその比較結果に基づいて接続切換を行うようにしてもよく、第１または第２の直流電圧の大きさに応じて並列接続状態のデューティ比、混合接続状態のデューティ比および直列接続状態のデューティ比のうちの少なくとも２つが変化するように接続切換を行うようにしてもよい。後者の場合、第１または第２の直流電圧の大きさに応じて各接続状態のデューティ比が変化するため、これらの値が急激に変化することはない（連続的に変化する）。なお、上記接続切換手段が、第１の直流電圧が大きくなるのに従って第１の巻線と前記第２の巻線との巻数比が連続的に増加すると共に第２の直流電圧が大きくなるのに従って上記巻数比が連続的に減少するように、各接続状態のデューティ比を変化させるようにしてもよい。

本発明の第１のスイッチング電源装置では、入力された第２の直流電圧を電圧変換して第１の直流電圧を出力する場合に、上記接続切換手段が、この第１の直流電圧が所定の目標電圧値となるように接続切換を行ってもよい。このように構成した場合、一定の入力電圧（第２の直流電圧）から変換可能な出力電圧（第１の直流電圧）の範囲が、従来と比べて広くなる。

この場合には、上記接続切換手段を、複数の接続切換素子と、上記目標電圧値の大きさに応じてこれら複数の接続切換素子のオン・オフ状態をそれぞれ制御する第２の制御部とから構成することが可能である。また、上記接続切換手段が、この目標電圧値が大きくなるのに従って、直列接続状態、前記混合接続状態および並列接続状態の順に接続切換の設定を行うのが好ましい。このように構成した場合、出力電圧（第１の直流電圧）の目標電圧値が大きくなるのにしたがって、第１の巻線と第２の巻線との巻数比も大きくなる。

本発明の第１および第２のスイッチング電源装置では、上記第１の端子対側に、フルブリッジ型やハーフブリッジ型の回路を備えるようにしてもよい。そのように構成した場合、この回路はインバータ回路または整流回路として機能する。また、上記第２の端子対側の複数対の回路をそれぞれ、センタタップ型またはプッシュプル型の回路としてもよく、また、フルブリッジ型の回路としてもよい。なお、センタタップ型の回路の場合にはこの回路は整流回路として機能する一方、プッシュプル回路の場合にはインバータ回路として機能する。また、フルブリッジ型の場合には、この回路は整流回路またはインバータ回路として機能する。

本発明の第３のスイッチング電源装置は、第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と第２の端子対側の第２の直流電圧との間の電圧変換を行うものであって、第１の端子対側に配置された第１の巻線と、第２の端子対側に配置された互いに巻数の等しい２対の第２の巻線とを有するトランスと、上記２対の第２の巻線側にこれら２対の第２の巻線の各対にそれぞれ対応して設けられ、各々が複数のスイッチング素子を含む２対の回路と、上記第１の直流電圧の大きさに応じて、２つの回路とこれら２つの回路にそれぞれ対応する第２の巻線対とから構成される２つの電流経路同士が互いに並列接続された並列接続状態のデューティ比、および２つの電流経路同士が互いに直列接続された直列接続状態のデューティ比が変化するように接続切換を行う接続切換手段とを備えたものである。

本発明の第３のスイッチング電源装置では、上記２対の回路がそれぞれインバータ回路または整流回路として機能し、トランスの変圧作用によって、第１の端子対側の第１の直流電圧と第２の端子対側の第２の直流電圧との間で電圧変換がなされる。また、接続切換手段によって、上記２つの電流経路同士が互いに並列接続状態または直列接続状態となるように接続切換がなされる。ここで、トランスの２対の第２の巻線の各対がそれぞれ２対の回路に対応すると共に互いに巻数が等しいことから、第１の巻線と第２の巻線との巻数比は、直列接続状態、並列接続状態の順に大きくなる。また、第１の直流電圧の大きさに応じて並列接続状態および直列接続状態のデューティ比が変化するため、上記巻数比が急激に変化することはない（連続的に変化する）。

本発明の第１および第２のスイッチング電源装置によれば、複数対の回路にそれぞれ対応させて互いに巻数の等しい複数対の第２の巻線を有するトランスを設け、接続切換手段によって、複数の電流経路同士を互いに並列接続状態、直列接続状態または直列と並列との混合接続状態とするようにしたので、第１の巻線と第２の巻線との巻数比を、並列接続状態、混合接続状態および直列接続状態の順に大きくすることができ、従来と比べて変換可能な電圧範囲をより広げることが可能となる。

また、本発明の第３のスイッチング電源装置によれば、第１の直流電圧の大きさに応じて並列接続状態および直列接続状態のデューティ比を変化させるようにしたので、上記巻数比を連続的に変化させることができ、急激な変化を回避することができる。よって、装置内に応答速度が遅い素子があるような場合であっても、上記巻数比を問題なく変化させることができ、各素子の応答速度によらずに出力電圧を安定化させることが可能となる。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。

[第１の実施の形態]
図１は、本発明の第１の実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ５１から入出力端子Ｔ１，Ｔ２間に印加される直流高圧電圧ＶＨに基づいて直流低圧電圧ＶＬを生成し、これを入出力端子Ｔ３，Ｔ４から出力して低圧バッテリ５２へ供給する順方向動作と、逆にこの低圧バッテリ５２から入出力端子Ｔ３，Ｔ４間に印加される直流低圧電圧ＶＬに基づいて直流高圧電圧ＶＨを生成し、これを入出力端子Ｔ１，Ｔ２から出力して高圧バッテリ５１へ供給する逆方向動作とを行うことが可能な双方向型のスイッチング電源装置（ＤＣ−ＤＣコンバータ）である。

このスイッチング電源装置は、高圧バッテリ５１側（高圧側）の高圧ラインＬ１Ｈおよび低圧ラインＬ１Ｌの間に設けられた平滑コンデンサＣＨ、スイッチング回路１およびインダクタＬｒと、高圧側の巻線３１および低圧バッテリ５２側（低圧側）の巻線３２Ａ〜３２Ｈを有するトランス３と、低圧側に設けられた４つのスイッチング回路４１〜４４、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３、インダクタＬｃｈおよび平滑コンデンサＣＬと、直流高圧電圧ＶＨを検出する電圧検出回路６１と、直流低圧電圧ＶＬを検出する電圧検出回路６２と、スイッチング回路１，４１〜４４および接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作をそれぞれ制御するための制御部７とを備えている。

平滑コンデンサＣＨは、直流高圧電圧ＶＨを平滑化するためのものである。

スイッチング回路１は、４つのスイッチング素子Ｓ１〜Ｓ４と、これらスイッチング素子Ｓ１〜Ｓ４に対してそれぞれ並列接続されたダイオードＤ１〜Ｄ４とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子Ｓ１，Ｓ２の一端同士が互いに接続点Ｐ５で接続されると共に、スイッチング素子Ｓ３，Ｓ４の一端同士が互いに接続点Ｐ８で接続されている。また、スイッチング素子Ｓ１，Ｓ３の他端同士が接続点Ｐ３（Ｐ６）で互いに接続されると共に、スイッチング素子Ｓ２，Ｓ４の他端同士が接続点Ｐ４（Ｐ７）で互いに接続され、これら他端同士はそれぞれ入出力端子Ｔ１，Ｔ２に接続されている。スイッチング回路１はこのような構成により、制御部７から供給される駆動信号（駆動信号ＳＧ１〜ＳＧ４）に応じて、後述するように、順方向動作時にはフルブリッジ型のインバータ回路として機能する一方、逆方向動作時にはフルブリッジ型の整流回路として機能するようになっている。

なお、スイッチング素子Ｓ１〜Ｓ４は、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記ダイオードＤ１〜Ｄ４をそれぞれ、このＭＯＳ―ＦＥＴの寄生ダイオードから構成することが可能である。また、このように構成した場合、スイッチ素子とは別個にダイオードＤ１〜Ｄ４を設ける必要がなくなり、回路構成を簡素化することができる。また、このようにダイオードＤ１〜Ｄ４をそれぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにした場合、これらＭＯＳ−ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ−ＦＥＴ自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。

インダクタＬｒは、一端が接続点Ｐ５に接続されると共に他端がトランス３の巻線３１Ａを介して接続点Ｐ８に接続され、スイッチング素子Ｓ１〜Ｓ４から構成されるブリッジ回路（スイッチング回路１）にＨブリッジ接続されている。なお、このインダクタＬｒの代わりに、もしくはインダクタＬｒに加えて、巻線３１のリーケージインダクタンス（図示せず）を用いるようにしてもよい。

トランス３は、１つの高圧側の巻線３１と、後述するスイッチング回路４１〜４４にそれぞれ対応して設けられると共に互いに巻数の等しい４対の低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび３２Ｄ，３２Ｈを有している。このうち、高圧側の巻線３１は、インダクタＬｒを介して接続点Ｐ５と接続点Ｐ８との間に配置されている。一方、低圧側の巻線３２Ａは、一端が後述するスイッチング回路４１内のダイオードＤ１２のカソードに接続されると共に、他端がスイッチング回路４１内の接続点Ｐ９に接続されている。巻線３２Ｅは、一端がスイッチング回路４１内のダイオードＤ１４のカソードに接続されると共に、他端がスイッチング回路４１内の接続点Ｐ１５に接続されている。また、巻線３２Ｂは、一端が後述するスイッチング回路４２内の接続点Ｐ１０に接続されると共に、他端がスイッチング回路４２内の接続点Ｐ１１に接続されている。巻線３２Ｆは、一端がスイッチング回路４２内の接続点Ｐ１６に接続されると共に、他端がスイッチング回路４２内の接続点Ｐ１７に接続されている。また、巻線３２Ｃは、一端が後述するスイッチング回路４３内の接続点Ｐ１２に接続されると共に、他端がスイッチング回路４３内の接続点Ｐ１３に接続されている。巻線３２Ｇは、一端がスイッチング回路４３内の接続点Ｐ１８に接続されると共に、他端がスイッチング回路４３内の接続点Ｐ１９に接続されている。また、巻線３２Ｄは、一端が後述するスイッチング回路４４内の接続点Ｐ１４に接続されると共に、他端がスイッチング回路４４内のダイオードＤ４１のアノードに接続されている。巻線３２Ｈは、一端がスイッチング回路４４内の接続点Ｐ２０に接続されると共に、他端がスイッチング回路４４内のダイオードＤ４１のアノードに接続されている。このような構成によりトランス３は、スイッチング回路１または後述するスイッチング回路４１〜４４によって生成された入力交流電圧を降圧し、巻線３２Ａ〜３２Ｈの各端部または巻線３１の端部から、互いに１８０度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧または昇圧の度合いは、巻線３１と巻線３２Ａ〜３２Ｈとの巻数比によって定まる。

４つのスイッチング回路４１〜４４は、低圧側の高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間において、トランス３の４対の低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび３２Ｄ，３２Ｈにそれぞれ対応すると共に互いに並列して配置されている。

スイッチング回路４１は、巻線３２Ａに対応して配置され、２つのスイッチング素子Ｓ１１，Ｓ１２とこれらスイッチング素子Ｓ１１，Ｓ１２に対してそれぞれ並列接続されたダイオードＤ１１，Ｄ１２とを有する回路と、巻線３２Ｅに対応して配置され、２つのスイッチング素子Ｓ１３，Ｓ１４とこれらスイッチング素子Ｓ１３，Ｓ１４に対してそれぞれ並列接続されたダイオードＤ１３，Ｄ１４とを有する回路とから構成され、センタタップ型の回路構成となっている。具体的には、スイッチング素子Ｓ１１の一端およびダイオードＤ１１のアノードはそれぞれ接続点Ｐ９に接続され、スイッチング素子Ｓ１１の他端およびダイオードＤ１１のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ１２の一端およびダイオードＤ１２のカソードはそれぞれ巻線３２Ａの一端に接続され、スイッチング素子Ｓ１２の他端およびダイオードＤ１２のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。また、スイッチング素子Ｓ１３の一端およびダイオードＤ１３のアノードはそれぞれ接続点Ｐ１５に接続され、スイッチング素子Ｓ１３の他端およびダイオードＤ１３のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ１４の一端およびダイオードＤ１４のカソードはそれぞれ巻線３２Ｅの一端に接続され、スイッチング素子Ｓ１４の他端およびダイオードＤ１４のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。このような構成によりスイッチング回路４１は、後述するように、順方向動作時にはセンタタップ型の整流回路として機能する一方、逆方向動作時にはプッシュプル型のインバータ回路として機能するようになっている。

また、スイッチング回路４２は、巻線３２Ｂに対応して配置され、２つのスイッチング素子Ｓ２１，Ｓ２２とこれらスイッチング素子Ｓ２１，Ｓ２２に対してそれぞれ並列接続されたダイオードＤ２１，Ｄ２２とを有する回路と、巻線３２Ｆに対応して配置され、２つのスイッチング素子Ｓ２３，Ｓ２４とこれらスイッチング素子Ｓ２３，Ｓ２４に対してそれぞれ並列接続されたダイオードＤ２３，Ｄ２４とを有する回路とから構成され、センタタップ型の回路構成となっている。具体的には、スイッチング素子Ｓ２１の一端およびダイオードＤ２１のアノードはそれぞれ接続点Ｐ１１に接続され、スイッチング素子Ｓ２１の他端およびダイオードＤ２１のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ２２の一端およびダイオードＤ２２のカソードはそれぞれ接続点Ｐ１０に接続され、スイッチング素子Ｓ２２の他端およびダイオードＤ２２のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。また、スイッチング素子Ｓ２３の一端およびダイオードＤ２３のアノードはそれぞれ接続点Ｐ１７に接続され、スイッチング素子Ｓ２３の他端およびダイオードＤ２３のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ２４の一端およびダイオードＤ２４のカソードはそれぞれ接続点Ｐ１６に接続され、スイッチング素子Ｓ２４の他端およびダイオードＤ２４のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。このような構成によりスイッチング回路４２も、後述するように、順方向動作時にはセンタタップ型の整流回路として機能する一方、逆方向動作時にはプッシュプル型のインバータ回路として機能するようになっている。

また、スイッチング回路４３は、巻線３２Ｃに対応して配置され、２つのスイッチング素子Ｓ３１，Ｓ３２とこれらスイッチング素子Ｓ３１，Ｓ３２に対してそれぞれ並列接続されたダイオードＤ３１，Ｄ３２とを有する回路と、巻線３２Ｇに対応して配置され、２つのスイッチング素子Ｓ３３，Ｓ３４とこれらスイッチング素子Ｓ３３，Ｓ３４に対してそれぞれ並列接続されたダイオードＤ３３，Ｄ３４とを有する回路とから構成され、センタタップ型の回路構成となっている。具体的には、スイッチング素子Ｓ３１の一端およびダイオードＤ３１のアノードはそれぞれ接続点Ｐ１３に接続され、スイッチング素子Ｓ３１の他端およびダイオードＤ３１のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ３２の一端およびダイオードＤ３２のカソードはそれぞれ接続点Ｐ１２に接続され、スイッチング素子Ｓ３２の他端およびダイオードＤ３２のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。また、スイッチング素子Ｓ３３の一端およびダイオードＤ３３のアノードはそれぞれ接続点Ｐ１９に接続され、スイッチング素子Ｓ３３の他端およびダイオードＤ３３のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ３４の一端およびダイオードＤ３４のカソードはそれぞれ接続点Ｐ１８に接続され、スイッチング素子Ｓ３４の他端およびダイオードＤ３４のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。このような構成によりスイッチング回路４３も、後述するように、順方向動作時にはセンタタップ型の整流回路として機能する一方、逆方向動作時にはプッシュプル型のインバータ回路として機能するようになっている。

また、スイッチング回路４４は、巻線３２Ｄに対応して配置され、２つのスイッチング素子Ｓ４１，Ｓ４２とこれらスイッチング素子Ｓ４１，Ｓ４２に対してそれぞれ並列接続されたダイオードＤ４１，Ｄ４２とを有する回路と、巻線３２Ｈに対応して配置され、２つのスイッチング素子Ｓ４３，Ｓ４４とこれらスイッチング素子Ｓ４３，Ｓ４４に対してそれぞれ並列接続されたダイオードＤ４３，Ｄ４４とを有する回路とから構成され、センタタップ型の回路構成となっている。具体的には、スイッチング素子Ｓ４１の一端およびダイオードＤ４１のアノードはそれぞれ巻線３２Ｄの一端に接続され、スイッチング素子Ｓ４１の他端およびダイオードＤ４１のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ４２の一端およびダイオードＤ４２のカソードはそれぞれ接続点Ｐ１４に接続され、スイッチング素子Ｓ４２の他端およびダイオードＤ４２のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。また、スイッチング素子Ｓ４３の一端およびダイオードＤ４３のアノードはそれぞれ巻線３２Ｈの一端に接続され、スイッチング素子Ｓ４３の他端およびダイオードＤ４３のカソードはそれぞれ高圧ラインＬ２Ｈに接続されている。また、スイッチング素子Ｓ４４の一端およびダイオードＤ４４のカソードはそれぞれ接続点Ｐ２０に接続され、スイッチング素子Ｓ４４の他端およびダイオードＤ４４のアノードはそれぞれ低圧ラインＬ２Ｌに接続されている。このような構成によりスイッチング回路４４も、後述するように、順方向動作時にはセンタタップ型の整流回路として機能する一方、逆方向動作時にはプッシュプル型のインバータ回路として機能するようになっている。

なお、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４も、例えばＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記ダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４をそれぞれ、このＭＯＳ―ＦＥＴの寄生ダイオードから構成することが可能である。そのように構成した場合も、スイッチ素子とは別個にダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４を設ける必要がなくなり、回路構成を簡素化することができる。また、このようにダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４をそれぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成するようにした場合、これらＭＯＳ−ＦＥＴの寄生ダイオードが導通する期間と同期して、ＭＯＳ−ＦＥＴ自身もオン状態とすることが好ましい。より少ない電圧降下で整流することができるからである。

接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３は、スイッチング回路４１〜４４間に接続されている。具体的には、接続切換スイッチＳ５１は接続点Ｐ９，Ｐ１０間に配置され、接続切換スイッチＳ５２は接続点Ｐ１１，Ｐ１２間に配置され、接続切換スイッチＳ５３は接続点Ｐ１３，Ｐ１４間に配置されている。また、接続切換スイッチＳ６１は接続点Ｐ１５，Ｐ１６間に配置され、接続切換スイッチＳ６２は接続点Ｐ１７，Ｐ１８間に配置され、接続切換スイッチＳ６３は接続点Ｐ１９，Ｐ２０間に配置されている。このような構成により接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３も、制御部７から供給される駆動信号（駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３）によってそのオン・オフ状態が制御されるようになっており、これにより詳細は後述するが、スイッチング回路４１〜４４をそれぞれ通る複数の電流経路同士の接続を切り換えるようになっている。なお、これら接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３も、例えばＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチ素子から構成される。

インダクタＬｃｈは、高圧ラインＬ２Ｈ上、具体的にはスイッチング回路４４と入出力端子Ｔ３との間に挿入配置されている。また、平滑コンデンサＣＬは、高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間に設けられ、低圧ラインＬ２Ｌの端部には、入出力端子Ｔ４が設けられている。このような構成によりインダクタＬｃｈは、後述するように順方向動作時にチョークコイルとして機能し、平滑コンデンサＣＬと共に平滑回路を構成することで、スイッチング回路４１〜４４で整流された直流電圧を平滑化して直流低圧電圧ＶＬを生成し、これを入出力端子Ｔ３，Ｔ４から低圧バッテリ５２に給電するようになっている。

電圧検出回路６１は、高圧側の高圧ラインＬ１Ｈ上の接続点Ｐ１と低圧ラインＬ１Ｌ上の接続点Ｐ２との間に挿入配置されると共に、制御部７に接続されている。電圧検出回路６１はこのような構成により、直流高圧電圧ＶＨを検出すると共にこの直流高圧電圧ＶＨの大きさに対応する電圧を制御部７へ出力するようになっている。なお、この電圧検出回路６１の具体的な回路構成としては、例えば、接続点Ｐ１と接続点Ｐ２との間に配置された分圧抵抗（図示せず）によって、直流高圧電圧ＶＨを検出すると共にこれに応じた電圧を生成するものなどが挙げられる。

電圧検出回路６２は、低圧側の高圧ラインＬ２Ｈ上の接続点（具体的には、インダクタＬｃｈと入出力端子Ｔ３との間の接続点）と、制御部７との間に挿入配置されている。電圧検出回路６２はこのような構成により、直流低圧電圧ＶＬを検出すると共にこの直流低圧電圧ＶＬの大きさに対応する電圧を制御部７へ出力するようになっている。なお、この電圧検出回路６２の具体的な回路構成としては、上記した電圧検出回路６１の場合と同様に、例えば上記した高圧ラインＬ２Ｈ上の接続点と接地との間に配置された分圧抵抗（図示せず）よって、直流低圧電圧ＶＬを検出すると共にこれに応じた電圧を生成するものなどが挙げられる。

ここで、図２および図３を参照して、制御部７について詳細に説明する。図２は、制御部７の回路構成を表したものであり、図３は、制御部７による電流経路の接続切換制御の詳細を表したものである。

図２に示したように、制御部７は、発振回路７１と、演算回路７２と、比較器Ｃｏｍｐ１，Ｃｏｍｐ２と、差動増幅器（エラーアンプ）Ａｍｐ１と、比較器Ｃｏｍｐ１の基準電源Ｒｅｆ１と、差動増幅器Ａｍｐ１の基準電源Ｒｅｆ２と、抵抗器Ｒ１とを有している。比較器Ｃｏｍｐ１の負極入力端子は電圧検出回路６１の出力端子に接続され、正極入力端子は基準電源Ｒｅｆ１の一端に接続され、出力端子は接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３に接続されている。差動増幅器Ａｍｐ１の正極入力端子は基準電源Ｒｅｆ２の一端に接続され、負極入力端子は電圧検出回路６２の出力端子に接続され、出力端子は比較器Ｃｏｍｐ２の負極入力端子に接続されている。比較器Ｃｏｍｐ２の正極入力端子は発振器７１の出力端子に接続され、出力端子は演算回路７２の入力端子に接続されている。演算回路７２の５つの出力端子はそれぞれ、スイッチング回路１，１１〜１４に接続されている。抵抗器Ｒ１は差動増幅器Ａｍｐ１の負極入力端子と出力端子との間に配置され、基準電源Ｒｅｆ１，Ｒｅｆ２の他端はそれぞれ接地されている。

比較器Ｃｏｍｐ１は、しきい値電圧Ｖth11やしきい値電圧Ｖth12の電位に対応する基準電源Ｒｅｆ１からの基準電位Ｖ１と、電圧検出回路６１から出力される直流高圧電圧ＶＨに対応する電圧の電位とを比較し、その比較結果に基づいて接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３をそれぞれ出力するものである。具体的には、直流高圧電圧ＶＨがしきい値電圧Ｖth12よりも高い場合には、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３は「Ｌ」レベルとなる一方、逆に直流高圧電圧ＶＨがしきい値電圧Ｖth12よりも低い場合には、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３は「Ｈ」レベルとなる。また、直流高圧電圧ＶＨがしきい値電圧Ｖth11よりも高い場合には、駆動信号ＳＧ５２，ＳＧ６２は「Ｌ」レベルとなる一方、逆に直流高圧電圧ＶＨがしきい値電圧Ｖth11よりも低い場合には、駆動信号ＳＧ５２，ＳＧ６２は「Ｈ」レベルとなる。

差動増幅器Ａｍｐ１は、基準電源Ｒｅｆ２からの基準電位Ｖ２と、電圧検出回路６２から出力される直流低圧電圧ＶＬに対応する電圧の電位との電位差を増幅して出力するものである。

比較器Ｃｏｍｐ２は、発振回路７１から出力されるパルス電圧ＰＬＳ１の電位と、差動増幅器Ａｍｐ１からの出力電圧の電位とを比較し、その比較結果に基づいてスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４の駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４のもととなるパルス電圧を出力するものである。具体的には、差動増幅器Ａｍｐ１からの出力電圧がパルス電圧ＰＬＳ１よりも高い場合には出力は「Ｌ」レベルとなる一方、逆に差動増幅器Ａｍｐ１からの出力電圧がパルス電圧ＰＬＳ１よりも低い場合には直流入力出力は「Ｈ」レベルとなる。

演算回路７２は、比較器Ｃｏｍｐ２から出力されるパルス電圧の信号に対して論理演算を行い、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４の駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４を出力するものである。また、この演算回路７２は、スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４も出力するようになっている。

制御部７はこのような構成により、スイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４、スイッチング回路４１内のスイッチング素子Ｓ１１〜Ｓ１４、スイッチング回路４２内のスイッチング素子Ｓ２１〜Ｓ２４、スイッチング回路４３内のスイッチング素子Ｓ３１〜Ｓ３４およびスイッチング回路４４内のスイッチング素子Ｓ４１〜Ｓ４４の動作をそれぞれ制御するようになっている。具体的には、順方向動作時には、駆動信号ＳＧ１〜ＳＧ４によってスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御し、直流低圧電圧ＶＬを安定化させる（一定に保つ）ようになっている。より具体的には、電圧検出回路６２によって検出された直流低圧電圧ＶＬが高くなると、制御部７から出力される駆動信号ＳＧ１〜ＳＧ４のデューティ比が小さくなり、逆に検出された直流低圧電圧ＶＬが低くなると、駆動信号ＳＧ１〜ＳＧ４のデューティ比が大きくなり、直流低圧電圧ＶＬが一定に保たれるようになっている。なお、この制御部７が、スイッチング回路１内のダイオードＤ１〜Ｄ４やスイッチング回路４１〜４４内のダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４の導通期間にそれぞれ同期してスイッチング素子Ｓ１〜Ｓ４やスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４がオン状態となるように制御した場合（同期整流）には、これらＤ１〜Ｄ４，Ｄ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４での電力損失を低減することができる。

また、この制御部７は、順方向動作時には、電圧検出回路６１から出力される直流高圧電圧ＶＨに応じた電圧の大きさ（入力電圧の大きさ）に従って、駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３によって接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作をそれぞれ制御し、スイッチング回路４１と巻線３２Ａまたは巻線３２Ｅとを通る電流経路（第１の電流経路）と、スイッチング回路４２と巻線３２Ｂまたは巻線３２Ｆとを通る電流経路（第２の電流経路）と、スイッチング回路４３と巻線３２Ｃまたは巻線３２Ｇとを通る電流経路（第３の電流経路）と、スイッチング回路４４と巻線３２Ｄまたは巻線３２Ｈとを通る電流経路（第４の電流経路）との接続状態を切り換える一方、逆方向動作時には、出力電圧である直流高圧電圧ＶＨが所定の目標電圧値となるように、この目標電圧値の大きさに応じて、順方向動作時と同様の接続状態の切換を行うようになっている。

図２は、制御部７による電流経路の接続切換制御の詳細を表したものである。

具体的には、図３に示したように、まず、順方向動作時には電圧検出回路６１によって検出された直流高圧電圧ＶＨ（逆方向動作時には直流高圧電圧ＶＨの目標電圧値が）が所定のしきい値電圧Ｖth11（逆方向動作時は所定のしきい値電圧Ｖth21とする）よりも低い場合には、制御部７は、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がそれぞれオン状態となるように制御する。すると、上記第１〜第４の電流経路が互いに直列接続状態（４直列接続状態）となる。また、検出された直流高圧電圧ＶＨ（逆方向動作時には直流高圧電圧ＶＨの目標電圧値）がしきい値電圧Ｖth11（逆方向動作時はしきい値電圧Ｖth21）以上かつ所定のしきい値電圧Ｖth12（逆方向動作時は所定のしきい値電圧Ｖth22とする）未満の場合には、制御部７は、接続切換スイッチＳ５２，Ｓ６２がそれぞれオフ状態となるように制御する。すると、第１の電流経路および第２の電流経路、ならびに第３の電流経路および第４の電流経路がそれぞれ直列接続状態となり、これらの直列接続同士が互いに並列接続状態となる。すなわち、これら第１〜第４の電流経路が、互いに直列と並列との混合接続状態（２直列２並列接続状態）となる。さらに、検出された直流高圧電圧ＶＨ（逆方向動作時には直流高圧電圧ＶＨの目標電圧値）がしきい値電圧Ｖth12（逆方向動作時はしきい値電圧Ｖth22）以上の場合には、制御部７は、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がいずれもオフ状態となるように制御する。すると、第１〜第４の電流経路が互いに並列接続状態（４並列接続状態）となる。ここで、トランス３における巻線３１の巻数ｎｐと巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を、４並列接続状態、２直列２並列状態、および４直列接続状態で比較すると、４並列接続状態（巻数比＝４ｎ）では４直列接続状態（巻数比＝ｎ）と比べて４倍の大きさとなり、２直列２並列接続状態（巻数比＝２ｎ）では４直列接続状態と比べて２倍の大きさとなっている。なお、この制御部７による接続切換制御の詳細については、後述する。

ここで、スイッチング回路４１〜４４が本発明における「複数の回路」の一具体例に対応する。また、巻線３１が本発明における「第１の巻線」の一具体例に対応し、巻線３２Ａ〜３２Ｈが本発明における「複数の第２の巻線」の一具体例に対応する。また、制御部７が、本発明における「第１の制御部」および「第２の制御部」の一具体例に対応する。また、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３が本発明における「複数の接続切換素子」の一具体例に対応し、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３、電圧検出回路６１，６２および制御部７が、本発明における「接続切換手段」の一具体例に対応する。また、入出力端子Ｔ１，Ｔ２が本発明における「第１の端子対」の一具体例に対応し、入出力端子Ｔ３，Ｔ４が本発明における「第２の端子対」の一具体例に対応する。また、直流高圧電圧ＶＨが本発明における「第１の直流電圧」の一具体例に対応し、直流低圧電圧ＶＬが本発明における「第２の直流電圧」の一具体例に対応する。

次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作を、順方向動作および逆方向動作に分けて説明する。

まず、順方向動作（直流高圧電圧ＶＨから直流低圧電圧ＶＬへの降圧動作）時には、スイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４は、制御部７からの駆動信号ＳＧ１〜ＳＧ４によってオン・オフ動作し、インバータ回路として機能する一方、スイッチング回路４１〜４４内のスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４は、それぞれ駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４によっていずれもオフ状態となり、整流回路として機能する。また、インダクタＬｃｈはチョークコイルとして機能する。なお、前述した同期整流の場合には、スイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４もオン・オフ動作することになる。

よって、この順方向動作時には、以下のような基本動作となる。まず、高圧バッテリ５１から入出力端子Ｔ１，Ｔ２間に直流高圧電圧ＶＨが印加され、インバータ回路として機能するスイッチング回路１によって、入力交流電圧が生成される。

次に、この入力交流電圧がトランス３の巻線３１に入力すると変圧（この場合、降圧）され、巻線３２Ａ〜３２Ｈから出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能するスイッチング回路４１〜４４内のダイオードＤ１１〜Ｄ１４，Ｄ２１〜Ｄ２４，Ｄ３１〜Ｄ３４，Ｄ４１〜Ｄ４４によって整流され、チョークコイルとして機能するインダクタＬｃｈと平滑コンデンサＣＬとによって平滑化されることで、入出力端子Ｔ３，Ｔ４から直流低圧電圧ＶＬとして出力され、低圧バッテリ５２に給電される。

一方、逆方向動作（直流低圧電圧ＶＬから直流高圧電圧ＶＨへの昇圧動作）時には、逆にスイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４は、駆動信号ＳＧ１〜ＳＧ４によっていずれもオフ状態となり、整流回路として機能する一方、スイッチング回路４１〜４４内のスイッチング素子Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４は、それぞれ駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４によってオン・オフ動作し、インバータ回路として機能する。また、インダクタＬｃｈは昇圧用インダクタとして機能する。なお、前述した同期整流の場合には、スイッチング素子Ｓ１〜Ｓ４もオン・オフ動作することになる。

よって、この逆方向動作時には、以下のような基本動作となる。まず、低圧バッテリ５２から入出力端子Ｔ３，Ｔ４間に直流低圧電圧ＶＬが印加され、昇圧用インダクタとして機能するインダクタＬｃｈおよびインバータ回路として機能するスイッチング回路４１〜４４によって、入力交流電圧が生成される。

次に、この入力交流電圧がトランス３の巻線３２Ａ〜３２Ｈにそれぞれ入力すると変圧（この場合、昇圧）され、巻線３１から出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能するスイッチング回路１内のダイオードＤ１〜Ｄ４によって整流され、入出力端子Ｔ１，Ｔ２から直流高圧電圧ＶＨとして出力され、高圧バッテリ５１に給電される。

このようにして、本実施の形態のスイッチング電源装置において、順方向動作および逆方向動作がなされるようになっている。

次に、図３〜図１７を参照して、本発明の主な特徴である電流経路の接続切換動作を、順方向動作および逆方向動作に分けて詳細に説明する。

＜順方向動作時の接続切換動作＞
まず、図３〜図１０を参照して、順方向動作時の電流経路の接続切換動作について説明する。

図４〜図９はそれぞれ、本実施の形態のスイッチング電源装置における順方向時の動作状態を表したものである。このうち、図４，図５は、前述の第１〜第４の電流経路が互いに４直列接続状態にある場合を、図６，図７は、これらが互いに２直列２並列接続状態にある場合を、図８，図９は、これらが互いに４並列接続状態にある場合を、それぞれ表している。また、図１０は、これら４直列接続状態、２直列２並列接続状態、および４並列接続状態における、順方向動作時の直流高圧電圧ＶＨとデューティ比（駆動信号ＳＧ１〜ＳＧ４におけるオン・デューティ比）との関係を表したものである。

まず、図４，図５に示した４直列接続状態は、例えば図１０に示したように、電圧検出回路６１によって検出された直流高圧電圧ＶＨがしきい値電圧Ｖth11よりも低い場合である。この場合、制御部７によって、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がそれぞれオン状態となるように設定され（図３参照）、スイッチング回路４１〜４４同士が互いに結合した直列動作を行う。

具体的には、図４に示した動作状態では、スイッチング回路４１および巻線３２Ａを通る電流経路（第１の電流経路に対応）と、スイッチング回路４２および巻線３２Ｂを通る電流経路（第２の電流経路に対応）と、スイッチング回路４３および巻線３２Ｃを通る電流経路（第３の電流経路に対応）と、スイッチング回路４４および巻線３２Ｄを通る電流経路（第４の電流経路に対応）とが、接続切換スイッチＳ５１〜Ｓ５３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、ダイオードＤ１２、巻線３２Ａ、接続切換スイッチＳ５１、巻線３２Ｂ、接続切換スイッチＳ５２、巻線３２Ｃ、接続切換スイッチＳ５３、巻線３２Ｄ、ダイオードＤ４１およびインダクタＬｃｈを通る電流経路Ｉｓ１が形成される。

また、図５に示した動作状態では、スイッチング回路４１および巻線３２Ｅを通る電流経路（第１の電流経路に対応）と、スイッチング回路４２および巻線３２Ｆを通る電流経路（第２の電流経路に対応）と、スイッチング回路４３および巻線３２Ｇを通る電流経路（第３の電流経路に対応）と、スイッチング回路４４および巻線３２Ｈを通る電流経路（第４の電流経路に対応）とが、接続切換スイッチＳ６１〜Ｓ６３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、ダイオードＤ１４、巻線３２Ｅ、接続切換スイッチＳ６１、巻線３２Ｆ、接続切換スイッチＳ６２、巻線３２Ｇ、接続切換スイッチＳ６３、巻線３２Ｈ、ダイオードＤ４３およびインダクタＬｃｈを通る電流経路Ｉｓ２が形成される。

ここで、トランス３内の低圧側の４対の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈは、それぞれスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、高圧側の巻線３１の巻数ｎｐと、この４直列接続状態における低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈの巻数ｎｓとの巻数比は、そのまま（ｎｐ／ｎｓ）（＝ｎとする）となる（図３参照）。

また、図６，図７に示した２直列２並列接続状態は、例えば図１０に示したように、電圧検出回路６１によって検出された直流高圧電圧ＶＨがしきい値電圧Ｖth11以上でしきい値電圧Ｖth12よりも低い場合である。この場合、制御部７によって、接続切換スイッチＳ５１，Ｓ６１，Ｓ５３，Ｓ６３がそれぞれオン状態となるように設定される一方、接続切換スイッチＳ５２，Ｓ６２がそれぞれオフ状態となるように設定され（図３参照）、スイッチング回路４１，４２とスイッチング回路４３，４４とが互いに独立した並列動作を行う。

具体的には、図６に示した動作状態では、上記第１の電流経路と第２の電流経路とが、接続切換スイッチＳ５１を通る電流経路によって結合され、互いに直列接続状態となる。また、上記第３の電流経路と第４の電流経路とが、接続切換スイッチＳ５３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、ダイオードＤ１２、巻線３２Ａ、接続切換スイッチＳ５１、巻線３２Ｂ、ダイオードＤ２１およびインダクタＬｃｈを通る電流経路Ｉｓｐ１１と、平滑コンデンサＣＬ、ダイオードＤ３２、巻線３２Ｃ、接続切換スイッチＳ５３、巻線３２Ｄ、ダイオードＤ４１およびインダクタＬｃｈを通る電流経路Ｉｓｐ１２とが形成される。

また、図７に示した動作状態では、上記第１の電流経路と第２の電流経路とが、接続切換スイッチＳ６１を通る電流経路によって結合され、互いに直列接続状態となる。また、上記第３の電流経路と第４の電流経路とが、接続切換スイッチＳ６３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、ダイオードＤ１４、巻線３２Ｅ、接続切換スイッチＳ６１、巻線３２Ｆ、ダイオードＤ２３およびインダクタＬｃｈを通る電流経路Ｉｓｐ２１と、平滑コンデンサＣＬ、ダイオードＤ３４、巻線３２Ｇ、接続切換スイッチＳ６３、巻線３２Ｈ、ダイオードＤ４３およびインダクタＬｃｈを通る電流経路Ｉｓｐ２２とが形成される。

ここで、前述のようにトランス３の巻線３１Ａ〜３１Ｈはそれぞれ４つのスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、この２直列２並列接続状態における高圧側の巻線３１の巻数ｎｐと低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈの巻数ｎｓとの巻数比は、２×（ｎｐ／ｎｓ）＝２ｎとなる（図３参照）。すなわち、この２直列２並列接続状態における巻数比は、４直列接続状態の場合（巻数比＝ｎ）と比べ、２倍の大きさとなる。

また、図８，図９に示した４並列接続状態は、例えば図１０に示したように、電圧検出回路６１によって検出された直流高圧電圧ＶＨがしきい値電圧Ｖth12以上の場合である。この場合、制御部７によって、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がそれぞれオフ状態となるように設定され（図３参照）、スイッチング回路４１〜４４同士は互いに独立した並列動作を行う。

具体的には、図８に示した動作状態では、平滑コンデンサＣＬ、ダイオードＤ１２、巻線３２Ａ、ダイオードＤ１１およびインダクタＬｃｈを通る電流経路Ｉｐ１１（第１の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ２２、巻線３２Ｂ、ダイオードＤ２１およびインダクタＬｃｈを通る電流経路Ｉｐ１２（第２の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ３２、巻線３２Ｃ、ダイオードＤ３１およびインダクタＬｃｈを通る電流経路Ｉｐ１３（第３の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ４２、巻線３２Ｄ、ダイオードＤ４１およびインダクタＬｃｈを通る電流経路Ｉｐ１４（第４の電流経路に対応）とが形成され、互いに並列状態となる。

また、図９に示した動作状態では、平滑コンデンサＣＬ、ダイオードＤ１４、巻線３２Ｅ、ダイオードＤ１３およびインダクタＬｃｈを通る電流経路Ｉｐ２１（第１の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ２４、巻線３２Ｆ、ダイオードＤ２３およびインダクタＬｃｈを通る電流経路Ｉｐ２２（第２の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ３４、巻線３２Ｇ、ダイオードＤ３３およびインダクタＬｃｈを通る電流経路Ｉｐ２３（第３の電流経路に対応）と、平滑コンデンサＣＬ、ダイオードＤ４４、巻線３２Ｈ、ダイオードＤ４３およびインダクタＬｃｈを通る電流経路Ｉｐ２４（第４の電流経路に対応）とが形成され、互いに並列状態となる。

ここで、前述のようにトランス３の巻線３１Ａ〜３１Ｈはそれぞれ４つのスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、この４並列接続状態における高圧側の巻線３１の巻数ｎｐと低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈの巻数ｎｓとの巻数比は、４×（ｎｐ／ｎｓ）＝４ｎとなる（図３参照）。すなわち、４並列接続状態における巻数比は、４直列接続状態の場合（巻数比＝ｎ）と比べ、４倍の大きさとなる。

このようにして、例えば図１０のグラフＧ１に示したように、４直列接続状態よりも２直列２並列接続状態のほうが、そして２直列２並列接続状態よりも４並列接続状態のほうが、入力電圧である直流高圧電圧ＶＨが高くなった場合に駆動信号ＳＧ１〜ＳＧ４のオン・デューティ比を高く維持することができ、このような接続切換制御を行うことにより、一定の出力電圧（直流低圧電圧ＶＬ）を維持可能な入力電圧（直流高圧電圧ＶＨ）の範囲が広くなる（電圧Ｖmin1から電圧Ｖmax11までの入力電圧範囲ＶＨ11から、電圧Ｖmin1から電圧Ｖmax12までの入力電圧範囲ＶＨ12へと広範化する）。

＜逆方向動作時の接続切換動作＞
次に、図１１〜図１７を参照して、逆方向動作時の電流経路の接続切換動作について説明する。

図１１〜図１７はそれぞれ、本実施の形態のスイッチング電源装置における逆方向時の動作状態を表したものである。このうち、図１１，図１２は、前述の第１〜第４の電流経路が互いに４直列接続状態にある場合を、図１３，図１４は、これらが互いに２直列２並列接続状態にある場合を、図１５，図１６は、これらが互いに４並列接続状態にある場合を、それぞれ表している。また、図１７は、これら４直列接続状態、２直列２並列接続状態、および４並列接続状態における、逆方向動作時の直流高圧電圧ＶＨとデューティ比（駆動信号ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，駆動信号ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４におけるオン・デューティ比）との関係を表したものである。

まず、図１１，図１２に示した４直列接続状態は、例えば図１７に示したように、直流高圧電圧ＶＨの目標電圧値がしきい値電圧Ｖth21よりも低い場合である。この場合、制御部７によって、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がそれぞれオン状態となるように設定され、スイッチング回路４１〜４４同士が互いに結合した直列動作を行う。

具体的には、図１１に示した動作状態では、スイッチング回路４１および巻線３２Ａを通る電流経路（第１の電流経路に対応）と、スイッチング回路４２および巻線３２Ｂを通る電流経路（第２の電流経路に対応）と、スイッチング回路４３および巻線３２Ｃを通る電流経路（第３の電流経路に対応）と、スイッチング回路４４および巻線３２Ｄを通る電流経路（第４の電流経路に対応）とが、接続切換スイッチＳ５１〜Ｓ５３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ４１、巻線３２Ｄ、接続切換スイッチＳ５３、巻線３２Ｃ、接続切換スイッチＳ５２、巻線３２Ｂ、接続切換スイッチＳ５１、巻線３２Ａおよびスイッチング素子Ｓ１２を通る電流経路Ｉｓ３が形成される。

また、図１２に示した動作状態では、スイッチング回路４１および巻線３２Ｅを通る電流経路（第１の電流経路に対応）と、スイッチング回路４２および巻線３２Ｆを通る電流経路（第２の電流経路に対応）と、スイッチング回路４３および巻線３２Ｇを通る電流経路（第３の電流経路に対応）と、スイッチング回路４４および巻線３２Ｈを通る電流経路（第４の電流経路に対応）とが、接続切換スイッチＳ６１〜Ｓ６３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ４３、巻線３２Ｈ、接続切換スイッチＳ６３、巻線３２Ｇ、接続切換スイッチＳ６２、巻線３２Ｆ、接続切換スイッチＳ６１、巻線３２Ｅおよびスイッチング素子Ｓ１４を通る電流経路Ｉｓ３が形成される。

ここで、順方向動作時と同様に、４対の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈは、それぞれスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、高圧側の巻線３１の巻数ｎｐと、この４直列接続状態における低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈの巻数ｎｓとの巻数比は、そのまま（ｎｐ／ｎｓ）（＝ｎとする）となる（図３参照）。

また、図１３，図１４に示した２直列２並列接続状態は、例えば図１７に示したように、直流高圧電圧ＶＨの目標電圧値がしきい値電圧Ｖth21以上でしきい値電圧Ｖth22よりも低い場合である。この場合、制御部７によって、接続切換スイッチＳ５１，Ｓ６１，Ｓ５３，Ｓ６３がそれぞれオン状態となるように設定される一方、接続切換スイッチＳ５２，Ｓ６２がそれぞれオフ状態となるように設定され、スイッチング回路４１，４２とスイッチング回路４３，４４とが互いに独立した並列動作を行う。

具体的には、図１３に示した動作状態では、上記第１の電流経路と第２の電流経路とが、接続切換スイッチＳ５１を通る電流経路によって結合され、互いに直列接続状態となる。また、上記第３の電流経路と第４の電流経路とが、接続切換スイッチＳ５３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ２１、巻線３２Ｂ、接続切換スイッチＳ５１、巻線３２Ａおよびスイッチング素子Ｓ１２を通る電流経路Ｉｓｐ３１と、平滑コンデンサＣＬ、スイッチング素子Ｓ４１、巻線３２Ｄ、接続切換スイッチＳ５３、巻線３２Ｃおよびスイッチング素子Ｓ３２を通る電流経路Ｉｓｐ３２とが形成される。

また、図１４に示した動作状態では、上記第１の電流経路と第２の電流経路とが、接続切換スイッチＳ６１を通る電流経路によって結合され、互いに直列接続状態となる。また、上記第３の電流経路と第４の電流経路とが、接続切換スイッチＳ６３を通る電流経路によって結合され、互いに直列接続状態となる。すなわち、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ２３、巻線３２Ｆ、接続切換スイッチＳ６１、巻線３２Ｅおよびスイッチング素子Ｓ１４を通る電流経路Ｉｓｐ４１と、平滑コンデンサＣＬ、スイッチング素子Ｓ４３、巻線３２Ｈ、接続切換スイッチＳ６３、巻線３２Ｇおよびスイッチング素子Ｓ３４を通る電流経路Ｉｓｐ３２とが形成される。

ここで、順方向動作時と同様に、トランス３の巻線３２Ａ〜３２Ｈはそれぞれ４つのスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、この２直列２並列接続状態における高圧側の巻線３１と低圧側の巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比は、２×（ｎｐ／ｎｓ）＝２ｎとなる。すなわち、この２直列２並列接続状態における巻数比は、４直列接続状態の場合（巻数比＝ｎ）と比べ、２倍の大きさとなる。

また、図１５，図１６に示した４並列接続状態は、例えば図１７に示したように、直流高圧電圧ＶＨの目標電圧値がしきい値電圧Ｖth22以上の場合である。この場合、制御部７によって、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がそれぞれオフ状態となるように設定され、スイッチング回路４１〜４４同士は互いに独立した並列動作を行う。

具体的には、図１５に示した動作状態では、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ１１、巻線３２Ａおよびスイッチング素子Ｓ１２を通る電流経路Ｉｐ３１（第１の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ２１、巻線３２Ｂおよびスイッチング素子Ｓ２２を通る電流経路Ｉｐ３２（第２の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ３１、巻線３２Ｃおよびスイッチング素子Ｓ３２を通る電流経路Ｉｐ３３（第３の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ４１、巻線３２Ｄおよびスイッチング素子Ｓ４２を通る電流経路Ｉｐ３４（第４の電流経路に対応）とが形成され、並列状態となる。

また、図１６に示した動作状態では、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ１３、巻線３２Ｅおよびスイッチング素子Ｓ１４を通る電流経路Ｉｐ４１（第１の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ２３、巻線３２Ｆおよびスイッチング素子Ｓ２４を通る電流経路Ｉｐ４２（第２の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ３３、巻線３２Ｇを通る電流経路Ｉｐ４３（第３の電流経路に対応）と、平滑コンデンサＣＬ、インダクタＬｃｈ、スイッチング素子Ｓ４３、巻線３２Ｈおよびスイッチング素子Ｓ４４を通る電流経路Ｉｐ４４（第４の電流経路に対応）とが形成され、並列状態となる。

ここで、順方向動作時と同様に、トランス３の巻線３２Ａ〜３２Ｈはそれぞれ４つのスイッチング回路４１〜４４に対応すると共に互いに巻数が等しいことから、この４並列接続状態における高圧側の巻線３１と低圧側の巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比は、２×（ｎｐ／ｎｓ）＝４ｎとなる（図３参照）。すなわち、４並列接続状態における巻数比は、４直列接続状態の場合（巻数比＝ｎ）と比べ、４倍の大きさとなる。

このようにして、例えば図１７のグラフＧ２に示したように逆方向動作時においても、４並列接続状態よりも２直列２並列接続状態のほうが、そして２直列２並列接続状態よりも４直列接続状態のほうが、２直列接続状態よりも２並列接続状態のほうが、出力電圧である直流高圧電圧ＶＨを高く設定した場合にも駆動信号ＳＧ１〜ＳＧ４のオン・デューティ比を低く維持することができ、このような接続切換制御を行うことにより、一定の入力電圧（直流低圧電圧ＶＬ）から生成可能な出力電圧（直流低圧電圧ＶＬ）の範囲が広くなる（電圧Ｖmin2から電圧Ｖmax21までの出力電圧範囲ＶＨ21から、電圧Ｖmin2から電圧Ｖmax22までの出力電圧範囲ＶＨ22へと広範化する）。

以上のように、本実施の形態では、４つのスイッチング回路４１〜４４にそれぞれ対応させて互いに巻数の等しい４対の低圧側の巻線３２Ａ，３２Ｅ、３２Ｂ，３２Ｆ、３２Ｃ，３２Ｇおよび巻線３２Ｄ，３２Ｈを有するトランス３を設け、電圧検出回路６１、制御部７および接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３によって、順方向動作時には入力電圧（直流高圧電圧ＶＨ）、逆方向動作時には出力電圧（直流高圧電圧ＶＨ）の目標電圧値に応じて、４つの電流経路同士を互いに４並列接続、４直列接続または直列と並列との混合接続（２直列２並列接続）させるようにしたので、巻線３１と巻線３２Ａ〜３２Ｈとの巻数比を、４直列接続、２直列２並列接続および４並列接続の順に大きくすることができ、直列接続と並列接続との間でのみ切換可能な従来と比べ、変換可能な電圧範囲（順方向動作時における入力電圧範囲、および逆方向動作時における出力電圧範囲）をより広げることが可能となる。

[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。本実施の形態のスイッチング電源装置は、第１の実施の形態のスイッチング電源装置において、制御部７の代わりに制御部７Ａを設けるようにしたものである。

図１８は、本実施の形態に係る制御部７Ａの構成を表すものである。この図において、図２に示した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。この制御部７Ａは、第１の実施の形態における制御部７において、さらに基準電源Ｒｅｆ３、発振回路７３、差動増幅器Ａｍｐ２、抵抗器Ｒ２、比較器Ｃｏｍｐ３および演算回路７４を設けるようにしたものである。

比較器Ｃｏｍｐ１の正極入力端子は、基準電源Ｒｅｆ１の代わりに基準電源Ｒｅｆ３の一端に接続されている。差動増幅器Ａｍｐ２の正極入力端子は基準電源Ｒｅｆ２の一端に接続され、負極入力端子は電圧検出回路６２の出力端子に接続され、出力端子は比較器Ｃｏｍｐ２の負極入力端子に接続されている。ただし、差動増幅器Ａｍｐ２の負極入力端子へ供給される電圧は、例えば電圧検出回路６２内の分圧抵抗からの取り出し位置等の違いにより、差動増幅器Ａｍｐ１の負極入力端子へ供給される電圧よりもわずかに高くなるように設定されている。また、比較器Ｃｏｍｐ３の正極入力端子は発振器７３の出力端子に接続され、出力端子は演算回路７４の入力端子に接続されている。演算回路７４の２つの入力端子は、この比較器Ｃｏｍｐ３の出力端子と、比較器Ｃｏｍｐ１の出力端子とに接続されている。抵抗器Ｒ２は差動増幅器Ａｍｐ２の負極入力端子と出力端子との間に配置されている。

本実施の形態の比較器Ｃｏｍｐ１は、後述する電圧ＶthHまたは電圧ＶthLの電位に対応する基準電源Ｒｅｆ３からの基準電位Ｖ３と、電圧検出回路６１から出力される直流高圧電圧ＶＨに対応する電圧の電位とを比較し、その比較結果を演算回路７４へ出力するものである。具体的には、直流高圧電圧ＶＨが電圧ＶthHよりも高い場合には、駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３は「Ｌ」レベルとなる一方、逆に直流高圧電圧ＶＨが電圧ＶthLよりも低い場合には、駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３は「Ｈ」レベルとなる。

差動増幅器Ａｍｐ２は、差動増幅器Ａｍｐ１と同様に、基準電源Ｒｅｆ２からの基準電位Ｖ２と、電圧検出回路６２から出力される直流低圧電圧ＶＬに対応する電圧の電位との電位差を増幅して出力するものである。

比較器Ｃｏｍｐ３は、発振回路７３から出力されるパルス電圧ＰＬＳ２の電位と、差動増幅器Ａｍｐ２からの出力電圧の電位とを比較し、その比較結果に基づいて接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３のもととなるパルス電圧を出力するものである。具体的には、差動増幅器Ａｍｐ２からの出力電圧がパルス電圧ＰＬＳ２よりも高い場合には出力は「Ｌ」レベルとなる一方、逆に差動増幅器Ａｍｐ２からの出力電圧がパルス電圧ＰＬＳ２よりも低い場合には直流入力出力は「Ｈ」レベルとなる。

演算回路７４は、比較器Ｃｏｍｐ１からの出力信号（「Ｈ」または「Ｌ」）および比較器Ｃｏｍｐ３からの出力信号（パルス電圧の信号）に基づいて論理演算を行い、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３を出力するものである。

ここで図１９を参照して、順方向動作時おける制御部７Ａによる接続切換動作について詳細に説明する。図１９は、順方向動作時の入力電圧である直流高圧電圧ＶＨの大きさに応じた、スイッチング素子Ｓ１〜Ｓ４および接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作状態、前述の第１〜第４の電流経路の接続状態、ならびにトランス３における巻線３１と巻線３２Ａ〜３２Ｈとの巻数比（ｎｐ／ｎｓ）をそれぞれ表したものである。

まず、直流高圧電圧ＶＨが電圧ＶthHよりも高い場合（ＶＨ≧ＶthH）には、第１の実施の形態と同様に、スイッチング素子Ｓ１〜Ｓ４がそれぞれ直流高圧電圧ＶＨの大きさに応じてデューティ比が変動するＰＷＭ（Pulse Width Modulation；パルス幅変調）動作を行うように、演算回路７２が駆動信号ＳＧ１〜ＳＧ４をそれぞれ出力する。また、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がいずれもオフ状態となり、第１〜第４の電流経路が互いに４並列接続状態となるように、演算回路７４が駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３をそれぞれ出力する。なお、この場合は４並列接続状態であることから、巻数比は４ｎとなる。

また、直流高圧電圧ＶＨが電圧ＶthLよりも低い場合（ＶthL＞ＶＨ）にも、第１の実施の形態と同様に、スイッチング素子Ｓ１〜Ｓ４がそれぞれ直流高圧電圧ＶＨの大きさに応じてデューティ比が変動するＰＷＭ動作を行うように、演算回路７２が駆動信号ＳＧ１〜ＳＧ４をそれぞれ出力する。また、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３がいずれもオン状態となり、第１〜第４の電流経路が互いに４直列接続状態となるように、演算回路７４が駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３をそれぞれ出力する。なお、この場合は４直列接続状態であることから、巻数比はｎとなる。

一方、直流高圧電圧ＶＨが電圧ＶthHと電圧ＶthMとの間にある場合（ＶthH＞ＶＨ≧ＶthM）には、スイッチング素子Ｓ１〜Ｓ４がそれぞれ直流高圧電圧ＶＨの大きさによらずデューティ比が一定のＰＷＭ動作を行うように、演算回路７２が駆動信号ＳＧ１〜ＳＧ４をそれぞれ出力する。また、演算回路７４が、接続切換スイッチＳ５２，Ｓ６２がそれぞれオフ状態となるように駆動信号ＳＧ５２，ＳＧ６２をそれぞれ出力する一方、接続切換スイッチＳ５１，Ｓ５３，Ｓ６１，Ｓ６３がそれぞれ直流高圧電圧ＶＨの大きさに応じてデューティ比が変動するＰＷＭ動作を行うように、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３をそれぞれ出力する。したがって、直流高圧電圧ＶＨがこの電圧範囲にある場合、接続切換スイッチＳ５１，Ｓ５３，Ｓ６１，Ｓ６３がオン状態・オフ状態のいずれであるかによって、第１〜第４の電流経路の接続状態が４並列と２直列２並列との間で時間的に変動し、これにより巻数比も４ｎ〜２ｎの間で連続的に変化することになる。

また、直流高圧電圧ＶＨが電圧ＶthMと電圧ＶthLとの間にある場合（ＶthM＞ＶＨ≧ＶthL）には、スイッチング素子Ｓ１〜Ｓ４がそれぞれ直流高圧電圧ＶＨの大きさによらずデューティ比が一定のＰＷＭ動作を行うように、演算回路７２が駆動信号ＳＧ１〜ＳＧ４をそれぞれ出力する。また、演算回路７４が、接続切換スイッチＳ５１，Ｓ５３，Ｓ６１，Ｓ６３がそれぞれオン状態となるように駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３をそれぞれ出力する一方、接続切換スイッチＳ５２，Ｓ６２がそれぞれ直流高圧電圧ＶＨの大きさに応じてデューティ比が変動するＰＷＭ動作を行うように、駆動信号ＳＧ５２，ＳＧ６２をそれぞれ出力する。したがって、直流高圧電圧ＶＨがこの電圧範囲にある場合、接続切換スイッチＳ５２，Ｓ６２がオン状態・オフ状態のいずれであるかによって、第１〜第４の電流経路の接続状態が２直列２並列と４直列の間で時間的に変動し、これにより巻数比も２ｎ〜ｎの間で連続的に変化することになる。

このような構成により制御部７Ａは、制御部７と同様に、電圧検出回路６２から出力される直流低圧電圧ＶＬに応じた電圧に基づいて駆動信号ＳＧ１〜ＳＧ４を生成し、これによってスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御することにより、直流低圧電圧ＶＬを安定化させる（一定に保つ）ようになっている。

また、電圧検出回路６１から出力される直流高圧電圧ＶＨに応じた電圧の大きさ、および電圧検出回路６２から出力される直流低圧電圧ＶＬに応じた電圧の大きさに基づいて駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３を生成し、これによって接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作を制御することにより、スイッチング回路４１と巻線３２Ａまたは巻線３２Ｅとを通る電流経路（第１の電流経路）、スイッチング回路４２と巻線３２Ｂまたは巻線３２Ｆとを通る電流経路（第２の電流経路）、スイッチング回路４３と巻線３２Ｃまたは巻線３２Ｇとを通る電流経路（第３の電流経路）、およびスイッチング回路４４と巻線３２Ｄまたは巻線３２Ｈとを通る電流経路（第４の電流経路）の接続状態を切り換えるようになっている。具体的には、第１〜第４の電流経路が互いに４直列接続された４直列接続状態のデューティ比、互いに２直列２並列接続された２直列２並列接続状態、および互いに４並列接続された４並列接続状態のデューティ比をそれぞれ変化させることにより、トランス３における巻線３１の巻数ｎｐと巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化させるようになっている。

次に、図２０〜図２６を参照して、本実施の形態のスイッチング電源装置（図１８に示した制御部７Ａを有する）と、第１の実施の形態のスイッチング電源装置（比較例；図２に示した制御部７を有する）とにおいて、順方向動作時に入力電圧である直流高圧電圧ＶＨが変化する際の接続切換制御に関して比較しつつ説明する。

ここで、図２０，図２１は、比較例に係る接続切換制御のタイミング波形を表したものであり、図２０は直流高圧電圧ＶＨがしきい値電圧Ｖth12よりも大きい場合からこれよりも小さくなるまでのタイミング波形を、図２１は直流高圧電圧ＶＨがしきい値電圧Ｖth11よりも大きい場合からこれよりも小さくなるまでのタイミング波形を、それぞれ表している。一方、図２２，図２３は、本実施の形態に係る接続切換制御のタイミング波形を表したものであり、図２２は直流高圧電圧ＶＨが電圧ＶthHよりも大きい場合から電圧ＶthMまで低下する際のタイミング波形を、図２３は直流高圧電圧ＶＨが電圧ＶthMから電圧ＶthLよりも小さくなるまでのタイミング波形を、それぞれ表している。具体的には、これら図２０〜図２３では、（Ａ）は直流高圧電圧ＶＨを、（Ｂ）は駆動信号ＳＧ１，ＳＧ３を、（Ｃ）は駆動信号ＳＧ２，ＳＧ４を、（Ｄ）は駆動信号ＳＧ５１，ＳＧ６１を、（Ｅ）は駆動信号ＳＧ５２，ＳＧ６２を、（Ｆ）は駆動信号ＳＧ５３，ＳＧ６３を、（Ｇ）は低圧側の高圧ラインＬ２Ｈ上の点（センタタップＣＴ）での電位ＶCTを、（Ｈ）は直流低圧電圧ＶＬを、それぞれ表している。また、図２４は、本実施の形態の制御部７Ａによる入力電圧とデューティ比および接続状態との関係を表したものであり、比較例（第１の実施の形態）における図１０に対応するものである。なお、図２０〜図２３において、４直列接続状態を「４ｓ」と表し、２直列２並列接続状態を「２ｓ２ｐ」と表し、４並列接続状態を「４ｐ」と表している。

まず、図２０に示した比較例では、直流高圧電圧ＶＨ（（Ａ））がしきい値電圧Ｖth12よりも高いとき（タイミングｔ１２０〜ｔ１２１）には、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３はオフ状態となり（（Ｄ）〜（Ｆ））、第１〜第４の電流経路が互いに４並列接続状態となる一方、直流高圧電圧ＶＨがしきい値電圧Ｖth12よりも低くなると（タイミングｔ１２１以降）、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３がオン状態となり（（Ｄ），（Ｆ））、第１〜第４の電流経路が互いに２直列２並列接続状態となる。つまり、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３はそれぞれ、直流高圧電圧ＶＨが所定のしきい値電圧Ｖth12よりも高いか否かにより、制御部７によってそのオン・オフ状態が切り替わるような制御がなされる。

また、図２１に示した比較例では、直流高圧電圧ＶＨ（（Ａ））がしきい値電圧Ｖth11よりも高いとき（タイミングｔ１２３〜ｔ１２４）には、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３がオン状態であると共に駆動信号ＳＧ５２，ＳＧ６３がオフ状態であり（（Ｄ）〜（Ｆ））、第１〜第４の電流経路が互いに２直列２並列接続状態である一方、直流高圧電圧ＶＨがしきい値電圧Ｖth11よりも低くなると（タイミングｔ１２４以降）、駆動信号ＳＧ５２，ＳＧ６２もオン状態となり（（Ｅ））、第１〜第４の電流経路が互いに４直列接続状態となる。つまりこの場合も、接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３はそれぞれ、直流高圧電圧ＶＨが所定のしきい値電圧Ｖth11よりも高いか否かにより、制御部７によってそのオン・オフ状態が切り替わるような制御がなされる。

そしてスイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４（（Ｂ），（Ｃ））は、直流高圧電圧ＶＨが変化することによって直流低圧電圧ＶＬも変動してしまうのを回避するため、制御部７によってそれらのデューティ比が変化するように制御がなされ、直流低圧電圧ＶＬ（（Ｈ））が一定に保たれるようになっている。

しかしながら、例えばタイミングｔ１２１において４並列接続状態から２直列２並列接続状態へと切り替わる際や、タイミングｔ１２４において２直列２並列接続状態から４直列接続状態へと切り替わる際に、それぞれ符号Ｇ３，Ｇ４で示したように、直流低圧電圧ＶＬにオーバーシュートが生じ、タイミングｔ１２１〜ｔ１２２，ｔ１２４〜ｔ１２５の期間では一定に保たれなくなっている。これは、接続状態がタイミングｔ１２１，ｔ１２４において急激に切り替わるため、制御部７内の差動増幅器Ａｍｐ１（エラーアンプ）の応答速度が追いつかず、センタ図中のタップ電圧ＶCT（（Ｇ））において矢印で示したように、駆動信号ＳＧ１〜ＳＧ４のデューティ比が急激に変化すること（図１０に示したしきい値電圧Ｖth11，Ｖth12における急激な変化）ができないからである。このようにして比較例では、タイミングｔ１２１〜ｔ１２２，ｔ１２４〜ｔ１２５においてわずかながら駆動信号ＳＧ１〜ＳＧ４のデューティ比が大きくなるため、直流低圧電圧ＶＬにオーバーシュートが生じてしまうこととなる。

これに対して本実施の形態では、図２２に示したように直流高圧電圧ＶＨが電圧ＶthHと電圧ＶthMとの間で変化する場合には、前述のように、直流低圧電圧ＶＬの大きさ（つまり間接的に直流高圧電圧ＶＨの大きさ）に応じて接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作を制御し、４並列接続状態および２直列２並列接続状態のデューティ比をそれぞれ変化させることにより、トランス３における巻線３１の巻数ｎｐと巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化させるようになっている。

また、図２３に示したように直流高圧電圧ＶＨが電圧ＶthMと電圧ＶthLとの間で変化する場合にも、直流低圧電圧ＶＬの大きさ（間接的に直流高圧電圧ＶＨの大きさ）に応じて接続切換スイッチＳ５１〜Ｓ５３，Ｓ６１〜Ｓ６３の動作を制御し、２直列２並列接続状態および４直列接続状態のデューティ比をそれぞれ変化させることにより、トランス３における巻数比（ｎｐ／ｎｓ）を連続的に変化させるようになっている。

さらに、差動増幅器Ａｍｐ２の負極入力端子へ供給される電圧が差動増幅器Ａｍｐ１の負極入力端子へ供給される電圧よりもわずかに高くなるように設定されているため、駆動信号ＳＧ１〜ＳＧ４（図２２，図２３の（Ｂ），（Ｃ））のデューティ比は一定となっている。よって、センタタップ電圧ＶCTの電圧波形は図２２（Ｇ），図２３（Ｇ）でそれぞれ示したようになり、その積分値（面積）が常に一定となることから、直流低圧電圧ＶＬ（（Ｈ））にはオーバーシュートは生じず、常に一定に保たれるようになっている。

このようにして本実施の形態のスイッチング電源装置では、例えば図２４中の符号Ｇ５に示したように、直流高圧電圧ＶＨが電圧ＶthHと電圧ＶthLとの間では、駆動信号ＳＧ１〜ＳＧ４のデューティ比は一定となる一方、図中の符号Ｇ６，Ｇ７でそれぞれ示したように、駆動信号ＳＧ５１，ＳＧ５３，ＳＧ６１，ＳＧ６３のデューティ比および駆動信号ＳＧ５２，ＳＧ６２のデューティ比は連続的に変化する。

なお、図２２，図２３では直流高圧電圧ＶＨが電圧ＶthHと電圧ＶthLとの間で変化する場合について示したが、直流高圧電圧ＶＨがＶthH以上やＶthL以下の場合には、例えば図２４に示したように、駆動信号ＳＧ１〜ＳＧ４のデューティ比も一定の変化量で変位することになる。

以上のように、本実施の形態では、直流高圧電圧ＶＨの大きさに応じて４直列接続状態、２直列２並列接続状態および４並列接続状態のデューティ比をそれぞれ変化させるようにしたので、これらの値を連続的に変化させることができ、急激な変化を回避することができる。よって、スイッチング装置内に応答速度が遅い素子（例えば、前述のエラーアンプなど）があるような場合であっても、トランス３における巻線３１の巻数ｎｐと巻線３２Ａ〜３２Ｈの巻数ｎｓとの巻数比（ｎｐ／ｎｓ）を連続的に変化（増加または減少）させることができ、各素子の応答速度によらずに直流低圧電圧ＶＬを安定化させることが可能となる。

なお、本実施の形態では、駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３のデューティ比が変化する場合と駆動信号ＳＧ１〜ＳＧ４のデューティ比が変化する場合とを、直流高圧電圧ＶＨの範囲で分けた場合で説明したが、両者のデューティ比とも変化させるようにしてもよい。

また、本実施の形態では、制御部７Ａによる切換制御は、図２２，図２３に示したようなセンタタップ電圧ＶCTの電圧波形には限られず、例えば図２２に対応するものとして図２５や図２６に示したようなものでもよい。これらのように構成した場合でも、本実施の形態と同様の効果を得ることが可能である。ただし、スイッチング回路１が前述した位相シフト動作をする場合には、図２５，図２６に示した電圧波形においてゼロボルトスイッチング動作を行うことができるため、この場合にすることが好ましい。

また、本実施の形態では、制御部７Ａ内に比較器Ｃｏｍｐ１および基準電源Ｒｅｆ３を設けたが、直流高圧電圧ＶＨを電圧ＶthHと電圧ＶthLとの間で変化させるような場合にはこれらを設けず、演算回路７４が比較器Ｃｏｍｐ３からの出力信号のみに基づいて駆動信号ＳＧ５１〜ＳＧ５３，ＳＧ６１〜ＳＧ６３を生成するようにしてもよい。

さらに、本実施の形態では、直流高圧電圧ＶＨから直流低圧電圧ＶＬを生成する順方向動作について説明したが、直流低圧電圧ＶＬから直流高圧電圧ＶＨを生成する逆方向動作の場合も、順方向動作の場合と同様の作用により同様の効果を得ることが可能である。

以上、第１および第２の実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。

例えば上記実施の形態では、低圧側のスイッチング回路の個数が４つの場合（スイッチング回路４１〜４４）で説明したが、この低圧側のスイッチング回路の個数はこれらの場合には限られない。例えば図２７に示したように、この低圧側のスイッチング回路を２つ（スイッチング回路４１，４２）設けると共に、これらにそれぞれ対応してトランス３の低圧側に互いに巻数の等しい２対の巻線（巻線３２Ａ，３２Ｅおよび巻線３２Ｂ，３２Ｆ）を設けるようにした場合には、例えば図２８に示したような演算部７４，７５を有する制御部７Ｂによって、これら２つのスイッチング回路４１，４２と２対の巻線３２Ａ，３２Ｅ、巻線３２Ｂ，３２Ｆとから構成される低圧側の２つの電流経路同士が、例えば図２９に示したような所定のしきい値電圧Ｖth3と大小により互いに２並列接続または２直列接続となるように接続切換を行うことができる。また、例えば図３０に示したように、第２の実施の形態と同様にして、直流高圧電圧ＶＨの大きさに応じて２直列接続状態および２並列接続状態のデューティ比をそれぞれ変化させることにより、これらの値を連続的に変化させ、急激な変化を回避することも可能である。よって、この場合もスイッチング装置内に応答速度が遅い素子があるような場合であっても、トランス３における巻線３１の巻数ｎｐと巻線３２Ａ，３２Ｅ、巻線３２Ｂ，３２Ｆとの巻数比を連続的に変化（増加または減少）させ、各素子の応答速度によらずに直流低圧電圧ＶＬを安定化させることが可能となる。なお、このように低圧側のスイッチング回路を２つ設けた場合、図２７に示したようなスイッチング回路４１，４２の代わりに例えば図３１に示したようなスイッチング回路４５，４６を設けると共に、接続切換スイッチＳ５，Ｓ６に加えて接続切換スイッチＳ７，Ｓ８および２直列接続時用のダイオードＤ７，Ｄ８を設けるようにしてもよい。このような構成とした場合、２直列接続状態および２並列接続状態の場合とも、各電流経路において通過する素子数が減るため、素子における電力損失を抑え、スイッチング電源装置の効率を向上させることが可能となる。

また、上記実施の形態では、スイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４において、スイッチング素子Ｓ１，Ｓ４間またはスイッチング素子Ｓ２，Ｓ３間が互いに同期してオン・オフ動作を行う場合について説明したが、これらスイッチング素子Ｓ１〜Ｓ４に対して並列にコンデンサＣ１〜Ｃ４を接続すると共に、これらのスイッチング素子が互いに位相シフト動作（位相差φ、デッドタイムＴｄ）するようにしてもよい。このように構成した場合、インダクタＬｒとコンデンサＣ１〜Ｃ４とがＬＣ共振回路を構成し、共振動作を行うようになる。よって、スイッチング素子Ｓ１〜Ｓ４がそれぞれいわゆるＺＶＳ（Zero Volt Switching；ゼロボルトスイッチング）動作をするようになり、上記実施の形態における効果に加え、これらのスイッチング素子における短絡損失を抑制し、装置の効率をより向上させることが可能となる。

また、上記実施の形態では、逆方向動作時には出力電圧（直流高圧電圧ＶＨ）の目標電圧値に応じて接続切換を行う場合で説明したが、この逆方向動作時にも順方向動作時と同様に、入力電圧（直流低圧電圧ＶＬ）の大きさに応じて接続切換を行うようにしてもよい。そのように構成した場合、例えば順方向動作時と同様に、一定の出力電圧（直流高圧電圧ＶＨ）を維持可能な入力電圧（直流低圧電圧ＶＬ）の範囲を従来と比べて広げることが可能となる。なお、この場合には、トランス３の低圧側（例えば、高圧ラインＬ２Ｈと低圧ラインＬ２Ｌとの間）に、入力電圧（直流低圧電圧ＶＬ）を検出する電圧検出回路を設けるようにすればよい。

また、上記実施の形態では、スイッチング回路１がフルブリッジ型の回路であると共にスイッチング回路４１〜４４がそれぞれセンタタップ型の回路である場合について説明したが、これらスイッチング回路１，４１〜４４の構成はこれには限られず、例えばスイッチング回路１をハーフブリッジ型の回路としてもよく、また、スイッチング回路４１〜４４をそれぞれフルブリッジ型の回路としてもよい。

また、上記実施の形態では、スイッチング電源装置が降圧型の場合で説明したが、本発明は昇圧型のスイッチング電源装置に適用することも可能である。

本発明の第１の実施の形態に係るスイッチング電源装置の構成を表す回路図である。 図１の制御部の構成を表す回路図である。 図２の制御部による接続切換動作を説明するための図である。 図１のスイッチング電源装置における順方向時の４直列接続状態の動作を説明するための回路図である。 図４に続く順方向時の４直列接続状態の動作を説明するための回路図である。 図１のスイッチング電源装置における順方向時の２直列２並列接続状態の動作を説明するための回路図である。 図６に続く順方向時の２直列２並列接続状態の動作を説明するための回路図である。 図１のスイッチング電源装置における順方向時の４並列接続状態の動作を説明するための回路図である。 図８に続く順方向時の４並列接続状態の動作を説明するための回路図である。 第１の実施の形態における順方向動作時の入力電圧とデューティ比および接続状態との関係を表す特性図である。 図１のスイッチング電源装置における逆方向時の４直列接続状態の動作を説明するための回路図である。 図１１に続く逆方向時の４直列接続状態の動作を説明するための回路図である。 図１のスイッチング電源装置における逆方向時の２直列２並列接続状態の動作を説明するための回路図である。 図１３に続く逆方向時の２直列２並列接続状態の動作を説明するための回路図である。 図１のスイッチング電源装置における逆方向時の４並列接続状態の動作を説明するための回路図である。 図１５に続く逆方向時の４並列接続状態の動作を説明するための回路図である。 第１の実施の形態における逆方向動作時の入力電圧とデューティ比および接続状態との関係を表す特性図である。 本発明の第２の実施の形態に係るスイッチング電源装置における制御部の構成を表す回路図である。 図１８の制御部による接続切換動作を説明するための図である。 図２の制御部による接続切換動作を説明するためのタイミング波形図である。 図２０に続く接続切換動作を説明するためのタイミング波形図である。 図１８の制御部による接続切換動作を説明するためのタイミング波形図である。 図２２に続く接続切換動作を説明するためのタイミング波形図である。 第２の実施の形態における順方向動作時の入力電圧とデューティ比および接続状態との関係を表す特性図である。 第２の実施の形態の変形例に係る接続切換動作を説明するためのタイミング波形図である。 第２の実施の形態の変形例に係る接続切換動作を説明するためのタイミング波形図である。 本発明の変形例に係るスイッチング電源装置の構成を表す回路図である。 図２７の制御部の構成を表す回路図である。 図２８の制御部による接続切換動作を説明するための図である。 変形例における順方向動作時の入力電圧とデューティ比および接続状態との関係を表す特性図である。 本発明の他の変形例に係るスイッチング回路の構成を表す回路図である。

符号の説明

１，４１〜４６…スイッチング回路、３，３０…トランス、３１…第１の巻線、３２Ａ〜３２Ｈ…第２の巻線、５１…高圧バッテリ、５２…低圧バッテリ、６１，６２…電圧検出回路、７，７Ａ，７Ｂ…制御部、７１，７３…発振回路、７２，７４〜７６…演算回路、Ｓ１〜Ｓ４，Ｓ１１〜Ｓ１４，Ｓ２１〜Ｓ２４，Ｓ３１〜Ｓ３４，Ｓ４１〜Ｓ４４…スイッチング素子、Ｓ５，Ｓ５１〜Ｓ５３，Ｓ６，Ｓ６１〜Ｓ６３，Ｓ７，Ｓ８…接続切換スイッチ、Ｄ１〜Ｄ４，Ｄ１１〜Ｓ１４，Ｄ２１〜Ｓ２４，Ｄ３１〜Ｓ３４，Ｄ４１〜Ｓ４４，Ｄ７，Ｄ８…ダイオード、ＣＨ，ＣＬ…平滑コンデンサ、Ｔ１〜Ｔ４…入出力端子、Ｌ１Ｈ，Ｌ２Ｈ…高圧ライン、Ｌ１Ｌ，Ｌ２Ｌ…低圧ライン、Ｌｒ，Ｌｃｈ…インダクタ、Ｐ１〜Ｐ２５…接続点、ＶＨ…直流高圧電圧、ＶＬ…直流低圧電圧、ＶCT…センタタップ電圧、Ｃｏｍｐ１〜Ｃｏｍｐ３…比較器、Ａｍｐ１，Ａｍｐ２…差動増幅器（エラーアンプ）、Ｒｅｆ１〜Ｒｅｆ３…基準電源、Ｖ１〜Ｖ３…基準電位、Ｒ１…抵抗器、ＰＬＳ１，ＰＬＳ２…パルス電圧、Ｉｐ１１〜Ｉｐ１４，Ｉｐ２１〜Ｉｐ２４，Ｉｐ３１〜Ｉｐ３４，Ｉｐ４１〜Ｉｐ４４，Ｉｓｐ１１，Ｉｓｐ１２，Ｉｓｐ２１，Ｉｓｐ２２，Ｉｓｐ３１，Ｉｓｐ３２，Ｉｓｐ４１，Ｉｓｐ４２，Ｉｓ１〜Ｉｓ４，Ｉａ〜Ｉｄ…電流、ＳＧ１〜ＳＧ４，ＳＧ１１〜ＳＧ１４，ＳＧ２１〜ＳＧ２４，ＳＧ３１〜ＳＧ３４，ＳＧ４１〜ＳＧ４４，ＳＧ５，ＳＧ５１〜ＳＧ５３，ＳＧ６，ＳＧ６１〜ＳＧ６３，ＳＧ７，ＳＧ８…スイッチング信号、ｔ２０〜ｔ３１…タイミング。

Claims (14)

1. 第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と前記第２の端子対側の第２の直流電圧との間の電圧変換を行うスイッチング電源装置であって、
   前記第１の端子対側に配置された第１の巻線と、前記第２の端子対側に配置された互いに巻数の等しい複数対の第２の巻線とを有するトランスと、
   前記第２の巻線側に前記複数対の第２の巻線の各対にそれぞれ対応して設けられ、各々が複数のスイッチング素子を含む複数対の回路と、
   前記複数対の回路とこれら複数対の回路にそれぞれ対応する前記第２の巻線対とから構成される複数の電流経路同士が互いに並列接続状態、直列接続状態または直列と並列との混合接続状態となるように接続切換を行う接続切換手段と
   を備え、
   入力された前記第１の直流電圧を電圧変換して前記第２の直流電圧を出力する場合において、
   前記接続切換手段は、前記第１の直流電圧が大きくなるのに従って、直列接続状態、前記混合接続状態および並列接続状態の順に接続切換の設定を行う
   ことを特徴とするスイッチング電源装置。
2. 第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と前記第２の端子対側の第２の直流電圧との間の電圧変換を行うスイッチング電源装置であって、
   前記第１の端子対側に配置された第１の巻線と、前記第２の端子対側に配置された互いに巻数の等しい複数対の第２の巻線とを有するトランスと、
   前記第２の巻線側に前記複数対の第２の巻線の各対にそれぞれ対応して設けられ、各々が複数のスイッチング素子を含む複数対の回路と、
   前記複数対の回路とこれら複数対の回路にそれぞれ対応する前記第２の巻線対とから構成される複数の電流経路同士が互いに並列接続状態、直列接続状態または直列と並列との混合接続状態となるように接続切換を行う接続切換手段と
   を備え、
   入力された前記第２の直流電圧を電圧変換して前記第１の直流電圧を出力する場合において、
   前記接続切換手段は、前記第２の直流電圧が大きくなるのに従って、並列接続状態、前記混合接続状態および直列接続状態の順に接続切換の設定を行う
   ことを特徴とするスイッチング電源装置。
3. 前記接続切換手段は、
   複数の接続切換素子と、
   前記第１の直流電圧または前記第２の直流電圧を検出する電圧検出回路と、
   前記電圧検出回路により検出された第１または第２の直流電圧の大きさに応じて、前記複数の接続切換素子のオン・オフ状態をそれぞれ制御する第１の制御部とを有する
   ことを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
4. 前記接続切換手段は、前記第１または第２の直流電圧と所定の複数のしきい値電圧との間で値の大小をそれぞれ比較し、その比較結果に基づいて接続切換を行う
   ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチング電源装置。
5. 前記接続切換手段は、前記第１または第２の直流電圧の大きさに応じて、前記並列接続状態のデューティ比、前記混合接続状態のデューティ比および前記直列接続状態のデューティ比のうちの少なくとも２つが変化するように接続切換を行う
   ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置。
6. 前記接続切換手段は、前記第１の直流電圧が大きくなるのに従って前記第１の巻線と前記第２の巻線対との巻数比が連続的に増加するようにすると共に、前記第２の直流電圧が大きくなるのに従って前記巻数比が連続的に減少するように、各接続状態のデューティ比を変化させる
   ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のスイッチング電源装置。
7. 入力された前記第２の直流電圧を電圧変換して前記第１の直流電圧を出力する場合において、
   前記接続切換手段は、前記第１の直流電圧が所定の目標電圧値となるように接続切換を行う
   ことを特徴とする請求項１に記載のスイッチング電源装置。
8. 前記接続切換手段は、
   複数の接続切換素子と、
   前記目標電圧値の大きさに応じて、前記複数の接続切換素子のオン・オフ状態をそれぞれ制御する第２の制御部とを有する
   ことを特徴とする請求項７に記載のスイッチング電源装置。
9. 前記接続切換手段は、前記目標電圧値が大きくなるのに従って、直列接続状態、前記混合接続状態および並列接続状態の順に接続切換の設定を行う
   ことを特徴とする請求項７または請求項８に記載のスイッチング電源装置。
10. 前記第１の端子対側にフルブリッジ型の回路を備え、
    前記第２の端子対側の複数対の回路はそれぞれ、センタタップ型またはプッシュプル型の回路である
    ことを特徴とする請求項１ないし請求項９のいずれか１項に記載のスイッチング電源装置。
11. 前記第１の端子対側にフルブリッジ型の回路を備え、
    前記第２の端子対側の複数対の回路はそれぞれ、フルブリッジ型の回路である
    ことを特徴とする請求項１ないし請求項９のいずれか１項に記載のスイッチング電源装置。
12. 前記第１の端子対側にハーフブリッジ型の回路を備え、
    前記第２の端子対側の複数対の回路はそれぞれ、センタタップ型またはプッシュプル型の回路である
    ことを特徴とする請求項１ないし請求項９のいずれか１項に記載のスイッチング電源装置。
13. 前記第１の端子対側にハーフブリッジ型の回路を備え、
    前記第２の端子対側の複数対の回路はそれぞれ、フルブリッジ型の回路である
    ことを特徴とする請求項１ないし請求項９のいずれか１項に記載のスイッチング電源装置。
14. 第１および第２の端子対を備え、この第１の端子対側の第１の直流電圧と前記第２の端子対側の第２の直流電圧との間の電圧変換を行うスイッチング電源装置であって、
    前記第１の端子対側に配置された第１の巻線と、前記第２の端子対側に配置された互いに巻数の等しい２対の第２の巻線とを有するトランスと、
    前記２対の第２の巻線側にこれら２対の第２の巻線の各対にそれぞれ対応して設けられ、各々が複数のスイッチング素子を含む２対の回路と、
    前記第１の直流電圧の大きさに応じて、前記２対の回路とこれら２対の回路にそれぞれ対応する前記第２の巻線対とから構成される２つの電流経路同士が互いに並列接続された並列接続状態のデューティ比、および前記２つの電流経路同士が互いに直列接続された直列接続状態のデューティ比が変化するように接続切換を行う接続切換手段と
    を備えたことを特徴とするスイッチング電源装置。

Images