JP4097442B2 - スイッチング電源装置及びこれに用いる制御回路 - Google Patents
スイッチング電源装置及びこれに用いる制御回路 Download PDFInfo
- Publication number
- JP4097442B2 JP4097442B2 JP2002084767A JP2002084767A JP4097442B2 JP 4097442 B2 JP4097442 B2 JP 4097442B2 JP 2002084767 A JP2002084767 A JP 2002084767A JP 2002084767 A JP2002084767 A JP 2002084767A JP 4097442 B2 JP4097442 B2 JP 4097442B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- switching power
- voltage
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置及びこれに用いる制御回路に関し、さらに詳細には、複数のコンバータが直列に接続されたスイッチング電源装置及びこれに用いる制御回路に関する。
【０００２】
【従来の技術】
近年、スイッチング電源装置の１次側回路としてバックコンバータ回路とハーフブリッジ回路からなる２段の直列回路を用い、バックコンバータ回路によって入力電圧Ｖｉｎを降圧してこれをハーフブリッジ回路に供給し、これを受けるハーフブリッジ回路によってトランスの１次巻線を励磁する手法が提案されている（Buck + Half Bridge (d=50%) Topology Applied to very Low Voltage Power Converters, IEEE APEC, 2001, Session 19.4）。
【０００３】
スイッチング電源装置の１次側回路としてこのような２段の直列回路を用いた場合、ハーフブリッジ回路に含まれるスイッチング素子のデューティはある決まった量に固定される一方、バックコンバータ回路に含まれるスイッチング素子のデューティは出力電圧Ｖｏに基づいて所定量となるように制御される。これにより、出力電圧Ｖｏとして比較的に低い電圧を高効率且つ安定的に得ることができるので、例えばコンピュータ用の電源として好適である。
【０００４】
【発明が解決しようとする課題】
しかしながら、スイッチング電源装置の１次側回路として２段の直列回路を用いた場合、１次側回路が１段のみである通常のスイッチング電源装置に比べて、応答性が悪化するという問題があった。以下、その原因について説明する。
【０００５】
図８は、１次側回路として２段の直列回路を用いたスイッチング電源装置の等価回路図である。
【０００６】
図８に示すように、１次側回路として２段の直列回路を用いたスイッチング電源装置は、パルスＶｉｎｐの発生源と負荷ＲＬｏａｄが接続される出力端子との間に、２段のＬＣフィルタ回路が接続された等価回路で表すことができる。ここで、パルスＶｉｎｐは１段目のコンバータ（バックコンバータ回路）に含まれるスイッチング素子によって生成されるパルス状の電力波形であり、インダクタンスＬ１は１段目のコンバータ（バックコンバータ回路）を構成するインダクタであり、キャパシタンスＣ１は２段目のコンバータ（ハーフブリッジ回路）を構成する２つのキャパシタの合成キャパシタンスであり、インダクタンスＬ２はトランスの２次側に設けられる出力インダクタであり、キャパシタンスＣ２はトランスの２次側に設けられる出力キャパシタである。
【０００７】
このように、１次側回路として２段の直列回路を用いたスイッチング電源装置においては、２段のＬＣフィルタ回路が等価的に直列接続された状態となることから、通常のスイッチング電源装置に比べ、１段目のＬＣフィルタ回路（インダクタンスＬ１及びキャパシタンスＣ１）が存在する分、高周波領域まで制御ゲインが上げられない。このため、スイッチング周波数を低く設定したり制御ゲインを低く設定する必要が生じ、これにより応答性を高めることが困難であった。
【０００８】
したがって、本発明の目的は、複数のコンバータを直列に用いたスイッチング電源装置を制御する制御回路であって、応答性を高めることが可能な制御回路を提供することである。
【０００９】
また、本発明の他の目的は、複数のコンバータを直列に用いたスイッチング電源装置であって、応答性が高められたスイッチング電源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明のかかる目的は、トランスと、入力電源端子と前記トランスの１次巻線との間に直列に接続された第１及び第２のコンバータ回路と、前記トランスの２次巻線に接続された出力回路と、前記第１及び第２のコンバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記出力回路の出力電圧に連動するフィードバック信号を生成する第１の手段と、のこぎり波を生成する第２の手段と、前記フィードバック信号と前記のこぎり波とを比較し、これに基づいて前記第１のコンバータ回路のスイッチング動作を制御する第３の手段とを有し、前記第２の手段は、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とするスイッチング電源装置によって達成される。
【００１１】
本発明によれば、中間電圧に基づいてのこぎり波の傾きが変化することから、出力電圧に基づく制御ループ中に、中間電圧に基づく制御ループが追加されることになり、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。このため、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【００１２】
本発明の好ましい実施態様においては、前記第２の手段が、少なくとも前記中間電圧に基づいて電流値が変化する可変定電流回路を含んでいる。
【００１３】
本発明のさらに好ましい実施態様においては、前記第２の手段は、さらに、前記入力電源端子間に現れる入力電圧に基づいて、前記のこぎり波の傾きを変化させる。
【００１４】
本発明のさらに好ましい実施態様によれば、入力電圧が急変した場合であっても、出力電圧を高速に安定させることが可能となる。
【００１５】
本発明のさらに好ましい実施態様においては、前記第１の手段は、前記フィードバック信号をさらに前記中間電圧に連動させる。
【００１６】
本発明のさらに好ましい実施態様によれば、制御ループのカットオフ周波数がより高められることから、スイッチング周波数をさらに高く設定したり制御ゲインをさらに高く設定することが可能となる。
【００１７】
本発明のさらに好ましい実施態様においては、前記制御回路は、さらに、予め定められたデューティで前記第２のコンバータ回路をスイッチング動作させる第４の手段を有している。
【００１８】
本発明のさらに好ましい実施態様においては、前記第２の手段は、前記第２のコンバータ回路のスイッチング動作に同期したのこぎりを生成する。
【００１９】
本発明のさらに好ましい実施態様においては、前記第１のコンバータ回路がバックコンバータ回路であり、前記第２のコンバータ回路がハーフブリッジ回路である。
【００２１】
本発明の前記目的はまた、直列に接続された第１及び第２のコンバータ回路を含むスイッチング電源装置の動作を制御する制御回路であって、前記スイッチング電源装置の出力電圧に基づいて前記第１のコンバータ回路のスイッチング動作を制御する第１の制御ループと、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記第１のコンバータ回路のスイッチング動作を制御する第２の制御ループとを備えることを特徴とする制御回路によって達成される。
【００２２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００２３】
図１は、本発明の好ましい実施態様にかかるスイッチング電源装置１００の回路図である。
【００２４】
図１に示すように、本実施態様にかかるスイッチング電源装置１００は、入力電源端子１，２間に供給される入力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを出力電源端子３，４間に供給する装置であり、トランス１０と、入力電源端子１，２間に接続された入力コンデンサ２０と、入力コンデンサ２０とトランス１０の１次巻線１１との間に直列に接続されたバックコンバータ回路３０及びハーフブリッジ回路４０と、トランス１０の２次巻線１２ａ，１２ｂと出力電源端子３，４間に接続された出力回路５０と、バックコンバータ回路３０及びハーフブリッジ回路４０の動作を制御する制御回路６０とを備えており、出力電源端子３，４には直流負荷ＲＬｏａｄが接続される。すなわち、本実施態様にかかるスイッチング電源装置１００は、トランス１０の１次側回路が直列接続された２段のコンバータによって構成されている。
【００２５】
バックコンバータ回路３０は、一端が入力電源端子１に接続されたスイッチング素子３１と、アノードが入力電源端子２に接続されカソードがスイッチング素子３１の他端に接続されたダイオード３２と、一端がスイッチング素子３１の他端（ダイオード３２のカソード）に接続されたインダクタ３３とを備えている。かかる構成を有するバックコンバータ回路３０は、制御回路６０により供給される駆動信号Ｓ３１に基づいてスイッチング素子３１のオン／オフを繰り返すことにより、入力コンデンサ２０の両端間に現れる電圧（入力電圧Ｖｉｎ）を降圧して中間電圧Ｖｐを生成し、これをハーフブリッジ回路４０に供給する役割を果たす。ここで、中間電圧Ｖｐのレベルは、制御回路６０の制御によるスイッチング素子３１のデューティ調節によって、所望のレベルに安定化される。
【００２６】
ハーフブリッジ回路４０は、バックコンバータ回路３０の出力端間に直列に接続されたコンデンサ４１，４２と、バックコンバータ回路３０の出力端間に直列に接続されたスイッチング素子４３，４４とを備えており、図１に示すように、コンデンサ４１，４２の接続点とスイッチング素子４３，４４の接続点との間には、トランス１０の１次巻線１１が接続されている。かかる構成を有するハーフブリッジ回路４０は、制御回路６０により供給される駆動信号Ｓ４３，Ｓ４４に基づいてスイッチング素子４３，４４のオン／オフを交互に繰り返すことにより、トランス１０の１次巻線１１を励磁し、トランス１０の２次側に電力を伝送する役割を果たす。以下に詳述するが、駆動信号Ｓ４３，Ｓ４４はデッドタイムをはさんで交互にハイレベルとなり、そのデューティは常に一定に保たれる。
【００２７】
出力回路５０は、カソードがトランス１０の２次巻線１２ａの一端に接続され、アノードが出力電源端子４に接続されたダイオード５１と、カソードがトランス１０の２次巻線１２ｂの一端に接続され、アノードが出力電源端子４に接続されたダイオード５２と、一端がトランス１０の２次巻線１２ａ，１２ｂの共通他端（センタータップ）に接続され、他端が出力電源端子３に接続されたインダクタ５３と、出力電源端子３，４間に接続されたコンデンサ５４とを備えている。出力回路５０のうち、ダイオード５１，５２からなる部分はトランス１０の２次巻線１２ａ，１２ｂに発生する電圧を整流する整流回路を構成し、インダクタ５３及びコンデンサ５４からなる部分は整流回路の出力を平滑する平滑回路を構成する。
【００２８】
制御回路６０は、出力電圧Ｖｏのレベルに基づいてフィードバック信号ＦＢを生成する出力電圧検出部７０と、中間電圧Ｖｐのレベルに基づいてフィードフォワード信号ＦＦを生成する中間電圧検出部８０と、駆動信号Ｓ３１を生成するドライバ９１と、駆動信号Ｓ４３，Ｓ４４を生成するドライバ９２と、駆動信号Ｓ４３，Ｓ４４に基づいて同期信号ＳＹＮＣを生成するＮＯＲ回路９３と、同期信号ＳＹＮＣ、フィードバック信号ＦＢ及びフィードフォワード信号ＦＦに基づいて制御信号ＯＵＴを生成するコントローラ９４と、コントローラ９４の端子９４ｃｔに接続されるコンデンサ９５とを備える。
【００２９】
出力電圧検出部７０は、誤差アンプ７１と、ホトカプラ７２と、抵抗７３〜７７と、コンデンサ７８とを備えている。
【００３０】
誤差アンプ７１は、反転入力端子（−）、非反転入力端子（＋）及び出力端子を備えており、反転入力端子（−）には出力電圧Ｖｏを抵抗７３及び７４によって分圧した電圧が供給され、非反転入力端子（＋）には基準電圧Ｖｒｅｆが供給されている。また、誤差アンプ７１の反転入力端子（−）と出力端子との間には、抵抗７５及びコンデンサ７８が並列に接続されている。ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが目標電圧に一致している場合において、抵抗７３及び７４の分圧によって得られる電圧に相当する。したがって、誤差アンプ７１は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどその出力レベルを低下させ、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどその出力レベルを上昇させる。また、誤差アンプ７１の応答性は、反転入力端子（−）と出力端子との間に接続された抵抗７５及びコンデンサ７８によって制限されており、これによって出力電圧Ｖｏの異常発振等が防止されている。
【００３１】
ホトカプラ７２は、トランス１０の１次側と２次側を絶縁しながら、２次側に属する誤差アンプ７１の出力を１次側に伝達する役割を果たし、発光側素子７２ａは抵抗７６を介して与えられる２次側電源Ｖｃｃ２によって動作し、受光側素子７２ｂは抵抗７７を介して与えられる１次側電源Ｖｃｃ１によって動作する。そして、フィードバック信号ＦＢは、ホトカプラ７２の受光側素子７２ｂと抵抗７７の接続点から取り出され、コントローラ９４の端子９４ｆｂに供給される。
【００３２】
かかる構成により、出力電圧検出部７０は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどフィードバック信号ＦＢのレベルを低下させ、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどフィードバック信号ＦＢのレベルを上昇させる。
【００３３】
中間電圧検出部８０は、スイッチング素子４３の一端と入力電源端子２との間に直列に接続され、中間電圧Ｖｐを分圧する抵抗８１，８２によって構成される。フィードフォワード信号ＦＦは、抵抗８１，８２の接続点から取り出され、コントローラ９４の端子９４ｆｆに供給される。
【００３４】
ドライバ９１は、コントローラ９４の端子９４ｏｕｔより供給される制御信号ＯＵＴを受け、これを増幅して駆動信号Ｓ３１を生成し、スイッチング素子３１を駆動する回路である。また、ドライバ９２は、予め定められた周波数および予め定められたデューティを持つ駆動信号Ｓ４３，Ｓ４４を自動的に生成し、スイッチング素子４３，４４を駆動する回路である。さらに、ＮＯＲ回路９３は、ドライバ９２より供給される駆動信号Ｓ４３，Ｓ４４を受けて同期信号ＳＹＮＣを生成し、これをコントローラ９４の端子９４ｓｙｎｃに供給する回路である。したがって、同期信号ＳＹＮＣは、駆動信号Ｓ４３，Ｓ４４がいずれもローレベル（Ｌ）である期間、すなわちハーフブリッジ回路４０のデッドタイムにおいてハイレベル（Ｈ）となり、その他の期間においてはローレベル（Ｌ）を維持する。
【００３５】
図２は、コントローラ９４の回路図である。
【００３６】
図２に示すように、コントローラ９４は、ＲＳフリップフロップ１０１と、インバータ１０２と、ＦＥＴ（電界効果トランジスタ）１０３，１０４と、コンパレータ１０５と、可変定電流回路１１０とを備えている。
【００３７】
ＲＳフリップフロップ１０１は、セット入力端子（Ｓ）、リセット入力端子（Ｒ）、出力端子（Ｑ）及び反転出力端子（Ｑバー）を備えており、セット入力端子（Ｓ）には端子９４ｓｙｎｃを介して供給される同期信号ＳＹＮＣが与えられ、リセット端子（Ｒ）には、インバータ１０２の出力が与えられている。また、出力端子（Ｑ）の出力はＦＥＴ１０３のゲート電極に供給され、反転出力端子（Ｑバー）出力はＦＥＴ１０４のゲート電極に供給されている。
【００３８】
インバータ１０２は、端子９４ｃｔの電圧ＣＴを受け、これがしきい値電圧未満である場合にＲＳフリップフロップ１０１をリセットする役割を果たす。上述のとおり、ＲＳフリップフロップ１０１の出力端子（Ｑ）及び反転出力端子（Ｑバー）は、それぞれＦＥＴ１０４，１０３のゲート電極に供給されていることから、ＲＳフリップフロップ１０１がリセットされると、端子９４ｃｔの電圧ＣＴは、可変定電流回路１１０より供給される電流値及び端子９４ｃｔに接続されているコンデンサ９５の容量値によって決まる傾きを持って上昇する。一方、ＲＳフリップフロップ１０１がセットされると、端子９４ｃｔはＦＥＴ１０４及び端子９４ｇｎｄを介して接地されるので、その電圧ＣＴは急速に低下する。すなわち、端子９４ｃｔの電圧ＣＴは、ＲＳフリップフロップ１０１のセット／リセットに同期したのこぎり波となる。
【００３９】
コンパレータ１０５は、反転入力端子（−）及び非反転入力端子（＋）を備え、反転入力端子（−）には端子９４ｃｔの電圧ＣＴが与えられ、非反転入力端子（＋）には端子９４ｆｂを介して供給されるフィードバック信号ＦＢが与えられている。したがって、コンパレータ１０５の出力である制御信号ＯＵＴは、端子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも高い場合にはローレベル（Ｌ）となり、逆に、端子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも低い場合にはハイレベル（Ｈ）となる。かかる制御信号ＯＵＴは、端子９４ｏｕｔを介してドライバ９１に供給され、上述のとおり、ドライバ９１はこれに基づいてスイッチング素子３１を駆動する。
【００４０】
図３は、可変定電流回路１１０の回路図である。
【００４１】
図３に示すように、可変定電流回路１１０は、オペアンプ１１１と、接合型ＦＥＴ１１２と、トランジスタ１１３と、抵抗１１４，１１５によって構成される。
【００４２】
オペアンプ１１１は、反転入力端子（−）及び非反転入力端子（＋）を備え、反転入力端子（−）にはフィードフォワード信号ＦＦが与えられ、非反転入力端子（＋）には所定の基準電圧Ｖｒｅｆ’が与えられている。したがって、オペアンプ１１１は、フィードフォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’に比べて高ければ高いほどその出力レベルを低下させ、逆に、フィードフォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’に比べて低ければ低いほどその出力レベルを上昇させる。ここで、所定の基準電圧Ｖｒｅｆ’としては、中間電圧Ｖｐが目標電圧（出力電圧Ｖｏの目標電圧と、トランス１０の１次巻線１１及び２次巻線１２ａ，１２ｂの比によって決まる電圧）に一致している場合において、抵抗８１及び８２の分圧によって得られる電圧Ｖｐ’またはその近傍に設定することが好ましい。
【００４３】
また、接合型ＦＥＴ１１２及び抵抗１１４は、１次側電源Ｖｃｃ１とＦＥＴ１０３のドレインとの間に直列に接続されており、抵抗１１５及びトランジスタ１１３からなる直列回路は、抵抗１１４の両端間に並列接続されている。
【００４４】
ここで、オペアンプ１１１の出力は、ＰＮＰ型であるトランジスタ１１３のベース電極に与えられているため、フィードフォワード信号ＦＦのレベルが高くなれば高くなるほど、抵抗１１５及びトランジスタ１１３からなる直列回路に流れる電流量が増大する。したがって、可変定電流回路１１０によって供給される電流量は、フィードフォワード信号ＦＦのレベルに基づいて決まることになる。
【００４５】
このため、例えば、所定の基準電圧Ｖｒｅｆ’を上記電圧Ｖｐ’に設定すれば、中間電圧Ｖｐが目標電圧以下である場合には、可変定電流回路１１０により供給される定電流の電流量は抵抗１１４の抵抗値によって一義的に決まり、中間電圧Ｖｐが目標電圧を超えている場合には、抵抗１１５及びトランジスタ１１３からなるパスの合成抵抗が目標電圧からの乖離量に応じて下がることから、可変定電流回路１１０により供給される定電流の電流量も目標電圧からの乖離量に応じて増大することになる。
【００４６】
次に、本実施態様にかかるスイッチング電源装置１００の動作について、中間電圧Ｖｐが低い場合（図４）と高い場合（図５）に分けて説明する。
【００４７】
図４は、中間電圧Ｖｐが低い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設定した場合においては、ここで言う「中間電圧Ｖｐが低い場合」とは、中間電圧Ｖｐが目標電圧に一致しているか、それ以下である場合を意味する。
【００４８】
図４に示すように、端子９４ｃｔの電圧ＣＴは、同期信号ＳＹＮＣがハイレベルとなっている期間においてローレベルとなり、その他の期間においては所定の傾きをもって上昇する。ここで、同期信号ＳＹＮＣがハイレベルとなるのは、スイッチング素子４３に供給される駆動信号Ｓ４３及びスイッチング素子４４に供給される駆動信号Ｓ４４がいずれもローレベルとなっている期間、すなわちハーフブリッジ回路４０のデッドタイムである。また、電圧ＣＴの傾きは、上述のとおり、可変定電流回路１１０より供給される定電流の電流量と端子９４ｃｔに接続されるコンデンサ９５の容量によって定められる。
【００４９】
ここで、図４は中間電圧Ｖｐが低い場合を示していることから、可変定電流回路１１０より供給される定電流の電流量は相対的に少なく、このため端子９４ｃｔの電圧ＣＴの傾きは相対的に緩やかとなっている。
【００５０】
そして、このような波形をもつ電圧ＣＴと出力電圧検出部７０により生成されるフィードバック信号ＦＢの電圧とが比較され、フィードバック信号ＦＢのレベルが電圧ＣＴを超えている期間において制御信号ＯＵＴがハイレベルとなり、ドライバ９１はかかる制御信号ＯＵＴに基づいてスイッチング素子３１のオン／オフを制御する。上述のとおり、出力電圧検出部７０により生成されるフィードバック信号ＦＢは、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどそのレベルが低くなり、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどそのレベルが高くなることから、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどスイッチング素子３１のデューティは小さくなり、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどスイッチング素子３１のデューティは大きくなる。これにより、バックコンバータ回路３０は、中間電圧Ｖｐが目標電圧に一致するよう入力電圧Ｖｉｎの降圧動作を行い、その結果、出力電圧Ｖｏが安定化される。
【００５１】
図５は、中間電圧Ｖｐが高い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設定した場合においては、ここで言う「中間電圧Ｖｐが高い場合」とは、中間電圧Ｖｐが目標電圧を超えている場合を意味する。
【００５２】
中間電圧Ｖｐが高くなると、可変定電流回路１１０より供給される定電流の電流量が増大し、これにより、図５に示すように、中間電圧Ｖｐが低い場合（図４）と比べて端子９４ｃｔの電圧ＣＴの傾きがより急峻となる。このため、フィードバック信号ＦＢのレベルが電圧ＣＴを超える期間が短縮され、中間電圧Ｖｐが低い場合に比べて、フィードバック信号ＦＢのレベルが同じであってもスイッチング素子３１のデューティがより小さくなる。これにより、バックコンバータ回路３０によって生成される中間電圧Ｖｐのレベルが低下することになる。
【００５３】
このように、本実施態様にかかるスイッチング電源装置１００においては、出力電圧Ｖｏのみならず、さらに中間電圧Ｖｐに基づいてバックコンバータ回路３０が制御される。つまり、出力電圧Ｖｏに基づく制御ループ中に、中間電圧Ｖｐに基づく制御ループが追加されていることから、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。これにより、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【００５４】
次に、本発明の好ましい他の実施態様について説明する。
【００５５】
図６は、本発明の好ましい他の実施態様にかかるスイッチング電源装置２００の回路図である。
【００５６】
本実施態様にかかるスイッチング電源装置２００は、上述したスイッチング電源装置１００に対し、制御回路６０を構成する中間電圧検出部８０の回路構成が変更されている点において異なる。その他の回路構成については、上記実施態様にかかるスイッチング電源装置１００と同様であるので、重複する説明は省略する。
【００５７】
図６に示すように、スイッチング電源装置２００における中間電圧検出部８０は、抵抗８１，８２に加え、入力電源端子１，２間に直列に接続されて入力電圧Ｖｉｎを分圧する抵抗８３，８４と、抵抗８１，８２の接続点と抵抗８３，８４の接続点との間に接続された抵抗８５とを備えている。フィードフォワード信号ＦＦは、上記実施態様と同様、抵抗８１，８２の接続点から取り出され、コントローラ９４の端子９４ｆｆに供給される。
【００５８】
このような回路構成を有する中間電圧検出部８０を用いれば、フィードフォワード信号ＦＦのレベルが中間電圧Ｖｐ及び入力電圧Ｖｉｎによって決まるので、入力電圧Ｖｉｎが急変した場合においてもバックコンバータ回路３０を適切に制御し、出力電圧Ｖｏを安定化させることが可能となる。
【００５９】
尚、フィードフォワード信号ＦＦのレベルは、中間電圧Ｖｐ及び入力電圧Ｖｉｎの両方に依存するが、抵抗８１〜８５の抵抗比を調節することによって、中間電圧Ｖｐに対する感度及び入力電圧Ｖｉｎに対する感度を所望のレベルに設定することができる。
【００６０】
このように、本実施態様にかかるスイッチング電源装置２００によれば、上記実施態様にかかるスイッチング電源装置１００による効果に加え、入力電圧Ｖｉｎが急変した場合であっても出力電圧Ｖｏを十分に安定化させることが可能となる。
【００６１】
次に、本発明の好ましいさらに他の実施態様について説明する。
【００６２】
図７は、本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置３００の回路図である。
【００６３】
本実施態様にかかるスイッチング電源装置３００は、上述したスイッチング電源装置１００に対し、制御回路６０を構成する中間電圧検出部８０の回路構成が変更されている点において異なる。その他の回路構成については、上記実施態様にかかるスイッチング電源装置１００と同様であるので、重複する説明は省略する。
【００６４】
図７に示すように、スイッチング電源装置３００における中間電圧検出部８０は、抵抗８１，８２に加え、非反転入力端子（＋）にフィードバック信号ＦＢを受け、反転入力端子（−）にフィードフォワード信号ＦＦを受ける誤差アンプ８６と、誤差アンプ８６の反転入力端子（−）と出力端子と間に並列に接続された抵抗８７及びコンデンサ８８とを備えている。誤差アンプ８６の出力であるフィードバック信号ＦＢ’は、端子９４ｆｂを介してコントローラ９４に供給される。
【００６５】
このような回路構成を有する中間電圧検出部８０を用いれば、フィードフォワード信号ＦＦのみならず、フィードバック信号ＦＢ’についても中間電圧Ｖｐに基づく制御ループに含まれることになるので、上記実施態様にかかるスイッチング電源装置１００による効果に加え、制御ループのカットオフ周波数をより高めることが可能となる。
【００６６】
尚、本実施態様にかかるスイッチング電源装置３００においても、上記スイッチング電源装置２００と同様、入力電圧Ｖｉｎを分圧する抵抗８３，８４を用いるとともに、その接続点の電位を抵抗８５を介して抵抗８１，８２の接続点に印加すれば、入力電圧Ｖｉｎの急変にも対応することが可能となる。
【００６７】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６８】
例えば、上記各実施態様においては、トランス１０の１次側回路として、バックコンバータ回路３０とハーフブリッジ回路４０の直列回路を用いているが、本発明に適用可能な１次側回路としてはこれに限定されず、他のコンバータ回路を直列に用いても構わない。例えば、バックコンバータ回路３０やハーフブリッジ回路４０の代わりに、ブーストコンバータ回路、フォワードコンバータ回路、フルブリッジコンバータ回路、プッシュプルコンバータ回路、フライバックコンバータ回路、昇降圧コンバータ回路等の別のコンバータ回路を用いても構わない。
【００６９】
また、上記各実施態様においては、バックコンバータ回路３０にダイオード３２を用いているが、ダイオード３２の代わりにスイッチング素子を用い、スイッチング素子３１と交互にオン／オフさせても構わない。
【００７０】
さらに、上記各実施態様においては、出力回路５０に含まれる整流回路として、ダイオード整流型の整流回路を用いているが、ＦＥＴ等のスイッチング素子からなる同期整流型の整流素子を用いても構わない。
【００７１】
また、図６に示したスイッチング電源装置２００においては、フィードフォワード信号ＦＦを抵抗８１，８２の接続点から取り出しているが、これを抵抗８３，８４の接続点から取り出しても構わない。
【００７２】
さらに、上記各実施態様においては、可変定電流回路１１０として図３に示す回路を用いているが、可変定電流回路の具体的な回路構成としてはこれに限定されない。また、可変定電流回路を用いるのではなく、端子９４ｃｔに接続されるコンデンサ９５の容量値がフィードフォワード信号ＦＦに基づいて可変となるよう構成することによって、のこぎり波である電圧ＣＴの波形の傾きを変化させても構わない。
【００７３】
【発明の効果】
以上説明したように、本発明においては、直列に接続された複数のコンバータ回路に含まれるスイッチング素子のデューティを決めるためののこぎり波の傾きを、これら複数のコンバータ回路間の中間電圧に基づいて変化させていることから、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。これにより、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかるスイッチング電源装置１００の回路図である。
【図２】コントローラ９４の回路図である。
【図３】可変定電流回路１１０の回路図である。
【図４】中間電圧Ｖｐが低い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。
【図５】中間電圧Ｖｐが高い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。
【図６】本発明の好ましい他の実施態様にかかるスイッチング電源装置２００の回路図である。
【図７】本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置３００の回路図である。
【図８】１次側回路として２段の直列回路を用いたスイッチング電源装置の等価回路図である。
【符号の説明】
１，２ 入力電源端子
３，４ 出力電源端子
１０ トランス
１１ １次巻線
１２ａ，１２ｂ ２次巻線
２０ 入力コンデンサ
３０ バックコンバータ回路
３１ スイッチング素子
３２ ダイオード
３３ インダクタ
４０ ハーフブリッジ回路
４１，４２ コンデンサ
４３，４４ スイッチング素子
５０ 出力回路
５１，５２ ダイオード
５３ インダクタ
５４ コンデンサ
６０ 制御回路
７０ 出力電圧検出部
７１ 誤差アンプ
７２ ホトカプラ
７３〜７７ 抵抗
７８ コンデンサ
８０ 中間電圧検出部
８１〜８５，８７ 抵抗
８６ 誤差アンプ
８８ コンデンサ
９１，９２ ドライバ
９３ ＮＯＲ回路
９４ コントローラ
１００，２００，３００ スイッチング電源装置
１０１ ＲＳフリップフロップ
１０２ インバータ
１０３，１０４ ＦＥＴ
１０５ コンパレータ
１１０ 可変定電流回路
１１１ オペアンプ
１１２ 接合型ＦＥＴ
１１３ トランジスタ
１１４，１１５ 抵抗
【発明の属する技術分野】
本発明は、スイッチング電源装置及びこれに用いる制御回路に関し、さらに詳細には、複数のコンバータが直列に接続されたスイッチング電源装置及びこれに用いる制御回路に関する。
【０００２】
【従来の技術】
近年、スイッチング電源装置の１次側回路としてバックコンバータ回路とハーフブリッジ回路からなる２段の直列回路を用い、バックコンバータ回路によって入力電圧Ｖｉｎを降圧してこれをハーフブリッジ回路に供給し、これを受けるハーフブリッジ回路によってトランスの１次巻線を励磁する手法が提案されている（Buck + Half Bridge (d=50%) Topology Applied to very Low Voltage Power Converters, IEEE APEC, 2001, Session 19.4）。
【０００３】
スイッチング電源装置の１次側回路としてこのような２段の直列回路を用いた場合、ハーフブリッジ回路に含まれるスイッチング素子のデューティはある決まった量に固定される一方、バックコンバータ回路に含まれるスイッチング素子のデューティは出力電圧Ｖｏに基づいて所定量となるように制御される。これにより、出力電圧Ｖｏとして比較的に低い電圧を高効率且つ安定的に得ることができるので、例えばコンピュータ用の電源として好適である。
【０００４】
【発明が解決しようとする課題】
しかしながら、スイッチング電源装置の１次側回路として２段の直列回路を用いた場合、１次側回路が１段のみである通常のスイッチング電源装置に比べて、応答性が悪化するという問題があった。以下、その原因について説明する。
【０００５】
図８は、１次側回路として２段の直列回路を用いたスイッチング電源装置の等価回路図である。
【０００６】
図８に示すように、１次側回路として２段の直列回路を用いたスイッチング電源装置は、パルスＶｉｎｐの発生源と負荷ＲＬｏａｄが接続される出力端子との間に、２段のＬＣフィルタ回路が接続された等価回路で表すことができる。ここで、パルスＶｉｎｐは１段目のコンバータ（バックコンバータ回路）に含まれるスイッチング素子によって生成されるパルス状の電力波形であり、インダクタンスＬ１は１段目のコンバータ（バックコンバータ回路）を構成するインダクタであり、キャパシタンスＣ１は２段目のコンバータ（ハーフブリッジ回路）を構成する２つのキャパシタの合成キャパシタンスであり、インダクタンスＬ２はトランスの２次側に設けられる出力インダクタであり、キャパシタンスＣ２はトランスの２次側に設けられる出力キャパシタである。
【０００７】
このように、１次側回路として２段の直列回路を用いたスイッチング電源装置においては、２段のＬＣフィルタ回路が等価的に直列接続された状態となることから、通常のスイッチング電源装置に比べ、１段目のＬＣフィルタ回路（インダクタンスＬ１及びキャパシタンスＣ１）が存在する分、高周波領域まで制御ゲインが上げられない。このため、スイッチング周波数を低く設定したり制御ゲインを低く設定する必要が生じ、これにより応答性を高めることが困難であった。
【０００８】
したがって、本発明の目的は、複数のコンバータを直列に用いたスイッチング電源装置を制御する制御回路であって、応答性を高めることが可能な制御回路を提供することである。
【０００９】
また、本発明の他の目的は、複数のコンバータを直列に用いたスイッチング電源装置であって、応答性が高められたスイッチング電源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明のかかる目的は、トランスと、入力電源端子と前記トランスの１次巻線との間に直列に接続された第１及び第２のコンバータ回路と、前記トランスの２次巻線に接続された出力回路と、前記第１及び第２のコンバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記出力回路の出力電圧に連動するフィードバック信号を生成する第１の手段と、のこぎり波を生成する第２の手段と、前記フィードバック信号と前記のこぎり波とを比較し、これに基づいて前記第１のコンバータ回路のスイッチング動作を制御する第３の手段とを有し、前記第２の手段は、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とするスイッチング電源装置によって達成される。
【００１１】
本発明によれば、中間電圧に基づいてのこぎり波の傾きが変化することから、出力電圧に基づく制御ループ中に、中間電圧に基づく制御ループが追加されることになり、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。このため、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【００１２】
本発明の好ましい実施態様においては、前記第２の手段が、少なくとも前記中間電圧に基づいて電流値が変化する可変定電流回路を含んでいる。
【００１３】
本発明のさらに好ましい実施態様においては、前記第２の手段は、さらに、前記入力電源端子間に現れる入力電圧に基づいて、前記のこぎり波の傾きを変化させる。
【００１４】
本発明のさらに好ましい実施態様によれば、入力電圧が急変した場合であっても、出力電圧を高速に安定させることが可能となる。
【００１５】
本発明のさらに好ましい実施態様においては、前記第１の手段は、前記フィードバック信号をさらに前記中間電圧に連動させる。
【００１６】
本発明のさらに好ましい実施態様によれば、制御ループのカットオフ周波数がより高められることから、スイッチング周波数をさらに高く設定したり制御ゲインをさらに高く設定することが可能となる。
【００１７】
本発明のさらに好ましい実施態様においては、前記制御回路は、さらに、予め定められたデューティで前記第２のコンバータ回路をスイッチング動作させる第４の手段を有している。
【００１８】
本発明のさらに好ましい実施態様においては、前記第２の手段は、前記第２のコンバータ回路のスイッチング動作に同期したのこぎりを生成する。
【００１９】
本発明のさらに好ましい実施態様においては、前記第１のコンバータ回路がバックコンバータ回路であり、前記第２のコンバータ回路がハーフブリッジ回路である。
【００２１】
本発明の前記目的はまた、直列に接続された第１及び第２のコンバータ回路を含むスイッチング電源装置の動作を制御する制御回路であって、前記スイッチング電源装置の出力電圧に基づいて前記第１のコンバータ回路のスイッチング動作を制御する第１の制御ループと、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記第１のコンバータ回路のスイッチング動作を制御する第２の制御ループとを備えることを特徴とする制御回路によって達成される。
【００２２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００２３】
図１は、本発明の好ましい実施態様にかかるスイッチング電源装置１００の回路図である。
【００２４】
図１に示すように、本実施態様にかかるスイッチング電源装置１００は、入力電源端子１，２間に供給される入力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生成し、これを出力電源端子３，４間に供給する装置であり、トランス１０と、入力電源端子１，２間に接続された入力コンデンサ２０と、入力コンデンサ２０とトランス１０の１次巻線１１との間に直列に接続されたバックコンバータ回路３０及びハーフブリッジ回路４０と、トランス１０の２次巻線１２ａ，１２ｂと出力電源端子３，４間に接続された出力回路５０と、バックコンバータ回路３０及びハーフブリッジ回路４０の動作を制御する制御回路６０とを備えており、出力電源端子３，４には直流負荷ＲＬｏａｄが接続される。すなわち、本実施態様にかかるスイッチング電源装置１００は、トランス１０の１次側回路が直列接続された２段のコンバータによって構成されている。
【００２５】
バックコンバータ回路３０は、一端が入力電源端子１に接続されたスイッチング素子３１と、アノードが入力電源端子２に接続されカソードがスイッチング素子３１の他端に接続されたダイオード３２と、一端がスイッチング素子３１の他端（ダイオード３２のカソード）に接続されたインダクタ３３とを備えている。かかる構成を有するバックコンバータ回路３０は、制御回路６０により供給される駆動信号Ｓ３１に基づいてスイッチング素子３１のオン／オフを繰り返すことにより、入力コンデンサ２０の両端間に現れる電圧（入力電圧Ｖｉｎ）を降圧して中間電圧Ｖｐを生成し、これをハーフブリッジ回路４０に供給する役割を果たす。ここで、中間電圧Ｖｐのレベルは、制御回路６０の制御によるスイッチング素子３１のデューティ調節によって、所望のレベルに安定化される。
【００２６】
ハーフブリッジ回路４０は、バックコンバータ回路３０の出力端間に直列に接続されたコンデンサ４１，４２と、バックコンバータ回路３０の出力端間に直列に接続されたスイッチング素子４３，４４とを備えており、図１に示すように、コンデンサ４１，４２の接続点とスイッチング素子４３，４４の接続点との間には、トランス１０の１次巻線１１が接続されている。かかる構成を有するハーフブリッジ回路４０は、制御回路６０により供給される駆動信号Ｓ４３，Ｓ４４に基づいてスイッチング素子４３，４４のオン／オフを交互に繰り返すことにより、トランス１０の１次巻線１１を励磁し、トランス１０の２次側に電力を伝送する役割を果たす。以下に詳述するが、駆動信号Ｓ４３，Ｓ４４はデッドタイムをはさんで交互にハイレベルとなり、そのデューティは常に一定に保たれる。
【００２７】
出力回路５０は、カソードがトランス１０の２次巻線１２ａの一端に接続され、アノードが出力電源端子４に接続されたダイオード５１と、カソードがトランス１０の２次巻線１２ｂの一端に接続され、アノードが出力電源端子４に接続されたダイオード５２と、一端がトランス１０の２次巻線１２ａ，１２ｂの共通他端（センタータップ）に接続され、他端が出力電源端子３に接続されたインダクタ５３と、出力電源端子３，４間に接続されたコンデンサ５４とを備えている。出力回路５０のうち、ダイオード５１，５２からなる部分はトランス１０の２次巻線１２ａ，１２ｂに発生する電圧を整流する整流回路を構成し、インダクタ５３及びコンデンサ５４からなる部分は整流回路の出力を平滑する平滑回路を構成する。
【００２８】
制御回路６０は、出力電圧Ｖｏのレベルに基づいてフィードバック信号ＦＢを生成する出力電圧検出部７０と、中間電圧Ｖｐのレベルに基づいてフィードフォワード信号ＦＦを生成する中間電圧検出部８０と、駆動信号Ｓ３１を生成するドライバ９１と、駆動信号Ｓ４３，Ｓ４４を生成するドライバ９２と、駆動信号Ｓ４３，Ｓ４４に基づいて同期信号ＳＹＮＣを生成するＮＯＲ回路９３と、同期信号ＳＹＮＣ、フィードバック信号ＦＢ及びフィードフォワード信号ＦＦに基づいて制御信号ＯＵＴを生成するコントローラ９４と、コントローラ９４の端子９４ｃｔに接続されるコンデンサ９５とを備える。
【００２９】
出力電圧検出部７０は、誤差アンプ７１と、ホトカプラ７２と、抵抗７３〜７７と、コンデンサ７８とを備えている。
【００３０】
誤差アンプ７１は、反転入力端子（−）、非反転入力端子（＋）及び出力端子を備えており、反転入力端子（−）には出力電圧Ｖｏを抵抗７３及び７４によって分圧した電圧が供給され、非反転入力端子（＋）には基準電圧Ｖｒｅｆが供給されている。また、誤差アンプ７１の反転入力端子（−）と出力端子との間には、抵抗７５及びコンデンサ７８が並列に接続されている。ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが目標電圧に一致している場合において、抵抗７３及び７４の分圧によって得られる電圧に相当する。したがって、誤差アンプ７１は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどその出力レベルを低下させ、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどその出力レベルを上昇させる。また、誤差アンプ７１の応答性は、反転入力端子（−）と出力端子との間に接続された抵抗７５及びコンデンサ７８によって制限されており、これによって出力電圧Ｖｏの異常発振等が防止されている。
【００３１】
ホトカプラ７２は、トランス１０の１次側と２次側を絶縁しながら、２次側に属する誤差アンプ７１の出力を１次側に伝達する役割を果たし、発光側素子７２ａは抵抗７６を介して与えられる２次側電源Ｖｃｃ２によって動作し、受光側素子７２ｂは抵抗７７を介して与えられる１次側電源Ｖｃｃ１によって動作する。そして、フィードバック信号ＦＢは、ホトカプラ７２の受光側素子７２ｂと抵抗７７の接続点から取り出され、コントローラ９４の端子９４ｆｂに供給される。
【００３２】
かかる構成により、出力電圧検出部７０は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどフィードバック信号ＦＢのレベルを低下させ、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどフィードバック信号ＦＢのレベルを上昇させる。
【００３３】
中間電圧検出部８０は、スイッチング素子４３の一端と入力電源端子２との間に直列に接続され、中間電圧Ｖｐを分圧する抵抗８１，８２によって構成される。フィードフォワード信号ＦＦは、抵抗８１，８２の接続点から取り出され、コントローラ９４の端子９４ｆｆに供給される。
【００３４】
ドライバ９１は、コントローラ９４の端子９４ｏｕｔより供給される制御信号ＯＵＴを受け、これを増幅して駆動信号Ｓ３１を生成し、スイッチング素子３１を駆動する回路である。また、ドライバ９２は、予め定められた周波数および予め定められたデューティを持つ駆動信号Ｓ４３，Ｓ４４を自動的に生成し、スイッチング素子４３，４４を駆動する回路である。さらに、ＮＯＲ回路９３は、ドライバ９２より供給される駆動信号Ｓ４３，Ｓ４４を受けて同期信号ＳＹＮＣを生成し、これをコントローラ９４の端子９４ｓｙｎｃに供給する回路である。したがって、同期信号ＳＹＮＣは、駆動信号Ｓ４３，Ｓ４４がいずれもローレベル（Ｌ）である期間、すなわちハーフブリッジ回路４０のデッドタイムにおいてハイレベル（Ｈ）となり、その他の期間においてはローレベル（Ｌ）を維持する。
【００３５】
図２は、コントローラ９４の回路図である。
【００３６】
図２に示すように、コントローラ９４は、ＲＳフリップフロップ１０１と、インバータ１０２と、ＦＥＴ（電界効果トランジスタ）１０３，１０４と、コンパレータ１０５と、可変定電流回路１１０とを備えている。
【００３７】
ＲＳフリップフロップ１０１は、セット入力端子（Ｓ）、リセット入力端子（Ｒ）、出力端子（Ｑ）及び反転出力端子（Ｑバー）を備えており、セット入力端子（Ｓ）には端子９４ｓｙｎｃを介して供給される同期信号ＳＹＮＣが与えられ、リセット端子（Ｒ）には、インバータ１０２の出力が与えられている。また、出力端子（Ｑ）の出力はＦＥＴ１０３のゲート電極に供給され、反転出力端子（Ｑバー）出力はＦＥＴ１０４のゲート電極に供給されている。
【００３８】
インバータ１０２は、端子９４ｃｔの電圧ＣＴを受け、これがしきい値電圧未満である場合にＲＳフリップフロップ１０１をリセットする役割を果たす。上述のとおり、ＲＳフリップフロップ１０１の出力端子（Ｑ）及び反転出力端子（Ｑバー）は、それぞれＦＥＴ１０４，１０３のゲート電極に供給されていることから、ＲＳフリップフロップ１０１がリセットされると、端子９４ｃｔの電圧ＣＴは、可変定電流回路１１０より供給される電流値及び端子９４ｃｔに接続されているコンデンサ９５の容量値によって決まる傾きを持って上昇する。一方、ＲＳフリップフロップ１０１がセットされると、端子９４ｃｔはＦＥＴ１０４及び端子９４ｇｎｄを介して接地されるので、その電圧ＣＴは急速に低下する。すなわち、端子９４ｃｔの電圧ＣＴは、ＲＳフリップフロップ１０１のセット／リセットに同期したのこぎり波となる。
【００３９】
コンパレータ１０５は、反転入力端子（−）及び非反転入力端子（＋）を備え、反転入力端子（−）には端子９４ｃｔの電圧ＣＴが与えられ、非反転入力端子（＋）には端子９４ｆｂを介して供給されるフィードバック信号ＦＢが与えられている。したがって、コンパレータ１０５の出力である制御信号ＯＵＴは、端子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも高い場合にはローレベル（Ｌ）となり、逆に、端子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも低い場合にはハイレベル（Ｈ）となる。かかる制御信号ＯＵＴは、端子９４ｏｕｔを介してドライバ９１に供給され、上述のとおり、ドライバ９１はこれに基づいてスイッチング素子３１を駆動する。
【００４０】
図３は、可変定電流回路１１０の回路図である。
【００４１】
図３に示すように、可変定電流回路１１０は、オペアンプ１１１と、接合型ＦＥＴ１１２と、トランジスタ１１３と、抵抗１１４，１１５によって構成される。
【００４２】
オペアンプ１１１は、反転入力端子（−）及び非反転入力端子（＋）を備え、反転入力端子（−）にはフィードフォワード信号ＦＦが与えられ、非反転入力端子（＋）には所定の基準電圧Ｖｒｅｆ’が与えられている。したがって、オペアンプ１１１は、フィードフォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’に比べて高ければ高いほどその出力レベルを低下させ、逆に、フィードフォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’に比べて低ければ低いほどその出力レベルを上昇させる。ここで、所定の基準電圧Ｖｒｅｆ’としては、中間電圧Ｖｐが目標電圧（出力電圧Ｖｏの目標電圧と、トランス１０の１次巻線１１及び２次巻線１２ａ，１２ｂの比によって決まる電圧）に一致している場合において、抵抗８１及び８２の分圧によって得られる電圧Ｖｐ’またはその近傍に設定することが好ましい。
【００４３】
また、接合型ＦＥＴ１１２及び抵抗１１４は、１次側電源Ｖｃｃ１とＦＥＴ１０３のドレインとの間に直列に接続されており、抵抗１１５及びトランジスタ１１３からなる直列回路は、抵抗１１４の両端間に並列接続されている。
【００４４】
ここで、オペアンプ１１１の出力は、ＰＮＰ型であるトランジスタ１１３のベース電極に与えられているため、フィードフォワード信号ＦＦのレベルが高くなれば高くなるほど、抵抗１１５及びトランジスタ１１３からなる直列回路に流れる電流量が増大する。したがって、可変定電流回路１１０によって供給される電流量は、フィードフォワード信号ＦＦのレベルに基づいて決まることになる。
【００４５】
このため、例えば、所定の基準電圧Ｖｒｅｆ’を上記電圧Ｖｐ’に設定すれば、中間電圧Ｖｐが目標電圧以下である場合には、可変定電流回路１１０により供給される定電流の電流量は抵抗１１４の抵抗値によって一義的に決まり、中間電圧Ｖｐが目標電圧を超えている場合には、抵抗１１５及びトランジスタ１１３からなるパスの合成抵抗が目標電圧からの乖離量に応じて下がることから、可変定電流回路１１０により供給される定電流の電流量も目標電圧からの乖離量に応じて増大することになる。
【００４６】
次に、本実施態様にかかるスイッチング電源装置１００の動作について、中間電圧Ｖｐが低い場合（図４）と高い場合（図５）に分けて説明する。
【００４７】
図４は、中間電圧Ｖｐが低い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設定した場合においては、ここで言う「中間電圧Ｖｐが低い場合」とは、中間電圧Ｖｐが目標電圧に一致しているか、それ以下である場合を意味する。
【００４８】
図４に示すように、端子９４ｃｔの電圧ＣＴは、同期信号ＳＹＮＣがハイレベルとなっている期間においてローレベルとなり、その他の期間においては所定の傾きをもって上昇する。ここで、同期信号ＳＹＮＣがハイレベルとなるのは、スイッチング素子４３に供給される駆動信号Ｓ４３及びスイッチング素子４４に供給される駆動信号Ｓ４４がいずれもローレベルとなっている期間、すなわちハーフブリッジ回路４０のデッドタイムである。また、電圧ＣＴの傾きは、上述のとおり、可変定電流回路１１０より供給される定電流の電流量と端子９４ｃｔに接続されるコンデンサ９５の容量によって定められる。
【００４９】
ここで、図４は中間電圧Ｖｐが低い場合を示していることから、可変定電流回路１１０より供給される定電流の電流量は相対的に少なく、このため端子９４ｃｔの電圧ＣＴの傾きは相対的に緩やかとなっている。
【００５０】
そして、このような波形をもつ電圧ＣＴと出力電圧検出部７０により生成されるフィードバック信号ＦＢの電圧とが比較され、フィードバック信号ＦＢのレベルが電圧ＣＴを超えている期間において制御信号ＯＵＴがハイレベルとなり、ドライバ９１はかかる制御信号ＯＵＴに基づいてスイッチング素子３１のオン／オフを制御する。上述のとおり、出力電圧検出部７０により生成されるフィードバック信号ＦＢは、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどそのレベルが低くなり、逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどそのレベルが高くなることから、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ高いほどスイッチング素子３１のデューティは小さくなり、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほどスイッチング素子３１のデューティは大きくなる。これにより、バックコンバータ回路３０は、中間電圧Ｖｐが目標電圧に一致するよう入力電圧Ｖｉｎの降圧動作を行い、その結果、出力電圧Ｖｏが安定化される。
【００５１】
図５は、中間電圧Ｖｐが高い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設定した場合においては、ここで言う「中間電圧Ｖｐが高い場合」とは、中間電圧Ｖｐが目標電圧を超えている場合を意味する。
【００５２】
中間電圧Ｖｐが高くなると、可変定電流回路１１０より供給される定電流の電流量が増大し、これにより、図５に示すように、中間電圧Ｖｐが低い場合（図４）と比べて端子９４ｃｔの電圧ＣＴの傾きがより急峻となる。このため、フィードバック信号ＦＢのレベルが電圧ＣＴを超える期間が短縮され、中間電圧Ｖｐが低い場合に比べて、フィードバック信号ＦＢのレベルが同じであってもスイッチング素子３１のデューティがより小さくなる。これにより、バックコンバータ回路３０によって生成される中間電圧Ｖｐのレベルが低下することになる。
【００５３】
このように、本実施態様にかかるスイッチング電源装置１００においては、出力電圧Ｖｏのみならず、さらに中間電圧Ｖｐに基づいてバックコンバータ回路３０が制御される。つまり、出力電圧Ｖｏに基づく制御ループ中に、中間電圧Ｖｐに基づく制御ループが追加されていることから、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。これにより、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【００５４】
次に、本発明の好ましい他の実施態様について説明する。
【００５５】
図６は、本発明の好ましい他の実施態様にかかるスイッチング電源装置２００の回路図である。
【００５６】
本実施態様にかかるスイッチング電源装置２００は、上述したスイッチング電源装置１００に対し、制御回路６０を構成する中間電圧検出部８０の回路構成が変更されている点において異なる。その他の回路構成については、上記実施態様にかかるスイッチング電源装置１００と同様であるので、重複する説明は省略する。
【００５７】
図６に示すように、スイッチング電源装置２００における中間電圧検出部８０は、抵抗８１，８２に加え、入力電源端子１，２間に直列に接続されて入力電圧Ｖｉｎを分圧する抵抗８３，８４と、抵抗８１，８２の接続点と抵抗８３，８４の接続点との間に接続された抵抗８５とを備えている。フィードフォワード信号ＦＦは、上記実施態様と同様、抵抗８１，８２の接続点から取り出され、コントローラ９４の端子９４ｆｆに供給される。
【００５８】
このような回路構成を有する中間電圧検出部８０を用いれば、フィードフォワード信号ＦＦのレベルが中間電圧Ｖｐ及び入力電圧Ｖｉｎによって決まるので、入力電圧Ｖｉｎが急変した場合においてもバックコンバータ回路３０を適切に制御し、出力電圧Ｖｏを安定化させることが可能となる。
【００５９】
尚、フィードフォワード信号ＦＦのレベルは、中間電圧Ｖｐ及び入力電圧Ｖｉｎの両方に依存するが、抵抗８１〜８５の抵抗比を調節することによって、中間電圧Ｖｐに対する感度及び入力電圧Ｖｉｎに対する感度を所望のレベルに設定することができる。
【００６０】
このように、本実施態様にかかるスイッチング電源装置２００によれば、上記実施態様にかかるスイッチング電源装置１００による効果に加え、入力電圧Ｖｉｎが急変した場合であっても出力電圧Ｖｏを十分に安定化させることが可能となる。
【００６１】
次に、本発明の好ましいさらに他の実施態様について説明する。
【００６２】
図７は、本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置３００の回路図である。
【００６３】
本実施態様にかかるスイッチング電源装置３００は、上述したスイッチング電源装置１００に対し、制御回路６０を構成する中間電圧検出部８０の回路構成が変更されている点において異なる。その他の回路構成については、上記実施態様にかかるスイッチング電源装置１００と同様であるので、重複する説明は省略する。
【００６４】
図７に示すように、スイッチング電源装置３００における中間電圧検出部８０は、抵抗８１，８２に加え、非反転入力端子（＋）にフィードバック信号ＦＢを受け、反転入力端子（−）にフィードフォワード信号ＦＦを受ける誤差アンプ８６と、誤差アンプ８６の反転入力端子（−）と出力端子と間に並列に接続された抵抗８７及びコンデンサ８８とを備えている。誤差アンプ８６の出力であるフィードバック信号ＦＢ’は、端子９４ｆｂを介してコントローラ９４に供給される。
【００６５】
このような回路構成を有する中間電圧検出部８０を用いれば、フィードフォワード信号ＦＦのみならず、フィードバック信号ＦＢ’についても中間電圧Ｖｐに基づく制御ループに含まれることになるので、上記実施態様にかかるスイッチング電源装置１００による効果に加え、制御ループのカットオフ周波数をより高めることが可能となる。
【００６６】
尚、本実施態様にかかるスイッチング電源装置３００においても、上記スイッチング電源装置２００と同様、入力電圧Ｖｉｎを分圧する抵抗８３，８４を用いるとともに、その接続点の電位を抵抗８５を介して抵抗８１，８２の接続点に印加すれば、入力電圧Ｖｉｎの急変にも対応することが可能となる。
【００６７】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６８】
例えば、上記各実施態様においては、トランス１０の１次側回路として、バックコンバータ回路３０とハーフブリッジ回路４０の直列回路を用いているが、本発明に適用可能な１次側回路としてはこれに限定されず、他のコンバータ回路を直列に用いても構わない。例えば、バックコンバータ回路３０やハーフブリッジ回路４０の代わりに、ブーストコンバータ回路、フォワードコンバータ回路、フルブリッジコンバータ回路、プッシュプルコンバータ回路、フライバックコンバータ回路、昇降圧コンバータ回路等の別のコンバータ回路を用いても構わない。
【００６９】
また、上記各実施態様においては、バックコンバータ回路３０にダイオード３２を用いているが、ダイオード３２の代わりにスイッチング素子を用い、スイッチング素子３１と交互にオン／オフさせても構わない。
【００７０】
さらに、上記各実施態様においては、出力回路５０に含まれる整流回路として、ダイオード整流型の整流回路を用いているが、ＦＥＴ等のスイッチング素子からなる同期整流型の整流素子を用いても構わない。
【００７１】
また、図６に示したスイッチング電源装置２００においては、フィードフォワード信号ＦＦを抵抗８１，８２の接続点から取り出しているが、これを抵抗８３，８４の接続点から取り出しても構わない。
【００７２】
さらに、上記各実施態様においては、可変定電流回路１１０として図３に示す回路を用いているが、可変定電流回路の具体的な回路構成としてはこれに限定されない。また、可変定電流回路を用いるのではなく、端子９４ｃｔに接続されるコンデンサ９５の容量値がフィードフォワード信号ＦＦに基づいて可変となるよう構成することによって、のこぎり波である電圧ＣＴの波形の傾きを変化させても構わない。
【００７３】
【発明の効果】
以上説明したように、本発明においては、直列に接続された複数のコンバータ回路に含まれるスイッチング素子のデューティを決めるためののこぎり波の傾きを、これら複数のコンバータ回路間の中間電圧に基づいて変化させていることから、制御ループのカットオフ周波数が従来のスイッチング電源装置に比べて高くなる。これにより、従来のスイッチング電源装置に比べ、スイッチング周波数を高く設定したり制御ゲインを高く設定することが可能となるので、応答性を高めることができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかるスイッチング電源装置１００の回路図である。
【図２】コントローラ９４の回路図である。
【図３】可変定電流回路１１０の回路図である。
【図４】中間電圧Ｖｐが低い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。
【図５】中間電圧Ｖｐが高い場合におけるスイッチング電源装置１００の動作を示すタイミング図である。
【図６】本発明の好ましい他の実施態様にかかるスイッチング電源装置２００の回路図である。
【図７】本発明の好ましいさらに他の実施態様にかかるスイッチング電源装置３００の回路図である。
【図８】１次側回路として２段の直列回路を用いたスイッチング電源装置の等価回路図である。
【符号の説明】
１，２ 入力電源端子
３，４ 出力電源端子
１０ トランス
１１ １次巻線
１２ａ，１２ｂ ２次巻線
２０ 入力コンデンサ
３０ バックコンバータ回路
３１ スイッチング素子
３２ ダイオード
３３ インダクタ
４０ ハーフブリッジ回路
４１，４２ コンデンサ
４３，４４ スイッチング素子
５０ 出力回路
５１，５２ ダイオード
５３ インダクタ
５４ コンデンサ
６０ 制御回路
７０ 出力電圧検出部
７１ 誤差アンプ
７２ ホトカプラ
７３〜７７ 抵抗
７８ コンデンサ
８０ 中間電圧検出部
８１〜８５，８７ 抵抗
８６ 誤差アンプ
８８ コンデンサ
９１，９２ ドライバ
９３ ＮＯＲ回路
９４ コントローラ
１００，２００，３００ スイッチング電源装置
１０１ ＲＳフリップフロップ
１０２ インバータ
１０３，１０４ ＦＥＴ
１０５ コンパレータ
１１０ 可変定電流回路
１１１ オペアンプ
１１２ 接合型ＦＥＴ
１１３ トランジスタ
１１４，１１５ 抵抗
Claims (11)
- トランスと、入力電源端子と前記トランスの１次巻線との間に直列に接続された第１及び第２のコンバータ回路と、前記トランスの２次巻線に接続された出力回路と、前記第１及び第２のコンバータ回路の動作を制御する制御回路とを備え、前記制御回路は、前記出力回路の出力電圧に連動するフィードバック信号を生成する第１の手段と、のこぎり波を生成する第２の手段と、前記フィードバック信号と前記のこぎり波とを比較し、これに基づいて前記第１のコンバータ回路のスイッチング動作を制御する第３の手段とを有し、前記第２の手段は、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とするスイッチング電源装置。
- 前記第２の手段が、少なくとも前記中間電圧に基づいて電流値が変化する可変定電流回路を含んでいることを特徴とする請求項１に記載のスイッチング電源装置。
- 前記第２の手段は、さらに、前記入力電源端子間に現れる入力電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記第１の手段は、前記フィードバック信号をさらに前記中間電圧に連動させることを特徴とする請求項１乃至３のいずれか１項に記載のスイッチング電源装置。
- 前記制御回路は、さらに、予め定められたデューティで前記第２のコンバータ回路をスイッチング動作させる第４の手段を有していることを特徴とする請求項１乃至４のいずれか１項に記載のスイッチング電源装置。
- 前記第２の手段は、前記第２のコンバータ回路のスイッチング動作に同期したのこぎりを生成することを特徴とする請求項５に記載のスイッチング電源装置。
- 前記第１のコンバータ回路がバックコンバータ回路であり、前記第２のコンバータ回路がハーフブリッジ回路であることを特徴とする請求項１乃至６のいずれか１項に記載のスイッチング電源装置。
- 直列に接続された第１及び第２のコンバータ回路を含むスイッチング電源装置の動作を制御する制御回路であって、前記スイッチング電源装置の出力電圧に連動するフィードバック信号を生成する第１の手段と、のこぎり波を生成する第２の手段と、前記フィードバック信号と前記のこぎり波とを比較し、これに基づいて前記第１のコンバータ回路のスイッチング動作を制御する第３の手段とを備え、前記第２の手段は、前記第１のコンバータ回路から前記第２のコンバータ回路に供給される中間電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とする制御回路。
- 前記第２の手段が、少なくとも前記中間電圧に基づいて電流値が変化する可変定電流回路を含んでいることを特徴とする請求項８に記載の制御回路。
- 前記第２の手段は、さらに、前記第１のコンバータ回路に供給される入力電圧に基づいて、前記のこぎり波の傾きを変化させることを特徴とする請求項８または９に記載の制御回路。
- 前記第１の手段は、前記フィードバック信号をさらに前記中間電圧に連動させることを特徴とする請求項８乃至１０のいずれか１項に記載の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084767A JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084767A JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284339A JP2003284339A (ja) | 2003-10-03 |
| JP4097442B2 true JP4097442B2 (ja) | 2008-06-11 |
Family
ID=29231970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002084767A Expired - Fee Related JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097442B2 (ja) |
-
2002
- 2002-03-26 JP JP2002084767A patent/JP4097442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003284339A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978954B2 (en) | Resonant power supply converter circuit and method therefor | |
| US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| JP2006311689A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2001313423A (ja) | 発光ダイオード駆動装置 | |
| CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
| JP2006049127A (ja) | 照明用光源の点灯装置 | |
| TWI796077B (zh) | 用於直流-直流轉換器之自動模式切換方法及電路 | |
| JP2003274648A (ja) | スイッチング電源装置 | |
| JP4097442B2 (ja) | スイッチング電源装置及びこれに用いる制御回路 | |
| JP4294942B2 (ja) | スイッチング電源装置 | |
| JP3789362B2 (ja) | スイッチング電源装置 | |
| JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
| JP2003299359A (ja) | スイッチング電源装置 | |
| JP2008228571A (ja) | スイッチング電源装置 | |
| JPH10285923A (ja) | 電源装置及び電源装置における電圧制御方法 | |
| JPH10108459A (ja) | スイッチング電源装置 | |
| JP2001197730A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS60197162A (ja) | スイツチング電源 | |
| JP2003088113A (ja) | スイッチング電源装置 | |
| JP4024732B2 (ja) | スイッチング電源用制御回路 | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JP2008172946A (ja) | 電力変換装置 | |
| JP2591627Y2 (ja) | Ａｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4097442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |