JP2003284339A - スイッチング電源装置及びこれに用いる制御回路 - Google Patents
スイッチング電源装置及びこれに用いる制御回路Info
- Publication number
- JP2003284339A JP2003284339A JP2002084767A JP2002084767A JP2003284339A JP 2003284339 A JP2003284339 A JP 2003284339A JP 2002084767 A JP2002084767 A JP 2002084767A JP 2002084767 A JP2002084767 A JP 2002084767A JP 2003284339 A JP2003284339 A JP 2003284339A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- switching power
- supply device
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数のコンバータを直列に用いたスイッチン
グ電源装置の応答性を高めることを目的とする。 【解決手段】 トランス１０と、入力電源端子とトラン
ス１０の１次巻線１１との間に直列に接続された第１及
び第２のコンバータ回路３０，４０と、トランス１０の
２次巻線１２に接続された出力回路５０と、第１及び第
２のコンバータ回路３０，４０の動作を制御する制御回
路６０とを備える。制御回路６０は、出力回路５０の出
力電圧Ｖｏに連動する信号ＦＢを生成する第１の手段
と、のこぎり波ＣＴを生成する第２の手段と、信号ＦＢ
とのこぎり波ＣＴとを比較し、これに基づいて第１のコ
ンバータ回路３０のスイッチング動作を制御する第３の
手段とを有し、第２の手段は、第１のコンバータ回路３
０から第２のコンバータ回路４０に供給される中間電圧
Ｖｐに基づいて、のこぎり波ＣＴの傾きを変化させる。
グ電源装置の応答性を高めることを目的とする。 【解決手段】 トランス１０と、入力電源端子とトラン
ス１０の１次巻線１１との間に直列に接続された第１及
び第２のコンバータ回路３０，４０と、トランス１０の
２次巻線１２に接続された出力回路５０と、第１及び第
２のコンバータ回路３０，４０の動作を制御する制御回
路６０とを備える。制御回路６０は、出力回路５０の出
力電圧Ｖｏに連動する信号ＦＢを生成する第１の手段
と、のこぎり波ＣＴを生成する第２の手段と、信号ＦＢ
とのこぎり波ＣＴとを比較し、これに基づいて第１のコ
ンバータ回路３０のスイッチング動作を制御する第３の
手段とを有し、第２の手段は、第１のコンバータ回路３
０から第２のコンバータ回路４０に供給される中間電圧
Ｖｐに基づいて、のこぎり波ＣＴの傾きを変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置及びこれに用いる制御回路に関し、さらに詳細に
は、複数のコンバータが直列に接続されたスイッチング
電源装置及びこれに用いる制御回路に関する。
装置及びこれに用いる制御回路に関し、さらに詳細に
は、複数のコンバータが直列に接続されたスイッチング
電源装置及びこれに用いる制御回路に関する。
【０００２】
【従来の技術】近年、スイッチング電源装置の１次側回
路としてバックコンバータ回路とハーフブリッジ回路か
らなる２段の直列回路を用い、バックコンバータ回路に
よって入力電圧Ｖｉｎを降圧してこれをハーフブリッジ
回路に供給し、これを受けるハーフブリッジ回路によっ
てトランスの１次巻線を励磁する手法が提案されている
（Buck + Half Bridge (d=50%) Topology Applied to v
ery Low Voltage PowerConverters, IEEE APEC, 2001,
Session 19.4）。
路としてバックコンバータ回路とハーフブリッジ回路か
らなる２段の直列回路を用い、バックコンバータ回路に
よって入力電圧Ｖｉｎを降圧してこれをハーフブリッジ
回路に供給し、これを受けるハーフブリッジ回路によっ
てトランスの１次巻線を励磁する手法が提案されている
（Buck + Half Bridge (d=50%) Topology Applied to v
ery Low Voltage PowerConverters, IEEE APEC, 2001,
Session 19.4）。
【０００３】スイッチング電源装置の１次側回路として
このような２段の直列回路を用いた場合、ハーフブリッ
ジ回路に含まれるスイッチング素子のデューティはある
決まった量に固定される一方、バックコンバータ回路に
含まれるスイッチング素子のデューティは出力電圧Ｖｏ
に基づいて所定量となるように制御される。これによ
り、出力電圧Ｖｏとして比較的に低い電圧を高効率且つ
安定的に得ることができるので、例えばコンピュータ用
の電源として好適である。
このような２段の直列回路を用いた場合、ハーフブリッ
ジ回路に含まれるスイッチング素子のデューティはある
決まった量に固定される一方、バックコンバータ回路に
含まれるスイッチング素子のデューティは出力電圧Ｖｏ
に基づいて所定量となるように制御される。これによ
り、出力電圧Ｖｏとして比較的に低い電圧を高効率且つ
安定的に得ることができるので、例えばコンピュータ用
の電源として好適である。
【０００４】
【発明が解決しようとする課題】しかしながら、スイッ
チング電源装置の１次側回路として２段の直列回路を用
いた場合、１次側回路が１段のみである通常のスイッチ
ング電源装置に比べて、応答性が悪化するという問題が
あった。以下、その原因について説明する。
チング電源装置の１次側回路として２段の直列回路を用
いた場合、１次側回路が１段のみである通常のスイッチ
ング電源装置に比べて、応答性が悪化するという問題が
あった。以下、その原因について説明する。
【０００５】図８は、１次側回路として２段の直列回路
を用いたスイッチング電源装置の等価回路図である。
を用いたスイッチング電源装置の等価回路図である。
【０００６】図８に示すように、１次側回路として２段
の直列回路を用いたスイッチング電源装置は、パルスＶ
ｉｎｐの発生源と負荷ＲＬｏａｄが接続される出力端子
との間に、２段のＬＣフィルタ回路が接続された等価回
路で表すことができる。ここで、パルスＶｉｎｐは１段
目のコンバータ（バックコンバータ回路）に含まれるス
イッチング素子によって生成されるパルス状の電力波形
であり、インダクタンスＬ１は１段目のコンバータ（バ
ックコンバータ回路）を構成するインダクタであり、キ
ャパシタンスＣ１は２段目のコンバータ（ハーフブリッ
ジ回路）を構成する２つのキャパシタの合成キャパシタ
ンスであり、インダクタンスＬ２はトランスの２次側に
設けられる出力インダクタであり、キャパシタンスＣ２
はトランスの２次側に設けられる出力キャパシタであ
る。
の直列回路を用いたスイッチング電源装置は、パルスＶ
ｉｎｐの発生源と負荷ＲＬｏａｄが接続される出力端子
との間に、２段のＬＣフィルタ回路が接続された等価回
路で表すことができる。ここで、パルスＶｉｎｐは１段
目のコンバータ（バックコンバータ回路）に含まれるス
イッチング素子によって生成されるパルス状の電力波形
であり、インダクタンスＬ１は１段目のコンバータ（バ
ックコンバータ回路）を構成するインダクタであり、キ
ャパシタンスＣ１は２段目のコンバータ（ハーフブリッ
ジ回路）を構成する２つのキャパシタの合成キャパシタ
ンスであり、インダクタンスＬ２はトランスの２次側に
設けられる出力インダクタであり、キャパシタンスＣ２
はトランスの２次側に設けられる出力キャパシタであ
る。
【０００７】このように、１次側回路として２段の直列
回路を用いたスイッチング電源装置においては、２段の
ＬＣフィルタ回路が等価的に直列接続された状態となる
ことから、通常のスイッチング電源装置に比べ、１段目
のＬＣフィルタ回路（インダクタンスＬ１及びキャパシ
タンスＣ１）が存在する分、高周波領域まで制御ゲイン
が上げられない。このため、スイッチング周波数を低く
設定したり制御ゲインを低く設定する必要が生じ、これ
により応答性を高めることが困難であった。
回路を用いたスイッチング電源装置においては、２段の
ＬＣフィルタ回路が等価的に直列接続された状態となる
ことから、通常のスイッチング電源装置に比べ、１段目
のＬＣフィルタ回路（インダクタンスＬ１及びキャパシ
タンスＣ１）が存在する分、高周波領域まで制御ゲイン
が上げられない。このため、スイッチング周波数を低く
設定したり制御ゲインを低く設定する必要が生じ、これ
により応答性を高めることが困難であった。
【０００８】したがって、本発明の目的は、複数のコン
バータを直列に用いたスイッチング電源装置を制御する
制御回路であって、応答性を高めることが可能な制御回
路を提供することである。
バータを直列に用いたスイッチング電源装置を制御する
制御回路であって、応答性を高めることが可能な制御回
路を提供することである。
【０００９】また、本発明の他の目的は、複数のコンバ
ータを直列に用いたスイッチング電源装置であって、応
答性が高められたスイッチング電源装置を提供すること
である。
ータを直列に用いたスイッチング電源装置であって、応
答性が高められたスイッチング電源装置を提供すること
である。
【００１０】
【課題を解決するための手段】本発明のかかる目的は、
トランスと、入力電源端子と前記トランスの１次巻線と
の間に直列に接続された第１及び第２のコンバータ回路
と、前記トランスの２次巻線に接続された出力回路と、
前記第１及び第２のコンバータ回路の動作を制御する制
御回路とを備え、前記制御回路は、前記出力回路の出力
電圧に連動するフィードバック信号を生成する第１の手
段と、のこぎり波を生成する第２の手段と、前記フィー
ドバック信号と前記のこぎり波とを比較し、これに基づ
いて前記第１のコンバータ回路のスイッチング動作を制
御する第３の手段とを有し、前記第２の手段は、前記第
１のコンバータ回路から前記第２のコンバータ回路に供
給される中間電圧に基づいて、前記のこぎり波の傾きを
変化させることを特徴とするスイッチング電源装置によ
って達成される。
トランスと、入力電源端子と前記トランスの１次巻線と
の間に直列に接続された第１及び第２のコンバータ回路
と、前記トランスの２次巻線に接続された出力回路と、
前記第１及び第２のコンバータ回路の動作を制御する制
御回路とを備え、前記制御回路は、前記出力回路の出力
電圧に連動するフィードバック信号を生成する第１の手
段と、のこぎり波を生成する第２の手段と、前記フィー
ドバック信号と前記のこぎり波とを比較し、これに基づ
いて前記第１のコンバータ回路のスイッチング動作を制
御する第３の手段とを有し、前記第２の手段は、前記第
１のコンバータ回路から前記第２のコンバータ回路に供
給される中間電圧に基づいて、前記のこぎり波の傾きを
変化させることを特徴とするスイッチング電源装置によ
って達成される。
【００１１】本発明によれば、中間電圧に基づいてのこ
ぎり波の傾きが変化することから、出力電圧に基づく制
御ループ中に、中間電圧に基づく制御ループが追加され
ることになり、制御ループのカットオフ周波数が従来の
スイッチング電源装置に比べて高くなる。このため、従
来のスイッチング電源装置に比べ、スイッチング周波数
を高く設定したり制御ゲインを高く設定することが可能
となるので、応答性を高めることができる。
ぎり波の傾きが変化することから、出力電圧に基づく制
御ループ中に、中間電圧に基づく制御ループが追加され
ることになり、制御ループのカットオフ周波数が従来の
スイッチング電源装置に比べて高くなる。このため、従
来のスイッチング電源装置に比べ、スイッチング周波数
を高く設定したり制御ゲインを高く設定することが可能
となるので、応答性を高めることができる。
【００１２】本発明の好ましい実施態様においては、前
記第２の手段が、少なくとも前記中間電圧に基づいて電
流値が変化する可変定電流回路を含んでいる。
記第２の手段が、少なくとも前記中間電圧に基づいて電
流値が変化する可変定電流回路を含んでいる。
【００１３】本発明のさらに好ましい実施態様において
は、前記第２の手段は、さらに、前記入力電源端子間に
現れる入力電圧に基づいて、前記のこぎり波の傾きを変
化させる。
は、前記第２の手段は、さらに、前記入力電源端子間に
現れる入力電圧に基づいて、前記のこぎり波の傾きを変
化させる。
【００１４】本発明のさらに好ましい実施態様によれ
ば、入力電圧が急変した場合であっても、出力電圧を高
速に安定させることが可能となる。
ば、入力電圧が急変した場合であっても、出力電圧を高
速に安定させることが可能となる。
【００１５】本発明のさらに好ましい実施態様において
は、前記第１の手段は、前記フィードバック信号をさら
に前記中間電圧に連動させる。
は、前記第１の手段は、前記フィードバック信号をさら
に前記中間電圧に連動させる。
【００１６】本発明のさらに好ましい実施態様によれ
ば、制御ループのカットオフ周波数がより高められるこ
とから、スイッチング周波数をさらに高く設定したり制
御ゲインをさらに高く設定することが可能となる。
ば、制御ループのカットオフ周波数がより高められるこ
とから、スイッチング周波数をさらに高く設定したり制
御ゲインをさらに高く設定することが可能となる。
【００１７】本発明のさらに好ましい実施態様において
は、前記制御回路は、さらに、予め定められたデューテ
ィで前記第２のコンバータ回路をスイッチング動作させ
る第４の手段を有している。
は、前記制御回路は、さらに、予め定められたデューテ
ィで前記第２のコンバータ回路をスイッチング動作させ
る第４の手段を有している。
【００１８】本発明のさらに好ましい実施態様において
は、前記第２の手段は、前記第２のコンバータ回路のス
イッチング動作に同期したのこぎりを生成する。
は、前記第２の手段は、前記第２のコンバータ回路のス
イッチング動作に同期したのこぎりを生成する。
【００１９】本発明のさらに好ましい実施態様において
は、前記第１のコンバータ回路がバックコンバータ回路
であり、前記第２のコンバータ回路がハーフブリッジ回
路である。
は、前記第１のコンバータ回路がバックコンバータ回路
であり、前記第２のコンバータ回路がハーフブリッジ回
路である。
【００２０】本発明の前記目的はまた、直列に接続され
た第１及び第２のコンバータ回路を含むスイッチング電
源装置の動作を制御する制御回路であって、前記スイッ
チング電源装置の出力電圧に連動するフィードバック信
号を生成する第１の手段と、のこぎり波を生成する第２
の手段と、前記フィードバック信号と前記のこぎり波と
を比較し、これに基づいて前記第１のコンバータ回路の
スイッチング動作を制御する第３の手段とを備え、前記
第２の手段は、前記第１のコンバータ回路から前記第２
のコンバータ回路に供給される中間電圧に基づいて、前
記のこぎり波の傾きを変化させることを特徴とする制御
回路によって達成される。
た第１及び第２のコンバータ回路を含むスイッチング電
源装置の動作を制御する制御回路であって、前記スイッ
チング電源装置の出力電圧に連動するフィードバック信
号を生成する第１の手段と、のこぎり波を生成する第２
の手段と、前記フィードバック信号と前記のこぎり波と
を比較し、これに基づいて前記第１のコンバータ回路の
スイッチング動作を制御する第３の手段とを備え、前記
第２の手段は、前記第１のコンバータ回路から前記第２
のコンバータ回路に供給される中間電圧に基づいて、前
記のこぎり波の傾きを変化させることを特徴とする制御
回路によって達成される。
【００２１】本発明の前記目的はまた、直列に接続され
た第１及び第２のコンバータ回路を含むスイッチング電
源装置の動作を制御する制御回路であって、前記スイッ
チング電源装置の出力電圧に基づいて前記第１のコンバ
ータ回路のスイッチング動作を制御する第１の制御ルー
プと、前記第１のコンバータ回路から前記第２のコンバ
ータ回路に供給される中間電圧に基づいて、前記第１の
コンバータ回路のスイッチング動作を制御する第２の制
御ループとを備えることを特徴とする制御回路によって
達成される。
た第１及び第２のコンバータ回路を含むスイッチング電
源装置の動作を制御する制御回路であって、前記スイッ
チング電源装置の出力電圧に基づいて前記第１のコンバ
ータ回路のスイッチング動作を制御する第１の制御ルー
プと、前記第１のコンバータ回路から前記第２のコンバ
ータ回路に供給される中間電圧に基づいて、前記第１の
コンバータ回路のスイッチング動作を制御する第２の制
御ループとを備えることを特徴とする制御回路によって
達成される。
【００２２】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００２３】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置１００の回路図である。
るスイッチング電源装置１００の回路図である。
【００２４】図１に示すように、本実施態様にかかるス
イッチング電源装置１００は、入力電源端子１，２間に
供給される入力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生
成し、これを出力電源端子３，４間に供給する装置であ
り、トランス１０と、入力電源端子１，２間に接続され
た入力コンデンサ２０と、入力コンデンサ２０とトラン
ス１０の１次巻線１１との間に直列に接続されたバック
コンバータ回路３０及びハーフブリッジ回路４０と、ト
ランス１０の２次巻線１２ａ，１２ｂと出力電源端子
３，４間に接続された出力回路５０と、バックコンバー
タ回路３０及びハーフブリッジ回路４０の動作を制御す
る制御回路６０とを備えており、出力電源端子３，４に
は直流負荷ＲＬｏａｄが接続される。すなわち、本実施
態様にかかるスイッチング電源装置１００は、トランス
１０の１次側回路が直列接続された２段のコンバータに
よって構成されている。
イッチング電源装置１００は、入力電源端子１，２間に
供給される入力電圧Ｖｉｎを降圧して出力電圧Ｖｏを生
成し、これを出力電源端子３，４間に供給する装置であ
り、トランス１０と、入力電源端子１，２間に接続され
た入力コンデンサ２０と、入力コンデンサ２０とトラン
ス１０の１次巻線１１との間に直列に接続されたバック
コンバータ回路３０及びハーフブリッジ回路４０と、ト
ランス１０の２次巻線１２ａ，１２ｂと出力電源端子
３，４間に接続された出力回路５０と、バックコンバー
タ回路３０及びハーフブリッジ回路４０の動作を制御す
る制御回路６０とを備えており、出力電源端子３，４に
は直流負荷ＲＬｏａｄが接続される。すなわち、本実施
態様にかかるスイッチング電源装置１００は、トランス
１０の１次側回路が直列接続された２段のコンバータに
よって構成されている。
【００２５】バックコンバータ回路３０は、一端が入力
電源端子１に接続されたスイッチング素子３１と、アノ
ードが入力電源端子２に接続されカソードがスイッチン
グ素子３１の他端に接続されたダイオード３２と、一端
がスイッチング素子３１の他端（ダイオード３２のカソ
ード）に接続されたインダクタ３３とを備えている。か
かる構成を有するバックコンバータ回路３０は、制御回
路６０により供給される駆動信号Ｓ３１に基づいてスイ
ッチング素子３１のオン／オフを繰り返すことにより、
入力コンデンサ２０の両端間に現れる電圧（入力電圧Ｖ
ｉｎ）を降圧して中間電圧Ｖｐを生成し、これをハーフ
ブリッジ回路４０に供給する役割を果たす。ここで、中
間電圧Ｖｐのレベルは、制御回路６０の制御によるスイ
ッチング素子３１のデューティ調節によって、所望のレ
ベルに安定化される。
電源端子１に接続されたスイッチング素子３１と、アノ
ードが入力電源端子２に接続されカソードがスイッチン
グ素子３１の他端に接続されたダイオード３２と、一端
がスイッチング素子３１の他端（ダイオード３２のカソ
ード）に接続されたインダクタ３３とを備えている。か
かる構成を有するバックコンバータ回路３０は、制御回
路６０により供給される駆動信号Ｓ３１に基づいてスイ
ッチング素子３１のオン／オフを繰り返すことにより、
入力コンデンサ２０の両端間に現れる電圧（入力電圧Ｖ
ｉｎ）を降圧して中間電圧Ｖｐを生成し、これをハーフ
ブリッジ回路４０に供給する役割を果たす。ここで、中
間電圧Ｖｐのレベルは、制御回路６０の制御によるスイ
ッチング素子３１のデューティ調節によって、所望のレ
ベルに安定化される。
【００２６】ハーフブリッジ回路４０は、バックコンバ
ータ回路３０の出力端間に直列に接続されたコンデンサ
４１，４２と、バックコンバータ回路３０の出力端間に
直列に接続されたスイッチング素子４３，４４とを備え
ており、図１に示すように、コンデンサ４１，４２の接
続点とスイッチング素子４３，４４の接続点との間に
は、トランス１０の１次巻線１１が接続されている。か
かる構成を有するハーフブリッジ回路４０は、制御回路
６０により供給される駆動信号Ｓ４３，Ｓ４４に基づい
てスイッチング素子４３，４４のオン／オフを交互に繰
り返すことにより、トランス１０の１次巻線１１を励磁
し、トランス１０の２次側に電力を伝送する役割を果た
す。以下に詳述するが、駆動信号Ｓ４３，Ｓ４４はデッ
ドタイムをはさんで交互にハイレベルとなり、そのデュ
ーティは常に一定に保たれる。
ータ回路３０の出力端間に直列に接続されたコンデンサ
４１，４２と、バックコンバータ回路３０の出力端間に
直列に接続されたスイッチング素子４３，４４とを備え
ており、図１に示すように、コンデンサ４１，４２の接
続点とスイッチング素子４３，４４の接続点との間に
は、トランス１０の１次巻線１１が接続されている。か
かる構成を有するハーフブリッジ回路４０は、制御回路
６０により供給される駆動信号Ｓ４３，Ｓ４４に基づい
てスイッチング素子４３，４４のオン／オフを交互に繰
り返すことにより、トランス１０の１次巻線１１を励磁
し、トランス１０の２次側に電力を伝送する役割を果た
す。以下に詳述するが、駆動信号Ｓ４３，Ｓ４４はデッ
ドタイムをはさんで交互にハイレベルとなり、そのデュ
ーティは常に一定に保たれる。
【００２７】出力回路５０は、カソードがトランス１０
の２次巻線１２ａの一端に接続され、アノードが出力電
源端子４に接続されたダイオード５１と、カソードがト
ランス１０の２次巻線１２ｂの一端に接続され、アノー
ドが出力電源端子４に接続されたダイオード５２と、一
端がトランス１０の２次巻線１２ａ，１２ｂの共通他端
（センタータップ）に接続され、他端が出力電源端子３
に接続されたインダクタ５３と、出力電源端子３，４間
に接続されたコンデンサ５４とを備えている。出力回路
５０のうち、ダイオード５１，５２からなる部分はトラ
ンス１０の２次巻線１２ａ，１２ｂに発生する電圧を整
流する整流回路を構成し、インダクタ５３及びコンデン
サ５４からなる部分は整流回路の出力を平滑する平滑回
路を構成する。
の２次巻線１２ａの一端に接続され、アノードが出力電
源端子４に接続されたダイオード５１と、カソードがト
ランス１０の２次巻線１２ｂの一端に接続され、アノー
ドが出力電源端子４に接続されたダイオード５２と、一
端がトランス１０の２次巻線１２ａ，１２ｂの共通他端
（センタータップ）に接続され、他端が出力電源端子３
に接続されたインダクタ５３と、出力電源端子３，４間
に接続されたコンデンサ５４とを備えている。出力回路
５０のうち、ダイオード５１，５２からなる部分はトラ
ンス１０の２次巻線１２ａ，１２ｂに発生する電圧を整
流する整流回路を構成し、インダクタ５３及びコンデン
サ５４からなる部分は整流回路の出力を平滑する平滑回
路を構成する。
【００２８】制御回路６０は、出力電圧Ｖｏのレベルに
基づいてフィードバック信号ＦＢを生成する出力電圧検
出部７０と、中間電圧Ｖｐのレベルに基づいてフィード
フォワード信号ＦＦを生成する中間電圧検出部８０と、
駆動信号Ｓ３１を生成するドライバ９１と、駆動信号Ｓ
４３，Ｓ４４を生成するドライバ９２と、駆動信号Ｓ４
３，Ｓ４４に基づいて同期信号ＳＹＮＣを生成するＮＯ
Ｒ回路９３と、同期信号ＳＹＮＣ、フィードバック信号
ＦＢ及びフィードフォワード信号ＦＦに基づいて制御信
号ＯＵＴを生成するコントローラ９４と、コントローラ
９４の端子９４ｃｔに接続されるコンデンサ９５とを備
える。
基づいてフィードバック信号ＦＢを生成する出力電圧検
出部７０と、中間電圧Ｖｐのレベルに基づいてフィード
フォワード信号ＦＦを生成する中間電圧検出部８０と、
駆動信号Ｓ３１を生成するドライバ９１と、駆動信号Ｓ
４３，Ｓ４４を生成するドライバ９２と、駆動信号Ｓ４
３，Ｓ４４に基づいて同期信号ＳＹＮＣを生成するＮＯ
Ｒ回路９３と、同期信号ＳＹＮＣ、フィードバック信号
ＦＢ及びフィードフォワード信号ＦＦに基づいて制御信
号ＯＵＴを生成するコントローラ９４と、コントローラ
９４の端子９４ｃｔに接続されるコンデンサ９５とを備
える。
【００２９】出力電圧検出部７０は、誤差アンプ７１
と、ホトカプラ７２と、抵抗７３〜７７と、コンデンサ
７８とを備えている。
と、ホトカプラ７２と、抵抗７３〜７７と、コンデンサ
７８とを備えている。
【００３０】誤差アンプ７１は、反転入力端子（−）、
非反転入力端子（＋）及び出力端子を備えており、反転
入力端子（−）には出力電圧Ｖｏを抵抗７３及び７４に
よって分圧した電圧が供給され、非反転入力端子（＋）
には基準電圧Ｖｒｅｆが供給されている。また、誤差ア
ンプ７１の反転入力端子（−）と出力端子との間には、
抵抗７５及びコンデンサ７８が並列に接続されている。
ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが目標電圧
に一致している場合において、抵抗７３及び７４の分圧
によって得られる電圧に相当する。したがって、誤差ア
ンプ７１は、出力電圧Ｖｏのレベルが目標電圧に比べて
高ければ高いほどその出力レベルを低下させ、逆に、出
力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほ
どその出力レベルを上昇させる。また、誤差アンプ７１
の応答性は、反転入力端子（−）と出力端子との間に接
続された抵抗７５及びコンデンサ７８によって制限され
ており、これによって出力電圧Ｖｏの異常発振等が防止
されている。
非反転入力端子（＋）及び出力端子を備えており、反転
入力端子（−）には出力電圧Ｖｏを抵抗７３及び７４に
よって分圧した電圧が供給され、非反転入力端子（＋）
には基準電圧Ｖｒｅｆが供給されている。また、誤差ア
ンプ７１の反転入力端子（−）と出力端子との間には、
抵抗７５及びコンデンサ７８が並列に接続されている。
ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが目標電圧
に一致している場合において、抵抗７３及び７４の分圧
によって得られる電圧に相当する。したがって、誤差ア
ンプ７１は、出力電圧Ｖｏのレベルが目標電圧に比べて
高ければ高いほどその出力レベルを低下させ、逆に、出
力電圧Ｖｏのレベルが目標電圧に比べて低ければ低いほ
どその出力レベルを上昇させる。また、誤差アンプ７１
の応答性は、反転入力端子（−）と出力端子との間に接
続された抵抗７５及びコンデンサ７８によって制限され
ており、これによって出力電圧Ｖｏの異常発振等が防止
されている。
【００３１】ホトカプラ７２は、トランス１０の１次側
と２次側を絶縁しながら、２次側に属する誤差アンプ７
１の出力を１次側に伝達する役割を果たし、発光側素子
７２ａは抵抗７６を介して与えられる２次側電源Ｖｃｃ
２によって動作し、受光側素子７２ｂは抵抗７７を介し
て与えられる１次側電源Ｖｃｃ１によって動作する。そ
して、フィードバック信号ＦＢは、ホトカプラ７２の受
光側素子７２ｂと抵抗７７の接続点から取り出され、コ
ントローラ９４の端子９４ｆｂに供給される。
と２次側を絶縁しながら、２次側に属する誤差アンプ７
１の出力を１次側に伝達する役割を果たし、発光側素子
７２ａは抵抗７６を介して与えられる２次側電源Ｖｃｃ
２によって動作し、受光側素子７２ｂは抵抗７７を介し
て与えられる１次側電源Ｖｃｃ１によって動作する。そ
して、フィードバック信号ＦＢは、ホトカプラ７２の受
光側素子７２ｂと抵抗７７の接続点から取り出され、コ
ントローラ９４の端子９４ｆｂに供給される。
【００３２】かかる構成により、出力電圧検出部７０
は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ
高いほどフィードバック信号ＦＢのレベルを低下させ、
逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低けれ
ば低いほどフィードバック信号ＦＢのレベルを上昇させ
る。
は、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ
高いほどフィードバック信号ＦＢのレベルを低下させ、
逆に、出力電圧Ｖｏのレベルが目標電圧に比べて低けれ
ば低いほどフィードバック信号ＦＢのレベルを上昇させ
る。
【００３３】中間電圧検出部８０は、スイッチング素子
４３の一端と入力電源端子２との間に直列に接続され、
中間電圧Ｖｐを分圧する抵抗８１，８２によって構成さ
れる。フィードフォワード信号ＦＦは、抵抗８１，８２
の接続点から取り出され、コントローラ９４の端子９４
ｆｆに供給される。
４３の一端と入力電源端子２との間に直列に接続され、
中間電圧Ｖｐを分圧する抵抗８１，８２によって構成さ
れる。フィードフォワード信号ＦＦは、抵抗８１，８２
の接続点から取り出され、コントローラ９４の端子９４
ｆｆに供給される。
【００３４】ドライバ９１は、コントローラ９４の端子
９４ｏｕｔより供給される制御信号ＯＵＴを受け、これ
を増幅して駆動信号Ｓ３１を生成し、スイッチング素子
３１を駆動する回路である。また、ドライバ９２は、予
め定められた周波数および予め定められたデューティを
持つ駆動信号Ｓ４３，Ｓ４４を自動的に生成し、スイッ
チング素子４３，４４を駆動する回路である。さらに、
ＮＯＲ回路９３は、ドライバ９２より供給される駆動信
号Ｓ４３，Ｓ４４を受けて同期信号ＳＹＮＣを生成し、
これをコントローラ９４の端子９４ｓｙｎｃに供給する
回路である。したがって、同期信号ＳＹＮＣは、駆動信
号Ｓ４３，Ｓ４４がいずれもローレベル（Ｌ）である期
間、すなわちハーフブリッジ回路４０のデッドタイムに
おいてハイレベル（Ｈ）となり、その他の期間において
はローレベル（Ｌ）を維持する。
９４ｏｕｔより供給される制御信号ＯＵＴを受け、これ
を増幅して駆動信号Ｓ３１を生成し、スイッチング素子
３１を駆動する回路である。また、ドライバ９２は、予
め定められた周波数および予め定められたデューティを
持つ駆動信号Ｓ４３，Ｓ４４を自動的に生成し、スイッ
チング素子４３，４４を駆動する回路である。さらに、
ＮＯＲ回路９３は、ドライバ９２より供給される駆動信
号Ｓ４３，Ｓ４４を受けて同期信号ＳＹＮＣを生成し、
これをコントローラ９４の端子９４ｓｙｎｃに供給する
回路である。したがって、同期信号ＳＹＮＣは、駆動信
号Ｓ４３，Ｓ４４がいずれもローレベル（Ｌ）である期
間、すなわちハーフブリッジ回路４０のデッドタイムに
おいてハイレベル（Ｈ）となり、その他の期間において
はローレベル（Ｌ）を維持する。
【００３５】図２は、コントローラ９４の回路図であ
る。
る。
【００３６】図２に示すように、コントローラ９４は、
ＲＳフリップフロップ１０１と、インバータ１０２と、
ＦＥＴ（電界効果トランジスタ）１０３，１０４と、コ
ンパレータ１０５と、可変定電流回路１１０とを備えて
いる。
ＲＳフリップフロップ１０１と、インバータ１０２と、
ＦＥＴ（電界効果トランジスタ）１０３，１０４と、コ
ンパレータ１０５と、可変定電流回路１１０とを備えて
いる。
【００３７】ＲＳフリップフロップ１０１は、セット入
力端子（Ｓ）、リセット入力端子（Ｒ）、出力端子
（Ｑ）及び反転出力端子（Ｑバー）を備えており、セッ
ト入力端子（Ｓ）には端子９４ｓｙｎｃを介して供給さ
れる同期信号ＳＹＮＣが与えられ、リセット端子（Ｒ）
には、インバータ１０２の出力が与えられている。ま
た、出力端子（Ｑ）の出力はＦＥＴ１０３のゲート電極
に供給され、反転出力端子（Ｑバー）出力はＦＥＴ１０
４のゲート電極に供給されている。
力端子（Ｓ）、リセット入力端子（Ｒ）、出力端子
（Ｑ）及び反転出力端子（Ｑバー）を備えており、セッ
ト入力端子（Ｓ）には端子９４ｓｙｎｃを介して供給さ
れる同期信号ＳＹＮＣが与えられ、リセット端子（Ｒ）
には、インバータ１０２の出力が与えられている。ま
た、出力端子（Ｑ）の出力はＦＥＴ１０３のゲート電極
に供給され、反転出力端子（Ｑバー）出力はＦＥＴ１０
４のゲート電極に供給されている。
【００３８】インバータ１０２は、端子９４ｃｔの電圧
ＣＴを受け、これがしきい値電圧未満である場合にＲＳ
フリップフロップ１０１をリセットする役割を果たす。
上述のとおり、ＲＳフリップフロップ１０１の出力端子
（Ｑ）及び反転出力端子（Ｑバー）は、それぞれＦＥＴ
１０４，１０３のゲート電極に供給されていることか
ら、ＲＳフリップフロップ１０１がリセットされると、
端子９４ｃｔの電圧ＣＴは、可変定電流回路１１０より
供給される電流値及び端子９４ｃｔに接続されているコ
ンデンサ９５の容量値によって決まる傾きを持って上昇
する。一方、ＲＳフリップフロップ１０１がセットされ
ると、端子９４ｃｔはＦＥＴ１０４及び端子９４ｇｎｄ
を介して接地されるので、その電圧ＣＴは急速に低下す
る。すなわち、端子９４ｃｔの電圧ＣＴは、ＲＳフリッ
プフロップ１０１のセット／リセットに同期したのこぎ
り波となる。
ＣＴを受け、これがしきい値電圧未満である場合にＲＳ
フリップフロップ１０１をリセットする役割を果たす。
上述のとおり、ＲＳフリップフロップ１０１の出力端子
（Ｑ）及び反転出力端子（Ｑバー）は、それぞれＦＥＴ
１０４，１０３のゲート電極に供給されていることか
ら、ＲＳフリップフロップ１０１がリセットされると、
端子９４ｃｔの電圧ＣＴは、可変定電流回路１１０より
供給される電流値及び端子９４ｃｔに接続されているコ
ンデンサ９５の容量値によって決まる傾きを持って上昇
する。一方、ＲＳフリップフロップ１０１がセットされ
ると、端子９４ｃｔはＦＥＴ１０４及び端子９４ｇｎｄ
を介して接地されるので、その電圧ＣＴは急速に低下す
る。すなわち、端子９４ｃｔの電圧ＣＴは、ＲＳフリッ
プフロップ１０１のセット／リセットに同期したのこぎ
り波となる。
【００３９】コンパレータ１０５は、反転入力端子
（−）及び非反転入力端子（＋）を備え、反転入力端子
（−）には端子９４ｃｔの電圧ＣＴが与えられ、非反転
入力端子（＋）には端子９４ｆｂを介して供給されるフ
ィードバック信号ＦＢが与えられている。したがって、
コンパレータ１０５の出力である制御信号ＯＵＴは、端
子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも
高い場合にはローレベル（Ｌ）となり、逆に、端子９４
ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも低い場
合にはハイレベル（Ｈ）となる。かかる制御信号ＯＵＴ
は、端子９４ｏｕｔを介してドライバ９１に供給され、
上述のとおり、ドライバ９１はこれに基づいてスイッチ
ング素子３１を駆動する。
（−）及び非反転入力端子（＋）を備え、反転入力端子
（−）には端子９４ｃｔの電圧ＣＴが与えられ、非反転
入力端子（＋）には端子９４ｆｂを介して供給されるフ
ィードバック信号ＦＢが与えられている。したがって、
コンパレータ１０５の出力である制御信号ＯＵＴは、端
子９４ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも
高い場合にはローレベル（Ｌ）となり、逆に、端子９４
ｃｔの電圧ＣＴがフィードバック信号ＦＢよりも低い場
合にはハイレベル（Ｈ）となる。かかる制御信号ＯＵＴ
は、端子９４ｏｕｔを介してドライバ９１に供給され、
上述のとおり、ドライバ９１はこれに基づいてスイッチ
ング素子３１を駆動する。
【００４０】図３は、可変定電流回路１１０の回路図で
ある。
ある。
【００４１】図３に示すように、可変定電流回路１１０
は、オペアンプ１１１と、接合型ＦＥＴ１１２と、トラ
ンジスタ１１３と、抵抗１１４，１１５によって構成さ
れる。
は、オペアンプ１１１と、接合型ＦＥＴ１１２と、トラ
ンジスタ１１３と、抵抗１１４，１１５によって構成さ
れる。
【００４２】オペアンプ１１１は、反転入力端子（−）
及び非反転入力端子（＋）を備え、反転入力端子（−）
にはフィードフォワード信号ＦＦが与えられ、非反転入
力端子（＋）には所定の基準電圧Ｖｒｅｆ’が与えられ
ている。したがって、オペアンプ１１１は、フィードフ
ォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’
に比べて高ければ高いほどその出力レベルを低下させ、
逆に、フィードフォワード信号ＦＦのレベルが所定の基
準電圧Ｖｒｅｆ’に比べて低ければ低いほどその出力レ
ベルを上昇させる。ここで、所定の基準電圧Ｖｒｅｆ’
としては、中間電圧Ｖｐが目標電圧（出力電圧Ｖｏの目
標電圧と、トランス１０の１次巻線１１及び２次巻線１
２ａ，１２ｂの比によって決まる電圧）に一致している
場合において、抵抗８１及び８２の分圧によって得られ
る電圧Ｖｐ’またはその近傍に設定することが好まし
い。
及び非反転入力端子（＋）を備え、反転入力端子（−）
にはフィードフォワード信号ＦＦが与えられ、非反転入
力端子（＋）には所定の基準電圧Ｖｒｅｆ’が与えられ
ている。したがって、オペアンプ１１１は、フィードフ
ォワード信号ＦＦのレベルが所定の基準電圧Ｖｒｅｆ’
に比べて高ければ高いほどその出力レベルを低下させ、
逆に、フィードフォワード信号ＦＦのレベルが所定の基
準電圧Ｖｒｅｆ’に比べて低ければ低いほどその出力レ
ベルを上昇させる。ここで、所定の基準電圧Ｖｒｅｆ’
としては、中間電圧Ｖｐが目標電圧（出力電圧Ｖｏの目
標電圧と、トランス１０の１次巻線１１及び２次巻線１
２ａ，１２ｂの比によって決まる電圧）に一致している
場合において、抵抗８１及び８２の分圧によって得られ
る電圧Ｖｐ’またはその近傍に設定することが好まし
い。
【００４３】また、接合型ＦＥＴ１１２及び抵抗１１４
は、１次側電源Ｖｃｃ１とＦＥＴ１０３のドレインとの
間に直列に接続されており、抵抗１１５及びトランジス
タ１１３からなる直列回路は、抵抗１１４の両端間に並
列接続されている。
は、１次側電源Ｖｃｃ１とＦＥＴ１０３のドレインとの
間に直列に接続されており、抵抗１１５及びトランジス
タ１１３からなる直列回路は、抵抗１１４の両端間に並
列接続されている。
【００４４】ここで、オペアンプ１１１の出力は、ＰＮ
Ｐ型であるトランジスタ１１３のベース電極に与えられ
ているため、フィードフォワード信号ＦＦのレベルが高
くなれば高くなるほど、抵抗１１５及びトランジスタ１
１３からなる直列回路に流れる電流量が増大する。した
がって、可変定電流回路１１０によって供給される電流
量は、フィードフォワード信号ＦＦのレベルに基づいて
決まることになる。
Ｐ型であるトランジスタ１１３のベース電極に与えられ
ているため、フィードフォワード信号ＦＦのレベルが高
くなれば高くなるほど、抵抗１１５及びトランジスタ１
１３からなる直列回路に流れる電流量が増大する。した
がって、可変定電流回路１１０によって供給される電流
量は、フィードフォワード信号ＦＦのレベルに基づいて
決まることになる。
【００４５】このため、例えば、所定の基準電圧Ｖｒｅ
ｆ’を上記電圧Ｖｐ’に設定すれば、中間電圧Ｖｐが目
標電圧以下である場合には、可変定電流回路１１０によ
り供給される定電流の電流量は抵抗１１４の抵抗値によ
って一義的に決まり、中間電圧Ｖｐが目標電圧を超えて
いる場合には、抵抗１１５及びトランジスタ１１３から
なるパスの合成抵抗が目標電圧からの乖離量に応じて下
がることから、可変定電流回路１１０により供給される
定電流の電流量も目標電圧からの乖離量に応じて増大す
ることになる。
ｆ’を上記電圧Ｖｐ’に設定すれば、中間電圧Ｖｐが目
標電圧以下である場合には、可変定電流回路１１０によ
り供給される定電流の電流量は抵抗１１４の抵抗値によ
って一義的に決まり、中間電圧Ｖｐが目標電圧を超えて
いる場合には、抵抗１１５及びトランジスタ１１３から
なるパスの合成抵抗が目標電圧からの乖離量に応じて下
がることから、可変定電流回路１１０により供給される
定電流の電流量も目標電圧からの乖離量に応じて増大す
ることになる。
【００４６】次に、本実施態様にかかるスイッチング電
源装置１００の動作について、中間電圧Ｖｐが低い場合
（図４）と高い場合（図５）に分けて説明する。
源装置１００の動作について、中間電圧Ｖｐが低い場合
（図４）と高い場合（図５）に分けて説明する。
【００４７】図４は、中間電圧Ｖｐが低い場合における
スイッチング電源装置１００の動作を示すタイミング図
である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設
定した場合においては、ここで言う「中間電圧Ｖｐが低
い場合」とは、中間電圧Ｖｐが目標電圧に一致している
か、それ以下である場合を意味する。
スイッチング電源装置１００の動作を示すタイミング図
である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設
定した場合においては、ここで言う「中間電圧Ｖｐが低
い場合」とは、中間電圧Ｖｐが目標電圧に一致している
か、それ以下である場合を意味する。
【００４８】図４に示すように、端子９４ｃｔの電圧Ｃ
Ｔは、同期信号ＳＹＮＣがハイレベルとなっている期間
においてローレベルとなり、その他の期間においては所
定の傾きをもって上昇する。ここで、同期信号ＳＹＮＣ
がハイレベルとなるのは、スイッチング素子４３に供給
される駆動信号Ｓ４３及びスイッチング素子４４に供給
される駆動信号Ｓ４４がいずれもローレベルとなってい
る期間、すなわちハーフブリッジ回路４０のデッドタイ
ムである。また、電圧ＣＴの傾きは、上述のとおり、可
変定電流回路１１０より供給される定電流の電流量と端
子９４ｃｔに接続されるコンデンサ９５の容量によって
定められる。
Ｔは、同期信号ＳＹＮＣがハイレベルとなっている期間
においてローレベルとなり、その他の期間においては所
定の傾きをもって上昇する。ここで、同期信号ＳＹＮＣ
がハイレベルとなるのは、スイッチング素子４３に供給
される駆動信号Ｓ４３及びスイッチング素子４４に供給
される駆動信号Ｓ４４がいずれもローレベルとなってい
る期間、すなわちハーフブリッジ回路４０のデッドタイ
ムである。また、電圧ＣＴの傾きは、上述のとおり、可
変定電流回路１１０より供給される定電流の電流量と端
子９４ｃｔに接続されるコンデンサ９５の容量によって
定められる。
【００４９】ここで、図４は中間電圧Ｖｐが低い場合を
示していることから、可変定電流回路１１０より供給さ
れる定電流の電流量は相対的に少なく、このため端子９
４ｃｔの電圧ＣＴの傾きは相対的に緩やかとなってい
る。
示していることから、可変定電流回路１１０より供給さ
れる定電流の電流量は相対的に少なく、このため端子９
４ｃｔの電圧ＣＴの傾きは相対的に緩やかとなってい
る。
【００５０】そして、このような波形をもつ電圧ＣＴと
出力電圧検出部７０により生成されるフィードバック信
号ＦＢの電圧とが比較され、フィードバック信号ＦＢの
レベルが電圧ＣＴを超えている期間において制御信号Ｏ
ＵＴがハイレベルとなり、ドライバ９１はかかる制御信
号ＯＵＴに基づいてスイッチング素子３１のオン／オフ
を制御する。上述のとおり、出力電圧検出部７０により
生成されるフィードバック信号ＦＢは、出力電圧Ｖｏの
レベルが目標電圧に比べて高ければ高いほどそのレベル
が低くなり、逆に、出力電圧Ｖｏのレベルが目標電圧に
比べて低ければ低いほどそのレベルが高くなることか
ら、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ
高いほどスイッチング素子３１のデューティは小さくな
り、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ
低いほどスイッチング素子３１のデューティは大きくな
る。これにより、バックコンバータ回路３０は、中間電
圧Ｖｐが目標電圧に一致するよう入力電圧Ｖｉｎの降圧
動作を行い、その結果、出力電圧Ｖｏが安定化される。
出力電圧検出部７０により生成されるフィードバック信
号ＦＢの電圧とが比較され、フィードバック信号ＦＢの
レベルが電圧ＣＴを超えている期間において制御信号Ｏ
ＵＴがハイレベルとなり、ドライバ９１はかかる制御信
号ＯＵＴに基づいてスイッチング素子３１のオン／オフ
を制御する。上述のとおり、出力電圧検出部７０により
生成されるフィードバック信号ＦＢは、出力電圧Ｖｏの
レベルが目標電圧に比べて高ければ高いほどそのレベル
が低くなり、逆に、出力電圧Ｖｏのレベルが目標電圧に
比べて低ければ低いほどそのレベルが高くなることか
ら、出力電圧Ｖｏのレベルが目標電圧に比べて高ければ
高いほどスイッチング素子３１のデューティは小さくな
り、出力電圧Ｖｏのレベルが目標電圧に比べて低ければ
低いほどスイッチング素子３１のデューティは大きくな
る。これにより、バックコンバータ回路３０は、中間電
圧Ｖｐが目標電圧に一致するよう入力電圧Ｖｉｎの降圧
動作を行い、その結果、出力電圧Ｖｏが安定化される。
【００５１】図５は、中間電圧Ｖｐが高い場合における
スイッチング電源装置１００の動作を示すタイミング図
である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設
定した場合においては、ここで言う「中間電圧Ｖｐが高
い場合」とは、中間電圧Ｖｐが目標電圧を超えている場
合を意味する。
スイッチング電源装置１００の動作を示すタイミング図
である。尚、上記基準電圧Ｖｒｅｆ’を電圧Ｖｐ’に設
定した場合においては、ここで言う「中間電圧Ｖｐが高
い場合」とは、中間電圧Ｖｐが目標電圧を超えている場
合を意味する。
【００５２】中間電圧Ｖｐが高くなると、可変定電流回
路１１０より供給される定電流の電流量が増大し、これ
により、図５に示すように、中間電圧Ｖｐが低い場合
（図４）と比べて端子９４ｃｔの電圧ＣＴの傾きがより
急峻となる。このため、フィードバック信号ＦＢのレベ
ルが電圧ＣＴを超える期間が短縮され、中間電圧Ｖｐが
低い場合に比べて、フィードバック信号ＦＢのレベルが
同じであってもスイッチング素子３１のデューティがよ
り小さくなる。これにより、バックコンバータ回路３０
によって生成される中間電圧Ｖｐのレベルが低下するこ
とになる。
路１１０より供給される定電流の電流量が増大し、これ
により、図５に示すように、中間電圧Ｖｐが低い場合
（図４）と比べて端子９４ｃｔの電圧ＣＴの傾きがより
急峻となる。このため、フィードバック信号ＦＢのレベ
ルが電圧ＣＴを超える期間が短縮され、中間電圧Ｖｐが
低い場合に比べて、フィードバック信号ＦＢのレベルが
同じであってもスイッチング素子３１のデューティがよ
り小さくなる。これにより、バックコンバータ回路３０
によって生成される中間電圧Ｖｐのレベルが低下するこ
とになる。
【００５３】このように、本実施態様にかかるスイッチ
ング電源装置１００においては、出力電圧Ｖｏのみなら
ず、さらに中間電圧Ｖｐに基づいてバックコンバータ回
路３０が制御される。つまり、出力電圧Ｖｏに基づく制
御ループ中に、中間電圧Ｖｐに基づく制御ループが追加
されていることから、制御ループのカットオフ周波数が
従来のスイッチング電源装置に比べて高くなる。これに
より、従来のスイッチング電源装置に比べ、スイッチン
グ周波数を高く設定したり制御ゲインを高く設定するこ
とが可能となるので、応答性を高めることができる。
ング電源装置１００においては、出力電圧Ｖｏのみなら
ず、さらに中間電圧Ｖｐに基づいてバックコンバータ回
路３０が制御される。つまり、出力電圧Ｖｏに基づく制
御ループ中に、中間電圧Ｖｐに基づく制御ループが追加
されていることから、制御ループのカットオフ周波数が
従来のスイッチング電源装置に比べて高くなる。これに
より、従来のスイッチング電源装置に比べ、スイッチン
グ周波数を高く設定したり制御ゲインを高く設定するこ
とが可能となるので、応答性を高めることができる。
【００５４】次に、本発明の好ましい他の実施態様につ
いて説明する。
いて説明する。
【００５５】図６は、本発明の好ましい他の実施態様に
かかるスイッチング電源装置２００の回路図である。
かかるスイッチング電源装置２００の回路図である。
【００５６】本実施態様にかかるスイッチング電源装置
２００は、上述したスイッチング電源装置１００に対
し、制御回路６０を構成する中間電圧検出部８０の回路
構成が変更されている点において異なる。その他の回路
構成については、上記実施態様にかかるスイッチング電
源装置１００と同様であるので、重複する説明は省略す
る。
２００は、上述したスイッチング電源装置１００に対
し、制御回路６０を構成する中間電圧検出部８０の回路
構成が変更されている点において異なる。その他の回路
構成については、上記実施態様にかかるスイッチング電
源装置１００と同様であるので、重複する説明は省略す
る。
【００５７】図６に示すように、スイッチング電源装置
２００における中間電圧検出部８０は、抵抗８１，８２
に加え、入力電源端子１，２間に直列に接続されて入力
電圧Ｖｉｎを分圧する抵抗８３，８４と、抵抗８１，８
２の接続点と抵抗８３，８４の接続点との間に接続され
た抵抗８５とを備えている。フィードフォワード信号Ｆ
Ｆは、上記実施態様と同様、抵抗８１，８２の接続点か
ら取り出され、コントローラ９４の端子９４ｆｆに供給
される。
２００における中間電圧検出部８０は、抵抗８１，８２
に加え、入力電源端子１，２間に直列に接続されて入力
電圧Ｖｉｎを分圧する抵抗８３，８４と、抵抗８１，８
２の接続点と抵抗８３，８４の接続点との間に接続され
た抵抗８５とを備えている。フィードフォワード信号Ｆ
Ｆは、上記実施態様と同様、抵抗８１，８２の接続点か
ら取り出され、コントローラ９４の端子９４ｆｆに供給
される。
【００５８】このような回路構成を有する中間電圧検出
部８０を用いれば、フィードフォワード信号ＦＦのレベ
ルが中間電圧Ｖｐ及び入力電圧Ｖｉｎによって決まるの
で、入力電圧Ｖｉｎが急変した場合においてもバックコ
ンバータ回路３０を適切に制御し、出力電圧Ｖｏを安定
化させることが可能となる。
部８０を用いれば、フィードフォワード信号ＦＦのレベ
ルが中間電圧Ｖｐ及び入力電圧Ｖｉｎによって決まるの
で、入力電圧Ｖｉｎが急変した場合においてもバックコ
ンバータ回路３０を適切に制御し、出力電圧Ｖｏを安定
化させることが可能となる。
【００５９】尚、フィードフォワード信号ＦＦのレベル
は、中間電圧Ｖｐ及び入力電圧Ｖｉｎの両方に依存する
が、抵抗８１〜８５の抵抗比を調節することによって、
中間電圧Ｖｐに対する感度及び入力電圧Ｖｉｎに対する
感度を所望のレベルに設定することができる。
は、中間電圧Ｖｐ及び入力電圧Ｖｉｎの両方に依存する
が、抵抗８１〜８５の抵抗比を調節することによって、
中間電圧Ｖｐに対する感度及び入力電圧Ｖｉｎに対する
感度を所望のレベルに設定することができる。
【００６０】このように、本実施態様にかかるスイッチ
ング電源装置２００によれば、上記実施態様にかかるス
イッチング電源装置１００による効果に加え、入力電圧
Ｖｉｎが急変した場合であっても出力電圧Ｖｏを十分に
安定化させることが可能となる。
ング電源装置２００によれば、上記実施態様にかかるス
イッチング電源装置１００による効果に加え、入力電圧
Ｖｉｎが急変した場合であっても出力電圧Ｖｏを十分に
安定化させることが可能となる。
【００６１】次に、本発明の好ましいさらに他の実施態
様について説明する。
様について説明する。
【００６２】図７は、本発明の好ましいさらに他の実施
態様にかかるスイッチング電源装置３００の回路図であ
る。
態様にかかるスイッチング電源装置３００の回路図であ
る。
【００６３】本実施態様にかかるスイッチング電源装置
３００は、上述したスイッチング電源装置１００に対
し、制御回路６０を構成する中間電圧検出部８０の回路
構成が変更されている点において異なる。その他の回路
構成については、上記実施態様にかかるスイッチング電
源装置１００と同様であるので、重複する説明は省略す
る。
３００は、上述したスイッチング電源装置１００に対
し、制御回路６０を構成する中間電圧検出部８０の回路
構成が変更されている点において異なる。その他の回路
構成については、上記実施態様にかかるスイッチング電
源装置１００と同様であるので、重複する説明は省略す
る。
【００６４】図７に示すように、スイッチング電源装置
３００における中間電圧検出部８０は、抵抗８１，８２
に加え、非反転入力端子（＋）にフィードバック信号Ｆ
Ｂを受け、反転入力端子（−）にフィードフォワード信
号ＦＦを受ける誤差アンプ８６と、誤差アンプ８６の反
転入力端子（−）と出力端子と間に並列に接続された抵
抗８７及びコンデンサ８８とを備えている。誤差アンプ
８６の出力であるフィードバック信号ＦＢ’は、端子９
４ｆｂを介してコントローラ９４に供給される。
３００における中間電圧検出部８０は、抵抗８１，８２
に加え、非反転入力端子（＋）にフィードバック信号Ｆ
Ｂを受け、反転入力端子（−）にフィードフォワード信
号ＦＦを受ける誤差アンプ８６と、誤差アンプ８６の反
転入力端子（−）と出力端子と間に並列に接続された抵
抗８７及びコンデンサ８８とを備えている。誤差アンプ
８６の出力であるフィードバック信号ＦＢ’は、端子９
４ｆｂを介してコントローラ９４に供給される。
【００６５】このような回路構成を有する中間電圧検出
部８０を用いれば、フィードフォワード信号ＦＦのみな
らず、フィードバック信号ＦＢ’についても中間電圧Ｖ
ｐに基づく制御ループに含まれることになるので、上記
実施態様にかかるスイッチング電源装置１００による効
果に加え、制御ループのカットオフ周波数をより高める
ことが可能となる。
部８０を用いれば、フィードフォワード信号ＦＦのみな
らず、フィードバック信号ＦＢ’についても中間電圧Ｖ
ｐに基づく制御ループに含まれることになるので、上記
実施態様にかかるスイッチング電源装置１００による効
果に加え、制御ループのカットオフ周波数をより高める
ことが可能となる。
【００６６】尚、本実施態様にかかるスイッチング電源
装置３００においても、上記スイッチング電源装置２０
０と同様、入力電圧Ｖｉｎを分圧する抵抗８３，８４を
用いるとともに、その接続点の電位を抵抗８５を介して
抵抗８１，８２の接続点に印加すれば、入力電圧Ｖｉｎ
の急変にも対応することが可能となる。
装置３００においても、上記スイッチング電源装置２０
０と同様、入力電圧Ｖｉｎを分圧する抵抗８３，８４を
用いるとともに、その接続点の電位を抵抗８５を介して
抵抗８１，８２の接続点に印加すれば、入力電圧Ｖｉｎ
の急変にも対応することが可能となる。
【００６７】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００６８】例えば、上記各実施態様においては、トラ
ンス１０の１次側回路として、バックコンバータ回路３
０とハーフブリッジ回路４０の直列回路を用いている
が、本発明に適用可能な１次側回路としてはこれに限定
されず、他のコンバータ回路を直列に用いても構わな
い。例えば、バックコンバータ回路３０やハーフブリッ
ジ回路４０の代わりに、ブーストコンバータ回路、フォ
ワードコンバータ回路、フルブリッジコンバータ回路、
プッシュプルコンバータ回路、フライバックコンバータ
回路、昇降圧コンバータ回路等の別のコンバータ回路を
用いても構わない。
ンス１０の１次側回路として、バックコンバータ回路３
０とハーフブリッジ回路４０の直列回路を用いている
が、本発明に適用可能な１次側回路としてはこれに限定
されず、他のコンバータ回路を直列に用いても構わな
い。例えば、バックコンバータ回路３０やハーフブリッ
ジ回路４０の代わりに、ブーストコンバータ回路、フォ
ワードコンバータ回路、フルブリッジコンバータ回路、
プッシュプルコンバータ回路、フライバックコンバータ
回路、昇降圧コンバータ回路等の別のコンバータ回路を
用いても構わない。
【００６９】また、上記各実施態様においては、バック
コンバータ回路３０にダイオード３２を用いているが、
ダイオード３２の代わりにスイッチング素子を用い、ス
イッチング素子３１と交互にオン／オフさせても構わな
い。
コンバータ回路３０にダイオード３２を用いているが、
ダイオード３２の代わりにスイッチング素子を用い、ス
イッチング素子３１と交互にオン／オフさせても構わな
い。
【００７０】さらに、上記各実施態様においては、出力
回路５０に含まれる整流回路として、ダイオード整流型
の整流回路を用いているが、ＦＥＴ等のスイッチング素
子からなる同期整流型の整流素子を用いても構わない。
回路５０に含まれる整流回路として、ダイオード整流型
の整流回路を用いているが、ＦＥＴ等のスイッチング素
子からなる同期整流型の整流素子を用いても構わない。
【００７１】また、図６に示したスイッチング電源装置
２００においては、フィードフォワード信号ＦＦを抵抗
８１，８２の接続点から取り出しているが、これを抵抗
８３，８４の接続点から取り出しても構わない。
２００においては、フィードフォワード信号ＦＦを抵抗
８１，８２の接続点から取り出しているが、これを抵抗
８３，８４の接続点から取り出しても構わない。
【００７２】さらに、上記各実施態様においては、可変
定電流回路１１０として図３に示す回路を用いている
が、可変定電流回路の具体的な回路構成としてはこれに
限定されない。また、可変定電流回路を用いるのではな
く、端子９４ｃｔに接続されるコンデンサ９５の容量値
がフィードフォワード信号ＦＦに基づいて可変となるよ
う構成することによって、のこぎり波である電圧ＣＴの
波形の傾きを変化させても構わない。
定電流回路１１０として図３に示す回路を用いている
が、可変定電流回路の具体的な回路構成としてはこれに
限定されない。また、可変定電流回路を用いるのではな
く、端子９４ｃｔに接続されるコンデンサ９５の容量値
がフィードフォワード信号ＦＦに基づいて可変となるよ
う構成することによって、のこぎり波である電圧ＣＴの
波形の傾きを変化させても構わない。
【００７３】
【発明の効果】以上説明したように、本発明において
は、直列に接続された複数のコンバータ回路に含まれる
スイッチング素子のデューティを決めるためののこぎり
波の傾きを、これら複数のコンバータ回路間の中間電圧
に基づいて変化させていることから、制御ループのカッ
トオフ周波数が従来のスイッチング電源装置に比べて高
くなる。これにより、従来のスイッチング電源装置に比
べ、スイッチング周波数を高く設定したり制御ゲインを
高く設定することが可能となるので、応答性を高めるこ
とができる。
は、直列に接続された複数のコンバータ回路に含まれる
スイッチング素子のデューティを決めるためののこぎり
波の傾きを、これら複数のコンバータ回路間の中間電圧
に基づいて変化させていることから、制御ループのカッ
トオフ周波数が従来のスイッチング電源装置に比べて高
くなる。これにより、従来のスイッチング電源装置に比
べ、スイッチング周波数を高く設定したり制御ゲインを
高く設定することが可能となるので、応答性を高めるこ
とができる。
【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置１００の回路図である。
グ電源装置１００の回路図である。
【図２】コントローラ９４の回路図である。
【図３】可変定電流回路１１０の回路図である。
【図４】中間電圧Ｖｐが低い場合におけるスイッチング
電源装置１００の動作を示すタイミング図である。
電源装置１００の動作を示すタイミング図である。
【図５】中間電圧Ｖｐが高い場合におけるスイッチング
電源装置１００の動作を示すタイミング図である。
電源装置１００の動作を示すタイミング図である。
【図６】本発明の好ましい他の実施態様にかかるスイッ
チング電源装置２００の回路図である。
チング電源装置２００の回路図である。
【図７】本発明の好ましいさらに他の実施態様にかかる
スイッチング電源装置３００の回路図である。
スイッチング電源装置３００の回路図である。
【図８】１次側回路として２段の直列回路を用いたスイ
ッチング電源装置の等価回路図である。
ッチング電源装置の等価回路図である。
１，２ 入力電源端子
３，４ 出力電源端子
１０ トランス
１１ １次巻線
１２ａ，１２ｂ ２次巻線
２０ 入力コンデンサ
３０ バックコンバータ回路
３１ スイッチング素子
３２ ダイオード
３３ インダクタ
４０ ハーフブリッジ回路
４１，４２ コンデンサ
４３，４４ スイッチング素子
５０ 出力回路
５１，５２ ダイオード
５３ インダクタ
５４ コンデンサ
６０ 制御回路
７０ 出力電圧検出部
７１ 誤差アンプ
７２ ホトカプラ
７３〜７７ 抵抗
７８ コンデンサ
８０ 中間電圧検出部
８１〜８５，８７ 抵抗
８６ 誤差アンプ
８８ コンデンサ
９１，９２ ドライバ
９３ ＮＯＲ回路
９４ コントローラ
１００，２００，３００ スイッチング電源装置
１０１ ＲＳフリップフロップ
１０２ インバータ
１０３，１０４ ＦＥＴ
１０５ コンパレータ
１１０ 可変定電流回路
１１１ オペアンプ
１１２ 接合型ＦＥＴ
１１３ トランジスタ
１１４，１１５ 抵抗
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 渡辺 正人
東京都中央区日本橋一丁目13番１号 ティ
ーディーケイ株式会社内
Ｆターム(参考） 5H730 AA10 AS19 BB22 BB26 BB86
DD01 EE02 EE03 EE08 EE59
FD01 FD11 FF01 FF02 FF03
FG05
Claims (12)
- 【請求項１】 トランスと、入力電源端子と前記トラン
スの１次巻線との間に直列に接続された第１及び第２の
コンバータ回路と、前記トランスの２次巻線に接続され
た出力回路と、前記第１及び第２のコンバータ回路の動
作を制御する制御回路とを備え、前記制御回路は、前記
出力回路の出力電圧に連動するフィードバック信号を生
成する第１の手段と、のこぎり波を生成する第２の手段
と、前記フィードバック信号と前記のこぎり波とを比較
し、これに基づいて前記第１のコンバータ回路のスイッ
チング動作を制御する第３の手段とを有し、前記第２の
手段は、前記第１のコンバータ回路から前記第２のコン
バータ回路に供給される中間電圧に基づいて、前記のこ
ぎり波の傾きを変化させることを特徴とするスイッチン
グ電源装置。 - 【請求項２】 前記第２の手段が、少なくとも前記中間
電圧に基づいて電流値が変化する可変定電流回路を含ん
でいることを特徴とする請求項１に記載のスイッチング
電源装置。 - 【請求項３】 前記第２の手段は、さらに、前記入力電
源端子間に現れる入力電圧に基づいて、前記のこぎり波
の傾きを変化させることを特徴とする請求項１または２
に記載のスイッチング電源装置。 - 【請求項４】 前記第１の手段は、前記フィードバック
信号をさらに前記中間電圧に連動させることを特徴とす
る請求項１乃至３のいずれか１項に記載のスイッチング
電源装置。 - 【請求項５】 前記制御回路は、さらに、予め定められ
たデューティで前記第２のコンバータ回路をスイッチン
グ動作させる第４の手段を有していることを特徴とする
請求項１乃至４のいずれか１項に記載のスイッチング電
源装置。 - 【請求項６】 前記第２の手段は、前記第２のコンバー
タ回路のスイッチング動作に同期したのこぎりを生成す
ることを特徴とする請求項５に記載のスイッチング電源
装置。 - 【請求項７】 前記第１のコンバータ回路がバックコン
バータ回路であり、前記第２のコンバータ回路がハーフ
ブリッジ回路であることを特徴とする請求項１乃至６の
いずれか１項に記載のスイッチング電源装置。 - 【請求項８】 直列に接続された第１及び第２のコンバ
ータ回路を含むスイッチング電源装置の動作を制御する
制御回路であって、前記スイッチング電源装置の出力電
圧に連動するフィードバック信号を生成する第１の手段
と、のこぎり波を生成する第２の手段と、前記フィード
バック信号と前記のこぎり波とを比較し、これに基づい
て前記第１のコンバータ回路のスイッチング動作を制御
する第３の手段とを備え、前記第２の手段は、前記第１
のコンバータ回路から前記第２のコンバータ回路に供給
される中間電圧に基づいて、前記のこぎり波の傾きを変
化させることを特徴とする制御回路。 - 【請求項９】 前記第２の手段が、少なくとも前記中間
電圧に基づいて電流値が変化する可変定電流回路を含ん
でいることを特徴とする請求項８に記載の制御回路。 - 【請求項１０】 前記第２の手段は、さらに、前記第１
のコンバータ回路に供給される入力電圧に基づいて、前
記のこぎり波の傾きを変化させることを特徴とする請求
項８または９に記載の制御回路。 - 【請求項１１】 前記第１の手段は、前記フィードバッ
ク信号をさらに前記中間電圧に連動させることを特徴と
する請求項８乃至１０のいずれか１項に記載の制御回
路。 - 【請求項１２】 直列に接続された第１及び第２のコン
バータ回路を含むスイッチング電源装置の動作を制御す
る制御回路であって、前記スイッチング電源装置の出力
電圧に基づいて前記第１のコンバータ回路のスイッチン
グ動作を制御する第１の制御ループと、前記第１のコン
バータ回路から前記第２のコンバータ回路に供給される
中間電圧に基づいて、前記第１のコンバータ回路のスイ
ッチング動作を制御する第２の制御ループとを備えるこ
とを特徴とする制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084767A JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084767A JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003284339A true JP2003284339A (ja) | 2003-10-03 |
| JP4097442B2 JP4097442B2 (ja) | 2008-06-11 |
Family
ID=29231970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002084767A Expired - Fee Related JP4097442B2 (ja) | 2002-03-26 | 2002-03-26 | スイッチング電源装置及びこれに用いる制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097442B2 (ja) |
-
2002
- 2002-03-26 JP JP2002084767A patent/JP4097442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4097442B2 (ja) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8130520B2 (en) | Power supply apparatus and semiconductor integrated circuit device | |
| US6888728B2 (en) | Switching power supply unit | |
| US7180274B2 (en) | Switching voltage regulator operating without a discontinuous mode | |
| US8582321B2 (en) | Resonant converters and burst mode control method thereof | |
| US20180131275A1 (en) | Dc/dc converter | |
| US10978954B2 (en) | Resonant power supply converter circuit and method therefor | |
| US20230022357A1 (en) | Control circuit, resonant converter and integrated circuit control chip | |
| JP2006311689A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2009055712A (ja) | 多出力スイッチング電源装置 | |
| JP2006049127A (ja) | 照明用光源の点灯装置 | |
| JP2011182482A (ja) | スイッチング昇圧型ｄｃ−ｄｃコンバータおよび半導体集積回路装置 | |
| JP2011083049A (ja) | 電圧変換装置 | |
| US7729136B2 (en) | Isolated DC-DC converter | |
| JP2003274648A (ja) | スイッチング電源装置 | |
| JP6654548B2 (ja) | スイッチング電源装置 | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP4294942B2 (ja) | スイッチング電源装置 | |
| JP4097442B2 (ja) | スイッチング電源装置及びこれに用いる制御回路 | |
| JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
| WO2020026601A1 (ja) | 直流電源回路 | |
| JP3789362B2 (ja) | スイッチング電源装置 | |
| JP2008228571A (ja) | スイッチング電源装置 | |
| JP2003111401A (ja) | スイッチング電源装置 | |
| JP2003088113A (ja) | スイッチング電源装置 | |
| JP4024732B2 (ja) | スイッチング電源用制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041021 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4097442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |