JP2003088113A

JP2003088113A - スイッチング電源装置

Info

Publication number: JP2003088113A
Application number: JP2001276914A
Authority: JP
Inventors: Masakazu Takagi; 雅和高木; Junichi Yamamoto; 純一山本; Katsuhiko Shimizu; 克彦清水
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-09-12
Filing date: 2001-09-12
Publication date: 2003-03-20

Abstract

(57)【要約】【課題】出力電圧Ｖｏに現れるリップルが抑制され、
トランスの偏励磁が防止されたスイッチング電源装置を
提供する。【解決手段】トランス１と、トランス１の１次側に設
けられ、電源間に直列に接続された第１及び第２の入力
コンデンサ１５、１６並びに電源間に直列に接続された
第１及び第２のスイッチ１１、１２を有するハーフブリ
ッジ回路４と、トランス１の２次側に設けられた出力回
路と、第１及び第２の入力コンデンサ１５、１６の中点
電位に基づいて、第１のスイッチ１１の導通期間と第２
のスイッチ１２の導通期間との差を制御する駆動回路３
２とを備える。これにより、第１のスイッチ１１の導通
期間と第２のスイッチ１２の導通期間との差が制御され
ることから、出力回路の出力電圧Ｖｏに現れるリップル
が抑制されるとともに、トランスの偏励磁が防止され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、さらに詳細には、ハーフブリッジ型のスイ
ッチング電源装置に関する。

【０００２】

【従来の技術】近年、スイッチング電源装置の１次側回
路としてバックコンバータ回路とハーフブリッジ回路の
直列回路を用い、バックコンバータ回路によって入力電
圧Ｖｉｎを降圧してこれをハーフブリッジ回路に供給
し、これを受けるハーフブリッジ回路によってトランス
の１次巻線を励磁する手法が提案されている（Buck + H
alf Bridge (d=50%) Topology Applied to very Low Vo
ltage Power Converters,IEEE APEC, 2001, Session 1
9.4）。

【０００３】スイッチング電源装置の１次側回路として
このような回路を用いた場合、ハーフブリッジ回路に含
まれるスイッチング素子のデューティはある決まった量
に固定される一方、バックコンバータ回路に含まれるス
イッチング素子のデューティは出力電圧Ｖｏに基づいて
所定量となるように制御される。これにより、出力電圧
Ｖｏとして比較的に低い電圧を高効率且つ安定的に得る
ことができるので、例えばコンピュータ用の電源として
最適に用いることができる。

【０００４】図９は、このような１次側回路を有する従
来のスイッチング電源装置の回路図である。

【０００５】図９に示されるように、従来のスイッチン
グ電源装置は、トランス１と、入力電源２に接続された
バックコンバータ回路３と、バックコンバータ回路３に
接続されトランス１の１次巻線を励磁するハーフブリッ
ジ回路４と、トランス１の２次側に設けられた整流回路
５と、整流回路５の後段に設けられ負荷６に接続された
平滑回路７と、絶縁回路８を介して出力電圧Ｖｏを監視
しこれに基づいてバックコンバータ回路３に含まれる第
１及び第２のメインスイッチ９、１０のオン／オフを制
御するとともに、ハーフブリッジ回路４に含まれる第３
及び第４のメインスイッチ１１、１２のオン／オフを制
御する制御回路１３とを備える。

【０００６】バックコンバータ回路３は、第１及び第２
のメインスイッチ９、１０の他にインダクタ１４を備え
ており、ハーフブリッジ回路４は、第３及び第４のメイ
ンスイッチ１１、１２の他に、バックコンバータ回路３
の出力端間に直列に接続された第１及び第２の入力コン
デンサ１５、１６を備え、第３及び第４のメインスイッ
チ１１、１２の節点と第１及び第２の入力コンデンサ１
５、１６の節点との間に、トランス１の１次巻線が接続
されている。また、整流回路５は、第１及び第２のダイ
オード１７、１８からなり、平滑回路７は、平滑用イン
ダクタ１９及び平滑用コンデンサ２０からなる。これら
整流回路５と平滑回路７は、出力回路を構成している。

【０００７】このような構成において、バックコンバー
タ回路３に含まれる第１及び第２のメインスイッチ９、
１０は、制御回路１３による制御のもと所定のデッドタ
イムをはさんで交互にオンし、これによって、バックコ
ンバータ回路３の出力端間には、入力電圧Ｖｉｎ１及び
第１及び第２のメインスイッチ９、１０のデューティに
より決まる一定の内部電圧Ｖｉｎ２が現れる。一方、ハ
ーフブリッジ回路４に含まれる第３及び第４のメインス
イッチ１１、１２は、制御回路１３による制御のもと、
いずれもある決まった量のデューティにて交互にオン／
オフする。これにより、負荷６の両端には、内部電圧Ｖ
ｉｎ２及びトランス１の巻数比により決まる一定の出力
電圧Ｖｏが与えられる。

【０００８】図１０は、従来のスイッチング電源装置の
動作波形図である。

【０００９】図１０に示されるように、ハーフブリッジ
回路４に含まれる第３及び第４のメインスイッチ１１、
１２の導通期間が等しい場合、出力電圧Ｖｏに現れるリ
ップルは小さく抑えられ、また、トランス１が偏励磁さ
れることもない。尚、図１０において、Ｖｇｓ１１とは
制御回路１３より第３のメインスイッチ１１のゲート電
極に供給される制御パルスの電圧を意味し、Ｖｇｓ１２
とは制御回路１３より第４のメインスイッチ１２のゲー
ト電極に供給される制御パルスの電圧を意味する。ま
た、Ｖｆ１７とは第１のダイオード１７の両端間の電圧
を意味し、Ｖｆ１８とは第２のダイオード１８の両端間
の電圧を意味する。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
スイッチング電源装置において、ハーフブリッジ回路４
に含まれる第３及び第４のメインスイッチ１１、１２の
導通期間を完全に等しくすることは非常に困難である。
つまり、第３のメインスイッチ１１と第４のメインスイ
ッチ１２との間には僅かな特性の相違が不可避的に存在
するとともに、制御回路１３においても第３及び第４の
メインスイッチ１１、１２のゲート電極に供給すべき制
御パルスＶｇｓ１１、Ｖｇｓ１２の幅を完全に一致させ
ることは困難であり、このため、第３及び第４のメイン
スイッチ１１、１２の導通期間には差が生じてしまうこ
とがあった。

【００１１】図１１は、従来のスイッチング電源装置に
おいて第３及び第４のメインスイッチ１１、１２の導通
期間に差が生じている場合における動作波形図である。

【００１２】図１１に示されるように、第３及び第４の
メインスイッチ１１、１２の導通期間に差が生じると、
出力電圧Ｖｏに現れるリップルが大きくなり出力電圧Ｖ
ｏの品質が低下するとともに、トランス１が偏励磁を起
こすという問題が生じてしまう。

【００１３】したがって、本発明の目的は、１次側のハ
ーフブリッジ回路の前段にバックコンバータ回路等の変
圧回路が備えられたスイッチング電源装置であって、出
力電圧Ｖｏに現れるリップルが抑制されるとともに、ト
ランスの偏励磁が防止されたスイッチング電源装置を提
供することである。

【００１４】

【課題を解決するための手段】本発明のかかる目的は、
トランスと、前記トランスの１次側に設けられ、電源間
に直列に接続された第１及び第２の入力コンデンサ並び
に前記電源間に直列に接続された第１及び第２のスイッ
チを有するハーフブリッジ回路と、前記トランスの２次
側に設けられた出力回路と、前記第１及び第２の入力コ
ンデンサの中点電位に基づいて、前記第１のスイッチの
導通期間と前記第２のスイッチの導通期間との差を制御
する駆動回路とを備えるスイッチング電源装置によって
達成される。

【００１５】本発明によれば、駆動回路により、第１及
び第２の入力コンデンサの中点電位に基づき第１のスイ
ッチの導通期間と第２のスイッチの導通期間との差が制
御されることから、出力回路の出力電圧に現れるリップ
ルが抑制されるとともに、トランスの偏励磁が防止され
る。

【００１６】本発明の好ましい実施態様においては、前
記ハーフブリッジ回路の前段に設けられた変圧回路をさ
らに備え、これにより前記電源が前記変圧回路の出力よ
り取り出されている。

【００１７】本発明のさらに好ましい実施態様において
は、前記変圧回路がバックコンバータ回路である。

【００１８】本発明のさらに好ましい実施態様において
は、前記駆動回路が、前記第１のスイッチの導通期間を
制御する第１の手段と、前記第２のスイッチの導通期間
を制御する第２の手段を含んでいる。

【００１９】本発明のさらに好ましい実施態様において
は、前記第１の手段は前記中点電位が上昇するにしたが
って前記第１のスイッチの導通期間を短縮し、前記第２
の手段は前記中点電位が低下するにしたがって前記第２
のスイッチの導通期間を短縮する。

【００２０】本発明のさらに好ましい実施態様において
は、前記第１の手段は前記中点電位が低下するにしたが
って前記第１のスイッチの導通期間を伸張し、前記第２
の手段は前記中点電位が上昇するにしたがって前記第２
のスイッチの導通期間を伸張する。

【００２１】本発明のさらに好ましい実施態様において
は、前記第１の手段が、一方のエッジに比べて他方のエ
ッジがなだらかである第１の制御電圧を生成する第１の
波形整形回路を含み、前記第２の手段が、前記他方のエ
ッジに比べて前記一方のエッジがなだらかである第２の
制御電圧を生成する第２の波形整形回路を含み、さら
に、前記第１の手段が、前記第１の制御電圧と前記中点
電位に連動する第３の制御電圧とを比較する第１の比較
手段を含み、前記第２の手段が、前記第２の制御電圧と
前記第３の制御電圧とを比較する第２の比較手段を含ん
でいる。

【００２２】本発明のさらに好ましい実施態様において
は、前記第１及び第２の波形整形回路は、いずれも所定
のデューティを有する制御信号に基づいて、前記第１及
び第２の制御電圧をそれぞれ生成する。

【００２３】本発明のさらに好ましい実施態様において
は、前記所定のデューティが約５０％である。

【００２４】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。

【００２５】図１は、本発明の好ましい実施態様にかか
るスイッチング電源装置３０の回路図である。

【００２６】図１に示されるように、本実施態様にかか
るスイッチング電源装置３０は、従来のスイッチング電
源装置と同様、１次側回路としてバックコンバータ回路
とハーフブリッジ回路の直列回路を用いたスイッチング
電源装置であり、従来のスイッチング電源装置が備える
制御回路１３の代わりに制御回路３１が備えられるとと
もに、駆動回路３２が追加されている点において異な
る。その他の構成については従来のスイッチング電源装
置と同様であるので、従来のスイッチング電源装置と同
じ構成要素については、図９と同じ符号を付し、その説
明を省略する。

【００２７】制御回路３１は、出力電圧Ｖｏに基づい
て、バックコンバータ回路３に含まれる第１及び第２の
メインスイッチ９、１０のゲート電極に供給すべき制御
パルスＶｇｓ９、Ｖｇｓ１０を生成するとともに、デュ
ーティが５０％に固定された制御信号Ｓを生成する。か
かる制御信号Ｓは、図１に示されるように駆動回路３２
に供給されている。

【００２８】駆動回路３２には、制御信号Ｓの他に、第
１及び第２の入力コンデンサ１５、１６の中点電位が与
えられており、これらに基づいて、ハーフブリッジ回路
４に含まれる第３及び第４のメインスイッチ１１、１２
のゲート電極に供給すべき制御パルスＶｇｓ１１、Ｖｇ
ｓ１２を生成する。

【００２９】図２は、駆動回路３２の回路図である。

【００３０】図２に示されるように、駆動回路３２は、
制御信号Ｓを受けて第１の制御電圧Ｖ１を生成する第１
の波形整形回路３４と、制御信号Ｓを受けて第２の制御
電圧Ｖ２を生成する第２の波形整形回路３５と、基準電
圧Ｖｒｅｆと接地電位（ＧＮＤ）との間に直列に接続さ
れた抵抗３６、３７と、抵抗３６及び３７の中点と第１
及び第２の入力コンデンサ１５、１６の中点との間に接
続された抵抗３８と、第１の制御電圧Ｖ１を非反転入力
端子（＋）に受け、抵抗３６及び３７の中点の電圧であ
る第３の制御電圧Ｖ３を反転入力端子（−）に受けて制
御パルスＶｇｓ１１を生成する第１のコンパレータ３９
と、第２の制御電圧Ｖ２を反転入力端子（−）に受け、
第３の制御電圧Ｖ３を非反転入力端子（＋）に受けて制
御パルスＶｇｓ１２を生成する第２のコンパレータ４０
とを備えている。

【００３１】図３は、第１の波形整形回路３４の回路図
である。

【００３２】図３に示されるように、第１の波形整形回
路３４は、第１の時定数回路を構成する抵抗４１及びコ
ンデンサ４２と、抵抗４１に対して並列に接続されたダ
イオード４３とを備えている。ダイオード４３は、図３
に示されるように制御信号Ｓが供給される側がカソー
ド、第１の制御電圧Ｖ１を供給する側がアノードとなる
ように接続されている。これにより、第１の波形整形回
路３４は、制御信号Ｓの立ち下がりを実質的になまらせ
ることなく、制御信号Ｓの立ち上がりをなまらせた波形
を有する第１の制御電圧Ｖ１を生成することができる。

【００３３】図４は、第２の波形整形回路３５の回路図
である。

【００３４】図４に示されるように、第２の波形整形回
路３５は、第２の時定数回路を構成する抵抗４４及びコ
ンデンサ４５と、抵抗４４に対して並列に接続されたダ
イオード４６とを備えている。ダイオード４６は、図４
に示されるように制御信号Ｓが供給される側がアノー
ド、第２の制御電圧Ｖ２を供給する側がカソードとなる
ように接続されている。これにより、第２の波形整形回
路３５は、制御信号Ｓの立ち上がりを実質的になまらせ
ることなく、制御信号Ｓの立ち下がりをなまらせた波形
を有する第２の制御電圧Ｖ２を生成することができる。

【００３５】尚、本実施態様においては、第１の制御電
圧Ｖ１の高位側ピーク電圧と第２の制御電圧Ｖ２の高位
側ピーク電圧とは実質的に一致し、第１の制御電圧Ｖ１
の低位側ピーク電圧と第２の制御電圧Ｖ２の低位側ピー
ク電圧とは実質的に一致している。

【００３６】また、第３の制御電圧Ｖ３は、基準電圧Ｖ
ｒｅｆ、抵抗３６〜３８の抵抗値及び第１及び第２の入
力コンデンサ１５、１６の中点電位によって決まり、本
実施態様においては、第１及び第２の入力コンデンサ１
５、１６の中点電位が通常状態（１／２Ｖｉｎ２）であ
る場合に、第３の制御電圧Ｖ３が第１及び第２の制御電
圧Ｖ１、Ｖ２の高位側ピーク電圧と低位側ピーク電圧と
の中間電圧となるように、基準電圧Ｖｒｅｆ、抵抗３６
〜３８の抵抗値が設定される。具体的には、第３の制御
電圧Ｖ３は、第１及び第２の入力コンデンサ１５、１６
の中点電位が通常状態（１／２Ｖｉｎ２）である場合
に、第１及び第２の制御電圧Ｖ１、Ｖ２の高位側ピーク
電圧と低位側ピーク電圧との中間電圧となり、第１及び
第２の入力コンデンサ１５、１６の中点電位が通常状態
よりも上昇した場合には第３の制御電圧Ｖ３もこれに連
動して上昇し、逆に、第１及び第２の入力コンデンサ１
５、１６の中点電位が通常状態よりも低下した場合には
第３の制御電圧Ｖ３もこれに連動して低下する。

【００３７】図５は、本実施態様にかかるスイッチング
電源装置３０の動作波形図である。

【００３８】図５に示されるように、第１及び第２の入
力コンデンサ１５、１６の中点電位が通常状態（１／２
Ｖｉｎ２）であり、このため第３の制御電圧Ｖ３が第１
及び第２の制御電圧Ｖ１、Ｖ２の高位側ピーク電圧と低
位側ピーク電圧との中間電圧となっている場合には、第
１のコンパレータ３９により生成される制御パルスＶｇ
ｓ１１のパルス幅と、第２のコンパレータ４０により生
成される制御パルスＶｇｓ１２のパルス幅とは実質的に
一致し、且つ、これら制御パルスＶｇｓ１１とＶｇｓ１
２との間には、第１及び２の時定数回路の時定数によっ
て決まる所定のデッドタイムが挿入される。これによ
り、ハーフブリッジ回路４に含まれる第３及び第４のメ
インスイッチ１１、１２のゲート電極には、それぞれパ
ルス幅の等しい制御パルスＶｇｓ１１とＶｇｓ１２が印
加されることになる。

【００３９】この場合、第３及び第４のメインスイッチ
１１、１２の特性が一致していれば、第３及び第４のメ
インスイッチ１１、１２の導通期間は等しくなるが、両
者に特性の相違が存在すれば、これらの導通期間には差
が生じてしまう。かかる導通期間の差は、第１及び第２
の入力コンデンサ１５、１６の中点電位を変動させる。
すなわち、第３のメインスイッチ１１の導通期間が第４
のメインスイッチ１２の導通期間よりも僅かに長ければ
第１及び第２の入力コンデンサ１５、１６の中点電位は
上昇し、逆に、第４のメインスイッチ１２の導通期間が
第３のメインスイッチ１１の導通期間よりも僅かに長け
れば第１及び第２の入力コンデンサ１５、１６の中点電
位は低下する。かかる中点電位の変動は、上述のとおり
第３の制御電圧Ｖ３の変動となって現れるので、第３の
メインスイッチ１１の導通期間が第４のメインスイッチ
１２の導通期間よりも僅かに長ければ第３の制御電圧Ｖ
３は徐々に上昇し、逆に、第４のメインスイッチ１２の
導通期間が第３のメインスイッチ１１の導通期間よりも
僅かに長ければ第３の制御電圧Ｖ３は徐々に低下するこ
とになる。

【００４０】図６は、第３の制御電圧Ｖ３が上昇した場
合におけるスイッチング電源装置３０の動作波形図であ
る。

【００４１】図６に示されるように、第３の制御電圧Ｖ
３が上昇し、これが第１及び第２の制御電圧Ｖ１、Ｖ２
の高位側ピーク電圧と低位側ピーク電圧との中間電圧を
上回れば、第１のコンパレータ３９により生成される制
御パルスＶｇｓ１１のパルス幅は狭くなり、逆に、第２
のコンパレータ４０により生成される制御パルスＶｇｓ
１２のパルス幅は広くなる。これにより、ハーフブリッ
ジ回路４に含まれる第３のメインスイッチ１１のゲート
電極には、通常状態よりもパルス幅の短い制御パルスＶ
ｇｓ１１が印加され、第４のメインスイッチ１２のゲー
ト電極には、通常状態よりもパルス幅の長い制御パルス
Ｖｇｓ１２が印加されることになる。このように、駆動
回路３２は第３の制御電圧Ｖ３の上昇に応答して、制御
パルスＶｇｓ１１のパルス幅を短縮し、制御パルスＶｇ
ｓ１２のパルス幅を伸張するという制御を行う。この場
合、第３の制御電圧Ｖ３の上昇が大きいほど、制御パル
スＶｇｓ１１のパルス幅は大きく短縮され、制御パルス
Ｖｇｓ１２のパルス幅は大きく伸張される。

【００４２】かかる制御により、第１及び第２の入力コ
ンデンサ１５、１６の中点電位が上昇すると、第３のメ
インスイッチ１１の導通期間が短縮される一方、第４の
メインスイッチ１２の導通期間が伸張され、これにより
第１及び第２の入力コンデンサ１５、１６の中点電位は
低下する。

【００４３】図７は、第３の制御電圧Ｖ３が低下した場
合におけるスイッチング電源装置３０の動作波形図であ
る。

【００４４】図７に示されるように、第３の制御電圧Ｖ
３が低下し、これが第１及び第２の制御電圧Ｖ１、Ｖ２
の高位側ピーク電圧と低位側ピーク電圧との中間電圧を
下回れば、第１のコンパレータ３９により生成される制
御パルスＶｇｓ１１のパルス幅は広くなり、逆に、第２
のコンパレータ４０により生成される制御パルスＶｇｓ
１２のパルス幅は狭くなる。これにより、ハーフブリッ
ジ回路４に含まれる第３のメインスイッチ１１のゲート
電極には、通常状態よりもパルス幅の長い制御パルスＶ
ｇｓ１１が印加され、第４のメインスイッチ１２のゲー
ト電極には、通常状態よりもパルス幅の短い制御パルス
Ｖｇｓ１２が印加されることになる。このように、駆動
回路３２は第３の制御電圧Ｖ３の低下に応答して、制御
パルスＶｇｓ１１のパルス幅を伸張し、制御パルスＶｇ
ｓ１２のパルス幅を短縮するという制御を行う。この場
合、第３の制御電圧Ｖ３の低下が大きいほど、制御パル
スＶｇｓ１１のパルス幅は大きく伸張され、制御パルス
Ｖｇｓ１２のパルス幅は大きく短縮される。

【００４５】かかる制御により、第１及び第２の入力コ
ンデンサ１５、１６の中点電位が低下すると、第３のメ
インスイッチ１１の導通期間が伸張される一方、第４の
メインスイッチ１２の導通期間が短縮され、これにより
第１及び第２の入力コンデンサ１５、１６の中点電位は
上昇する。

【００４６】このように、駆動回路３２は、第１及び第
２の入力コンデンサ１５、１６の中点電位を監視するこ
とによって第３のメインスイッチ１１の導通期間と第４
のメインスイッチ１２の導通期間との差を間接的に検出
し、これに基づいてフィードバックをかけていることか
ら、最終的にこれらの導通期間は一致することになる。

【００４７】以上説明したように、本実施態様によるス
イッチング電源装置３０によれば、ハーフブリッジ回路
４を構成する第３のメインスイッチ１１の特性と第４の
メインスイッチ１２の特性とが相違していても、実際の
導通期間を互いに一致させることができるので、出力電
圧Ｖｏに現れるリップルが抑制されるとともに、トラン
ス１の偏励磁が効果的に防止される。

【００４８】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。

【００４９】例えば、上記実施態様にかかるスイッチン
グ電源装置３０おいては、トランス１の１次側回路とし
て、バックコンバータ回路３とハーフブリッジ回路４の
直列回路を用いているが、ハーフブリッジ回路４の前段
回路としてはバックコンバータ回路３に限定されず、フ
ォワードコンバータ回路等、他の種類の変圧回路を用い
ても構わない。

【００５０】また、上記実施態様にかかるスイッチング
電源装置３０おいては、トランス１の２次側回路とし
て、第１及び第２のダイオード１７、１８からなる整流
回路５を用いているが、本発明においてトランス１の２
次側回路には特に制限はなく、他の種類の回路、例え
ば、トランジスタを用いた同期整流型の整流回路を用い
ても構わない。

【００５１】さらに、上記実施態様にかかるスイッチン
グ電源装置３０おいては、第１及び第２の波形整形回路
３４、３５として図３及び図４に示した回路を用いた
が、図５〜図７に示した波形を有する第１及び第２の制
御電圧Ｖ１、Ｖ２を生成可能であれば、どのような回路
を用いても構わない。例えば、図８に示すように、駆動
回路３２内に制御信号Ｓを受けるインバータ３３を設
け、第２の波形整形回路３５の代わりに、インバータ３
３の出力（反転Ｓ）を受ける第１の波形整形回路３４と
同じ回路を用いても構わない。

【００５２】また、第１の制御電圧Ｖ１の波形として
は、立ち下がりに比べて立ち上がりがなだらかであり、
第２の制御電圧Ｖ２の波形としては、立ち上がりに比べ
て立ち下がりがなだらかであれば、図５〜図７に示した
波形とは異なる波形であっても構わない。例えば、第１
の制御電圧Ｖ１の波形としては、立ち下がりに比べて立
ち上がりがなだらかである限り、立ち上がり波形が直線
的であっても良く、同様に、第２の制御電圧Ｖ２の波形
としては、立ち上がりに比べて立ち下がりがなだらかで
ある限り、立ち下がり波形が直線的であっても良い。

【００５３】さらに、上記実施態様にかかるスイッチン
グ電源装置３０おいては、第１及び第２の入力コンデン
サ１５、１６の中点電位に基づいて、第３のメインスイ
ッチ１１の導通期間と第４のメインスイッチ１２の導通
期間の両方を制御しているが、最終的に両者の導通期間
が一致するような制御である限り、これらの一方のみを
制御しても構わない。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
出力電圧Ｖｏに現れるリップルが抑制されるとともに、
トランスの偏励磁が防止されたスイッチング電源装置を
提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の好ましい実施態様にかかるスイッチン
グ電源装置３０の回路図である。

【図２】駆動回路３２の回路図である。

【図３】第１の波形整形回路３４の回路図である。

【図４】第２の波形整形回路３５の回路図である。

【図５】第３の制御電圧Ｖ３が通常状態である場合にお
けるスイッチング電源装置３０の動作波形図である。

【図６】第３の制御電圧Ｖ３が上昇した場合におけるス
イッチング電源装置３０の動作波形図である。

【図７】第３の制御電圧Ｖ３が低下した場合におけるス
イッチング電源装置３０の動作波形図である。

【図８】駆動回路３２の他の例を示す回路図である。

【図９】従来のスイッチング電源装置の回路図である。

【図１０】従来のスイッチング電源装置の動作波形図で
ある。

【図１１】従来のスイッチング電源装置において第３及
び第４のメインスイッチ１１、１２の導通期間に差が生
じている場合における動作波形図である。

【符号の説明】

１トランス２入力電源３バックコンバータ回路４ハーフブリッジ回路５整流回路６負荷７平滑回路８絶縁回路９第１のメインスイッチ１０第２のメインスイッチ１１第３のメインスイッチ１２第４のメインスイッチ１３制御回路１４インダクタ１５第１の入力コンデンサ１６第２の入力コンデンサ１７第１のダイオード１８第２のダイオード１９平滑用インダクタ２０平滑用コンデンサ３０スイッチング電源装置３１制御回路３２駆動回路３３インバータ３４第１の波形整形回路３５第２の波形整形回路３６〜３８抵抗３９第１のコンパレータ４０第２のコンパレータ４１抵抗４２コンデンサ４３ダイオード４４抵抗４５コンデンサ４６ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者清水克彦東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 5H730 AA19 BB14 BB26 BB81 BB86 DD04 EE02 EE03 EE08 EE59 FD01 FG02

Claims

【特許請求の範囲】

【請求項１】トランスと、前記トランスの１次側に設
けられ、電源間に直列に接続された第１及び第２の入力
コンデンサ並びに前記電源間に直列に接続された第１及
び第２のスイッチを有するハーフブリッジ回路と、前記
トランスの２次側に設けられた出力回路と、前記第１及
び第２の入力コンデンサの中点電位に基づいて、前記第
１のスイッチの導通期間と前記第２のスイッチの導通期
間との差を制御する駆動回路とを備えるスイッチング電
源装置。
【請求項２】前記ハーフブリッジ回路の前段に設けら
れた変圧回路をさらに備え、これにより前記電源が前記
変圧回路の出力より取り出されていることを特徴とする
請求項１に記載のスイッチング電源装置。
【請求項３】前記変圧回路がバックコンバータ回路で
あることを特徴とする請求項２に記載のスイッチング電
源装置。
【請求項４】前記駆動回路が、前記第１のスイッチの
導通期間を制御する第１の手段と、前記第２のスイッチ
の導通期間を制御する第２の手段を含んでいることを特
徴とする請求項１乃至３のいずれか１項に記載のスイッ
チング電源装置。
【請求項５】前記第１の手段は前記中点電位が上昇す
るにしたがって前記第１のスイッチの導通期間を短縮
し、前記第２の手段は前記中点電位が低下するにしたが
って前記第２のスイッチの導通期間を短縮することを特
徴とする請求項４に記載のスイッチング電源装置。
【請求項６】前記第１の手段は前記中点電位が低下す
るにしたがって前記第１のスイッチの導通期間を伸張
し、前記第２の手段は前記中点電位が上昇するにしたが
って前記第２のスイッチの導通期間を伸張することを特
徴とする請求項５に記載のスイッチング電源装置。
【請求項７】前記第１の手段が、一方のエッジに比べ
て他方のエッジがなだらかである第１の制御電圧を生成
する第１の波形整形回路を含み、前記第２の手段が、前
記他方のエッジに比べて前記一方のエッジがなだらかで
ある第２の制御電圧を生成する第２の波形整形回路を含
み、さらに、前記第１の手段が、前記第１の制御電圧と
前記中点電位に連動する第３の制御電圧とを比較する第
１の比較手段を含み、前記第２の手段が、前記第２の制
御電圧と前記第３の制御電圧とを比較する第２の比較手
段を含んでいることを特徴とする請求項６に記載のスイ
ッチング電源装置。
【請求項８】前記第１及び第２の波形整形回路は、い
ずれも所定のデューティを有する制御信号に基づいて、
前記第１及び第２の制御電圧をそれぞれ生成することを
特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】前記所定のデューティが約５０％である
ことを特徴とする請求項８に記載のスイッチング電源装
置。