JP2008172946A - 電力変換装置 - Google Patents

Abstract

【課題】絶縁された信号回路を用いることなく、特定の系統の出力を立ち上げた後に主系統の出力を立ち上げる出力シーケンスを行う電力変換装置を得る。
【解決手段】入力電圧を受けてＤＣ／ＤＣ変換を行う電圧調整部２３の第１のＤＣ／ＤＣコンバータと、第１のＤＣ／ＤＣコンバータの入力側に接続されたキャパシタ１０からＤＣ電圧を供給してＤＣ／ＤＣ変換を行う分電部２４の第２のＤＣ／ＤＣコンバータと、入力電圧の投入によって第１のＤＣ／ＤＣコンバータから第１出力電圧の出力を開始し、第１出力電圧が安定した後に第２のＤＣ／ＤＣコンバータから第２出力電圧の出力を開始するように制御する制御部とを備える。
【選択図】図１

Description

この発明は、半導体素子のスイッチングにより入力電圧を所定の出力電圧に変換する機能を持った電力変換装置に関する。

従来の電力変換装置においては、トランスの二次側に接続され独立に設けられた複数の出力チャネルの電力変換効率を良くするために、トランスの巻数比を調整し、トランスの一次側に接続されたスイッチキャパシタとトランスの一次巻線との共振が最小値に到達する瞬間で、電力スイッチをオンにする制御を行っている（例えば、特許文献１参照）。

また、電力変換による損失を抑えるために、メインフィードバックを行わない出力系に３端子レギュレータではなくスイッチング回路を設け、このスイッチング回路のオン時間であるトランス二次側の通電率を調整している（例えば、特許文献２参照）。

特開２００５−５１３９８４号公報（第６〜８頁、第５図） 特開２０００−２１７３５６号公報（第３頁、第１図）

従来の電力変換装置では、トランスの巻数比を調整したり、スイッチング回路を用いてトランス二次側の通電率を調整したりして、電力変換効率を向上させるものであった。しかしながら、複数の出力系統を有する電力変換装置において、各々の出力系統の出力のアンバランスのより、電力変換装置全体の出力が不安定になる。そして、特定の出力系統を立ち上げた後に、その他の出力系統を立ち上げるような出力シーケンスが必要な場合には、制御回路及びトランス一次側回路と絶縁を必要とするトランス二次側に、同期信号とともに出力シーケンス信号（出力オン／オフ信号）を送る必要がある。また、出力系統を入力系統から絶縁する必要がある電源回路において、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げるために先行の出力系統の出力の立ち上がりを検出する必要がある。各出力系統から制御回路へこの出力シーケンス信号を送るためには、各出力系統と制御回路との間に絶縁された信号処理回路が必要となる。絶縁された信号処理回路は、スイッチング素子、絶縁されたオン／オフ信号線等で構成されるが、回路構成が複雑になるという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行う電力変換装置を得るものである。

この発明に係る電力変換装置は、入力電圧を受けてＤＣ／ＤＣ変換を行う第１のＤＣ／ＤＣコンバータと、第１のＤＣ／ＤＣコンバータの入力側に接続されたキャパシタからＤＣ電圧を供給してＤＣ／ＤＣ変換を行う第２のＤＣ／ＤＣコンバータと、入力電圧の投入によって第１のＤＣ／ＤＣコンバータから第１出力電圧の出力を開始し、第１出力電圧が安定した後に第２のＤＣ／ＤＣコンバータから第２出力電圧の出力を開始するように制御する制御部とを備えたことを特徴とするものである。

この発明によれば、第１出力電圧が安定した後に第２のＤＣ／ＤＣコンバータから第２出力電圧の出力を開始するように制御する制御部を備えたので、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行うことができる。

実施の形態１．
図１は、この発明を実施するための実施の形態１を示す電力変換装置の機能ブロック図である。図１において、電力変換装置１００は、多系統へ電力を出力するものであり、入力電圧の変化に対応し出力電圧を一定化させる電圧調整部２３と、電圧調整部２３の出力電圧を仕様電圧に変圧し、かつ入力系統と絶縁されている分電部２４と、電圧調整部２３及び分電部２４を制御する制御部２５とによって構成されている。電圧調整部２３は第１出力系統１７Ａ，第２出力系統１７Ｂを、分電部２４は第３出力系統１７Ｃ，第４出力系統１７Ｄを有しており、電力変換装置１００は負荷（図示せず）に対して電源の役割を果たしている。本実施の形態では、電圧調整部２３、分電部２４は、それぞれ２系統ずつの出力系統を有している場合を示しているが、電圧調整部２３、分電部２４には、それぞれ少なくとも１系統の出力系統を有していればよい。

図１に示した電力変換装置１００では、電圧調整部２３の出力系統から出力電圧の出力を開始し、出力電圧が安定した後に、分電部２４の出力系統から出力電圧の出力を開始するように制御されている。

電圧調整部２３は、入力端子１から入力された入力電圧ＶｉｎのＤＣ電圧を変圧し、第１出力系統１７Ａ，第２出力系統１７Ｂへ電圧を出力するコンバータの機能と、分電部２４の入力側に接続されたキャパシタ１０の電圧を安定化し、キャパシタ１０を介して分電部２４へ電圧を供給する機能を有している。本実施の形態では、キャパシタ１０を電圧調整部２３に設置しているが、キャパシタ１０を分電部２４に設置して電圧調整部２３の出力側に接続してもよい。電圧調整部２３のコンバータは、入力電圧Ｖｉｎを受けて電圧を安定化させるＤＣ／ＤＣ変換を行う第１のＤＣ／ＤＣコンバータである。なお、電流検出回路６は、リアクトルトランス７の１次側の電流を検出するものである。

図２は、実施の形態１における電圧調整部２３の回路図を示すものである。図２において、ゲートドライバ８で制御されたスイッチング素子８０のスイッチングによって、入力端子１から入力された変動するＤＣ電圧を所定の電圧に変圧し、キャパシタ１０の電圧を制御部２５によって設定された電圧に安定化させる。本実施の形態では、スイッチング素子８０として用いる半導体素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）である。

リアクトルトランス７の機能として、入力電圧を一定電圧に変圧して後続出力系統の入力電圧となるキャパシタ１０の電圧を安定化するためのインダクタの機能、及び他の系統よりも早く立ち上げたい先行出力系統の電力を二次側へ供給し、かつ入力系統と絶縁する機能がある。リアクトルトランス７を設けたことによって、先行出力系統の出力電圧を出力し、先行出力系統の出力電圧の立ち上がり後、分電部２４のスイッチングを行うことにより、先行出力系統及び後続出力系統の出力シーケンス（立ち上げ順序制御）を満たすことができる。

このため、電圧調整部２３の一次側のスイッチングだけで、電圧調整部２３のリアクトルトランス７の二次側出力系統である先行出力系統の電圧出力のオン・オフ動作、分電部２４のスイッチングによる後続出力系統のオン・オフ動作を行い、出力シーケンスを満たすことができる。これにより、入力系統と絶縁の必要のあるリアクトルトランス７の二次側に出力シーケンス信号（制御回路から各出力系統へ出力されるオン／オフ信号）を伝達しなくても、電圧調整部２３と分電部２４とのスイッチングにより出力シーケンスを行うことができる。このため、制御回路２５から絶縁が必要な出力系統に出力シーケンス信号を伝達するための回路や、先行出力系統の電圧の立ち上がりを検出するための回路や、絶縁が必要なこれらの回路と制御回路２５とを結ぶ信号線などを複数必要としない。

リアクトルトランス７の二次巻線側は３つの出力を有し、安定化出力回路であるレギュレーション回路９Ａ，９Ｂ，９Ｃへ各々接続されている。レギュレーション回路９Ａの出力側には制御電圧出力端子７０が設けられている。制御電圧出力端子７０から制御部２５の制御回路までの間には制御電圧Ｖｃｃ２のための制御電圧信号線６９が配線されている。レギュレーション回路９Ａは、第１出力電圧が安定した後に第２出力電圧の出力を開始するように、制御電圧の出力を遅延させる遅延回路を有している。遅延回路は、レギュレーション回路９Ａ内のスイッチング素子、コンデンサなどで構成されている。本発明では、制御電圧Ｖｃｃ２又は後述する制御電圧Ｖｃｃを検出し、先行出力系統の電圧の確立（出力電圧が電力変換装置１００の仕様として設定した電圧に対して安定した状態になること）を検出する事が特徴である。

レギュレーション回路９Ｂ，９Ｃは、二次巻線側からの主力電圧をＤＣ電圧に整流し、第１出力系統１７Ａ，第２出力系統１７Ｂへそれぞれ出力する。第１出力系統１７Ａからは出力電圧ＶＡを負荷へ、第２出力系統１７Ｂからは出力電圧ＶＢを負荷へ出力する。なお、リアクトルトランス７の巻数比は二次側電圧ＶＡ’及びＶＢ’が先行出力系統である第１出力系統１７Ａの出力電圧ＶＡ及び第２出力系統１７Ｂの出力電圧ＶＢよりも大きくなるように設定し（ＶＡ’＞ＶＡ，ＶＢ’＞ＶＢ）、急激な負荷変動にも対応できるようにする。

なお、第１出力系統１７Ａの出力電圧ＶＡ、第２出力系統１７Ｂの出力電圧ＶＢが出力電圧調整用のコンパレータ４３を駆動することが可能な電圧レベルＶＣに満たない場合には、リアクトルトランス７の端子間電圧をコンパレータ４３の駆動可能電圧レベルＶｃ以上になるようにリアクトルトランス７の巻数比を設定し（ＶＡ’＞ＶＣ，ＶＢ’＞ＶＣ）、コンパレータ４３により出力電圧調整用スイッチング素子４４を駆動させ通電率を調整し出力電圧を一定に制御する。

入力端子１から入力されたＤＣ電圧（入力電圧Ｖｉｎ）は、キャパシタ１０に蓄積される。キャパシタ１０には、中間電圧Ｖｍまでの電圧が蓄積される。本実施の形態では、電圧調整部２３に適用するＤＣ／ＤＣコンバータは、トランスを有する絶縁型コンバータである同期整流型チョッパコンバータを用いているが、入力系統と先行出力系統との絶縁ができれば、キャパシタ１０との絶縁は必要なく、ブリッジ回路、フライバックコンバータなどでＤＣ／ＤＣコンバータを構成してもよい。

分電部２４は、電圧調整部２３のキャパシタ１０から受けた電圧をプッシュプル回路１２によって変圧し、出力フィルタ１５Ａ，１５Ｂを介して第３出力系統１７Ｃ，第４出力系統１７Ｄの２系統へ出力する。第４出力系統１７Ｄは、出力電流が大きいため同期整流を行っている。本実施の形態では、電圧調整部２３のチョッパコンバータ及び分電部２４のプッシュプルコンバータが直列接続されている。この構成によって、各出力系統は入力系統から絶縁されている場合において説明する。

キャパシタ１０からＤＣ電圧を供給してＤＣ／ＤＣ変換を行う第２のＤＣ／ＤＣコンバータである分電部２４のプッシュプルコンバータは、ＭＯＳＦＥＴ等のスイッチング素子がオン状態の時間の割合を示す通電率が一定になるようにＭＯＳＦＥＴ等をスイッチングするように動作する。一例として、通電率５０％などの一定の通電率でスイッチングを行う。また、分電部２４のトランス７１に補助巻線７２を設け、補助巻線７２側の出力を、ＭＯＳＦＥＴを有する同期整流回路１３のスイッチング信号として同期整流を行うことも可能である。なお、電流検出回路１８は、トランス７１の１次側の電流を検出するものである。分電部２４の第３出力系統１７Ｃ，第４出力系統１７Ｄの電圧安定化は、前段の電圧調整部２３によって分電部２４の入力電圧であるキャパシタ１０の電圧が一定に設定されているので、分電部２４の出力電圧はトランス７１の一次側と二次側との巻数比によって決められる。

制御部２５は、出力シーケンス信号及び入力電圧Ｖｉｎより制御電圧Ｖｃｃ１を作成する起動回路２、起動回路２から出力シーケンスを構成する停止信号Ｓ１，Ｓ２を受けて電圧調整部２３及び分電部２４を制御する制御回路５、キャパシタ１０の電圧を検出する中間電圧検出回路１１などによって構成されている。制御部２５は、入力電圧の投入初期時には、先行出力系統である電圧調整部２３のみを動作させ、電圧調整部２３の出力電圧である中間電圧Ｖｍを一定にする制御を行う。そして、電圧調整部２３に接続された先行出力系統の電圧が安定化したことを制御電圧Ｖｃｃ２の確立により検出した後、分電部２４を動作させて後続出力系統である第３出力系統１７Ｃ、第４出力系統１７Ｄの出力を開始する。

次に、各出力系統の制御方法について説明する。第１出力系統１７Ａ及び第２出力系統１７Ｂは、二次巻線を設けたインダクタであるリアクトルトランス７より電力の供給を受け、前段の電圧調整部２３より出力される。第３出力系統１７Ｃ及び第４出力系統１７Ｄは、電圧調整部２３のキャパシタ１０より電力の供給を受け、後段の分電部２４より出力される。負荷に対して電圧を多出力する場合には、先行出力系統における出力が安定した後で、後続出力系統を立ち上げるように制御することが要求されることがある。本実施の形態の電力変換装置１００においては、外部より停止信号入力端子３を介して入力された停止信号ＳＤの解除によって、先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂを立ち上げ、第１出力系統１７Ａ及び第２出力系統１７Ｂの出力電圧が安定したことを検出した後、後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄを立ち上げるための電圧立ち上げ順序制御（出力シーケンス）が形成される場合について説明する。なお、停止信号ＳＤは、電流検出回路６，１８から起動回路２へ入力することも可能である。電流検出回路６，１８において検出された電流が所定の閾値よりも大きい場合には、電流検出回路６，１８は停止信号ＳＤを起動回路２へ出力する。なお、この場合には起動回路２の回路構成を変更する必要がある。

出力系統の立ち下げの手順については、本実施の形態で説明するように、停止信号ＳＤが入力されて後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄを立ち下げ、設定された遅れ時間の後に先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂを立ち下げる手順がある。また、先行出力系統を立ち下げた後で、後続出力系統を立ち下げる手順を採用しても良い。

先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂを、後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄより早く立ち上げるためには、停止信号ＳＤが解除された後に、第１出力系統１７Ａ及び第２出力系統１７Ｂの電圧確立を検出する回路及びその検出結果を制御回路５と絶縁した状態で、制御回路５に伝達する信号線が必要となる。本実施の形態における制御方法では、出力シーケンスを形成するために、入力系統から絶縁された先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂにおける出力電圧の立ち上がりを直接検出するのではなく、第１出力系統１７Ａ及び第２出力系統１７Ｂと同様にスイッチング素子８０のスイッチングによってリアクトルトランス７の二次側巻線に第１レギュレーション回路９Ａを介して出力される制御電圧Ｖｃｃ２によって第１出力系統１７Ａ及び第２出力系統１７Ｂの電圧確立を検出する。制御電圧Ｖｃｃ２は、制御回路５と絶縁の必要がない。

図３は、実施の形態１における制御部２５に設けられた起動回路２の回路図である。この起動回路２を用いて、先行出力系統の安定化後に、後続出力系統を立ち上げる制御を行う。起動回路２において、制御電圧Ｖｃｃは、制御電圧Ｖｃｃ１及び制御電圧Ｖｃｃ２の２系統を備えている。制御電圧Ｖｃｃ１は、入力電圧Ｖｉｎを抵抗分圧やスイッチング等により調整して得られる。制御電圧Ｖｃｃ２は、電圧調整部２３のトランスリアクトル７の二次側電圧に相当するレギュレーション回路９Ａの出力電圧である。制御電圧Ｖｃｃ２の電圧立ち上がりは、レギュレーション回路９Ａ内のキャパシタの回路定数の調整によって、先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂの電圧立ち上がりより遅くなるように設定されている。制御電圧Ｖｃｃ１と制御電圧Ｖｃｃ２との電圧差、又は制御電圧Ｖｃｃ２の電圧変化を検出することによって、他の出力系統より先に立ち上げる必要がある第１出力系統１７Ａ及び第２出力系統１７Ｂの電圧立ち上がりを検出することができる。制御電圧Ｖｃｃ２の立ち上りは、制御電圧Ｖｃｃ２が制御電圧Ｖｃｃ３以上になることを、コンパレータ等を用いて検出してもよい。また、制御電圧Ｖｃｃ３は、ツェナーダイオード３４の降伏電圧で設定することができる。この際、Ｖｃｃ１<Ｖｃｃ３<Ｖｃｃ２の関係式を満たすように、制御電圧Ｖｃｃ３を設定する。

起動回路２に設けられた入力電圧検出回路３０は、入力電圧Ｖｉｎが閾値電圧Ｖｄより低くなると、電圧検出回路３０の出力信号である異常信号ＳＡの信号レベルがＨｉにする。閾値電圧Ｖｄは入力電圧検出回路３０で設定された閾値である。停止信号ＳＤ及び異常信号ＳＡは、ＯＲ回路３７に入力される。停止信号ＳＤ、異常信号ＳＡの少なくともどちらか一方の信号レベルが異常状態であるＨｉになると、ＯＲ回路３７からＨｉが出力される。このため、異常信号ＳＡの信号レベルがＨｉになると、電圧調整部２３に対する停止信号である電圧調整部停止信号Ｓ１の信号レベルもＨｉになり、電圧調整部２３のリアクトルトランス７の二次側に接続された先行出力系統へ出力されなくなる。同様に、分電部２４に対する停止信号である分電部停止信号Ｓ２の信号レベルもＨｉになり、分電部２４がスイッチング動作をやめ、分電部２４より後続出力系統へ出力されなくなる。

ここで、電圧調整部停止信号Ｓ１と分電部停止信号Ｓ２の信号とのＨｉ／Ｌｏの切り替えについて説明する。まず、タイミング回路３６において、ダイオード６１と抵抗６２とキャパシタ６３によって遅れ時間を設定する。停止信号ＳＤ及び異常信号ＳＡが解除（Ｌｏ）されてＯＲ回路３７の出力がＬｏになると、ダイオード６１を導通し、キャパシタ６３を放電するため、瞬時に電圧調整部停止信号Ｓ１をＬｏにし、電圧調整部２３が動作を開始する。そして、制御電圧Ｖｃｃ２の上昇により、制御電圧Ｖｃｃが上昇し、ツェナーダイオード３４がオンし、スイッチング素子３５のゲート電圧を上昇させる。これにより、スイッチング素子３５がオンし、分電部停止信号Ｓ２をＬｏにし、分電部２４が動作を開始する。一方、停止信号ＳＤ又は異常信号ＳＡが入力（Ｈｉ）されてＯＲ回路３７の出力がＨｉになると、ダイオード６４を導通し、瞬時に分電部停止信号Ｓ２をＨｉにし、分電部２４が動作を停止する。そして、抵抗６２を通じてキャパシタ６３が充電され、抵抗６２とキャパシタ６３で設定された時間経過後に電圧調整部停止信号Ｓ１をＨｉにし、電圧調整部２３の動作が停止する。これにより、電圧調整部停止信号Ｓ１は分電部停止信号Ｓ２より先にＬｏになり、電圧調整部停止信号Ｓ１は分電部停止信号Ｓ２より後にＨｉになる。

先行出力系統と後続出力系統との立ち上げ手順は次のとおりである。外部より停止信号入力端子３を介して入力されていた停止信号ＳＤが解除されると前段の電圧調整部２３が駆動し、先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂを立ち上げ、制御電圧Ｖｃｃ２を立ち上げる。制御電圧Ｖｃｃ２の電圧確立を検出することによって、制御回路５と絶縁が必要な第１出力系統１７Ａ及び第２出力系統１７Ｂの出力電圧をフィードバックすることなく、つまり先行出力系統の出力電圧を検出する配線を先行出力系統に設けることなく、制御回路５と先行出力系統との絶縁を確保した状態で、先行出力系統の出力電圧の立ち上がりを検出することができる。制御電圧Ｖｃｃ２の電圧確立を検出した後に、後段の分電部２４のスイッチングを開始し、後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄを立ち上げる。つまり、制御部２５は、入力電圧Ｖｉｎから生成した第１の制御電圧である制御電圧Ｖｃｃ１及びレギュレーション回路９Ａが出力する第２の制御電圧である制御電圧Ｖｃｃ２を受け、分電部２４の出力電圧の出力開始のタイミングを決める制御を行っている。

本実施の形態では、図３に示すように起動回路２はアナログ回路で構成され、タイムシーケンスを満たすようにしているが、ディジタル回路でタイムシーケンスを満たしてもかまわない。図３において、制御電圧Ｖｃｃ１の生成にツェナーダイオード３２を用いているが、スイッチングによる電圧調整、抵抗などによる入力電圧の分圧などのその他の手法により生成してもよい。この場合、レギュレーション回路９Ａには、制御電圧Ｖｃｃ２を昇圧して、出力電圧を安定化させる電圧昇圧機能のないものとする。なお、レギュレーション回路としては、先行出力系統の立ち上がりよりも制御電圧Ｖｃｃ２の立ち上がりが遅いことが必要である。この条件を満たせば、昇圧機能を有するレギュレーション回路を用いてもよい。また、制御電源Ｖｃｃの検出のためにツェナーダイオード３４及びＭＯＳＦＥＴで構成されるスイッチング素子３５を用いているが、コンパレータなどの検出素子を用いて制御電源Ｖｃｃを検出してもよい。

また、制御部２５では、起動回路２が先行出力系統の出力電圧が安定した後、後続出力系統の出力電圧を立ち上げ制御する他に、制御回路５が制御対象を電圧調整部２３から分電部２４へ切り替えることを行っている。停止信号ＳＤが解除された場合には、制御回路５は、先に、電圧調整部２３と分電部２４との間に接続されたキャパシタ１０の電圧である中間電圧Ｖｍを中間電圧検出回路１１にて検出し、中間電圧Ｖｍを一定化するようにゲートドライバ８を制御してスイッチング素子８０のスイッチングを行う。この際、キャパシタ１０の充電時の突入電流を防ぐためソフトスイッチング制御を行うことも可能である。

図４は、実施の形態１における電圧出力および停止信号のタイムチャートである。図４において、縦軸は電圧出力又は停止信号の信号レベルＨｉ／Ｌｏであり、横軸は時間経過である。ここでは、本回路の出力シーケンスとして先行出力系統である第１出力系統１７Ａ及び第２出力系統１７Ｂの出力電圧が、後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄより早く立ち上がり、遅く立ち下がる場合について説明する。すなわち、電圧調整部２３に対する停止信号である電圧調整部停止信号Ｓ１は、分電部２４に対する停止信号である分電部停止信号Ｓ２より早く解除され（信号レベルＨｉ→Ｌｏ）、遅く立ち上がる（信号レベルＬｏ→Ｈｉ）場合について説明する。なお、本実施の形態では、制御電圧Ｖｃｃ１＜制御電圧Ｖｃｃ２の関係になるように設定した場合について説明するが、制御電圧Ｖｃｃ２が制御電圧Ｖｃｃ３以上になったこと直接検出してもよい。

時刻Ｔ１において、入力端子１に入力電圧Ｖｉｎが投入されると、起動回路２の電圧調整用のツェナーダイオード３２を用いて、制御電圧Ｖｃｃをツェナーダイオード３２の降伏電圧であるＶｃｃ１に調整する。制御電圧Ｖｃｃの上昇に伴い、電圧調整部停止信号Ｓ１及び分電部停止信号Ｓ２の電圧も上昇する。時刻Ｔ２において、入力電圧Ｖｉｎが閾値電圧Ｖｄになると、異常信号ＳＡの信号レベルがＬｏになる。

時刻Ｔ３において、外部より停止信号ＳＤが解除されてＳＤの信号レベルがＬｏになると、起動回路２内のキャパシタ６３の電荷がダイオード６１を通じて放電され、電圧調整部停止信号Ｓ１も解除されてＳ１の信号レベルがＬｏになる。制御回路５は、Ｓ１の信号レベルがＬｏになると、前段の電圧調整部２３の制御を開始する。電圧調整部停止信号Ｓ１が解除されると、電圧調整部２３のゲートドライバ８を介してスイッチング素子８０のスイッチングを開始し、キャパシタ１０の電圧（中間電圧Ｖｍ）を検出する中間電圧検出回路１１の出力電圧に基づいて中間電圧Ｖｍを一定化制御する。その後、制御電圧Ｖｃｃ１＜制御電圧Ｖｃｃ２の関係になるように設定しているため、電圧調整部２３内のスイッチング素子８０のスイッチングにより制御電圧Ｖｃｃが上昇する。

時刻Ｔ４において、制御電圧Ｖｃｃが上昇すると、ツェナーダイオード３４を通じてＭＯＳＦＥＴで構成されるスイッチング素子３５のゲート電圧が上昇するので、スイッチング素子３５がオンとなり、分電部停止信号Ｓ２が解除されてＳ２の信号レベルがＬｏになり、制御回路５は後段の分電部２４の制御を開始する。つまり、時刻Ｔ３で電圧調整部２３がスイッチング動作をはじめ、先行電圧系統の出力電圧が立ち上がり、時刻Ｔ４で制御電圧Ｖｃｃが制御電圧Ｖｃｃ３以上になることで先行出力系統電圧が安定したことを検出した後で、Ｓ２信号が解除されて分電部２４がスイッチング動作を開始して、後続電圧系統の電圧を出力することができる。なお、このＶｃｃ電圧の検出を行う回路には、コンパレータなどの素子を用いて検出してもよい。

時刻Ｔ５において、停止信号ＳＤが入力されて停止信号ＳＤの信号レベルがＨｉになると、瞬時に分電部停止信号Ｓ２が出力され、タイミング回路３６によって設定された遅れ時間の後に電圧調整部停止信号Ｓ１が出力される。この際、入力電圧Ｖｉｎは、制御電圧Ｖｃｃ１以上であるため、制御電圧Ｖｃｃは制御電圧Ｖｃｃ１で保持される。時刻Ｔ６において、再び停止信号ＳＤが解除されると、電圧調整部停止信号Ｓ１が立ち下がり、制御回路５は電圧調整部２３の制御を開始し、制御電圧Ｖｃｃが上昇する。制御電圧Ｖｃｃが制御電圧Ｖｃｃ３まで上昇し、分電部停止信号Ｓ２が解除されると、制御回路５は分電部２４の制御を開始する。

次に、入力電圧Ｖｉｎが低下した場合の動作について説明する。時刻Ｔ７において、入力電圧Ｖｉｎが立ち下り、入力電圧検出回路３０が検知した電圧が所定の入力電圧異常レベルＶｓを下回ると、異常信号ＳＡの信号レベルがＨｉになり、起動回路２が入力電圧の異常を検出し、停止信号ＳＤの信号レベルがＨｉになる。このため、瞬時に分電部停止信号Ｓ２が出力され、タイミング回路３６によって設定された遅れ時間の後に電圧調整部停止信号Ｓ１が出力される。入力電圧Ｖｉｎからの電圧供給がなくなるので、制御電源Ｖｃｃは低下していく。制御電圧Ｖｃｃの低下に伴い、各信号もＬｏになる。そして、入力電圧Ｖｉｎの上昇に伴い各信号はＨｉになる。なお、制御電圧Ｖｃｃが低下して、各信号ＳＡ，ＳＤ，Ｓ１，Ｓ２がＬｏになって解除されるが、ゲートドライバの電源である制御電源も低下するため、電圧調整部２４および分電部２５は停止する。

時刻Ｔ８において、入力電圧Ｖｉｎが供給され、停止信号ＳＤが解除されると、再び電圧調整部停止信号Ｓ１も解除され、先行出力系統である第１出力系統１７Ａ、第２出力系統１７Ｂ及び制御電圧Ｖｃｃ２が立ち上がる。そして、制御電圧Ｖｃｃが制御電圧Ｖｃｃ２程度まで上昇することで先行出力系統の電圧確立を検出した後、分電部停止信号Ｓ２が解除され、後続出力系統である第３出力系統１７Ｃ及び第４出力系統１７Ｄの出力電圧が立ち上がる。時刻Ｔ９において、停止信号ＳＤが入力されて信号レベルがＨｉになると、瞬時に分電部停止信号Ｓ２が出力され、タイミング回路３６によって設定された遅れ時間の後に電圧調整部停止信号Ｓ１が出力される。

なお、入力電圧Ｖｉｎが閾値電圧Ｖｄ以下になり、先行出力系統の出力電圧が後続出力系統の出力電圧よりも後に落ちなければならない場合、キャパシタ１０の容量を小さくし、先行出力系統に接続されたレギュレーション回路９Ｂ，９Ｃのコンデンサ容量を大きくすることが必要である。さらに、入力電圧Ｖｉｎが閾値電圧Ｖｄ以下になり、先行出力系統の出力電圧が後続出力系統の出力電圧よりも先に落ちなければならない場合、キャパシタ１０の容量を大きくし、電圧調整部２３のリアクトルトランス７の二次側に接続されたレギュレーション回路９Ａ，９Ｂ，９Ｃのコンデンサ容量を小さくし、タイミング回路３６内の回路定数、ダイオード６１の向きを変更することが必要である。

以上のことから、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行うことができる。

なお、半導体素子としてＭＯＳＦＥＴでなく、トランジスタ等の電流駆動型半導体素子を用いてもよい。

実施の形態２．
図５は、この発明を実施するための実施の形態２を示す電力変換装置の機能ブロック図である。図５において、第４出力系統１７Ｄの出力電圧を検出する出力電圧検出回路１６を有する点で実施の形態１と異なっている。このような構成により、フィードバックループを行う第４出力系統１７Ｄの電圧出力の安定性が向上することができる。図５において、図１と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。

本実施の形態は、出力フィードバックループを前段の電圧調整部２３から、後段の分電部２４に切り替え、制御対象となる出力系統を切り替えるためのフィードバックループ切り替え回路に関するものである。なお、本実施の形態では、負荷電流変動時の制御応答性の観点よりフィードバックする系統を電圧安定度の最も必要な系統、又は電圧変動の最も大きな出力系統に切り替えるための手順について説明する。

図６は、制御回路５の中に設けられているフィードバックループ切り替え回路５０の回路図である。中間電圧検出回路１１、出力電圧検出回路１６に接続された第１及び第２のエラーアンプ（誤差増幅回路）５２，５３、１個のスイッチング素子５４、及び１個のダイオード５５を接続し、エラーアンプ５２，５３を切り替え、電圧安定化を行う出力系統を電圧調整部２３から分電部２４へ切り替える。このようなフィードバックループ切り替え回路５０では、少ない素子数で中間電圧一定制御から出力電圧一定制御へ、制御対象とする出力電圧系統（フィードバックループ）を切り替えて電圧安定化を行うことができる。つまり、先行出力系統の初期動作時、及び後続出力系統の動作時の突入電流を制限する制御を二段階に分けて行うことができる。なお、本実施の形態では、１個のスイッチング素子と１個のダイオードとが必要であったが、先行出力系統と後続出力系統との区別無く２つ出力系統を切り替える場合には、２個のスイッチング素子と１個のダイオードとが必要であり、ｎ個の出力系統を切り替える場合には、ｎ個のスイッチング素子と（ｎ−１）個のダイオードとが必要である。

電圧変換装置１００の起動初期時には、分電部２４から電圧が出力されていないため、分電部２４のメイン出力系統である第４出力系統１７Ｄの出力電圧は０Ｖである。このため、第４出力系統１７Ｄの出力電圧を検出する出力電圧検出回路１６から絶縁信号回路１４を介してフィードバックループ切り替え回路５０へ出力されるフィードバック電圧Ｖｆは０Ｖである。基準電位端子５１に入力される基準電位Ｖｓは一定値であるため第１のエラーアンプ５２はＶｃｃを出力する。一方、ＭＯＳＦＥＴで構成され、第２のエラーアンプ５３の一方の入力端子に接続されるスイッチング素子５４がオフ状態であるため、第２のエラーアンプ５３には、キャパシタ１０の電圧である中間電圧Ｖｍが中間電圧検出回路１１を介してフィードバックされる。中間電圧Ｖｍを制御するために、第２のエラーアンプ５３の出力端子に接続されるダイオード５５を用いて第２のエラーアンプ５３の出力端子５６の電圧を第２のエラーアンプ５３の出力電圧に引き下げる。制御回路５ではフィードバックループ切り替え回路５０の出力端子５７の出力電圧とＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変調波（三角波）とを比較して電圧調整部２３の通電率を設定する。

分電部停止信号Ｓ２の解除を受けて分電部２４が動作を開始すると、メイン出力系統である第４出力系統１７Ｄの出力電圧であるメイン出力電圧Ｖｏが増大する。この際に、制御回路５は、中間電圧Ｖｍの一定化制御からメイン出力電圧Ｖｏの一定化制御へ切り替えるために、スイッチング素子５４をオンにして、中間電圧Ｖｍのフィードバック値を０Ｖレベルに落として第２のエラーアンプ５３に入力するので、第２のエラーアンプ５３の出力レベルがＶｃｃに固定される。一方、第１のエラーアンプ５２には絶縁信号回路１４を介して出力電圧検出回路１６からメイン出力電圧Ｖｏがフィードバックされるため、制御回路５はメイン出力電圧Ｖｏが一定になるように電圧調整部２３の通電率を制御する。この際に、第２のエラーアンプ５３の出力電圧はＶｃｃであり、第１のエラーアンプ５２の出力電圧より大きいため、ダイオード５５はオンすることなく、出力精度の必要なメイン出力系統である第４出力系統１７Ｄの出力電圧制御の誤差にならない。つまり、第１のエラーアンプ５２の出力電圧により、ダイオード５５の順方向電圧などの誤差なく出力系統電圧の制御することができる。なお、本実施の形態では、制御対象をキャパシタ１０の電圧である中間電圧Ｖｍからメイン出力電圧Ｖｏへ切り替える場合について説明したが、制御対象を制御回路５と絶縁の必要のない制御電圧Ｖｃｃ１からメイン出力電圧Ｖｏへ切り替えてもかまわない。

しかしながら、このようなフィードバックループ制御を行うことにより、メイン出力系統である第４出力系統１７Ｄにおいて負荷変動によりキャパシタ１０の電圧が変動する場合、その変動の影響を受けて第３出力系統１７Ｃの出力電圧が変動してしまう。この変動を抑えるために、第３出力系統１７Ｃにレギュレーション回路３９を接続する。

図７は、実施の形態２における分電部２４の第３出力系統１７Ｃに接続されたレギュレーション回路３９の回路図である。実施の形態１で示したように、第３出力系統１７Ｃの前段に接続された出力フィルタ１５Ａの容量が大きい場合には、出力電圧の変動を吸収できる。しかしながら、出力フィルタ１５Ａの容量が小さい場合には、レギュレーション回路が必要となる。第２のＤＣ／ＤＣコンバータである分電部２４のコンバータは、第２のトランスである分電部２４のトランス７１及びトランス７１と第２出力電圧の出力部である第３出力系統１７Ｃとの間に設けた出力安定化回路であるレギュレーション回路３９を有している。電圧調整部２３において、リアクトルトランス７は、一次側巻線をチョッパ回路のインダクタとして利用するため、スイッチング素子８０のスイッチング動作により先行出力系統及び制御電圧Ｖｃｃ２の電圧安定化がなされない。

また、分電部２４の電圧出力が多系統であり各々の出力電流に大きな差があり、分電部２４のトランス７１の巻数比では出力電圧の安定化がなされない。このような場合には、第３出力系統１７Ｃのように電圧フィードバックを行うことがない出力系統の出力電圧安定化のためにレギュレーション回路３９を用いることが有用である。レギュレーション回路３９は、分電部停止信号Ｓ２が解除された後にフィードバック制御を行わない出力系統電圧が大きく変動する場合に接続され、接続された出力系統の電圧の安定化を行う。

なお、分電部２４の第３出力系統１７Ｃにレギュレーション回路３９を接続している。このため、電圧調整部２３において、リアクトルトランス７の二次側出力電圧が変動するため、レギュレーション回路３９の基準電圧はツェナーダイオード４７により生成し、リアクトルトランス７の二次側電圧が変動しても基準電圧が変動しないようにする。また、リアクトルトランス７の二次側電圧がツェナーダイオード４７の降伏電圧に満たない場合でも出力系統電圧の検出電圧が基準電圧以下になるように、出力電圧の検出は抵抗の分圧により検出する。レギュレーション回路３９の出力電圧は出力電圧調整用のコンパレータ４５によりＭＯＳＦＥＴで構成される出力電圧調整用スイッチング素子４６を駆動させ通電率を制御して出力電圧の安定化を図る。

以上のように、制御対象となる出力系統を切り替えるためのフィードバックループ切り替え回路を有するので、メイン出力系統の電圧出力の安定性が向上することができる。

実施の形態３．
電圧調整部２３において、二次側のコンデンサ及びスイッチング素子を用いて、一次側電圧とリアクトルトランス７の巻数で定められる電圧に二次側電圧を保持し、二次側次巻線を流れる二次側電流が制限することにより、リアクトルトランス７の励磁巻線をチョッパ回路のインダクタとして利用することができる。一例として、先行出力系統の出力がメイン出力系統の出力に比べ十分小さいとき、レギュレーション回路のＭＯＳＦＥＴはＯＮすることは無く、リアクトルトランスの二次側電流を制限することができる。これによって、一次側電流と一次側巻線（励磁巻線）とによって発生する磁束を打ち消すための二次側次巻線を流れる二次側電流が制限されるため、一次側巻線と二次側巻線の結合分が解除され、リアクトルトランス７の一次側巻線はインダクタとなり、リアクトルトランス７の励磁巻線をチョッパ回路のインダクタとして利用することができる。

以上のように、二次側電流を制限することによって、リアクトルトランス７の一次側巻線がインダクタンスとなり、リアクトルトランス７の一次側巻線を電圧調整部２３の電圧調整用のリアクタンスとして利用することができる。

全ての実施の形態において、出力安定化回路は、先行出力系統の電圧確立が制御電圧Ｖｃｃ２の確立（制御電圧Ｖｃｃが制御電圧Ｖｃｃ３以上になる）よりも早くできれば、降圧回路ではなく、昇圧回路でも良い。ただし、先行出力系統の電圧確立よりも遅く制御電圧Ｖｃｃ２が制御電圧Ｖｃｃ３までに立ち上がることが必要である。このように制御電圧Ｖｃｃ２を設定することによって制御電圧Ｖｃｃ２を出力シーケンス信号として用いることができる。

この発明の実施の形態１を示す電力変換装置の機能ブロック図である。 この発明の実施の形態１における電圧調整部の回路図である。 この発明の実施の形態１における起動回路の回路図である。 この発明の実施の形態１における電圧出力および停止信号のタイムチャートである。 この発明の実施の形態２を示す電力変換装置の機能ブロック図である。 この発明の実施の形態２におけるフィードバックループ切り替え回路の回路図である。 この発明の実施の形態２におけるレギュレーション回路の回路図である。

符号の説明

１ 入力端子、２ 起動回路、３ 停止信号入力端子、５ 制御回路、６，１８ 電流検出回路、７ リアクトルトランス、８ ゲートドライバ、９Ａ，９Ｂ，９Ｃ，３９ レギュレーション回路、１０ キャパシタ、１１ 中間電圧検出回路、１２ プッシュプル回路、１３ 同期整流回路、１４ 絶縁信号回路、１５Ａ，１５Ｂ 出力フィルタ、１６ 出力電圧検出回路、１７Ａ 第１出力系統、１７Ｂ 第２出力系統、１７Ｃ 第３出力系統、１７Ｄ 第４出力系統、１９ 整流回路、２３ 電圧調整部、２４ 分電部、２５ 制御部、３０ 入力電圧検出回路、３２，３４，４７ ツェナーダイオード、３５，５４，８０ スイッチング素子、３６ タイミング回路、３７ ＯＲ回路、４３，４５ コンパレータ、４４，４６ 出力電圧調整用スイッチング素子、５２ 第１のエラーアンプ、５３第２のエラーアンプ、５５，６１，６４ ダイオード、６２ 抵抗、６３ キャパシタ、６９ 制御電圧信号線、７０ 制御電圧出力端子、７１ トランス、７２ 補助巻線、１００，１０１ 電力変換装置。

Claims (9)

1. 入力電圧を受けてＤＣ／ＤＣ変換を行う第１のＤＣ／ＤＣコンバータと、
   前記第１のＤＣ／ＤＣコンバータの入力側に接続されたキャパシタからＤＣ電圧を供給してＤＣ／ＤＣ変換を行う第２のＤＣ／ＤＣコンバータと、
   前記入力電圧の投入によって前記第１のＤＣ／ＤＣコンバータから第１出力電圧の出力を開始し、前記第１出力電圧が安定した後に前記第２のＤＣ／ＤＣコンバータから第２出力電圧の出力を開始するように制御する制御部とを備えたことを特徴とする電力変換装置。
2. 前記第１のＤＣ／ＤＣコンバータは、トランスを有することを特徴とする請求項１に記載の電力変換装置。
3. 前記第１のＤＣ／ＤＣコンバータは、前記トランスの二次側巻線の一つに接続された出力安定化回路を有し、
   前記制御部は、前記出力安定化回路が出力する制御電圧によって前記第２出力電圧の出力開始のタイミングを決めることを特徴とする請求項２に記載の電力変換装置。
4. 前記出力安定化回路は、前記第１出力電圧が安定した後に前記第２出力電圧の出力を開始するように、前記制御電圧の出力を遅延させる遅延回路を有することを特徴とする請求項３に記載の電力変換装置。
5. 前記トランスの一次側巻線は、前記第１のＤＣ／ＤＣコンバータの絶縁を行う励磁巻線であると共に、前記キャパシタの電圧安定化を行うインダクタであることを特徴とする請求項２ないし４のいずれか１項に記載の電力変換装置。
6. 前記制御部は、前記トランスの二次側電流を制限する制御を行い、前記トランスの一次側巻線をインダクタとすることによって、前記第１のＤＣ／ＤＣコンバータ電圧を調整することを特徴とする請求項２ないし４のいずれか１項に記載の電力変換装置。
7. 前記第２のＤＣ／ＤＣコンバータは、第２のトランス及び前記第２のトランスと第２出力電圧の出力部との間に設けた出力安定化回路を有することを特徴とする請求項１ないし６のいずれか１項に記載の電力変換装置。
8. 前記制御部は、前記第１出力電圧の安定後に、制御対象を前記第１のＤＣ／ＤＣコンバータから前記第２のＤＣ／ＤＣコンバータへ切り替えるフィードバックループ切り替え回路を有することを特徴とする請求項１ないし７のいずれか１項に記載の電力変換装置。
9. 前記フィードバックループ切り替え回路は、
   前記第２のＤＣ／ＤＣコンバータの出力電圧値を入力する第１のエラーアンプと、
   前記キャパシタの出力電圧値を入力する第２のエラーアンプと、
   前記第２のエラーアンプの一方の入力端子に接続されるスイッチング素子と、
   前記第２のエラーアンプの出力端子に接続されるダイオードとを有することを特徴とする請求項８に記載の電力変換装置。

Images