JP2008172946A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2008172946A JP2008172946A JP2007004443A JP2007004443A JP2008172946A JP 2008172946 A JP2008172946 A JP 2008172946A JP 2007004443 A JP2007004443 A JP 2007004443A JP 2007004443 A JP2007004443 A JP 2007004443A JP 2008172946 A JP2008172946 A JP 2008172946A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- converter
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】絶縁された信号回路を用いることなく、特定の系統の出力を立ち上げた後に主系統の出力を立ち上げる出力シーケンスを行う電力変換装置を得る。
【解決手段】入力電圧を受けてDC/DC変換を行う電圧調整部23の第1のDC/DCコンバータと、第1のDC/DCコンバータの入力側に接続されたキャパシタ10からDC電圧を供給してDC/DC変換を行う分電部24の第2のDC/DCコンバータと、入力電圧の投入によって第1のDC/DCコンバータから第1出力電圧の出力を開始し、第1出力電圧が安定した後に第2のDC/DCコンバータから第2出力電圧の出力を開始するように制御する制御部とを備える。
【選択図】図1
【解決手段】入力電圧を受けてDC/DC変換を行う電圧調整部23の第1のDC/DCコンバータと、第1のDC/DCコンバータの入力側に接続されたキャパシタ10からDC電圧を供給してDC/DC変換を行う分電部24の第2のDC/DCコンバータと、入力電圧の投入によって第1のDC/DCコンバータから第1出力電圧の出力を開始し、第1出力電圧が安定した後に第2のDC/DCコンバータから第2出力電圧の出力を開始するように制御する制御部とを備える。
【選択図】図1
Description
この発明は、半導体素子のスイッチングにより入力電圧を所定の出力電圧に変換する機能を持った電力変換装置に関する。
従来の電力変換装置においては、トランスの二次側に接続され独立に設けられた複数の出力チャネルの電力変換効率を良くするために、トランスの巻数比を調整し、トランスの一次側に接続されたスイッチキャパシタとトランスの一次巻線との共振が最小値に到達する瞬間で、電力スイッチをオンにする制御を行っている(例えば、特許文献1参照)。
また、電力変換による損失を抑えるために、メインフィードバックを行わない出力系に3端子レギュレータではなくスイッチング回路を設け、このスイッチング回路のオン時間であるトランス二次側の通電率を調整している(例えば、特許文献2参照)。
従来の電力変換装置では、トランスの巻数比を調整したり、スイッチング回路を用いてトランス二次側の通電率を調整したりして、電力変換効率を向上させるものであった。しかしながら、複数の出力系統を有する電力変換装置において、各々の出力系統の出力のアンバランスのより、電力変換装置全体の出力が不安定になる。そして、特定の出力系統を立ち上げた後に、その他の出力系統を立ち上げるような出力シーケンスが必要な場合には、制御回路及びトランス一次側回路と絶縁を必要とするトランス二次側に、同期信号とともに出力シーケンス信号(出力オン/オフ信号)を送る必要がある。また、出力系統を入力系統から絶縁する必要がある電源回路において、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げるために先行の出力系統の出力の立ち上がりを検出する必要がある。各出力系統から制御回路へこの出力シーケンス信号を送るためには、各出力系統と制御回路との間に絶縁された信号処理回路が必要となる。絶縁された信号処理回路は、スイッチング素子、絶縁されたオン/オフ信号線等で構成されるが、回路構成が複雑になるという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行う電力変換装置を得るものである。
この発明に係る電力変換装置は、入力電圧を受けてDC/DC変換を行う第1のDC/DCコンバータと、第1のDC/DCコンバータの入力側に接続されたキャパシタからDC電圧を供給してDC/DC変換を行う第2のDC/DCコンバータと、入力電圧の投入によって第1のDC/DCコンバータから第1出力電圧の出力を開始し、第1出力電圧が安定した後に第2のDC/DCコンバータから第2出力電圧の出力を開始するように制御する制御部とを備えたことを特徴とするものである。
この発明によれば、第1出力電圧が安定した後に第2のDC/DCコンバータから第2出力電圧の出力を開始するように制御する制御部を備えたので、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行うことができる。
実施の形態1.
図1は、この発明を実施するための実施の形態1を示す電力変換装置の機能ブロック図である。図1において、電力変換装置100は、多系統へ電力を出力するものであり、入力電圧の変化に対応し出力電圧を一定化させる電圧調整部23と、電圧調整部23の出力電圧を仕様電圧に変圧し、かつ入力系統と絶縁されている分電部24と、電圧調整部23及び分電部24を制御する制御部25とによって構成されている。電圧調整部23は第1出力系統17A,第2出力系統17Bを、分電部24は第3出力系統17C,第4出力系統17Dを有しており、電力変換装置100は負荷(図示せず)に対して電源の役割を果たしている。本実施の形態では、電圧調整部23、分電部24は、それぞれ2系統ずつの出力系統を有している場合を示しているが、電圧調整部23、分電部24には、それぞれ少なくとも1系統の出力系統を有していればよい。
図1は、この発明を実施するための実施の形態1を示す電力変換装置の機能ブロック図である。図1において、電力変換装置100は、多系統へ電力を出力するものであり、入力電圧の変化に対応し出力電圧を一定化させる電圧調整部23と、電圧調整部23の出力電圧を仕様電圧に変圧し、かつ入力系統と絶縁されている分電部24と、電圧調整部23及び分電部24を制御する制御部25とによって構成されている。電圧調整部23は第1出力系統17A,第2出力系統17Bを、分電部24は第3出力系統17C,第4出力系統17Dを有しており、電力変換装置100は負荷(図示せず)に対して電源の役割を果たしている。本実施の形態では、電圧調整部23、分電部24は、それぞれ2系統ずつの出力系統を有している場合を示しているが、電圧調整部23、分電部24には、それぞれ少なくとも1系統の出力系統を有していればよい。
図1に示した電力変換装置100では、電圧調整部23の出力系統から出力電圧の出力を開始し、出力電圧が安定した後に、分電部24の出力系統から出力電圧の出力を開始するように制御されている。
電圧調整部23は、入力端子1から入力された入力電圧VinのDC電圧を変圧し、第1出力系統17A,第2出力系統17Bへ電圧を出力するコンバータの機能と、分電部24の入力側に接続されたキャパシタ10の電圧を安定化し、キャパシタ10を介して分電部24へ電圧を供給する機能を有している。本実施の形態では、キャパシタ10を電圧調整部23に設置しているが、キャパシタ10を分電部24に設置して電圧調整部23の出力側に接続してもよい。電圧調整部23のコンバータは、入力電圧Vinを受けて電圧を安定化させるDC/DC変換を行う第1のDC/DCコンバータである。なお、電流検出回路6は、リアクトルトランス7の1次側の電流を検出するものである。
図2は、実施の形態1における電圧調整部23の回路図を示すものである。図2において、ゲートドライバ8で制御されたスイッチング素子80のスイッチングによって、入力端子1から入力された変動するDC電圧を所定の電圧に変圧し、キャパシタ10の電圧を制御部25によって設定された電圧に安定化させる。本実施の形態では、スイッチング素子80として用いる半導体素子は、MOSFET(Metal Oxide Semiconductor Field Effect Transister)である。
リアクトルトランス7の機能として、入力電圧を一定電圧に変圧して後続出力系統の入力電圧となるキャパシタ10の電圧を安定化するためのインダクタの機能、及び他の系統よりも早く立ち上げたい先行出力系統の電力を二次側へ供給し、かつ入力系統と絶縁する機能がある。リアクトルトランス7を設けたことによって、先行出力系統の出力電圧を出力し、先行出力系統の出力電圧の立ち上がり後、分電部24のスイッチングを行うことにより、先行出力系統及び後続出力系統の出力シーケンス(立ち上げ順序制御)を満たすことができる。
このため、電圧調整部23の一次側のスイッチングだけで、電圧調整部23のリアクトルトランス7の二次側出力系統である先行出力系統の電圧出力のオン・オフ動作、分電部24のスイッチングによる後続出力系統のオン・オフ動作を行い、出力シーケンスを満たすことができる。これにより、入力系統と絶縁の必要のあるリアクトルトランス7の二次側に出力シーケンス信号(制御回路から各出力系統へ出力されるオン/オフ信号)を伝達しなくても、電圧調整部23と分電部24とのスイッチングにより出力シーケンスを行うことができる。このため、制御回路25から絶縁が必要な出力系統に出力シーケンス信号を伝達するための回路や、先行出力系統の電圧の立ち上がりを検出するための回路や、絶縁が必要なこれらの回路と制御回路25とを結ぶ信号線などを複数必要としない。
リアクトルトランス7の二次巻線側は3つの出力を有し、安定化出力回路であるレギュレーション回路9A,9B,9Cへ各々接続されている。レギュレーション回路9Aの出力側には制御電圧出力端子70が設けられている。制御電圧出力端子70から制御部25の制御回路までの間には制御電圧Vcc2のための制御電圧信号線69が配線されている。レギュレーション回路9Aは、第1出力電圧が安定した後に第2出力電圧の出力を開始するように、制御電圧の出力を遅延させる遅延回路を有している。遅延回路は、レギュレーション回路9A内のスイッチング素子、コンデンサなどで構成されている。本発明では、制御電圧Vcc2又は後述する制御電圧Vccを検出し、先行出力系統の電圧の確立(出力電圧が電力変換装置100の仕様として設定した電圧に対して安定した状態になること)を検出する事が特徴である。
レギュレーション回路9B,9Cは、二次巻線側からの主力電圧をDC電圧に整流し、第1出力系統17A,第2出力系統17Bへそれぞれ出力する。第1出力系統17Aからは出力電圧VAを負荷へ、第2出力系統17Bからは出力電圧VBを負荷へ出力する。なお、リアクトルトランス7の巻数比は二次側電圧VA’及びVB’が先行出力系統である第1出力系統17Aの出力電圧VA及び第2出力系統17Bの出力電圧VBよりも大きくなるように設定し(VA’>VA,VB’>VB)、急激な負荷変動にも対応できるようにする。
なお、第1出力系統17Aの出力電圧VA、第2出力系統17Bの出力電圧VBが出力電圧調整用のコンパレータ43を駆動することが可能な電圧レベルVCに満たない場合には、リアクトルトランス7の端子間電圧をコンパレータ43の駆動可能電圧レベルVc以上になるようにリアクトルトランス7の巻数比を設定し(VA’>VC,VB’>VC)、コンパレータ43により出力電圧調整用スイッチング素子44を駆動させ通電率を調整し出力電圧を一定に制御する。
入力端子1から入力されたDC電圧(入力電圧Vin)は、キャパシタ10に蓄積される。キャパシタ10には、中間電圧Vmまでの電圧が蓄積される。本実施の形態では、電圧調整部23に適用するDC/DCコンバータは、トランスを有する絶縁型コンバータである同期整流型チョッパコンバータを用いているが、入力系統と先行出力系統との絶縁ができれば、キャパシタ10との絶縁は必要なく、ブリッジ回路、フライバックコンバータなどでDC/DCコンバータを構成してもよい。
分電部24は、電圧調整部23のキャパシタ10から受けた電圧をプッシュプル回路12によって変圧し、出力フィルタ15A,15Bを介して第3出力系統17C,第4出力系統17Dの2系統へ出力する。第4出力系統17Dは、出力電流が大きいため同期整流を行っている。本実施の形態では、電圧調整部23のチョッパコンバータ及び分電部24のプッシュプルコンバータが直列接続されている。この構成によって、各出力系統は入力系統から絶縁されている場合において説明する。
キャパシタ10からDC電圧を供給してDC/DC変換を行う第2のDC/DCコンバータである分電部24のプッシュプルコンバータは、MOSFET等のスイッチング素子がオン状態の時間の割合を示す通電率が一定になるようにMOSFET等をスイッチングするように動作する。一例として、通電率50%などの一定の通電率でスイッチングを行う。また、分電部24のトランス71に補助巻線72を設け、補助巻線72側の出力を、MOSFETを有する同期整流回路13のスイッチング信号として同期整流を行うことも可能である。なお、電流検出回路18は、トランス71の1次側の電流を検出するものである。分電部24の第3出力系統17C,第4出力系統17Dの電圧安定化は、前段の電圧調整部23によって分電部24の入力電圧であるキャパシタ10の電圧が一定に設定されているので、分電部24の出力電圧はトランス71の一次側と二次側との巻数比によって決められる。
制御部25は、出力シーケンス信号及び入力電圧Vinより制御電圧Vcc1を作成する起動回路2、起動回路2から出力シーケンスを構成する停止信号S1,S2を受けて電圧調整部23及び分電部24を制御する制御回路5、キャパシタ10の電圧を検出する中間電圧検出回路11などによって構成されている。制御部25は、入力電圧の投入初期時には、先行出力系統である電圧調整部23のみを動作させ、電圧調整部23の出力電圧である中間電圧Vmを一定にする制御を行う。そして、電圧調整部23に接続された先行出力系統の電圧が安定化したことを制御電圧Vcc2の確立により検出した後、分電部24を動作させて後続出力系統である第3出力系統17C、第4出力系統17Dの出力を開始する。
次に、各出力系統の制御方法について説明する。第1出力系統17A及び第2出力系統17Bは、二次巻線を設けたインダクタであるリアクトルトランス7より電力の供給を受け、前段の電圧調整部23より出力される。第3出力系統17C及び第4出力系統17Dは、電圧調整部23のキャパシタ10より電力の供給を受け、後段の分電部24より出力される。負荷に対して電圧を多出力する場合には、先行出力系統における出力が安定した後で、後続出力系統を立ち上げるように制御することが要求されることがある。本実施の形態の電力変換装置100においては、外部より停止信号入力端子3を介して入力された停止信号SDの解除によって、先行出力系統である第1出力系統17A及び第2出力系統17Bを立ち上げ、第1出力系統17A及び第2出力系統17Bの出力電圧が安定したことを検出した後、後続出力系統である第3出力系統17C及び第4出力系統17Dを立ち上げるための電圧立ち上げ順序制御(出力シーケンス)が形成される場合について説明する。なお、停止信号SDは、電流検出回路6,18から起動回路2へ入力することも可能である。電流検出回路6,18において検出された電流が所定の閾値よりも大きい場合には、電流検出回路6,18は停止信号SDを起動回路2へ出力する。なお、この場合には起動回路2の回路構成を変更する必要がある。
出力系統の立ち下げの手順については、本実施の形態で説明するように、停止信号SDが入力されて後続出力系統である第3出力系統17C及び第4出力系統17Dを立ち下げ、設定された遅れ時間の後に先行出力系統である第1出力系統17A及び第2出力系統17Bを立ち下げる手順がある。また、先行出力系統を立ち下げた後で、後続出力系統を立ち下げる手順を採用しても良い。
先行出力系統である第1出力系統17A及び第2出力系統17Bを、後続出力系統である第3出力系統17C及び第4出力系統17Dより早く立ち上げるためには、停止信号SDが解除された後に、第1出力系統17A及び第2出力系統17Bの電圧確立を検出する回路及びその検出結果を制御回路5と絶縁した状態で、制御回路5に伝達する信号線が必要となる。本実施の形態における制御方法では、出力シーケンスを形成するために、入力系統から絶縁された先行出力系統である第1出力系統17A及び第2出力系統17Bにおける出力電圧の立ち上がりを直接検出するのではなく、第1出力系統17A及び第2出力系統17Bと同様にスイッチング素子80のスイッチングによってリアクトルトランス7の二次側巻線に第1レギュレーション回路9Aを介して出力される制御電圧Vcc2によって第1出力系統17A及び第2出力系統17Bの電圧確立を検出する。制御電圧Vcc2は、制御回路5と絶縁の必要がない。
図3は、実施の形態1における制御部25に設けられた起動回路2の回路図である。この起動回路2を用いて、先行出力系統の安定化後に、後続出力系統を立ち上げる制御を行う。起動回路2において、制御電圧Vccは、制御電圧Vcc1及び制御電圧Vcc2の2系統を備えている。制御電圧Vcc1は、入力電圧Vinを抵抗分圧やスイッチング等により調整して得られる。制御電圧Vcc2は、電圧調整部23のトランスリアクトル7の二次側電圧に相当するレギュレーション回路9Aの出力電圧である。制御電圧Vcc2の電圧立ち上がりは、レギュレーション回路9A内のキャパシタの回路定数の調整によって、先行出力系統である第1出力系統17A及び第2出力系統17Bの電圧立ち上がりより遅くなるように設定されている。制御電圧Vcc1と制御電圧Vcc2との電圧差、又は制御電圧Vcc2の電圧変化を検出することによって、他の出力系統より先に立ち上げる必要がある第1出力系統17A及び第2出力系統17Bの電圧立ち上がりを検出することができる。制御電圧Vcc2の立ち上りは、制御電圧Vcc2が制御電圧Vcc3以上になることを、コンパレータ等を用いて検出してもよい。また、制御電圧Vcc3は、ツェナーダイオード34の降伏電圧で設定することができる。この際、Vcc1<Vcc3<Vcc2の関係式を満たすように、制御電圧Vcc3を設定する。
起動回路2に設けられた入力電圧検出回路30は、入力電圧Vinが閾値電圧Vdより低くなると、電圧検出回路30の出力信号である異常信号SAの信号レベルがHiにする。閾値電圧Vdは入力電圧検出回路30で設定された閾値である。停止信号SD及び異常信号SAは、OR回路37に入力される。停止信号SD、異常信号SAの少なくともどちらか一方の信号レベルが異常状態であるHiになると、OR回路37からHiが出力される。このため、異常信号SAの信号レベルがHiになると、電圧調整部23に対する停止信号である電圧調整部停止信号S1の信号レベルもHiになり、電圧調整部23のリアクトルトランス7の二次側に接続された先行出力系統へ出力されなくなる。同様に、分電部24に対する停止信号である分電部停止信号S2の信号レベルもHiになり、分電部24がスイッチング動作をやめ、分電部24より後続出力系統へ出力されなくなる。
ここで、電圧調整部停止信号S1と分電部停止信号S2の信号とのHi/Loの切り替えについて説明する。まず、タイミング回路36において、ダイオード61と抵抗62とキャパシタ63によって遅れ時間を設定する。停止信号SD及び異常信号SAが解除(Lo)されてOR回路37の出力がLoになると、ダイオード61を導通し、キャパシタ63を放電するため、瞬時に電圧調整部停止信号S1をLoにし、電圧調整部23が動作を開始する。そして、制御電圧Vcc2の上昇により、制御電圧Vccが上昇し、ツェナーダイオード34がオンし、スイッチング素子35のゲート電圧を上昇させる。これにより、スイッチング素子35がオンし、分電部停止信号S2をLoにし、分電部24が動作を開始する。一方、停止信号SD又は異常信号SAが入力(Hi)されてOR回路37の出力がHiになると、ダイオード64を導通し、瞬時に分電部停止信号S2をHiにし、分電部24が動作を停止する。そして、抵抗62を通じてキャパシタ63が充電され、抵抗62とキャパシタ63で設定された時間経過後に電圧調整部停止信号S1をHiにし、電圧調整部23の動作が停止する。これにより、電圧調整部停止信号S1は分電部停止信号S2より先にLoになり、電圧調整部停止信号S1は分電部停止信号S2より後にHiになる。
先行出力系統と後続出力系統との立ち上げ手順は次のとおりである。外部より停止信号入力端子3を介して入力されていた停止信号SDが解除されると前段の電圧調整部23が駆動し、先行出力系統である第1出力系統17A及び第2出力系統17Bを立ち上げ、制御電圧Vcc2を立ち上げる。制御電圧Vcc2の電圧確立を検出することによって、制御回路5と絶縁が必要な第1出力系統17A及び第2出力系統17Bの出力電圧をフィードバックすることなく、つまり先行出力系統の出力電圧を検出する配線を先行出力系統に設けることなく、制御回路5と先行出力系統との絶縁を確保した状態で、先行出力系統の出力電圧の立ち上がりを検出することができる。制御電圧Vcc2の電圧確立を検出した後に、後段の分電部24のスイッチングを開始し、後続出力系統である第3出力系統17C及び第4出力系統17Dを立ち上げる。つまり、制御部25は、入力電圧Vinから生成した第1の制御電圧である制御電圧Vcc1及びレギュレーション回路9Aが出力する第2の制御電圧である制御電圧Vcc2を受け、分電部24の出力電圧の出力開始のタイミングを決める制御を行っている。
本実施の形態では、図3に示すように起動回路2はアナログ回路で構成され、タイムシーケンスを満たすようにしているが、ディジタル回路でタイムシーケンスを満たしてもかまわない。図3において、制御電圧Vcc1の生成にツェナーダイオード32を用いているが、スイッチングによる電圧調整、抵抗などによる入力電圧の分圧などのその他の手法により生成してもよい。この場合、レギュレーション回路9Aには、制御電圧Vcc2を昇圧して、出力電圧を安定化させる電圧昇圧機能のないものとする。なお、レギュレーション回路としては、先行出力系統の立ち上がりよりも制御電圧Vcc2の立ち上がりが遅いことが必要である。この条件を満たせば、昇圧機能を有するレギュレーション回路を用いてもよい。また、制御電源Vccの検出のためにツェナーダイオード34及びMOSFETで構成されるスイッチング素子35を用いているが、コンパレータなどの検出素子を用いて制御電源Vccを検出してもよい。
また、制御部25では、起動回路2が先行出力系統の出力電圧が安定した後、後続出力系統の出力電圧を立ち上げ制御する他に、制御回路5が制御対象を電圧調整部23から分電部24へ切り替えることを行っている。停止信号SDが解除された場合には、制御回路5は、先に、電圧調整部23と分電部24との間に接続されたキャパシタ10の電圧である中間電圧Vmを中間電圧検出回路11にて検出し、中間電圧Vmを一定化するようにゲートドライバ8を制御してスイッチング素子80のスイッチングを行う。この際、キャパシタ10の充電時の突入電流を防ぐためソフトスイッチング制御を行うことも可能である。
図4は、実施の形態1における電圧出力および停止信号のタイムチャートである。図4において、縦軸は電圧出力又は停止信号の信号レベルHi/Loであり、横軸は時間経過である。ここでは、本回路の出力シーケンスとして先行出力系統である第1出力系統17A及び第2出力系統17Bの出力電圧が、後続出力系統である第3出力系統17C及び第4出力系統17Dより早く立ち上がり、遅く立ち下がる場合について説明する。すなわち、電圧調整部23に対する停止信号である電圧調整部停止信号S1は、分電部24に対する停止信号である分電部停止信号S2より早く解除され(信号レベルHi→Lo)、遅く立ち上がる(信号レベルLo→Hi)場合について説明する。なお、本実施の形態では、制御電圧Vcc1<制御電圧Vcc2の関係になるように設定した場合について説明するが、制御電圧Vcc2が制御電圧Vcc3以上になったこと直接検出してもよい。
時刻T1において、入力端子1に入力電圧Vinが投入されると、起動回路2の電圧調整用のツェナーダイオード32を用いて、制御電圧Vccをツェナーダイオード32の降伏電圧であるVcc1に調整する。制御電圧Vccの上昇に伴い、電圧調整部停止信号S1及び分電部停止信号S2の電圧も上昇する。時刻T2において、入力電圧Vinが閾値電圧Vdになると、異常信号SAの信号レベルがLoになる。
時刻T3において、外部より停止信号SDが解除されてSDの信号レベルがLoになると、起動回路2内のキャパシタ63の電荷がダイオード61を通じて放電され、電圧調整部停止信号S1も解除されてS1の信号レベルがLoになる。制御回路5は、S1の信号レベルがLoになると、前段の電圧調整部23の制御を開始する。電圧調整部停止信号S1が解除されると、電圧調整部23のゲートドライバ8を介してスイッチング素子80のスイッチングを開始し、キャパシタ10の電圧(中間電圧Vm)を検出する中間電圧検出回路11の出力電圧に基づいて中間電圧Vmを一定化制御する。その後、制御電圧Vcc1<制御電圧Vcc2の関係になるように設定しているため、電圧調整部23内のスイッチング素子80のスイッチングにより制御電圧Vccが上昇する。
時刻T4において、制御電圧Vccが上昇すると、ツェナーダイオード34を通じてMOSFETで構成されるスイッチング素子35のゲート電圧が上昇するので、スイッチング素子35がオンとなり、分電部停止信号S2が解除されてS2の信号レベルがLoになり、制御回路5は後段の分電部24の制御を開始する。つまり、時刻T3で電圧調整部23がスイッチング動作をはじめ、先行電圧系統の出力電圧が立ち上がり、時刻T4で制御電圧Vccが制御電圧Vcc3以上になることで先行出力系統電圧が安定したことを検出した後で、S2信号が解除されて分電部24がスイッチング動作を開始して、後続電圧系統の電圧を出力することができる。なお、このVcc電圧の検出を行う回路には、コンパレータなどの素子を用いて検出してもよい。
時刻T5において、停止信号SDが入力されて停止信号SDの信号レベルがHiになると、瞬時に分電部停止信号S2が出力され、タイミング回路36によって設定された遅れ時間の後に電圧調整部停止信号S1が出力される。この際、入力電圧Vinは、制御電圧Vcc1以上であるため、制御電圧Vccは制御電圧Vcc1で保持される。時刻T6において、再び停止信号SDが解除されると、電圧調整部停止信号S1が立ち下がり、制御回路5は電圧調整部23の制御を開始し、制御電圧Vccが上昇する。制御電圧Vccが制御電圧Vcc3まで上昇し、分電部停止信号S2が解除されると、制御回路5は分電部24の制御を開始する。
次に、入力電圧Vinが低下した場合の動作について説明する。時刻T7において、入力電圧Vinが立ち下り、入力電圧検出回路30が検知した電圧が所定の入力電圧異常レベルVsを下回ると、異常信号SAの信号レベルがHiになり、起動回路2が入力電圧の異常を検出し、停止信号SDの信号レベルがHiになる。このため、瞬時に分電部停止信号S2が出力され、タイミング回路36によって設定された遅れ時間の後に電圧調整部停止信号S1が出力される。入力電圧Vinからの電圧供給がなくなるので、制御電源Vccは低下していく。制御電圧Vccの低下に伴い、各信号もLoになる。そして、入力電圧Vinの上昇に伴い各信号はHiになる。なお、制御電圧Vccが低下して、各信号SA,SD,S1,S2がLoになって解除されるが、ゲートドライバの電源である制御電源も低下するため、電圧調整部24および分電部25は停止する。
時刻T8において、入力電圧Vinが供給され、停止信号SDが解除されると、再び電圧調整部停止信号S1も解除され、先行出力系統である第1出力系統17A、第2出力系統17B及び制御電圧Vcc2が立ち上がる。そして、制御電圧Vccが制御電圧Vcc2程度まで上昇することで先行出力系統の電圧確立を検出した後、分電部停止信号S2が解除され、後続出力系統である第3出力系統17C及び第4出力系統17Dの出力電圧が立ち上がる。時刻T9において、停止信号SDが入力されて信号レベルがHiになると、瞬時に分電部停止信号S2が出力され、タイミング回路36によって設定された遅れ時間の後に電圧調整部停止信号S1が出力される。
なお、入力電圧Vinが閾値電圧Vd以下になり、先行出力系統の出力電圧が後続出力系統の出力電圧よりも後に落ちなければならない場合、キャパシタ10の容量を小さくし、先行出力系統に接続されたレギュレーション回路9B,9Cのコンデンサ容量を大きくすることが必要である。さらに、入力電圧Vinが閾値電圧Vd以下になり、先行出力系統の出力電圧が後続出力系統の出力電圧よりも先に落ちなければならない場合、キャパシタ10の容量を大きくし、電圧調整部23のリアクトルトランス7の二次側に接続されたレギュレーション回路9A,9B,9Cのコンデンサ容量を小さくし、タイミング回路36内の回路定数、ダイオード61の向きを変更することが必要である。
以上のことから、絶縁された信号処理回路を用いることなく、先行の出力系統の出力を立ち上げた後に後続の出力系統の出力を立ち上げる出力シーケンスを行うことができる。
なお、半導体素子としてMOSFETでなく、トランジスタ等の電流駆動型半導体素子を用いてもよい。
実施の形態2.
図5は、この発明を実施するための実施の形態2を示す電力変換装置の機能ブロック図である。図5において、第4出力系統17Dの出力電圧を検出する出力電圧検出回路16を有する点で実施の形態1と異なっている。このような構成により、フィードバックループを行う第4出力系統17Dの電圧出力の安定性が向上することができる。図5において、図1と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。
図5は、この発明を実施するための実施の形態2を示す電力変換装置の機能ブロック図である。図5において、第4出力系統17Dの出力電圧を検出する出力電圧検出回路16を有する点で実施の形態1と異なっている。このような構成により、フィードバックループを行う第4出力系統17Dの電圧出力の安定性が向上することができる。図5において、図1と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。
本実施の形態は、出力フィードバックループを前段の電圧調整部23から、後段の分電部24に切り替え、制御対象となる出力系統を切り替えるためのフィードバックループ切り替え回路に関するものである。なお、本実施の形態では、負荷電流変動時の制御応答性の観点よりフィードバックする系統を電圧安定度の最も必要な系統、又は電圧変動の最も大きな出力系統に切り替えるための手順について説明する。
図6は、制御回路5の中に設けられているフィードバックループ切り替え回路50の回路図である。中間電圧検出回路11、出力電圧検出回路16に接続された第1及び第2のエラーアンプ(誤差増幅回路)52,53、1個のスイッチング素子54、及び1個のダイオード55を接続し、エラーアンプ52,53を切り替え、電圧安定化を行う出力系統を電圧調整部23から分電部24へ切り替える。このようなフィードバックループ切り替え回路50では、少ない素子数で中間電圧一定制御から出力電圧一定制御へ、制御対象とする出力電圧系統(フィードバックループ)を切り替えて電圧安定化を行うことができる。つまり、先行出力系統の初期動作時、及び後続出力系統の動作時の突入電流を制限する制御を二段階に分けて行うことができる。なお、本実施の形態では、1個のスイッチング素子と1個のダイオードとが必要であったが、先行出力系統と後続出力系統との区別無く2つ出力系統を切り替える場合には、2個のスイッチング素子と1個のダイオードとが必要であり、n個の出力系統を切り替える場合には、n個のスイッチング素子と(n−1)個のダイオードとが必要である。
電圧変換装置100の起動初期時には、分電部24から電圧が出力されていないため、分電部24のメイン出力系統である第4出力系統17Dの出力電圧は0Vである。このため、第4出力系統17Dの出力電圧を検出する出力電圧検出回路16から絶縁信号回路14を介してフィードバックループ切り替え回路50へ出力されるフィードバック電圧Vfは0Vである。基準電位端子51に入力される基準電位Vsは一定値であるため第1のエラーアンプ52はVccを出力する。一方、MOSFETで構成され、第2のエラーアンプ53の一方の入力端子に接続されるスイッチング素子54がオフ状態であるため、第2のエラーアンプ53には、キャパシタ10の電圧である中間電圧Vmが中間電圧検出回路11を介してフィードバックされる。中間電圧Vmを制御するために、第2のエラーアンプ53の出力端子に接続されるダイオード55を用いて第2のエラーアンプ53の出力端子56の電圧を第2のエラーアンプ53の出力電圧に引き下げる。制御回路5ではフィードバックループ切り替え回路50の出力端子57の出力電圧とPWM(Pulse Width Modulation)変調波(三角波)とを比較して電圧調整部23の通電率を設定する。
分電部停止信号S2の解除を受けて分電部24が動作を開始すると、メイン出力系統である第4出力系統17Dの出力電圧であるメイン出力電圧Voが増大する。この際に、制御回路5は、中間電圧Vmの一定化制御からメイン出力電圧Voの一定化制御へ切り替えるために、スイッチング素子54をオンにして、中間電圧Vmのフィードバック値を0Vレベルに落として第2のエラーアンプ53に入力するので、第2のエラーアンプ53の出力レベルがVccに固定される。一方、第1のエラーアンプ52には絶縁信号回路14を介して出力電圧検出回路16からメイン出力電圧Voがフィードバックされるため、制御回路5はメイン出力電圧Voが一定になるように電圧調整部23の通電率を制御する。この際に、第2のエラーアンプ53の出力電圧はVccであり、第1のエラーアンプ52の出力電圧より大きいため、ダイオード55はオンすることなく、出力精度の必要なメイン出力系統である第4出力系統17Dの出力電圧制御の誤差にならない。つまり、第1のエラーアンプ52の出力電圧により、ダイオード55の順方向電圧などの誤差なく出力系統電圧の制御することができる。なお、本実施の形態では、制御対象をキャパシタ10の電圧である中間電圧Vmからメイン出力電圧Voへ切り替える場合について説明したが、制御対象を制御回路5と絶縁の必要のない制御電圧Vcc1からメイン出力電圧Voへ切り替えてもかまわない。
しかしながら、このようなフィードバックループ制御を行うことにより、メイン出力系統である第4出力系統17Dにおいて負荷変動によりキャパシタ10の電圧が変動する場合、その変動の影響を受けて第3出力系統17Cの出力電圧が変動してしまう。この変動を抑えるために、第3出力系統17Cにレギュレーション回路39を接続する。
図7は、実施の形態2における分電部24の第3出力系統17Cに接続されたレギュレーション回路39の回路図である。実施の形態1で示したように、第3出力系統17Cの前段に接続された出力フィルタ15Aの容量が大きい場合には、出力電圧の変動を吸収できる。しかしながら、出力フィルタ15Aの容量が小さい場合には、レギュレーション回路が必要となる。第2のDC/DCコンバータである分電部24のコンバータは、第2のトランスである分電部24のトランス71及びトランス71と第2出力電圧の出力部である第3出力系統17Cとの間に設けた出力安定化回路であるレギュレーション回路39を有している。電圧調整部23において、リアクトルトランス7は、一次側巻線をチョッパ回路のインダクタとして利用するため、スイッチング素子80のスイッチング動作により先行出力系統及び制御電圧Vcc2の電圧安定化がなされない。
また、分電部24の電圧出力が多系統であり各々の出力電流に大きな差があり、分電部24のトランス71の巻数比では出力電圧の安定化がなされない。このような場合には、第3出力系統17Cのように電圧フィードバックを行うことがない出力系統の出力電圧安定化のためにレギュレーション回路39を用いることが有用である。レギュレーション回路39は、分電部停止信号S2が解除された後にフィードバック制御を行わない出力系統電圧が大きく変動する場合に接続され、接続された出力系統の電圧の安定化を行う。
なお、分電部24の第3出力系統17Cにレギュレーション回路39を接続している。このため、電圧調整部23において、リアクトルトランス7の二次側出力電圧が変動するため、レギュレーション回路39の基準電圧はツェナーダイオード47により生成し、リアクトルトランス7の二次側電圧が変動しても基準電圧が変動しないようにする。また、リアクトルトランス7の二次側電圧がツェナーダイオード47の降伏電圧に満たない場合でも出力系統電圧の検出電圧が基準電圧以下になるように、出力電圧の検出は抵抗の分圧により検出する。レギュレーション回路39の出力電圧は出力電圧調整用のコンパレータ45によりMOSFETで構成される出力電圧調整用スイッチング素子46を駆動させ通電率を制御して出力電圧の安定化を図る。
以上のように、制御対象となる出力系統を切り替えるためのフィードバックループ切り替え回路を有するので、メイン出力系統の電圧出力の安定性が向上することができる。
実施の形態3.
電圧調整部23において、二次側のコンデンサ及びスイッチング素子を用いて、一次側電圧とリアクトルトランス7の巻数で定められる電圧に二次側電圧を保持し、二次側次巻線を流れる二次側電流が制限することにより、リアクトルトランス7の励磁巻線をチョッパ回路のインダクタとして利用することができる。一例として、先行出力系統の出力がメイン出力系統の出力に比べ十分小さいとき、レギュレーション回路のMOSFETはONすることは無く、リアクトルトランスの二次側電流を制限することができる。これによって、一次側電流と一次側巻線(励磁巻線)とによって発生する磁束を打ち消すための二次側次巻線を流れる二次側電流が制限されるため、一次側巻線と二次側巻線の結合分が解除され、リアクトルトランス7の一次側巻線はインダクタとなり、リアクトルトランス7の励磁巻線をチョッパ回路のインダクタとして利用することができる。
電圧調整部23において、二次側のコンデンサ及びスイッチング素子を用いて、一次側電圧とリアクトルトランス7の巻数で定められる電圧に二次側電圧を保持し、二次側次巻線を流れる二次側電流が制限することにより、リアクトルトランス7の励磁巻線をチョッパ回路のインダクタとして利用することができる。一例として、先行出力系統の出力がメイン出力系統の出力に比べ十分小さいとき、レギュレーション回路のMOSFETはONすることは無く、リアクトルトランスの二次側電流を制限することができる。これによって、一次側電流と一次側巻線(励磁巻線)とによって発生する磁束を打ち消すための二次側次巻線を流れる二次側電流が制限されるため、一次側巻線と二次側巻線の結合分が解除され、リアクトルトランス7の一次側巻線はインダクタとなり、リアクトルトランス7の励磁巻線をチョッパ回路のインダクタとして利用することができる。
以上のように、二次側電流を制限することによって、リアクトルトランス7の一次側巻線がインダクタンスとなり、リアクトルトランス7の一次側巻線を電圧調整部23の電圧調整用のリアクタンスとして利用することができる。
全ての実施の形態において、出力安定化回路は、先行出力系統の電圧確立が制御電圧Vcc2の確立(制御電圧Vccが制御電圧Vcc3以上になる)よりも早くできれば、降圧回路ではなく、昇圧回路でも良い。ただし、先行出力系統の電圧確立よりも遅く制御電圧Vcc2が制御電圧Vcc3までに立ち上がることが必要である。このように制御電圧Vcc2を設定することによって制御電圧Vcc2を出力シーケンス信号として用いることができる。
1 入力端子、2 起動回路、3 停止信号入力端子、5 制御回路、6,18 電流検出回路、7 リアクトルトランス、8 ゲートドライバ、9A,9B,9C,39 レギュレーション回路、10 キャパシタ、11 中間電圧検出回路、12 プッシュプル回路、13 同期整流回路、14 絶縁信号回路、15A,15B 出力フィルタ、16 出力電圧検出回路、17A 第1出力系統、17B 第2出力系統、17C 第3出力系統、17D 第4出力系統、19 整流回路、23 電圧調整部、24 分電部、25 制御部、30 入力電圧検出回路、32,34,47 ツェナーダイオード、35,54,80 スイッチング素子、36 タイミング回路、37 OR回路、43,45 コンパレータ、44,46 出力電圧調整用スイッチング素子、52 第1のエラーアンプ、53第2のエラーアンプ、55,61,64 ダイオード、62 抵抗、63 キャパシタ、69 制御電圧信号線、70 制御電圧出力端子、71 トランス、72 補助巻線、100,101 電力変換装置。
Claims (9)
- 入力電圧を受けてDC/DC変換を行う第1のDC/DCコンバータと、
前記第1のDC/DCコンバータの入力側に接続されたキャパシタからDC電圧を供給してDC/DC変換を行う第2のDC/DCコンバータと、
前記入力電圧の投入によって前記第1のDC/DCコンバータから第1出力電圧の出力を開始し、前記第1出力電圧が安定した後に前記第2のDC/DCコンバータから第2出力電圧の出力を開始するように制御する制御部とを備えたことを特徴とする電力変換装置。 - 前記第1のDC/DCコンバータは、トランスを有することを特徴とする請求項1に記載の電力変換装置。
- 前記第1のDC/DCコンバータは、前記トランスの二次側巻線の一つに接続された出力安定化回路を有し、
前記制御部は、前記出力安定化回路が出力する制御電圧によって前記第2出力電圧の出力開始のタイミングを決めることを特徴とする請求項2に記載の電力変換装置。 - 前記出力安定化回路は、前記第1出力電圧が安定した後に前記第2出力電圧の出力を開始するように、前記制御電圧の出力を遅延させる遅延回路を有することを特徴とする請求項3に記載の電力変換装置。
- 前記トランスの一次側巻線は、前記第1のDC/DCコンバータの絶縁を行う励磁巻線であると共に、前記キャパシタの電圧安定化を行うインダクタであることを特徴とする請求項2ないし4のいずれか1項に記載の電力変換装置。
- 前記制御部は、前記トランスの二次側電流を制限する制御を行い、前記トランスの一次側巻線をインダクタとすることによって、前記第1のDC/DCコンバータ電圧を調整することを特徴とする請求項2ないし4のいずれか1項に記載の電力変換装置。
- 前記第2のDC/DCコンバータは、第2のトランス及び前記第2のトランスと第2出力電圧の出力部との間に設けた出力安定化回路を有することを特徴とする請求項1ないし6のいずれか1項に記載の電力変換装置。
- 前記制御部は、前記第1出力電圧の安定後に、制御対象を前記第1のDC/DCコンバータから前記第2のDC/DCコンバータへ切り替えるフィードバックループ切り替え回路を有することを特徴とする請求項1ないし7のいずれか1項に記載の電力変換装置。
- 前記フィードバックループ切り替え回路は、
前記第2のDC/DCコンバータの出力電圧値を入力する第1のエラーアンプと、
前記キャパシタの出力電圧値を入力する第2のエラーアンプと、
前記第2のエラーアンプの一方の入力端子に接続されるスイッチング素子と、
前記第2のエラーアンプの出力端子に接続されるダイオードとを有することを特徴とする請求項8に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004443A JP2008172946A (ja) | 2007-01-12 | 2007-01-12 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004443A JP2008172946A (ja) | 2007-01-12 | 2007-01-12 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008172946A true JP2008172946A (ja) | 2008-07-24 |
Family
ID=39700490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004443A Pending JP2008172946A (ja) | 2007-01-12 | 2007-01-12 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172946A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493795B2 (en) | 2009-12-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | Voltage stabilization device and semiconductor device including the same, and voltage generation method |
KR101415227B1 (ko) * | 2009-12-24 | 2014-07-04 | 삼성전자주식회사 | 전압 안정화 장치 및 그것을 포함하는 반도체 장치 및 전압 생성 방법 |
-
2007
- 2007-01-12 JP JP2007004443A patent/JP2008172946A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8493795B2 (en) | 2009-12-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | Voltage stabilization device and semiconductor device including the same, and voltage generation method |
KR101415227B1 (ko) * | 2009-12-24 | 2014-07-04 | 삼성전자주식회사 | 전압 안정화 장치 및 그것을 포함하는 반도체 장치 및 전압 생성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10924010B2 (en) | Control circuit and control method for switching regulator and switching regulator with the same | |
US8368475B2 (en) | Oscillator circuit | |
US9929663B1 (en) | Inductor protection during fast transient response in isolated voltage converters | |
US7026800B2 (en) | Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same | |
US8929106B2 (en) | Monotonic pre-bias start-up of a DC-DC converter | |
JP2006311689A (ja) | Dc/dcコンバータ | |
JP2008072891A (ja) | 任意の等価直列抵抗を伴う出力キャパシタの利用を可能にするための固定オン時間制御利用電圧調整器におけるリプル発生 | |
US8300437B2 (en) | Multi-output DC-to-DC conversion apparatus with voltage-stabilizing function | |
CN110855137B (zh) | 具有预偏置输出电压的转换器 | |
JP6012822B1 (ja) | 電力変換装置 | |
US8947065B2 (en) | DC-DC controller and control method thereof | |
JP5866920B2 (ja) | スイッチング装置及びその制御方法 | |
US11664734B2 (en) | Flyback converter for controlling on time variation | |
JP7189191B2 (ja) | 電源制御装置 | |
JP2010088152A (ja) | スイッチング電源装置 | |
US10135332B2 (en) | DC-DC converter | |
US20110210710A1 (en) | Step-up dc-dc converter and semiconductor integrated circuit device | |
US9190914B2 (en) | Switching power supply apparatus | |
US11159088B2 (en) | Dual path and mode start-up circuit | |
TWI766061B (zh) | 開關調節器 | |
US7729136B2 (en) | Isolated DC-DC converter | |
JP2008172946A (ja) | 電力変換装置 | |
JP2006166613A (ja) | スイッチング電源装置 | |
KR101493520B1 (ko) | 이중출력 에스엠피에스 장치 | |
JP2012105412A (ja) | 電源装置 |