JP2020022309A - 電源装置及び電源装置の制御方法 - Google Patents

Abstract

【課題】電圧変動特性を向上することができる電源装置及び電源装置の制御方法を提供する。【解決手段】電源装置は、ＬＬＣ方式のＤＣ／ＤＣコンバータと、電圧変換回路とを備え、電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、第１のインダクタと第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、第２のスイッチング素子と並列に接続されたキャパシタと、第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、第２のインダクタの他端をＤＣ／ＤＣコンバータの一端と接続してある。【選択図】図１

Description

本発明は、電源装置及び電源装置の制御方法に関する。

直流電圧を変換するＤＣ／ＤＣコンバータが産業用機器及び車載装置に用いられている。ＤＣ／ＤＣコンバータには、様々な構成が考えられるが、高効率化、小型化、低ノイズ化などの要求を反映して、ＬＬＣ回路方式のＤＣ／ＤＣコンバータが用いられている。

ＬＬＣ回路方式のＤＣ／ＤＣコンバータは、４つのスイッチング素子、インダクタ及びコンデンサから構成される共振回路、変圧器、及び２つのダイオードで構成される整流回路などを備え、共振回路の共振現象を利用して、スイッチング素子の電圧が０になるときに当該スイッチング素子をターンオンすることにより、低損失な回路を実現している（特許文献１参照）。

特開２０１７−７０１９４号公報

しかし、特許文献１のようなＬＬＣ回路方式のＤＣ／ＤＣコンバータでは、その動作特性上、スイッチング周波数が高くなると電圧ゲインを得ることができず、入力電圧の変動に対する適切な電圧制御を行うことができない。

本発明は、斯かる事情に鑑みてなされたものであり、電圧変動特性を向上することができる電源装置及び電源装置の制御方法を提供することを目的とする。

本発明の実施の形態に係る電源装置は、共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータと接続される電圧変換回路とを備え、前記電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されたキャパシタと、前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してある。

本発明の実施の形態に係る電源装置の制御方法は、電源装置の制御方法であって、前記電源装置は、共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータと接続される電圧変換回路とを備え、前記電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されたキャパシタと、前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してあり、前記ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定し、前記第１のスイッチング素子のオン時間を調整して前記電圧変換回路が変換する電圧比の大小を調整する。

本発明によれば、電圧変動特性を向上することができる。

本実施の形態の電源装置の回路構成の一例を示す説明図である。 ＤＣ／ＤＣコンバータの動作周波数と出力ゲインとの関係の一例を示す説明図である。 ＤＣ／ＤＣコンバータの励磁インダクタンスを小さくした場合のＦＥＴの電圧及び電流波形の一例を示す模式図である。 ＤＣ／ＤＣコンバータの励磁インダクタンスを大きくした場合のＦＥＴの電圧及び電流波形の一例を示す模式図である。 電圧変換回路の各部の波形の一例を示す模式図である。 期間Ｄ１の状態Ｄ１での電圧変換回路の動作状態を示す説明図である。 期間Ｄ２の状態Ｄ２での電圧変換回路の動作状態を示す説明図である。 期間Ｄ３の状態Ｄ３での電圧変換回路の動作状態を示す説明図である。 期間Ｄ４の状態Ｄ４での電圧変換回路の動作状態を示す説明図である。 電圧変換回路の電圧変換特性の一例を示す模式図である。

［本願発明の実施形態の説明］
本実施の形態に係る電源装置は、共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータと接続される電圧変換回路とを備え、前記電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されたキャパシタと、前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してある。

本実施の形態に係る電源装置の制御方法は、電源装置の制御方法であって、前記電源装置は、共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータと接続される電圧変換回路とを備え、前記電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されたキャパシタと、前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してあり、前記ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定し、前記第１のスイッチング素子のオン時間を調整して前記電圧変換回路が変換する電圧比の大小を調整する。

電源装置は、共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスの直列回路を有するＬＬＣ方式のＤＣ／ＤＣコンバータと、共振回路を有し、ＤＣ／ＤＣコンバータと接続される電圧変換回路とを備える。例えば、電源装置が昇降圧タイプである場合、高電圧側に電圧変換回路が接続され、高圧変換回路に接続されたＤＣ／ＤＣコンバータが低電圧側に接続される。

電圧変換回路は、第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、第１のインダクタと第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、第２のスイッチング素子と並列に接続されたキャパシタと、第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部とを備え、第２のインダクタの他端をＤＣ／ＤＣコンバータの一端と接続してある。

以下では、期間Ｄ１からＤ４の４つの期間に分けて説明する。期間Ｄ１では、第１のスイッチング素子をオンし、第２のスイッチング素子をオフする。第１のスイッチング素子を通じて、第１のインダクタとキャパシタとの共振電流が流れる。また、入力側の電圧と出力側の電圧との差に応じて、第２のインダクタを通じて負荷側（ＤＣ／ＤＣコンバータ側）に電流が流れる。

期間Ｄ２では、第１のスイッチング素子及び第２のスイッチング素子はオンのままである。期間Ｄ２では、第１のインダクタとキャパシタの共振電流の向きが逆転し、第１のスイッチング素子に流れる電流が減少する。負荷側への電流は継続したままである。

期間Ｄ２において、第１のスイッチング素子に流れる電流が０又は０に近い小さい値になったときに、第１のスイッチング素子をオフにすることで期間Ｄ３に移行する。期間Ｄ３では、キャパシタの残留電荷が負荷側に放出され、キャパシタの電圧が下がる。

期間Ｄ４では、第１のスイッチング素子がオフのままであり、第２のスイッチング素子をオンする。キャパシタの電圧が０Ｖに近づくと、第２のスイッチング素子のダイオードが逆バイアスから順バイアスとなり、当該ダイオードに電流が流れる。第２のスイッチング素子のドレイン・ソース間の電圧が０Ｖ又は０Ｖ程度の小さい電圧になったときに、第２のスイッチング素子をオンするので、第２のスイッチング素子のスイッチング損失を低減することができる。また、期間Ｄ４の後は期間Ｄ１に移行する。

上述の構成により、入力側の電圧が変動しても、電圧変換回路が所定の電圧をＤＣ／ＤＣコンバータ側に出力することができ、電圧変動特性を向上することができる。また、電圧変換回路は、ＺＣＳ（ゼロカレントスイッチング）、ＺＶＳ（ゼロボルテージスイッチング）を実現することができるので、スイッチング損失を低減することができ、効率を向上することができる。

本実施の形態に係る電源装置は、前記ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定する電圧変換設定部を備える。

電圧変換設定部は、ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定する。ＬＬＣ方式のＤＣ／ＤＣコンバータは、その動作特性上、スイッチング周波数が高くなると電圧ゲインを得ることができない。そこで、電圧ゲイン、すなわちＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定する。所定範囲は、例えば、０．８〜１程度とすることができる。

これにより、スイッチング周波数を高くしても電圧比は所定範囲内に固定することができる。電圧変動による電圧制御（すなわち、電圧ゲインの制御）は、電圧変換回路で行うことができる。これにより、ＤＣ／ＤＣコンバータのスイッチング周波数を高くすることができるので、電源装置の小型化を図ることができる。

本実施の形態に係る電源装置において、前記制御部は、前記第１のスイッチング素子のオン時間を調整して前記電圧変換回路が変換する電圧比の大小を調整する。

制御部は、第１のスイッチング素子のオン時間を調整して電圧変換回路が変換する電圧比の大小を調整する。例えば、第１のスイッチング素子のオン時間を長くすると、電圧変換回路が変換する電圧比を大きくすることができ、第１のスイッチング素子のオン時間を短くすると、電圧変換回路が変換する電圧比を小さくすることができる。

これにより、ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に固定しても、電圧変換回路によって変換電圧を制御することができるので、電源装置全体としての電圧変動特性を向上することができる。

［本願発明の実施形態の詳細］
以下、本発明の実施の形態を図面に基づいて説明する。図１は本実施の形態の電源装置の回路構成の一例を示す説明図である。本実施の形態の電源装置は、入力側の端子Ａ及びＢ、出力側の端子Ｃ及びＤを備え、入力側の端子Ａ及びＢには、直流電源（不図示）が接続され、出力側の端子Ｃ及びＤには負荷が接続される。図１に示す電源装置は、降圧タイプであり、端子ＡＢが高電圧側であり、端子ＣＤが低電圧側である。

電源装置は、端子ＡＢ側に接続される電圧変換回路１０、及び端子ＣＤ側に接続されるとともに電圧変換回路１０に接続されるＬＬＣ方式のＤＣ／ＤＣコンバータ５０を備える。

ＤＣ／ＤＣコンバータ５０は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、以下、「ＦＥＴ」と称する）５１とＦＥＴ５２とが直列に接続された直列回路、ＦＥＴ５１とＦＥＴ５２との接続点に一端が接続され、キャパシタ５３とインダクタ５４で構成されるＬＣ共振回路、キャパシタ５３及びインダクタ５４に直列に接続された一次巻線６１を有するトランス６０、トランス６０の二次巻線３２ａ、３２ｂに接続され、ダイオード５５、５６を有する整流回路を備える。ＤＣ／ＤＣコンバータ５０の電圧変換回路１０に接続される端子間にはキャパシタ７１を接続してある。端子ＣＤ間にはキャパシタ７２を接続してある。ＦＥＴ５１、５２は、それぞれボディダイオードを有する。ＤＣ／ＤＣコンバータ５０は、キャパシタ５３が有する共振用キャパシタンス、インダクタ５４が有する共振用インダクタンス及び一次巻線６１が有する励磁インダクタンスの直列回路で構成されるＬＬＣ方式のＤＣ／ＤＣコンバータである。

電圧変換回路１０は、第１のスイッチング素子としてのＦＥＴ１１、第１のインダクタ３１及び第２のインダクタ３２が直列に接続された直列回路と、第１のインダクタ３１と第２のインダクタ３２の一端との接続点に一端が接続された第２のスイッチング素子としてのＦＥＴ１２と、ＦＥＴ１２と並列に接続されたキャパシタ２１と、ＦＥＴ１１及びＦＥＴ１２を交互にオン／オフさせる制御部９０とを備え、第２のインダクタ３２の他端をＤＣ／ＤＣコンバータ５０の一端と接続してある。

より具体的には、端子ＡにＦＥＴ１１のドレインを接続してあり、ＦＥＴ１１のソースには、第１のインダクタ３１の一端を接続してある。第１のインダクタ３１の他端には、第２のインダクタ３２の一端を接続してあり、第２のインダクタ３２の他端は、ＤＣ／ＤＣコンバータ５０の一端と接続してある。第１のインダクタ３１と第２のインダクタ３２との接続点には、ＦＥＴ１２のソースを接続してあり、ＦＥＴ１２のドレインは端子Ｂに接続してある。ＦＥＴ１２のソース・ドレイン間には、キャパシタ２１を接続してある。

端子ＡＢ間には、キャパシタ４１、及び抵抗４２と抵抗４３との直列回路を接続してある。端子ＡＢ間の電圧は抵抗４２、４３で分圧され、制御部９０は、分圧した電圧を検出することができる。電圧変換回路１０の出力端には、キャパシタ４４を接続してある。制御部９０は、ＦＥＴ１１及びＦＥＴ１２を交互にオン／オフさせる。また、制御部９０は、ＦＥＴ５１及びＦＥＴ５２を交互にオン／オフさせる。

次に、本実施の形態の電源装置の動作について説明する。まず、ＤＣ／ＤＣコンバータ５０の動作について説明する。

ＦＥＴ５２がオフの状態でＦＥＴ５１がオンになると、電圧変換回路１０から供給される直流電圧が、キャパシタ５３、インダクタ５４を介してトランス６０に印加される。キャパシタ５３とインダクタ５４は、ＬＣ共振回路を構成し、トランス６０の一次巻線６１は励磁インダクタンスを有するので、トランス６０の一次巻線６１には、正弦波状に増減する共振電流が流れる。共振電流は、トランス６０によって二次側に変換され、変換された変換電流が負荷電流として、二次巻線６２ａ、ダイオード５５を通じて端子ＣＤに流れる。ＦＥＴ５１に流れる共振電流（正確には、トランス６０の励磁電流も含まれる）が小さくなった時点（例えば、０の近傍となった時点）で、ＦＥＴ５１をターンオフする。

次に、ＦＥＴ５１がオフの状態でＦＥＴ５２がオンになると、キャパシタ５３とインダクタ５４で構成される共振回路により共振電流がＦＥＴ５２に流れる。この共振電流がトランス６０で変換され、変換された変換電流はトランス６０の二次巻線６２ｂ、ダイオード５６を通じて負荷電流として出力される。ＦＥＴ５２に流れる共振電流が小さくなった時点（例えば、０の近傍となった時点）で、ＦＥＴ５２をターンオフする。

図２はＤＣ／ＤＣコンバータ５０の動作周波数と出力ゲインとの関係の一例を示す説明図である。図２において、縦軸は出力ゲイン（電圧ゲインとも称する）を示し、横軸は動作周波数を示す。動作周波数は、ＦＥＴ５１及びＦＥＴ５２が交互にオン／オフするときのスイッチング周波数である。出力ゲインＧは、Ｇ＝（ｎ１／ｎ２）・（Ｖｏｕｔ／Ｖｉｎ）で表すことができる。ここで、Ｖｉｎは電圧変換回路１０から供給される電圧であり、Ｖｏｕｔは端子ＣＤ間の電圧である。ｎ１はトランス６０の一次巻線６１の巻き数であり、ｎ２はトランス６０の二次巻線（６２ａ又は６２ｂ）の巻き数である。図において、Ｌｍは一次巻線６１が有する励磁インダクタンスであり、Ｈ１＜Ｈ２＜Ｈ３＜Ｈ４の関係を有する。

図２から分かるように、動作周波数が低周波数（図中、破線を境界としている）では、励磁インダクタンスＬｍを小さくすることにより、出力ゲインＧを１より大きくすることができる。しかし、動作周波数が低周波数でも、励磁インダクタンスＬｍが大きいと、出力ゲインＧを１以上にすることができない。また、動作周波数が高周波数では、励磁インダクタンスＬｍを小さくしても出力ゲインＧを１より大きくすることができない。

図３はＤＣ／ＤＣコンバータ５０の励磁インダクタンスを小さくした場合のＦＥＴ５１の電圧及び電流波形の一例を示す模式図である。図３に示すように、励磁インダクタンスを小さくすると、ＦＥＴ５１のオン期間において、励磁電流が増加し、ＦＥＴ５１をターンオフするときに、ＦＥＴ５１の電流を小さくすることができない。このため、ターンオフ損失が増大し、スイッチング損失が大きくなる。すなわち、ＤＣ／ＤＣコンバータ５０の出力ゲインＧを１より大きくして電圧変動特性を向上させるために励磁インダクタンスを小さくすると、スイッチング損失が増大することになる。

図４はＤＣ／ＤＣコンバータ５０の励磁インダクタンスを大きくした場合のＦＥＴ５１の電圧及び電流波形の一例を示す模式図である。図４に示すように、励磁インダクタンスを大きくすると、ＦＥＴ５１のオン期間において、励磁電流があまり増加しないので、ＦＥＴ５１をターンオフするときに、ＦＥＴ５１の電流を小さくすることができる。すなわち、スイッチング損失を低減するために励磁インダクタンスを大きくすると、ＤＣ／ＤＣコンバータ５０の出力ゲインＧを１より大きくすることができず、所要の電圧変動特性が得られない。

そこで、本実施の形態では、ＤＣ／ＤＣコンバータ５０の出力ゲインＧを所定の範囲内に設定し、固定電圧比で電圧変換するように動作させる。具体的には、制御部９０は、電圧変換設定部としての機能を有し、ＤＣ／ＤＣコンバータ５０が変換する電圧比を所定範囲内に設定する。前述のように、ＬＬＣ方式のＤＣ／ＤＣコンバータ５０は、その動作特性上、スイッチング周波数が高くなると電圧ゲインを得ることができない。そこで、電圧ゲイン、すなわちＤＣ／ＤＣコンバータ５０が変換する電圧比を所定範囲内に設定する。所定範囲は、例えば、０．８〜１程度とすることができる。

これにより、ＤＣ／ＤＣコンバータ５０のスイッチング周波数を高くしても電圧比は所定範囲内に固定することができる。また、ＦＥＴ５１、５２のスイッチング損失が許容範囲内になるように励磁インダクタンスを設定することができる。

電圧変動による電圧制御（すなわち、電圧ゲインの制御）は、後述のように電圧変換回路１０で行うことができる。これにより、ＤＣ／ＤＣコンバータ５０のスイッチング周波数を高くすることができるので、電源装置の小型化を図ることができる。

次に、電圧変換回路１０の動作について説明する。

図５は電圧変換回路１０の各部の波形の一例を示す模式図であり、図６は期間Ｄ１の状態Ｄ１での電圧変換回路１０の動作状態を示す説明図であり、図７は期間Ｄ２の状態Ｄ２での電圧変換回路１０の動作状態を示す説明図であり、図８は期間Ｄ３の状態Ｄ３での電圧変換回路１０の動作状態を示す説明図であり、図９は期間Ｄ４の状態Ｄ４での電圧変換回路１０の動作状態を示す説明図である。図５では、上段から、第２のインダクタ３２の電圧及び電流、ＦＥＴ１１のゲート信号、電圧及び電流、キャパシタ２１の電圧及び電流、ＦＥＴ１２のゲート信号、電圧及び電流、並びに第１のインダクタ３１の電圧及び電流の波形を示す。なお、ＦＥＴ１１及びＦＥＴ１２の両方がオフ状態となるデッドタイムは設けられているが、図中では便宜上省略している。

図５及び図６に示すように、期間Ｄ１では、ＦＥＴ１１をオンし、ＦＥＴ１２をオフする。ＦＥＴ１１を通じて、第１のインダクタ３１とキャパシタ２１との共振電流が流れる。また、入力側（端子ＡＢ間）の電圧と出力側（端子Ａ′Ｂ′間）の電圧との差に応じて、第２のインダクタ３２を通じて負荷側（ＤＣ／ＤＣコンバータ側）に電流が流れる。

図５及び図７に示すように、期間Ｄ２では、ＦＥＴ１１はオンのままであり、ＦＥＴ１２はオフのままである。期間Ｄ２では、第１のインダクタ３１とキャパシタ２１の共振電流の向きが逆転し、ＦＥＴ１１に流れる電流が減少する。負荷側への電流は継続したままである。期間Ｄ２において、ＦＥＴ１１に流れる電流が０又は０に近い小さい値になったときに、ＦＥＴ１１をオフにする。これにより、後述の期間Ｄ３に移行する。

図５及び図８に示すように、期間Ｄ３では、ＦＥＴ１１及びＦＥＴ１２はオフ状態である。期間Ｄ３では、キャパシタ２１の残留電荷が負荷側に放出され、キャパシタ２１の電圧が下がる。

図５及び図９に示すように、期間Ｄ４では、ＦＥＴ１１がオフのままであり、ＦＥＴ１２をオンする。キャパシタ２１の電圧が０Ｖに近づくと、ＦＥＴ１２のダイオードが逆バイアスから順バイアスとなり、当該ダイオードに電流が流れる。ＦＥＴ１２のドレイン・ソース間の電圧が０Ｖ又は０Ｖ程度の小さい電圧になったときに、ＦＥＴ１２をオンするので、ＦＥＴ１２のスイッチング損失を低減することができる。また、期間Ｄ４の後は期間Ｄ１に移行する。

上述の構成により、入力側の電圧が変動しても、電圧変換回路１０が所定の電圧をＤＣ／ＤＣコンバータ５０側に出力することができ、電圧変動特性を向上することができる。また、電圧変換回路１０は、ＺＣＳ（ゼロカレントスイッチング）、ＺＶＳ（ゼロボルテージスイッチング）を実現することができるので、スイッチング損失を低減することができ、効率を向上することができる。

図１０は電圧変換回路１０の電圧変換特性の一例を示す模式図である。図１０において、縦軸は電圧を示し、横軸はＦＥＴ１１のオン時間を示す。制御部９０は、ＦＥＴ１１のオン時間を調整して電圧変換回路１０が変換する電圧比の大小を調整することができる。

図１０に示すように、ＦＥＴ１１のオン時間を長くすると、電圧変換回路１０が変換する電圧比を大きくすることができる。すなわち、電圧変換回路１０の入力電圧Ｖｉｎが低下した場合、ＦＥＴ１１のオン時間を長くすると、電圧ゲインを大きくすることができるので、出力電圧Ｖｏｕｔが変動しないように制御することができる。

また、ＦＥＴ１１のオン時間を短くすると、電圧変換回路１０が変換する電圧比を小さくすることができる。すなわち、電圧変換回路１０の入力電圧Ｖｉｎが上昇した場合、ＦＥＴ１１のオン時間を短くすると、電圧ゲインを小さくすることができるので、出力電圧Ｖｏｕｔが変動しないように制御することができる。図１０において、ＴｍｉｎはＦＥＴ１１のオン時間の下限値であり、Ｔｍａｘは、ＦＥＴ１１のオン時間の上限値とすることができる。ＦＥＴ１１のオン時間を下限値から上限値の間で調整することにより、入力電圧の電圧変動ΔＶｉｎに対して、出力電圧Ｖｏｕｔを一定にすることができる。

これにより、ＤＣ／ＤＣコンバータ５０が変換する電圧比を所定範囲内に固定しても、電圧変換回路１０によって変換電圧を制御することができるので、電源装置全体としての電圧変動特性を向上することができる。

上述のように、従来のＬＬＣ方式のＤＣ／ＤＣコンバータでは、動作周波数を高くした場合、所要の出力ゲインを得ることができなかったので、高周波化には限界があった。しかし、本実施の形態では、ＬＬＣ方式のＤＣ／ＤＣコンバータの前段に、共振回路を有する電圧変換回路を接続した構成とすることにより、動作周波数を高くしても所要の電圧変動特性を得ることができる。また、動作周波数を高くすることができるので、電源装置を小型化することが可能となる。また、ＤＣ／ＤＣコンバータ５０を固定電圧比で変換するようにしたので、励磁インダクタンスを小さくする必要がなく、ＺＣＳを実現することができ、ＦＥＴのスイッチング損失を低減することができる。

上述では、電源装置を降圧タイプとして説明したが、これに限定されるものではない。例えば、ダイオード５５、５６をＦＥＴにすることにより、電源装置を昇降圧タイプとすることができる。この場合、端子ＡＢ側が高電圧側であり、端子ＣＤ側が低電圧側である。また、ＤＣ／ＤＣコンバータ５０は、ハーフブリッジでもよく、フルブリッジでもよい。

スイッチング素子はＭＯＳＦＥＴに限定されるものではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのデバイスであってもよい。本実施の形態のように、スイッチング素子が、ＭＯＳＦＥＴの場合には、ドレイン・ソース間には等価的に内蔵されたボディダイオードが存在する。また、スイッチング素子として、バイポーラトランジスタを用いる場合には、トランジスタのコレクタ・エミッタ間にダイオードを逆並列に接続すればよい。

以上に開示された実施の形態及び実施例は、全ての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態及び実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての修正や変形を含むものと意図される。

１１、１２、５１、５２ ＦＥＴ
２１、４１、４４、７１、７２ キャパシタ
３１、３２、５４ インダクタ
４２、４３ 抵抗
５５、５６ ダイオード
６０ トランス
６１ 一次巻線
６２ａ、６２ｂ 二次巻線
９０ 制御部

Claims (4)

1. 共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータと接続される電圧変換回路と
   を備え、
   前記電圧変換回路は、
   第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、
   前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、
   前記第２のスイッチング素子と並列に接続されたキャパシタと、
   前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部と
   を備え、
   前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してある電源装置。
2. 前記ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定する電圧変換設定部を備える請求項１に記載の電源装置。
3. 前記制御部は、
   前記第１のスイッチング素子のオン時間を調整して前記電圧変換回路が変換する電圧比の大小を調整する請求項１又は請求項２に記載の電源装置。
4. 電源装置の制御方法であって、
   前記電源装置は、
   共振用キャパシタンス、共振用インダクタンス及び励磁インダクタンスを有するＬＬＣ方式のＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータと接続される電圧変換回路と
   を備え、
   前記電圧変換回路は、
   第１のスイッチング素子、第１のインダクタ及び第２のインダクタが直列に接続された直列回路と、
   前記第１のインダクタと前記第２のインダクタの一端との接続点に一端が接続された第２のスイッチング素子と、
   前記第２のスイッチング素子と並列に接続されたキャパシタと、
   前記第１のスイッチング素子及び第２のスイッチング素子を交互にオン／オフさせる制御部と
   を備え、
   前記第２のインダクタの他端を前記ＤＣ／ＤＣコンバータの一端と接続してあり、
   前記ＤＣ／ＤＣコンバータが変換する電圧比を所定範囲内に設定し、
   前記第１のスイッチング素子のオン時間を調整して前記電圧変換回路が変換する電圧比の大小を調整する電源装置の制御方法。

Images