JP4797136B2 - 磁気データ読取回路及びカード処理装置 - Google Patents

Description

本発明は、磁気ヘッドを用いて、磁気記録媒体に記録された磁気データを読み取る磁気データ読取回路及びカード処理装置に関するものであって、特に、読取精度の向上を図るものに関する。

一般に、磁気カードリーダ等の磁気記録再生装置に用いられる磁気記録方式としては、Ｆ及び２Ｆという２種類の周波数の組合せによって、２値の磁気データが磁気記録媒体に記録されるＦＭ変調方式が知られている。ＦＭ変調方式によって記録された磁気データを読み取る際には、磁気記録媒体上の磁気ストライプに対して相対的に磁気ヘッドを摺動させ、磁気データをアナログ再生信号として再生し、このアナログ再生信号に基づいて２値データを復調する。

この復調処理について、図１１及び図１２を用いて具体的に説明する。図１１は、ＦＭ変調方式によって復調処理を実行する回路の電気的構成を示すブロック図である。また、図１２は、図１１に示す回路の各部における信号波形を示す図である。すなわち、図１２における（ｂ）〜（ｇ）の信号波形は、図１１における（ｂ）〜（ｇ）の箇所での信号波形を示している。なお、図１２（ａ）の信号波形は、磁気カード１０２の磁気ストライプに記録されている記録信号の信号波形とする。

図１１及び図１２において、まず、磁気ヘッド１０１を磁気カード１０２上の磁気ストライプに対して相対的に摺動させて得られた磁気ヘッド検出信号（図１２（ｂ）参照）は、帯域通過型濾波器ＢＰＦ（バンドパスフィルタ）１０３によって高周波ノイズが除去された後（図１２（ｃ）参照）、ＢＰＦ出力として増幅器１０４に入力される。そして、増幅器１０４によって増幅されたＢＰＦ出力は、ピーク検出回路１０５に入力され、ピーク検出が行われた後（図１２（ｄ）参照）、コンパレータ１０６ａにおいてピーク検出信号のゼロクロス点が検出される（図１２（ｅ）参照）。一方で、増幅器１０４によって増幅されたＢＰＦ出力は、コンパレータ１０６ｂにも入力され、ゼロレベルと比較されてＢＰＦ出力のゼロクロス点が検出される（図１２（ｆ）参照）。最後に、タイミング発生回路１０７では、コンパレータ１０６ａの出力信号のＨｉレベルとＬｏレベルとの転換タイミングにおいて、コンパレータ１０６ｂの出力信号のレベルとなるような信号（図１２（ｇ）参照）が出力される。このようにして、図１２（ａ）の信号波形が得られ、復調処理が終了する。

ここで、図１１及び図１２では、ピーク検出回路１０５として微分回路を用いている（図１２（ｄ）参照）。しかし、ピーク検出回路１０５として微分回路のみでは不十分な場合がある。例えば、磁気ヘッド１０１に対する磁気カード１０２の通過速度が急激に遅くなると、磁気反転によるアナログ再生信号の変化が小さくなってしまい、図１２（ｄ）に示すピーク検出信号は、図１３（ｄ）における実線で示すようなピーク値の小さな信号となる。その結果、コンパレータ１０６ａの出力信号には、いわゆるサドルＳＤ１，ＳＤ２が発生してしまい（図１３（ｅ）参照）、ＣＰＵ１０７には図１３（ｇ）に示す不規則な信号が入力されてしまうことから、読取エラーが生じることとなる。

このようなサドルＳＤ１，ＳＤ２による悪影響を防ぐために、ピーク検出回路１０５として、微分回路ではなく積分回路が用いられる場合がある。この場合、積分回路の出力信号は、図１３（ｄ）における一点鎖線のような信号波形となる。そして、微分回路を用いた場合と同様に、コンパレータ１０６ａによってゼロレベルと比較してゼロクロス点を検出すると、図１３（ｅ）に示すサドルＳＤ１，ＳＤ２による悪影響を防ぐことができる。しかし、積分回路を用いた場合には、時間間隔の長い信号のピーク検出が困難になったり、ノイズが蓄積して低周波ノイズが現れたりすることがあるので、結果的に、上述したサドルＳＤ１，ＳＤ２とは異なる別の要因で読み取りエラーが生じる可能性がある。

このように、微分回路と積分回路のいずれか一方だけが組み込まれた磁気データ読取回路では、十分な読取精度を確保するのが困難であることに鑑みて、微分回路と積分回路の双方が組み込まれた磁気データ読取回路が開発されている。例えば、図１４（ａ）に示す磁気データ読取回路では、微分回路１０５ａと積分回路１０５ｂのいずれかを選択するアナログスイッチ１０９（リレー等）が回路中に配置されており、そのアナログスイッチにｓｅｌｅｃｔ信号を送信することによって、微分回路１０５ａと積分回路１０５ｂを適宜切り替え、最適な回路状態で、磁気データを読み取ることができるようになっている。また、微分回路１０５ａ（又は積分回路１０５ｂ）によってピーク検出を行った場合において、読取エラーが発生したときには、上述のｓｅｌｅｃｔ信号を送信することによって積分回路１０５ｂ（又は微分回路１０５ａ）に切り替えて、再度磁気データの読み取りを試みることができるようになっている。

また、微分回路と積分回路を適宜切り替えるのではなく、両回路の出力信号を合成して、読取精度の向上を図った磁気データ読取回路も開発されている（例えば図１４（ｂ）、特許文献１参照）。図１４（ｂ）に示す磁気データ読取回路では、回路中に減算回路１１０が配置されており、この減算回路１１０によって、微分回路の出力信号から積分回路の出力信号が減算されるようになっている。これにより、コンパレータ１０６ａの出力信号にいわゆるサドルが発生するのを防ぐことができ（図１３（ｅ）参照）、ひいては読取エラーを防止することができる。

なお、微分回路１０５ａの出力信号と積分回路１０５ｂの出力信号との双方を利用して復調する方法としては、図１４（ｂ）に示す方法以外にも例えば、積分回路１０５ｂの出力信号を微分回路１０５ａへのゲート信号とする方法（すなわち、微分回路１０５ａの出力信号と積分回路１０５ｂの出力信号との論理積を考える方法）や、微分回路１０５ａの出力信号と積分回路１０５ｂの出力信号を比較・統合する回路を用いる方法（例えば、積分回路の出力信号とＦ２Ｆ信号をダイオード等の回路によって合成し、合成された新信号を、微分回路の出力信号がデータとなる回路へのゲート信号とする方法）などもある。

特開昭６２−２３４２０５号公報

しかしながら、上述した微分回路と積分回路とを適宜切り替えることによって復調する回路では、読取エラーが発生した場合には、微分回路と積分回路で現在選択されている回路から他方の回路に切り替えて、再度磁気データの読み取りを行う必要がある。従って、再度の磁気カード搬送が必要となり、「１回」の磁気カード搬送で精度良く磁気データを読み取るのが困難である。

また、微分回路の出力信号と積分回路の出力信号の双方を利用して復調する回路でも、読取エラーが発生した場合には、同じ回路で再度磁気データの読み取りを行う必要がある。従って、再度の磁気カード搬送が必要となり、上述同様、「１回」の磁気カード搬送で精度良く磁気データを読み取るのが困難である。特に、同じ回路状態で再度磁気データの読み取りを行ったのでは、ハードウェア的に読み取り条件が何ら変わらないので、再び読取エラーとなる可能性が高い。

本発明は、以上の点に鑑みてなされたものであり、その目的は、１回の磁気記録媒体搬送において、その磁気記録媒体に記録された磁気データの読取精度を向上させることが可能な磁気データ読取回路及びカード処理装置を提供することにある。

以上のような課題を解決するために、本発明は、以下のものを提供する。

（１） 磁気ヘッドにそれぞれ接続された微分回路及び積分回路と、磁気ヘッドにおいて検出された磁気データの読み取りの正否を判定する読取判定手段と、を有する磁気データ読取回路において、前記読取判定手段は、前記微分回路の出力信号に関するデータを記憶する第１の記憶部と、前記積分回路の出力信号に関するデータを記憶する第２の記憶部と、前記第１の記憶部又は前記第２の記憶部からデータを取得して、磁気データの読み取りの正否を判定する読取判定部と、を備え、前記磁気ヘッドにおいて検出されたアナログ再生信号は前記微分回路及び前記積分回路のそれぞれに入力され、前記第１の記憶部及び前記第２の記憶部は、前記微分回路及び前記積分回路の出力信号に関するデータを１回の磁気記録媒体搬送においてそれぞれ記憶し、前記第１の記憶部には、前記微分回路の出力信号が所定レベルになる点の時間間隔が記憶され、前記第２の記憶部には、前記積分回路の出力信号が所定レベルになる点の時間間隔が記憶され、前記読取判定部は、前記第１の記憶部に記憶されたデータを用いた場合に読取エラーが発生したときは、前記第２の記憶部に記憶されたデータを用いて磁気データの読み取りの正否を判定することを特徴とする磁気データ読取回路。

本発明によれば、微分回路と、積分回路と、磁気データの読み取りの正否を判定する読取判定手段と、を有する磁気データ読取回路で、その読取判定手段には、微分回路の出力信号に関するデータを記憶する第１の記憶部と、微分回路の出力信号に関するデータを記憶する第２の記憶部と、これら第１の記憶部又は第２の記憶部からデータを取得して、磁気データの読み取りの正否を判定する読取判定部と、が設けられることとしたので、１回の磁気記録媒体搬送において、その磁気記録媒体に記録された磁気データの読取精度を向上させる（読取エラーが生じる確率を下げる）ことができる。

すなわち、１回の磁気記録媒体搬送によって、微分回路の出力信号に関するデータ及び積分回路の出力信号に関するデータが、それぞれ第１の記憶部及び第２の記憶部に記憶されることになり、読取判定部は、第１の記憶部にアクセスし、微分回路の出力信号に関するデータを取得して磁気データの読み取りを試みることもできるし、また、第２の記憶部にアクセスし、積分回路の出力信号に関するデータを取得して磁気データの読み取りを試みることもできるので、例えば一方で読取エラーが発生した場合であっても、ソフトウェア的に他方に切り替えて、磁気データの読み取りを再度試みることができる。従って、１回の磁気記録媒体搬送において、読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度を向上させることができる。

特に、上述した図１４（ａ）に示す磁気データ読取回路では、ＣＰＵ１０８に入力される信号は、微分回路１０５ａの出力に関するデータ、或いは、積分回路１０５ｂの出力に関するデータ、のいずれか一方である。また、上述した図１４（ｂ）に示す磁気データ読取回路では、ＣＰＵ１０８に入力される信号は、微分回路１０５ａの出力と積分回路１０５ｂの出力を合成したものである。しかし、本発明は、これらの従来技術とは異なり、微分回路１０５ａの出力に関するデータと、積分回路１０５ｂの出力に関するデータとの双方が、独立してＣＰＵ１０８に入力されるものである。従って、例えば一方で読取エラーが発生した場合であっても、ソフトウェア的に他方に切り替えて、磁気データの読み取りを再度試みることができる。

また、上述した図１４（ｂ）に示す磁気データ読取回路では、再度の磁気データの読み取りを行う場合、ハードウェア的に同じ回路状態で行うことになる。しかし、本発明によれば、微分回路の出力信号に関するデータ、積分回路の出力信号に関するデータ、というハードウェア的に異なる信号を用いて（ハードウェア的に読み取り条件を変えて）再読取を試みることができるものなので、読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度向上に資することができる。

ここで、本発明において、微分回路及び積分回路は磁気ヘッドに「接続された」ものであるが、これは、微分回路及び積分回路と磁気ヘッドとの間に何らかの素子，回路等が介在することを排除する趣旨ではない。すなわち、微分回路及び積分回路と磁気ヘッドとの間に、例えば増幅器やバンドパスフィルタ等の電気要素が介在していても構わない。勿論、微分回路及び積分回路の中に増幅器やバンドパスフィルタ等の電気要素が組み込まれていると考えても構わない。

また、読取判定手段に設けられた「第１の記憶部」と「第２の記憶部」とは、別個独立のハードウェア構成となっていてもよいし、１個のメモリ内で領域を分け合っているようなハードウェア構成であってもよい。例えば、ＣＰＵに２個のＲＡＭを内蔵させることとしてもよいし、また、ＣＰＵに１個のＲＡＭを内蔵させ、所定の領域を第１の記憶部とし、他の所定の領域を第２の記憶部としてもよい。

さらに、第１の記憶部に記憶される「微分回路の出力信号に関するデータ」は、微分回路の出力信号に関する時刻データであってもよいし、出力信号のピーク値間隔データであってもよいし、ゼロクロス点の時間間隔データであってもよいし、微分回路の出力信号に関するものであれば如何なるデータであっても構わない。なお、第２の記憶部に記憶される「積分回路の出力信号に関するデータ」についても同様である。

前記第１の記憶部は、前記微分回路の出力信号が所定レベルになる点の時間間隔を記憶し、前記第２の記憶部は、前記積分回路の出力信号が所定レベルになる点の時間間隔を記憶することを特徴とする。

本発明によれば、上述した第１の記憶部には、微分回路の出力信号が所定レベル（例えばゼロレベル）になる点の時間間隔が記憶され、上述した第２の記憶部には、積分回路の出力信号が所定レベル（例えばゼロレベル）になる点の時間間隔が記憶されることとしたので、例えば微分回路の出力信号が所定レベルになる点の時間間隔を用いて磁気データの読み取りを行っている際に、読取エラーが発生した場合、上述した読取判定部は、積分回路の出力信号が所定レベルになる点の時間間隔を用いた磁気データの読み取りに切り替えて、再読取を試みることができる。従って、１回の磁気記録媒体搬送において、読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度を向上させることができる。

なお、微分回路や積分回路の出力信号が所定レベルになる点の「時間間隔」を用いて磁気データの読み取りを行う際には、水平冗長検査文字（ＬＲＣ文字）を用いたエラー検出も可能である。

（２） 前記磁気データ読取回路は、さらに、前記磁気ヘッドに接続され、前記微分回路又は前記積分回路の出力信号が所定レベルになる点を有効化させるスライス回路を備えることを特徴とする（１）記載の磁気データ読取回路。

本発明によれば、上述した磁気データ読取回路に、磁気ヘッドに接続されており、かつ、微分回路又は積分回路の出力信号が所定レベルになる（例えばゼロクロス）点を有効化させるスライス回路を設けることとしたので、ノイズに強い磁気データ読取回路を提供することができる。

ここで、「所定レベルになる点を有効化させる」スライス回路とは、例えば、磁気ヘッドによって検出された信号の絶対値が所定レベル以上になる期間だけオンするゲート信号を生成しうる回路をいう。微分回路又は積分回路の出力信号は、ノイズによって意図しないタイミングで所定のレベルになる（例えばゼロクロスする）場合がある。しかし、上述したゲート信号を用いれば、この意図しないタイミングで所定のレベルになる（例えばゼロクロスする）点を無視することができ、ひいてはノイズの悪影響を低減することができる。

（３） （１）又は（２）記載の磁気データ読取回路が搭載されたカード処理装置。

本発明によれば、上述した磁気データ読取回路が搭載されたカード処理装置を提供することとしたので、１回の磁気カード搬送において、読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度を向上させることができる。

本発明に係る磁気データ読取回路及びカード処理装置によれば、例えば一方で読取エラーが発生した場合であっても、ソフトウェア的に他方を切り替えて、磁気データの読み取りを再度試みることができる。従って、１回の磁気記録媒体搬送において、読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度を向上させることができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

［回路構成］
図１は、本発明の実施の形態に係る磁気データ読取回路の電気的構成を示すブロック図である。なお、本実施形態では、磁気データ読取回路は、カード処理装置に搭載されているものとして考えたが、本発明はこれに限られず、磁気データを読み取る機能を必要とする装置であれば如何なる装置に搭載されていても構わない。

図１において、本実施形態に係る磁気データ読取回路は、磁気ヘッド１と、ＢＰＦ（バンドパスフィルタ）３と、増幅器４と、微分回路５と、積分回路６と、コンパレータ７，８と、ＣＰＵ９と、から構成されている。なお、磁気ヘッド１の下には、磁気データの読み取り対象となる磁気カード２が図示されている。

磁気ヘッド１は、磁気カード２表面上の磁気ストライプに接触・摺動することによって、磁気データの記録又は再生を行う。より具体的には、磁気ヘッド１は、磁気ギャップ（ギャップスペーサ）を挟んで対向配置された少なくとも一対の磁気コアからなり、一方の磁気コアには再生用コイル、他方の磁気コアには、記録用コイルが巻回され、磁気カード２に対してヘッド部が所定のパッド圧で摺接して相対的に移動する。これにより、磁気カード２に格納された磁気データを読み取ったり（再生）、磁気カード２に対して新たな磁気データを書き込んだり（記録）することが可能となる。なお、磁気ヘッド２は、一般的に、そのギャップ形成面がカード搬送路内に突出するように配置されている。

磁気ヘッド１には、帯域通過型濾波器ＢＰＦ（Band Pass Filter）３と増幅器４を介して、微分回路５及び積分回路６が接続されている。ＢＰＦ３は、所定帯域の周波数をもつ信号だけを通過させる回路であって、例えば１０００Ｈｚ〜２０００Ｈｚの周波数をもつ信号だけを通過させる。これにより、高周波ノイズを除去することができる。また、増幅器４は、オペアンプやコンデンサ等から構成され、信号の振幅を増幅させる回路である。

微分回路５の出力は、コンパレータ７によって波形整形された後、コンパレータ出力としてＣＰＵ９に入力される。このとき、コンパレータ出力は、微分回路５の出力信号のゼロクロス点でＨｉレベルとＬｏレベルとが切り替わる信号となる。一方で、積分回路６の出力は、上述同様に、コンパレータ８によって波形整形された後、コンパレータ出力としてＣＰＵ９に入力される。このとき、コンパレータ出力は、積分回路６の出力信号のゼロクロス点でＨｉレベルとＬｏレベルとが切り替わる信号となる。

図２は、図１に示す点線枠１０内の具体的な電気的構成の一例を示す回路図である。

図２において、ＢＰＦ３及び増幅器４（図１参照）は、点線枠１１で示している。また、微分回路５及びコンパレータ７（図１参照）は、点線枠１２で示している。さらに、積分回路６及びコンパレータ８（図１参照）は、点線枠１３で示している。なお、各点線枠内の詳細な説明については省略する。

再び図１において、コンパレータ７の出力及びコンパレータ８の出力は、それぞれＣＰＵ９に入力される。なお、図１では、コンパレータ７の出力及びコンパレータ８の出力は、異なる（２本の）電気配線で入力されているが、本発明はこれに限られることなく、これらの出力が独立関係を満たす限りにおいて、１本の電気配線で入力されていても構わない。

ＣＰＵ９は、総合的な電気的制御を司るものであって、磁気ヘッド１において検出された磁気データの読み取りの成否を判定する機能を有している。そして、その内部には、コンパレータ７の出力及びコンパレータ８の出力をそれぞれ別々に格納する記憶部を備えている。より詳細は、図３を用いて説明する。

図３は、図１に示すＣＰＵ９の内部の電気的構成を示すブロック図である。

図３において、ＣＰＵ９は、読取判定部９１と、ＲＡＭ９２及びＲＡＭ９３と、バス９４と、から構成されている。ＲＡＭ９２は、微分回路５の出力信号に関するデータ、例えば微分回路５の出力信号がゼロクロスする点の時間間隔を記憶するものであって、請求項記載の第１の記憶部の一例に相当する。また、ＲＡＭ９３は、積分回路６の出力信号に関するデータ、例えば積分回路６の出力信号がゼロクロスする点の時間間隔を記憶するものであって、請求項記載の第２の記憶部の一例に相当する。

図４は、図１に示すブロック図の各部における信号波形を示すとともに、コンパレータ７の出力がＲＡＭ９２に記憶される様子を示している。また、図５は、図１に示すブロック図の各部における信号波形を示すとともに、コンパレータ８の出力がＲＡＭ９３に記憶される様子を示している。なお、図４及び図５における（ｂ），（ｃ），（ｄ），（ｅ），（ｄ'），（ｅ'）の信号波形は、図１における（ｂ），（ｃ），（ｄ），（ｅ），（ｄ'），（ｅ'）の箇所での信号波形を示している。また、図４（ａ）及び図５（ａ）の信号波形は、磁気カード２表面上の磁気ストライプに記録されている記録信号の信号波形（の一例）である。この記録信号は、Ｆ及び２Ｆという２種類の周波数の組合せによる２値の信号列からなるものであって、１ビット分の時間間隔Ｔにおいて信号極性の反転がない場合には「０」を表し、１ビット分の時間間隔Ｔにおいて信号極性の反転がある場合には「１」を表していることから、「０１１０１」という２値の信号列からなる。

図４及び図５において、磁気ヘッド１を磁気カード２表面上の磁気ストライプに対して相対的に摺動させて得られた磁気ヘッド検出信号（図４（ｂ）及び図５（ｂ）参照）は、帯域通過型濾波器ＢＰＦ（バンドパスフィルタ）３によって高周波ノイズが除去された後（図４（ｃ）及び図５（ｃ）参照）、ＢＰＦ出力として増幅器４に入力される。そして、増幅器４によって増幅されたＢＰＦ出力は、微分回路５及び積分回路６に入力される。

図４において、微分回路５によってピーク検出が行われた微分信号（図４（ｄ）参照）は、コンパレータ７によってゼロレベルと比較されてゼロクロス点が検出される（図４（ｅ））。そして、図４（ｅ）に示す信号が入力されたＣＰＵ９では、立ち上がりタイミングと立ち下がりタイミングとの時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・、すなわち微分信号（図４（ｄ）参照）がゼロクロスする点の時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・がＲＡＭ９２に記憶される。

また、図５において、積分回路６によってピーク検出が行われた積分信号（図５（ｄ'）参照）は、コンパレータ８によってゼロレベルと比較されてゼロクロス点が検出される（図５（ｅ'））。そして、図５（ｅ'）に示す信号が入力されたＣＰＵ９では、立ち上がりタイミングと立ち下がりタイミングとの時間間隔Ｔ_１'，Ｔ_２'，Ｔ_３'，Ｔ_４'，Ｔ_５'・・・、すなわち積分信号（図５（ｄ'）参照）がゼロクロスする点の時間間隔Ｔ_１'，Ｔ_２'，Ｔ_３'，Ｔ_４'，Ｔ_５'・・・がＲＡＭ９３に記憶される。

このようにして、本実施形態では、微分回路５の出力信号に関するデータと、積分回路６の出力信号に関するデータとが、別々のＲＡＭ（ＲＡＭ９２とＲＡＭ９３）に記憶されることになる。なお、上述したとおり、ＣＰＵ９内に別々の（２個の）ＲＡＭを内蔵させる回路形態でなくても、ＣＰＵ９内に１個のＲＡＭを内蔵させた回路形態において、その１個のＲＡＭの記憶領域のうち、所定の領域を第１の記憶部とし、他の所定の領域を第２の記憶部としてもよい。また、記憶部としては、ＤＲＡＭ，ＳＲＡＭ，ＭＲＡＭ，キャッシュメモリなど、如何なるものを用いても構わない。

読取判定部９１は、実際に磁気ヘッド１において検出された磁気データの読み取りの成否を判定するものであって、例えば、制御ユニット，浮動小数点演算ユニット，整数演算ユニット，デコーダ，フェッチユニット等の電気要素から構成される。読取判定部９１は、バス９４を介して上述したＲＡＭ９２にアクセスし、微分信号（図４（ｄ）参照）がゼロクロスする点の時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・を取得して磁気データの読み取りを試みることもできるし、また、バス９４を介して上述したＲＡＭ９３にアクセスし、積分信号（図５（ｄ'）参照）がゼロクロスする点の時間間隔Ｔ_１'，Ｔ_２'，Ｔ_３'，Ｔ_４'，Ｔ_５'・・・を取得して磁気データの読み取りを試みることもできる。

なお、磁気データの読み取りに成功したか否かについて説明すると、例えば、時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・が、本来のクロックパルスの周期Ｔ又はＴ／２以外の時間間隔を含んでいた場合には、読取エラーと判定することができる一方で、これら全てが本来のクロックパルスの周期Ｔ又はＴ／２であった場合には、読み取りに成功したと判定することができる。

また、水平冗長検査文字（ＬＲＣ文字）を用いてエラー検出を行うことも可能である。より具体的に説明すると、ＬＲＣ文字はトラックごとに記録され、ＬＲＣ文字を付加する位置は、始め符号，データ，終わり符号の順で読むときの終わり符号の直後となっている。また、ＬＲＣ文字のビット構成は、データ文字のビット構成と同じである。例えば、磁気カード２がＩＳＯ規格に準拠した磁気カードであるとすると、その第３トラックは、記録密度２１０ＢＰＩである。カード搬送速度を１９０ｍｍ／ｓとすれば、１ビットに相当する時間は６３６．６μｓになる。アナログ波形はＡ／Ｄ変換するときのサンプリングレートを１０μｓとすれば、１ビットに含まれるデータ点数の理論値は、６３．７個になる。この理論値を利用して、セグメンテーションを行う。

ここで、ＩＳＯ規格に準拠した磁気カード２の第３トラックでは、４個のデータビットと１個のパリティビットとの合計５ビットで１文字を表わすようになっている。すなわち、奇数パリティであるため、ビット０は偶数個しか許されず、磁気ヘッド検出信号のうちの１セグメントを構成する部分におけるピーク間隔値は、６、８、１０のいずれか３通りになる。

従って、図４では、ＲＡＭ９２に記憶された時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・をセグメンテーションして、１セグメンテーション内の時間間隔Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４，Ｔ_５・・・の数を算出し、６、８、１０のいずれか３通り以外であれば読取エラーと判定することができる。図５についても、同様にして、エラー検出を行うことができる。なお、より詳細なエラー検出についての説明は省略する。

［回路動作］
図６は、本発明の実施の形態に係る磁気データ読取回路の回路動作を説明するためのフローチャートである。

図６において、まず、磁気カード読取が行われる（ステップＳ１)。より具体的には、カード挿入口に磁気カード２が挿入されると、駆動ローラによって磁気カード２が内部に引き込まれる。このとき、磁気カード２表面上のストライプに磁気ヘッド１が接触・摺接することによって、磁気ヘッド検出信号が得られる。その後、この磁気ヘッド検出信号は、ＢＰＦ３及び増幅器４を介してノイズ除去及び信号増幅が行われ、微分回路５と積分回路６のそれぞれに入力される。微分回路５の出力は、コンパレータ７によって波形整形された後、コンパレータ出力としてＣＰＵ９に入力される一方、積分回路６の出力は、コンパレータ８によって波形整形された後、コンパレータ出力としてＣＰＵ９に入力される。

次いで、記憶処理が行われる（ステップＳ２）。より具体的には、ＣＰＵ９において、ＲＡＭ９２には、微分回路５の出力信号がゼロクロスする点の時間間隔が記憶される。一方で、ＲＡＭ９３には、積分回路６の出力信号がゼロクロスする点の時間間隔が記憶される。

次いで、微分信号を用いて読み取りに成功したか否かが判断される（ステップＳ３）。より具体的には、ＣＰＵ９において、読取判定部９１は、バス９４を介してＲＡＭ９２にアクセスし、微分回路５の出力信号がゼロクロスする点の時間間隔を取得して、磁気データの読み取りに成功したか否かについて判断する。読み取りに成功したと判定した場合には、処理が正常に終了する。

一方で、読み取りに失敗したと判定したと判定した場合には、ＣＰＵ９において、読取判定部９１は、バス９４を介してＲＡＭ９３にアクセスし、積分回路６の出力信号がゼロクロスする点の時間間隔を取得して、磁気データの読み取りに成功したか否かについて判断する（ステップＳ４）。読み取りに成功したと判定した場合には、処理が正常に終了する。一方、読み取りに失敗したと判定したと判定した場合には、読取エラーが発生したと判定し、エラー終了する。

このように、本実施形態に係る磁気データ読取回路によれば、微分回路５の出力信号に関するデータを用いた場合に読取エラーが発生したときであっても、ソフトウェア的に、積分回路６の出力信号に関するデータを用いる場合に切り替えて、磁気データの読み取りを再度試みることができるので、１回の磁気記録媒体搬送で読取エラーが生じる確率を下げることができ、ひいては磁気データの読取精度を向上させることができる。

［変形例］
図７は、本発明の他の実施の形態に係る磁気データ読取回路の電気的構成を示すブロック図である。

図７に示す磁気データ読取回路が図１に示す磁気データ読取回路と異なる点は、コンパレータ７に、ハイスライス回路２１の出力がゲート信号として入力される点と、コンパレータ８に、ロースライス回路２２の出力がゲート信号として入力される点である。

ハイスライス回路２１及びロースライス回路２２は、ＢＰＦ３及び増幅器４を介して磁気ヘッド１に接続されており、それぞれ微分回路５及び積分回路６の出力信号がゼロクロスする点を有効化させる機能を有する。また、図８に示すように、ハイスライス回路２１及びロースライス回路２２を入れ替えてもよい。すなわち、コンパレータ７に、ロースライス回路２２の出力がゲート信号として入力される一方で、コンパレータ８に、ハイスライス回路２１の出力がゲート信号として入力されるようにしてもよい。以下、コンパレータ７に、ハイスライス回路２１の出力がゲート信号として入力される場合（図９参照）とロースライス回路２２の出力がゲート信号として入力される場合（図１０参照）について、詳細に説明する。

図９は、コンパレータ７に、ハイスライス回路２１の出力がゲート信号として入力される場合における各信号波形を示す図である。

図９に示すように、ＢＰＦ出力（増幅器４を通過したＢＰＦ３の出力）にノイズが入っている場合を考える。すなわち、微分回路５の出力信号（微分信号）に、ノイズ成分Ｎ１〜Ｎ３が表れているような場合を考える。この場合、コンパレータ７の出力は、ノイズ成分Ｎ１〜Ｎ３を含んだ微分信号がゼロクロスする点でＨｉレベルとＬｏレベルとが切り替わり、周期Ｔ又はＴ／２以外の不適切な周期を含む信号になってしまう。

そこで、ハイスライス回路２１によって、ＢＰＦ出力の絶対値が所定レベル（ＨＳ）以上になる期間だけオンするゲート信号を生成し、このゲート信号をコンパレータ７に入力させる。そうすると、コンパレータ７では、微分信号がゼロクロスするタイミングのうち、ゲート信号がオンしている期間におけるタイミングだけでＨｉレベルとＬｏレベルとが切り替わり、ノイズ成分Ｎ１〜Ｎ３に起因したゼロクロス点を無視することができる。従って、ノイズによる悪影響を低減することができる。なお、所定レベル（ＨＳ）としては、例えば１２０ｍＶすることが好ましい。

図１０は、コンパレータ７に、ロースライス回路２２の出力がゲート信号として入力される場合における各信号波形を示す図である。

図１０に示すように、ＢＰＦ出力（増幅器４を通過したＢＰＦ３の出力）の振幅が一部小さくなっている場合を考える。すなわち、例えば製造されてから長年が経過して、既に磁気が弱まった磁気カード２の磁気データを読み取る場合には、ＢＰＦ出力の振幅が一部小さくなる場合がある。このような場合において、上述したハイスライス回路２１の出力をコンパレータ７へのゲート信号（ＨＳ）とすると、微分回路５の出力信号（微分信号）における信号成分Ｓ１〜Ｓ４を排除してしまうことになり、コンパレータ７の出力が周期Ｔ又はＴ／２以外の不適切な周期を含む信号になってしまう。

そこで、ロースライス回路２２によって、ＢＰＦ出力の絶対値がＨＳよりも小さい所定レベル（ＬＳ）以上になる期間だけオンするゲート信号（ＬＳ）を生成し、このゲート信号（ＬＳ）をコンパレータ７に入力させる。そうすると、コンパレータ７では、微分信号における信号成分Ｓ１〜Ｓ４を排除することなく、微分信号がゼロクロスする点を漏れなく検出することができ、ひいては読取精度を向上させることができる。なお、所定レベル（ＬＳ）としては、例えば３０ｍＶすることが好ましい。

このようにして、ハイスライス回路２１やロースライス回路２２を、微分回路５の出力信号がゼロクロスする点を有効化させる回路として用いることで、ノイズによる悪影響を低減したり、読取精度を向上させたりすることができる。

なお、図９及び図１０では、微分回路５のみに着目したが、積分回路６についても同様である。すなわち、コンパレータ８に、ハイスライス回路２１の出力がゲート信号として入力される場合と、ロースライス回路２２の出力がゲート信号として入力される場合についても同様である。

本発明に係る磁気データ読取回路及びカード処理装置は、１回の磁気記録媒体搬送において読取エラーが生じる確率を下げ、磁気データの読取精度を向上させることができるものとして有用である。

本発明の実施の形態に係る磁気データ読取回路の電気的構成を示すブロック図である。 図１に示す点線枠内の具体的な電気的構成の一例を示す回路図である。 図１に示すＣＰＵの内部の電気的構成を示すブロック図である。 図１に示すブロック図の各部における信号波形を示すとともに、コンパレータの出力がＲＡＭに記憶される様子を示している。 図１に示すブロック図の各部における信号波形を示すとともに、コンパレータの出力がＲＡＭに記憶される様子を示している。 本発明の実施の形態に係る磁気データ読取回路の回路動作を説明するためのフローチャートである。 本発明の他の実施の形態に係る磁気データ読取回路の電気的構成を示すブロック図である。 本発明の他の実施の形態に係る磁気データ読取回路の電気的構成を示すブロック図である。 コンパレータに、ハイスライス回路の出力がゲート信号として入力される場合における各信号波形を示す図である。 コンパレータに、ロースライス回路の出力がゲート信号として入力される場合における各信号波形を示す図である。 ＦＭ変調方式によって復調処理を実行する回路の電気的構成を示すブロック図である。 図１１に示す回路の各部における信号波形を示す図である。 図１２（ｄ）に示すピーク検出信号のピーク値が小さくなった様子を示す図である。 微分回路と積分回路の双方が組み込まれた磁気データ読取回路の電気的構成を示すブロック図である。

符号の説明

１ 磁気ヘッド
２ 磁気カード
３ ＢＰＦ
４ 増幅器
５ 微分回路
６ 積分回路
７，８ コンパレータ
９ ＣＰＵ

Claims (3)

1. 磁気ヘッドにそれぞれ接続された微分回路及び積分回路と、
   磁気ヘッドにおいて検出された磁気データの読み取りの正否を判定する読取判定手段と、を有する磁気データ読取回路において、
   前記読取判定手段は、前記微分回路の出力信号に関するデータを記憶する第１の記憶部と、
   前記積分回路の出力信号に関するデータを記憶する第２の記憶部と、
   前記第１の記憶部又は前記第２の記憶部からデータを取得して、磁気データの読み取りの正否を判定する読取判定部と、を備え、
   前記磁気ヘッドにおいて検出されたアナログ再生信号は前記微分回路及び前記積分回路のそれぞれに入力され、
   前記第１の記憶部及び前記第２の記憶部は、前記微分回路及び前記積分回路の出力信号に関するデータを１回の磁気記録媒体搬送においてそれぞれ記憶し、
   前記第１の記憶部には、前記微分回路の出力信号が所定レベルになる点の時間間隔が記憶され、前記第２の記憶部には、前記積分回路の出力信号が所定レベルになる点の時間間隔が記憶され、
   前記読取判定部は、前記第１の記憶部に記憶されたデータを用いた場合に読取エラーが発生したときは、前記第２の記憶部に記憶されたデータを用いて磁気データの読み取りの正否を判定することを特徴とする磁気データ読取回路。
2. 前記磁気データ読取回路は、さらに、前記磁気ヘッドに接続され、前記微分回路又は前記積分回路の出力信号が所定レベルになる点を有効化させるスライス回路を備えることを特徴とする請求項１記載の磁気データ読取回路。
3. 請求項１又は２記載の磁気データ読取回路が搭載されたカード処理装置。

Images