CN1941083B

CN1941083B - 磁数据读取电路及卡处理装置

Info

Publication number: CN1941083B
Application number: CN2006101423085A
Authority: CN
Inventors: 栗林郁郎; 东贺津久
Original assignee: Nidec Sankyo Corp
Current assignee: Nidec Sankyo Corp
Priority date: 2005-09-27
Filing date: 2006-09-27
Publication date: 2011-12-28
Anticipated expiration: 2026-09-27
Also published as: US7489460B2; CN1941083A; US20070139802A1; JP4797136B2; JP2007095117A

Abstract

本发明提供一种在一次磁记录介质移动中、能够提高该磁记录介质中记录的磁数据的读取精度的磁数据读取电路及卡处理装置。在具有分别与磁头1连接的微分电路5及积分电路6、以及判定磁头1中检测的磁数据的读取是否正确的读取判定部件(CPU9)的磁数据读取电路中，读取判定部件具有存储与微分电路5的输出信号有关的数据的第1存储单元(RAM92)、存储与积分电路6的输出信号有关的数据的第2存储单元(RAM93)、以及从第1存储单元(RAM92)或第2存储单元(RAM93)取得数据并判定磁数据的读取是否正确的读取判定单元91。

Description

磁数据读取电路及卡处理装置

技术领域

本发明涉及使用磁头读取磁记录介质中记录的磁数据的磁数据读取电路及卡处理装置，特别涉及谋求提高读取精度的磁数据读取电路及卡处理装置。

背景技术

一般，作为磁卡读取器等磁记录重放装置所用的磁记录方式，已知有一种FM调制方式，它是利用F及2F的两种频率的组合，将二值磁数据记录在磁记录介质中。在读取利用FM调制方式记录的磁数据时，使磁头对于磁记录介质上的磁条进行相对滑动，重放磁数据作为模拟重放信号，并根据该模拟重放信号，对二值数据进行解调。

下面，用图11及图12具体说明该解调处理。图11所示为利用FM调制方式进行解调处理的电路的电气构成方框图。另外，图12所示为图11所示的电路各部分的信号波形图。即，图12的(b)～(g)的信号波形表示图11的(b)～(g)部位的信号波形。另外，设图12(a)的信号波形为磁卡102的磁条中记录的记录信号的信号波形。

在图11及图12中，首先，使磁头101对于磁卡102上的磁条进行相对滑动，这样得到的磁头检测信号(参照图12(b))利用带通滤波器BPF103除去高频噪声后(参照图12(c))，作为BPF输出，向放大器104输入。然后，利用放大器104放大后的BPF输出向峰值检测电路105输入，在进行峰值检测后(参照图12(d))，在比较器106a中检测峰值检测信号的过零点(参照图12(e))。另一方面，利用放大器104放大后的BPF输出还向比较器106b输入，与零电平进行比较，检测BPF输出的过零点(参照图12(f))。最后，在时刻发生电路107中，在比较器106a的输出信号的高电平与低电平的转换时刻，输出变成比较器106b的输出信号电平那样的信号(参照图12(g))。这样，得到图12(a)的信号波形，解调处理结束。

这里，在图11及图12中，使用微分电路作为峰值检测电路105(参照图12(d))。但是，有的情况下，仅使用微分电路作为峰值检测电路105还不够。例如，若磁卡102对于磁头101的通过速度非常慢，则利用磁翻转产生的模拟重放信号的变化变小，图12(d)所示的峰值检测信号变成图13(d)中的实线所示的峰值小的信号。其结果，由于在比较器106a的输出信号中，不发生所谓的鞍形(saddle)SD1和SD2(参照图13(e))，对CPU107输入图13(g)所示的不规则的信号，因此产生读取错误。

为了防止这样的鞍形SD1和SD2产生的恶劣影响，作为峰值检测电路105，有时不是采用微分电路，而采用积分电路。在这种情况下，积分电路的输出信号成为图13(d)中的点划线那样的信号波形。然后，与采用微分电路的情况相同，若利用比较器106a与零电平进行比较，检测过零点，则能够防止图13(e)所示的鞍形SD1和SD2产生的恶劣影响。但是，在采用积分电路时，由于往往难以检测时间间隔长的信号的峰值，或者因噪声积累而呈现低频噪声，因此结果有可能由于与上述鞍形SD1和SD2不同的别的原因而产生读取错误。

这样，鉴于在仅装载微分电路及积分电路的某一种电路的磁数据读取电路中，难以确保足够的读取精度，因此开发了装载微分电路及积分电路的两种电路的磁数据读取电路。例如，在图14(a)所示的磁数据读取电路中，在电路中配置了选择微分电路105a及积分电路105b的某一种电路的模拟开关109(继电器等)，通过对该模拟开关发送select信号，能够适当切换微分电路105a及积分电路105b，在最佳的电路状态下读取磁数据。另外，在利用微分电路105a(或积分电路105b)进行峰值检测的情况下，在发生读取错误时，通过发送上述的select信号，切换为积分电路105b(或微分电路105a)，能够尝试再一次进行磁数据读取。

另外，还开发了一种磁数据读取电路(例如图14(b))(参照专利文献1)，这种磁数据读取电路不是适当切换微分电路与积分电路，而是将两电路的输出信号合成，谋求提高读取精度。在图14(b)所示的磁数据读取电路中，在电路中配置了减法电路110，利用该减法电路110，从微分电路的输出信号减去积分电路的输出信号。通过这样，能够防止在比较器106a的输出信号中发生所谓的鞍形(参照图13(e))，进而能够防止读取错误。

另外，作为利用微分电路105a的输出信号及积分电路105b的输出信号的双方的输出信号进行解调的方法，除了图14(b)所示的方法以外，例如还有将积分电路105b的输出信号作为对微分电路105a的门信号的方法(考虑微分电路105a的输出信号与积分电路105b的输出信号的逻辑“与”的方法)、以及采用将微分电路105a的输出信号与积分电路105b的输出信号进行比较及综合的电路的方法(例如，利用二极管等的电路将积分电路的输出信号与F2F信号进行合成、并将合成的新信号作为对微分电路的输出信号为数据的电路的门信号的方法)等。

[专利文献1]特开昭62-234205号公报

但是，在上述通过适当切换微分电路及积分电路来进行解调的电路中，在发生读取错误时，需要在微分电路及积分电路中从现在选择的电路切换为另一种电路，然后再一次进行磁数据的读取。因而，需要再一次使磁卡移动，难以通过「一次」磁卡移动就高精度地读取磁数据。

另外，即使利用微分电路的输出信号及积分电路的输出信号的双方的输出信号来进行解调的电路中，在发生读取错误时，需要用同一电路再一次进行磁数据的读取。因而，需要再一次使磁卡移动，与上述相同，难以通过「一次」磁卡移动就高精度地读取磁数据。特别是在同一电路状态下再一次进行磁数据的读取，由于硬件上的读取条件没有任何变化，因此很可能再一次成为读取错误。

本发明正是鉴于以上各点而提出的，其目的在于提供在一次磁记录介质移动中、能够提高该磁记录介质中记录的磁数据的读取精度的磁数据读取电路及卡处理装置。

发明内容

为了解决上述问题，本发明提供下述的磁数据读取电路及卡处理装置。

(1)一种磁数据读取电路，具有分别与磁头连接的微分电路及积分电路；以及判定磁头中检测的磁数据的读取是否正确的读取判定部件，其中，前述读取判定部件具有存储与前述微分电路的输出信号有关的数据的第1存储单元；存储与前述积分电路的输出信号有关的数据的第2存储单元；以及从前述第1存储单元或前述第2存储单元取得数据，并判定磁数据的读取是否正确的读取判定单元。

根据本发明，由于在具有微分电路、积分电路、以及判定磁数据的读取是否正确的读取判定部件的磁数据读取电路中，在该读取判定部件中，设置存储与微分电路的输出信号有关的数据的第1存储单元；存储与积分电路的输出信号有关的数据的第2存储单元；以及从这些第1存储单元或第2存储单元取得数据并判定磁数据的读取是否正确的读取判定单元，因此能够在一次磁记录介质移动中，提高该磁记录介质中记录的磁数据的读取精度(降低产生读取错误的概率)。

即，由于通过一次磁记录介质移动，与微分电路的输出信号有关的数据及与积分电路的输出信号有关的数据分别存入第1存储单元及第2存储单元，读取判定单元可以访问第1存储单元，取得与微分电路的输出信号有关的数据，尝试进行磁数据的读取，另外，也可以访问第2存储单元，取得与积分电路的输出信号有关的数据，尝试进行磁数据的读取，因此即使例如一方发生读取错误时，也能够通过软件切换为另一方，再一次尝试进行磁数据的读取。因而，能够在一次磁记录介质移动中，降低产生读取错误的概率，进而能够提高磁数据的读取精度。

特别是，在上述的图14(a)所示的磁数据读取电路中，输入到CPU108的信号是与微分电路105a的输出有关的数据、或与积分电路105b的输出有关的数据的某一方的数据。另外，在上述的图14(b)所示的磁数据读取电路中，输入到CPU108的信号是将微分电路105a的输出与积分电路105b的输出合成的信号。但是，本发明与这些以往技术不同，与微分电路105a的输出有关的数据、和与积分电路105b的输出有关的数据的双方是独立输入CPU108的。因而，即使例如一方发生读取错误时，也能够通过软件切换为另一方，再一次尝试进行磁数据的读取。

另外，在上述的图14(b)所示的磁数据读取电路中，在进行再一次的磁数据读取时，硬件上是在同一电路状态下进行的。但是，根据本发明，由于能够采用与微分电路的输出信号有关的数据及与积分电路的输出信号有关的数据的、所谓在硬件上是不同的信号(硬件上改变读取条件)，来尝试再读取，因此能够降低产生读取错误的概率，进而能够有助于提高磁数据的读取精度。

这里，在本发明中，微分电路及积分电路虽是与磁头「连接」的电路，但并不意味着排除某种元件或电路介于微分电路及积分电路与磁头之间的情况。即，也可以例如放大器或带通滤波器等电气要素介于微分电路及积分电路与磁头之间。当然也可以考虑在微分电路及积分电路中包含有放大器或带通滤波器等电气要素。另外，读取判定部件中设置的「第1存储单元」及「第2存储单元」，可以采用分别独立的硬件结构，也可以是在一个存储器内划分区域那样的硬件结构。例如，可以在CPU内装载两个RAM，另外也可以在CPU内装一个RAM，将规定的区域作为第1存储单元，将其它规定的区域作为第2存储单元。

再有，存入第1存储单元的「与微分电路的输出信号有关的信号」，可以是与微分电路的输出信号有关的时刻数据，可以是输出信号的峰值间隔数据，也可以是过零点的时间间隔数据，若是与微分电路的输出信号有关的信号，则也可以是任何的数据。另外，关于存入第2存储单元的「与积分电路的输出信号有关的信号」也同样。

(2)如(1)所述的磁数据读取电路，前述第1存储单元存储前述微分电路的输出信号为规定电平的点的时间间隔，前述第2存储单元存储前述积分电路的输出信号为规定电平的点的时间间隔。

根据本发明，由于在上述第1存储单元中，存储微分电路的输出信号为规定电平(例如零电平)的点的时间间隔，在上述第2存储单元中，存储积分电路的输出信号为规定电平(例如零电平)的点的时间间隔，因此在利用例如微分电路的输出信号为规定电平的点的时间间隔来进行磁数据读取时，在发生读取错误的情况下，上述读取判定单元能够切换为利用积分电路的输出信号为规定电平的点的时间间隔来进行磁数据读取，尝试再读取。因而，能够在一次磁记录介质移动中，降低产生读取错误的概率，进而能够提高磁数据的读取精度。

另外，在利用微分电路或积分电路的输出信号为规定电平的点的「时间间隔」来进行磁数据读取时，还可以用水平冗余检验字符(LRC字符)进行检错。

(3)如(1)或(2)所述的磁数据读取电路，前述磁数据读取电路还具有与前述磁头连接，并使前述微分电路或前述积分电路的输出信号为规定电平的点有效的限幅电路。

根据本发明，由于在上述磁数据读取电路中，设置与磁头连接、而且使微分电路或积分电路的输出信号为规定电平(例如过零点)的点有效的限幅电路，因此能够提供抗干扰强的磁数据读取电路。

这里，所谓「使为规定电平的点有效的」限幅电路，是指例如能够生成仅在利用磁头检测的信号的绝对值为大于等于规定电平的期间为ON的门信号的电路。在有的情况下，微分电路或积分电路的输出信号由于噪声在意外的时刻成为规定电平(例如过零)。但是，若用上述的门信号，则能够忽略该在意外的时刻成为规定电平(例如过零)的点，进而能够减少噪声的恶劣影响。

(4)装载(1)至(3)的任一项所述的磁数据读取电路的卡处理装置。

根据本发明，由于提供装载上述磁数据读取电路的卡处理装置，因此能够在一次磁卡移动中，降低产生读取错误的概率，进而能够提高磁数据的读取精度。

采用本发明有关的磁数据读取电路及卡处理装置，则即使例如一方发生读取错误时，也能够通过软件切换为另一方，再一次尝试进行磁数据的读取。因而，能够在一次磁记录介质移动中，降低产生读取错误的概率，进而能够提高磁数据的读取精度。

附图说明

图1所示为本发明实施形态有关的磁数据读取电路的电气构成方框图。

图2所示为图1所示的虚线框内的具体电气构成一个例子的电路图。

图3所示为图1所示的CPU的内部电气构成方框图。

图4所示为图1所示方框图的各部分的信号波形，同时表示比较器的输出存入RAM的情况。

图5所示为图1所示方框图的各部分的信号波形，同时表示比较器的输出存入RAM的情况。

图6所示为说明本发明实施形态有关的磁数据读取电路的电路动作用的流程图。

图7所示为本发明其它实施形态有关的磁数据读取电路的电气构成方框图。

图8所示为本发明其它实施形态有关的磁数据读取电路的电气构成方框图。

图9所示为将高限幅电路的输出作为门信号向比较器输入时的各信号波形图。

图10所示为将低限幅电路的输出作为门信号向比较器输入时的各信号波形图。

图11所示为利用FM调制方式进行解调处理的电路的电气构成方框图。

图12所示为图11所示的电路的各部分中的信号波形图。

图13所示为图12(d)所示的峰值检测信号的峰值减小时的情况。

图14所示为内装微分电路及积分电路的双方的磁数据读取电路的电气构成方框图。

[标号说明]

1 磁头

2 磁卡

3 BPF

4 放大器

5 微分电路

6 积分电路

7、8 比较器

9 CPU

具体实施方式

以下，参照附图说明实施本发明用的最佳形态。

[电路构成]

图1所示为本发明实施形态有关的磁数据读取电路的电气构成方框图。另外，在本实施形态中，磁数据读取电路是考虑作为卡处理装置中安装的电路，但本发明不限于比，若是需要读取磁数据的功能的装置，则也可以装在任何装置中。

在图1中，本实施形态有关的磁数据读取电路由磁头1、BPF(带通滤波器)3、放大器4、微分电路5、积分电路6、比较器7及8、以及CPU9构成。另外，在磁头1的下方，图示有成为磁数据的读取对象的磁卡2。

磁头1通过与磁卡2表面上的磁条接触和滑动，进行磁数据的记录或重放。更具体来说，磁头1由当中夹有磁隙(间隙隔件)的、相对配置的至少一对磁心构成，在一个磁心上卷绕有重放用线圈，在另一个磁心上卷绕有记录用线圈，头部对磁卡以规定的头部压力滑动接触，进行相对移动。通过这样，能够读取(重放)磁卡2中存储的磁数据，或者对磁卡2写入(记录)新的磁数据。另外，磁头2一般这样配置，使其间隙形成面突出在卡移动路径内。

通过带通滤波器BPF(Band Pass Filter)3及放大器4与磁头1，连接微分电路5及积分电路6。BPF3是仅使具有规定频带的频率的信号通过的电路，例如仅使具有1000Hz～2000Hz的频率的信号通过。这样，能够除去高频噪声。另外，放大器4由运算放大器及电容器等构成，是使信号振幅放大的电路。

微分电路5的输出在利用比较器7进行波形整形之后，作为比较器输出向CPU9输入。这时，比较器输出成为在微分电路5的输出信号的过零点将高电平与低电平进行切换的信号。另外，积分电路6的输出与上述相同，作为比较器输出向CPU9输入。这时，比较器输出成为在积分电路6的输出信号的过零点将高电平与低电平进行切换的信号。

图2所示为图1所示的虚线框10内的具体电气构成一个例子的电路图。

在图2中，BPF3及放大器4(参照图1)用虚线框11表示。另外，微分电路5及比较器7(参照图1)用虚线框12表示。再有，积分电路6及比较器8(参照图1)用虚线框13表示。另外，各虚线框内的详细说明省略。

再在图1中，比较器7的输出及比较器8的输出分别向CPU9输入。另外，在图1中，比较器7的输出及比较器8的输出利用不同的(两条)电气布线输入，但本发明不限于此，只要这些输出满足独立关系，也可以用一条电气布线输入。

CPU9担任综合电气控制的任务，具有判定磁头1中检测的磁数据读取是否正确的功能。而且，在其内部具有分别各自存储比较器7的输出及比较器8的输出的存储单元。更详细内容用图3来说明。

图3所示为图1所示的CPU9的内部电气构成方框图。

在图3中，CPU9由读取判定单元91、RAM92、RAM93、以及总线94构成。RAM92是存储与微分电路5的输出信号有关的数据、例如微分电路5的输出信号过零点的时间间隔的存储器，相当于权利要求所述的第1存储单元的一个例子。另外，RAM93是存储与积分电路6的输出信号有关的数据、例如积分电路6的输出信号过零点的时间间隔的存储器，相当于权利要求所述的第2存储单元的一个例子。

图4所示为图1所示方框图的各部分的信号波形，同时表示比较器7的输出存入RAM92的情况。另外，图5所示为图1所示方框图的各部分的信号波形，同时表示比较器8的输出存入RAM93的情况。另外，图4及图5中的(b)、(c)、(d)、(e)、(d′)、(e′)的信号波形表示图1中的(b)、(c)、(d)、(e)、(d′)、(e′)的部位的信号波形。另外，图4(a)及图5(a)的信号波形是在磁卡2表面上的磁条中记录的记录信号的信号波形(的一个例子)。该记录信号是由F及2F的两种频率的组合产生的二值信号串构成的，由于在1位(bit)的时间间隔T中，信号极性不反转时表示「0」，在1位(bit)的时间间隔T中，信号极性反转时表示「1」，因此由「01101」这样的二值信号串构成。

在图4及图5中，使磁头1对于磁卡2表面上的磁条相对滑动而得到的磁头检测信号(参照图4(b)及图5(b))，在利用带通滤波器BPF3除去高频噪声后(参照图4(c)及图5(c))，作为BPF输出向放大器4输入。然后，利用放大器4放大的BPF输出向微分电路5及积分电路6输入。

在图4中，利用微分电路5进行峰值检测的微分信号(参照图4(d))利用比较器7与零电平进行比较，检测过零点(图4(e))。然后，在输入图4(e)所示的信号的CPU9中，将上升沿时刻与下降沿时刻的时间间隔T₁、T₂、T₃、T₄、T₅…、即微分信号(参照图4(d))过零点的时间间隔T₁、T₂、T₃、T₄、T₅…存入RAM92。

另外，在图5中，利用积分电路6进行峰值检测的积分信号(参照图5(d′))利用比较器8与零电平进行比较，检测过零点(图5(e′))。然后，在输入图5(e′)所示的信号的CPU9中，将上升沿时刻与下降沿时刻的时间间隔T₁′、T₂′、T₃′、T₄′、T₅′…、即积分信号(参照图5(d′))过零点的时间间隔T₁′、T₂′、T₃′、T₄′、T₅′…存入RAM93。

这样，在本实施形态中，与微分电路5的输出信号有关的数据及与积分电路6的输出信号有关的数据，存入各自的RAM(RAM92及RAM93)。另外，如上所述，在CPU9内，即使不是内装各自的(两个)RAM的电路形态，而是在CPU9内装一个RAM的电路形态中，也可以将规定的区域作为第1存储单元，将其它规定的区域作为第2存储单元。另外，作为存储单元，也可以采用DRAM、SRAM、MRAM、高速缓冲存储器等任何一种存储器。

读取判定单元91是判定实际上在磁头1中检测的磁数据读取是否正确的单元，例如由控制单元、浮点运算单元、整数运算单元，解码器、以及读取单元等电气要素构成。读取判定单元91可以通过总线94访问上述的RAM92，取得微分信号(参照图4(d))过零点的时间间隔T₁、T₂、T₃、T₄、T₅…，尝试进行磁数据的读取，另外也可以通过总线94访问上述的RAM93，取得积分信号(参照图5(d′))过零点的时间间隔T₁′、T₂′、T₃′、T₄′、T₅′…，尝试进行磁数据的读取

另外，若对于磁数据的读取是否成功进行说明，则例如在时间间隔T₁、T₂、T₃、T₄、T₅…包含本来时钟脉冲周期T或T/2以外的时间间隔时，可以判定为读取错误，另外在它们全部是时钟脉冲周期T或T/2时，可以判定为读取成功。

另外，也可以使用水平冗余检验字符(LRC字符)进行检错。若更具体加以说明，则对于每道记录LRC字符，附加LRC字符的位置是在按照起始代码、数据、结束代码的顺序读取时的紧跟结束代码之后。另外，LRC字符的位结构与数据字符的位结构相同。例如，若设磁卡2是根据ISO标准的磁卡，则其第3道为记录密度210BPI。若设卡移动速度为190mm/s，则相当于1位的时间为636.6μs。若设模拟波形进行A/D变换时的采样率为10μs，则1位中包含的数据点数的理论值为63.7个。利用该理论值，进行分段。

这里，在按照ISO标准的磁卡2的第3道中，用4个数据位及1个奇偶校验位的共计5位表示1个字符。即，由于是奇数奇偶校验，因此位0只允许偶数个，构成磁头检测信号中的1段的部分中的峰值间隔值为6、8、10的三种中的某一种。

因而，在图4中，将存入RAM92的时间间隔T₁、T₂、T₃、T₄、T₅…进行分段，计算1段内的时间间隔T₁、T₂、T₃、T₄、T₅…的数，若是6、8、10的三种的某一种以外的值，则能够判定为读取错误。关于图5也同样，能够进行错误检测。另外，关于更详细的错误检测的说明则省略。

[电路动作]

图6为说明本发明实施形态有关的磁数据读取电路的电路动作用的流程图。

在图6中，首先，进行磁卡读取(步骤S1)。更具体来说，若将磁卡2插入卡插入口，则利用驱动滚轮，将磁卡2拉入内部。这时，磁头1与磁卡2表面上的磁条接触并滑动，通过这样得到磁头检测信号。然后，该磁头检测信号通过BPF3及放大器4，进行除去噪声和信号放大，并分别输入微分电路5及积分电路6。微分电路5的输出，在利用比较器7进行波形整形之后，作为比较器输出向CPU9输入，另外积分电路6的输出，在利用比较器8进行波形整形之后，作为比较器输出向CPU9输入。

接着，进行存储处理(步骤S2)。更具体来说，在CPU9中，将微分电路5的输出信号过零点的时间间隔存入RAM92。另外，将积分电路6的输出信号过零点的时间间隔存入RAM93。

接着，用微分信号判断读取是否成功(步骤S3)。更具体来说，在CPU9中，读取判定单元91通过总线94访问RAM92，取得微分电路5的输出信号过零点的时间间隔，判断磁数据的读取是否成功。在判定为读取成功时，处理正常结束。

另一方面，在判定为读取失败时，在CPU9中，读取判定单元91通过总线94访问RAM93，取得积分电路6的输出信号过零点的时间间隔，判断磁数据的读取是否成功(步骤S4)。在判定为读取成功时，处理正常结束。另外，在判定为读取失败时，判定为发生读取错误，以错误而结束。

这样，根据本实施形态有关的磁数据读取电路，由于即使在使用与微分电路5的输出信号有关的数据的情况下发生读取错误时，也能够通过软件切换为使用与积分电路6的输出信号有关的数据的情况，再一次尝试进行磁数据的读取，因此能够在一次磁记录介质移动中，降低产生读取错误的概率，进而能够提高磁数据的读取精度。

[变形例]

图7所示的磁数据读取电路与图1所示的磁数据读取电路的不同点在于，将高限幅电路21的输出作为门信号输入到比较器7、以及将低限幅电路22的输出作为门信号输入到比较器8这两点。

高限幅电路21及低限幅电路22通过BPF3及放大器4与磁头1连接，具有分别使微分电路5及积分电路6的输出信号过零点有效的功能。另外，也可以如图8所示，将高限幅电路21与低限幅电路22交换。即，也可以将低限幅电路22的输出作为门信号输入到比较器7，另外将高限幅电路21的输出作为门信号输入到比较器8。以下，详细说明将高限幅电路21的输出作为门信号输入到比较器7的情况(参照图9)、以及将低限幅电路22的输出作为门信号输入到比较器7的情况(参照图10)。

图9所示为将高限幅电路21的输出作为门信号向比较器7输入时的各信号波形图。

如图9所示，考虑噪声进入BPF输出(通过了放大器4的BPF3的输出)的情况。即，考虑在微分电路5的输出信号(微分信号)中表现有噪声分量N1～N3那样的情况。在这种情况下，比较器7的输出在包含噪声分量N1～N3的微分信号过零点进行高电平与低电平的切换，形成包含周期T或T/2以外的不恰当周期的信号。

因此，利用高限幅电路21，生成仅在BPF输出的绝对值大于等于规定电平(HS)的期间为ON的门信号，使该门信号输入到比较器7。于是，对于比较器7，在微分信号过零的时刻中，仅在门信号为ON的期间的时刻，进行高电平与低电平的切换，能够忽略因噪声分量N1～N3而引起的过零点。因而，能够减少因噪声产生的恶劣影响。另外，作为规定电平(HS)，最好例如采用120mV。

图10所示为将低限幅电路22的输出作为门信号向比较器7输入时的各信号波形图。

如图10所示，考虑BPF输出(通过了放大器4的BPF3的输出)的一部分振幅变小的情况。即，例如在制造之后经过多年、来读取磁性能已经减弱的磁卡2的磁数据时，有的情况下BPF输出的一部分振幅变小。在这样的情况下，若将上述的高限幅电路21的输出作为给比较器7的门信号(HS)，则排除了微分电路5的输出信号(微分信号)中的信号分量S1～S4，比较器7的输出形成包含周期T或T/2以外的不恰当周期的信号。

因此，利用低限幅电路22，生成仅在BPF输出的绝对值大于等于比HS小规定电平(LS)的期间为ON的门信号(LS)，使该门信号(LS)输入到比较器7。于是，对于比较器7，能够不排除微分信号中的信号分量S1～S4，能够不遗漏微分信号过零的点进行检测，进而能够提高读取精度。另外，作为规定电平(LS)，最好例如采用30mV。

这样，通过采用高限幅电路21及低限幅电路22，作为使微分电路5的输出信号过零的点有效的电路，能够减少因噪声产生的恶劣影响，或者提高读取精度。

另外，在图9及图10中，仅着眼于微分电路5，但对于积分电路6也同样。即，对于将高限幅电路21的输出作为门信号输入到比较器8、以及将低限幅电路22的输出作为门信号输入到比较器8这两种情况也同样。

工业上的实用性

本发明有关的磁数据读取电路及卡处理装置，适合用作为在一次磁记录介质移动中能够降低产生读取错误的概率并能够提高磁数据的读取精度的磁数据读取电路及卡处理装置。

Claims

1.一种磁数据读取电路，具有

分别与磁头连接的微分电路及积分电路；以及

判定磁头中检测的磁数据的读取是否正确的读取判定部件，其特征在于，

所述读取判定部件具有存储与所述微分电路的输出信号有关的数据的第1存储单元；

存储与所述积分电路的输出信号有关的数据的第2存储单元；以及

从所述第1存储单元或所述第2存储单元取得数据，并判定磁数据的读取是否正确的读取判定单元，

在一次磁记录介质移动中，所述第1存储单元及所述第2存储单元分别存储与所述微分电路及所述积分电路的输出信号相关的数据，

当使用存储于所述第1存储单元以及第2存储单元中的一个存储单元的数据发生读取错误时，所述读取判定单元使用存储于所述第1存储单元以及第2存储单元中的另一个存储单元的数据来判定磁数据的读取是否成功。

2.如权利要求1所述的磁数据读取电路，其特征在于，

所述第1存储单元存储所述微分电路的输出信号为规定电平的点的时间间隔，

所述第2存储单元存储所述积分电路的输出信号为规定电平的点的时间间隔。

3.如权利要求1或2所述的磁数据读取电路，其特征在于，

所述磁数据读取电路还具有与所述磁头连接，并使所述微分电路或所述积分电路的输出信号为规定电平的点有效的限幅电路。

4.一种卡处理装置，其特征在于，

装载权利要求1所述的磁数据读取电路。

5.一种卡处理装置，其特征在于，

装载权利要求2所述的磁数据读取电路。

6.一种卡处理装置，其特征在于，

装载权利要求3所述的磁数据读取电路。