JP4795028B2 - 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法 - Google Patents

不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法 Download PDF

Info

Publication number
JP4795028B2
JP4795028B2 JP2006008978A JP2006008978A JP4795028B2 JP 4795028 B2 JP4795028 B2 JP 4795028B2 JP 2006008978 A JP2006008978 A JP 2006008978A JP 2006008978 A JP2006008978 A JP 2006008978A JP 4795028 B2 JP4795028 B2 JP 4795028B2
Authority
JP
Japan
Prior art keywords
nitride film
silicon nitride
semiconductor substrate
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006008978A
Other languages
English (en)
Other versions
JP2006203202A (ja
JP2006203202A5 (ja
Inventor
京民 金
相奎 朴
相雲 金
宰煥 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006203202A publication Critical patent/JP2006203202A/ja
Publication of JP2006203202A5 publication Critical patent/JP2006203202A5/ja
Application granted granted Critical
Publication of JP4795028B2 publication Critical patent/JP4795028B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K9/00—Medicinal preparations characterised by special physical form
    • A61K9/70—Web, sheet or filament bases ; Films; Fibres of the matrix type containing drug
    • A61K9/7023—Transdermal patches and similar drug-containing composite devices, e.g. cataplasms
    • A61K9/703—Transdermal patches and similar drug-containing composite devices, e.g. cataplasms characterised by shape or structure; Details concerning release liner or backing; Refillable patches; User-activated patches
    • A61K9/7084—Transdermal patches having a drug layer or reservoir, and one or more separate drug-free skin-adhesive layers, e.g. between drug reservoir and skin, or surrounding the drug reservoir; Liquid-filled reservoir patches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F2013/00361—Plasters
    • A61F2013/00544—Plasters form or structure
    • A61F2013/00604—Multilayer
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F2013/00361—Plasters
    • A61F2013/00544—Plasters form or structure
    • A61F2013/00646—Medication patches, e.g. transcutaneous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dermatology (AREA)
  • Ceramic Engineering (AREA)
  • Animal Behavior & Ethology (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体素子の製造方法に関し、特に不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法（ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｉｎｃｌｕｄｉｎｇ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｌａｙｅｒ ｆｒｅｅ ｏｆ ｉｍｐｕｒｉｔｉｅｓ）に関するものである。
半導体素子の製造工程は導電膜または絶縁膜のような薄膜を蒸着する工程を含む。シリコン窒化膜は半導体素子の製造工程において広く用いられる。例えば、前記シリコン窒化膜はフォト及び異方性エッチング工程による薄膜パターニングにおいて、ハードマスクとして用いられる。また、パッシベイション、酸化防止膜またはエッチング停止膜の役目として用いられることもある。その他、前記シリコン窒化膜はＭＯＳトランジスタのゲートスペーサとして主に用いられている。
通常、ＣＶＤ工程によって形成されるシリコン窒化膜はジクロロシラン（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ；ＤＣＳ；ＳｉＣｌ２Ｈ２）気体及びアンモニア（ＮＨ３）気体の反応によって形成される。しかし、前記ＤＣＳをシリコンソースとして用いるＣＶＤ工程は７００℃〜８００℃の高温でシリコン窒化膜を形成する必要がある。このような高温工程は半導体基板内の不純物イオンの非理想的な拡散を誘発するようになって半導体素子の高集積化を妨害する要因となる。また、反応副産物として生成される塩化アンモニウム（ＮＨ４Ｃｌ）は工程チャンバの内壁を腐食させて半導体基板上に金属汚染をもたらす。これによって、最近ビスーターシャリーブチルアミノシラン（Ｂｉｓ（ＴｅｒｔｉａｒｙＢｕｔｙｌＡｍｉｎｏ）Ｓｉｌａｎｅ；ＢＴＢＡＳ；Ｃ８Ｈ２２Ｎ２Ｓｉ）を前駆体として用いてシリコン窒化膜を形成する工程が研究されている。前記ＢＴＢＡＳを用いる場合、約６００℃以下の温度でシリコン窒化膜を形成することができるので高温工程の問題点を除去することができ、塩化アンモニウムのような反応副産物による問題も防止することができる。前記ＢＴＢＡＳを用いてシリコン窒化膜を形成する工程が特許文献１及び特許文献２に開示されている。
しかしながら、前記ＢＴＢＡＳは多量の炭素及び水素を含む。その結果、前記ＢＴＢＡＳをシリコン前駆体として用いて形成されたシリコン窒化膜は多量の炭素と水素を不純物として含む。特に、前記炭素はシリコン窒化膜の誘電特性を劣化させるおそれがある。また、ＭＯＳトランジスタのゲートスペーサで前記ＢＴＢＡＳを用いて形成されたシリコン窒化膜が用いられる場合、膜内に含有された炭素が前記ＭＯＳトランジスタのゲート絶縁膜内に浸透して漏洩電流を発生するなど素子の電気的特性を劣化させる。
米国特許第５、８７４、３６８号明細書 米国特許第６、５１５、３５０号明細書
本発明が解決しようとする技術的課題は、シリコン窒化膜内に含まれた不純物を除去することができる半導体素子の製造方法を提供することにある。
本発明が解決しようとする他の技術的課題は、シリコン窒化膜内の不純物を有効に除去することで半導体素子の電気的特性の劣化を最小化することにある。
本発明の一様態によれば、不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法を提供する。この方法は、半導体基板上にシリコン窒化膜を形成することを具備する。前記シリコン窒化膜を有する半導体基板をアンモニア（ＮＨ３）気体雰囲気で熱処理して前記シリコン窒化膜内の不純物を除去することを含む。
いくつかの実施形態において、前記シリコン窒化膜はＢＴＢＡＳを前駆体として用いて形成することができる。
他の実施形態において、前記熱処理は約６００℃〜約７００℃の温度で実行することができる。前記熱処理は急速熱処理装置を用いて約１０秒〜約６０秒間実行することができる。また、前記熱処理間に前記アンモニア気体は約２０ｓｃｃｍ〜約１００ｓｃｃｍの流量で前記半導体基板の上部に流される。
また他の実施形態において、前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することとはインサイチュ方式で実行される。
また他の実施形態において、前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することとを少なくとも１回順次に繰り返して実行することができる。この場合に、前記シリコン窒化膜は、約５０Å〜約３００Åの厚さを有するように形成することができる。
本発明の他の態様によれば、前記半導体素子の製造方法は半導体基板上にゲートパターンを形成することを具備する。前記ゲートパターンを有する半導体基板をコンフォーマルに覆うシリコン窒化膜を形成する。前記シリコン窒化膜を有する半導体基板をアンモニア（ＮＨ３）気体雰囲気で熱処理して前記シリコン窒化膜内の不純物を除去する。前記シリコン窒化膜を全面異方性エッチングして前記ゲートパターンの側壁上に窒化膜スペーサを形成する。
いくつかの実施形態において、前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することとはインサイチュ方式で実行される。
他の実施形態において、前記窒化膜スペーサを形成する前に、前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することとを少なくとも１回順次に繰り返して実行することができる。この場合、前記シリコン窒化膜は約５０Å〜約３００Åの厚さを有するように形成することができる。
また他の実施形態において、前記シリコン窒化膜を形成する前に、前記ゲートパターンを有する半導体基板をコンフォーマルに覆うシリコン酸化膜を形成することができる。この場合、前記シリコン窒化膜は前記シリコン酸化膜上にコンフォーマルに形成することができる。
また他の実施形態において、前記シリコン酸化膜を形成する前に、前記ゲートパターンをイオン注入マスクとして用いて前記半導体基板内に不純物イオンを注入して低濃度不純物領域を形成することができる。また、前記窒化膜スペーサを形成した後、前記ゲートパターン及び前記窒化膜スペーサをイオン注入マスクとして用いて前記半導体基板内に不純物イオンを注入してソース／ドレイン領域を形成することができる。
本発明によると、ＢＴＢＡＳのように炭素及び水素を多く含むシリコン前駆体を用いてシリコン窒化膜を形成しても、シリコン窒化膜内に含有された不純物を効果的に除去することができる。その結果、前記シリコン窒化膜内に含まれた不純物によって半導体素子の電気的特性が劣化することを最小化することができる。
以下、本発明の好適な実施形態を添付した図面を参照しながら詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
図１は、本発明の実施形態によるＭＯＳトランジスタの製造方法を説明するための工程フローチャートであり、図２ないし図６は本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。
図１及び図２を参照すると、半導体基板１１内に活性領域を限定する素子分離膜１３を形成する。前記素子分離膜１３は、公知の浅い素子分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ；ＳＴＩ）工程によって形成することができる。前記半導体基板１１上に、さらに詳しくは前記素子分離膜１３によって限定された前記活性領域上にゲートパターン１９を形成する（図１のステップ１０１）。前記ゲートパターン１９は次のような工程によって形成することができる。すなわち、前記活性領域上にゲート絶縁膜１５を形成する。前記ゲート絶縁膜１５を有する基板上にゲート導電膜を形成する。前記ゲート導電膜は非晶質シリコン膜またはポリシリコン膜で形成することができる。前記ゲート導電膜をパターニングして前記活性領域の上部を横切るゲート電極１７を形成する。この場合、前記ゲート絶縁膜１５もエッチングされて前記ゲート電極１７に隣接した前記半導体基板１１の表面、すなわち活性領域の表面が露出することができる。前記ゲート絶縁膜１５及び前記ゲート電極１７はゲートパターン１９を構成する。
図１及び図３を参照すると、前記ゲートパターン１９をイオン注入マスクとして用いて前記半導体基板１１内に第１不純物イオン２１を注入して前記ゲートパターン１９に隣接した前記半導体基板１１内に低濃度不純物領域２３を形成する（図１のステップ１０３）。前記第１不純物イオン２１は前記半導体基板１１と反対の導電型を有することができる。例えば、前記半導体基板１１がＰ型半導体基板の場合に前記第１不純物イオン２１はＮ型不純物イオンとすることができる。次に、前記半導体基板１１上の全面にシリコン酸化膜２５をコンフォーマルに形成することができる（図１のステップ１０５）。前記シリコン酸化膜２５は約６５０℃〜約７５０℃の温度で形成される中温シリコン酸化膜（Ｍｅｄｉｕｍ−Ｔｅｍｐｅｒａｔｕｒｅ ｓｉｌｉｃｏｎ Ｏｘｉｄｅｌａｙｅｒ；ＭＴＯ ｌａｙｅｒ）とすることができる。一実施形態において、前記ＭＴＯ膜はＬＰＣＶＤチャンバ内に反応ガスとしてＳｉＨ４及びＮ２Ｏをそれぞれ３０ｓｌｍ〜６０ｓｌｍ、及び１ｓｌｍ〜１０ｓｌｍの流量で注入して形成することができる。このとき、前記半導体基板１１の温度及び前記蒸着チャンバの圧力は、それぞれ約７４０℃及び約１０７Ｐａで維持することができる。前記ＭＴＯ膜は約１００Å〜約２００Åの厚さを有するように形成することができる。
前記シリコン酸化膜２５上にシリコン窒化膜２７をコンフォーマルに形成する（図１のステップ１０７）。前記シリコン窒化膜２７は、シリコン前駆体としてＢＴＢＡＳを用い、反応ガスとしてアンモニア気体を用いて形成することができる。一実施形態において、バブラーのキャニスタ（ｃａｎｉｓｔｏｒ）に入れてある前記ＢＴＢＡＳを約６５℃〜約８０℃の温度で加熱して気化させる。その後、例えば、窒素（Ｎ２）のような運送ガスを用いて気化された前記ＢＴＢＡＳを蒸着チャンバ内に注入する。前記運送ガスが窒素である場合、前記窒素ガスは約１００ｓｃｃｍ〜約３００ｓｃｃｍの流量で前記蒸着チャンバ内に注入することができる。前記気化されたＢＴＢＡＳが前記蒸着チャンバ内に注入されているうちに前記アンモニア気体は約１００ｓｃｃｍ〜約１０００ｓｃｃｍの流量で前記蒸着チャンバ内に注入することができる。また、前記ＢＴＢＡＳ及び前記アンモニア気体が注入されているうちに前記半導体基板１１の温度は約５００℃〜約６００℃で維持することができる。
前記シリコン窒化膜２７が形成された半導体基板をアンモニア気体雰囲気で熱処理２９する（図１のステップ１０９）。前記熱処理２９はサーマルバジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）を低減させるために急速熱処理装置を用いて実行することが好ましい。この場合、前記熱処理２９は約６００℃〜約７００℃の温度で、約１０秒〜約６０秒間実行することができる。また、前記熱処理２９の間に前記アンモニア気体は約２０ｓｃｃｍ〜約１００ｓｃｃｍの流量で前記シリコン窒化膜２７が形成された前記半導体基板上に流される。前記ＢＴＢＡＳをシリコン前駆体として用いて形成された前記シリコン窒化膜２７はその内部に炭素または水素のような不必要な不純物を多量含むことができる。本発明によると、前記シリコン窒化膜２７を形成した後、アンモニア気体雰囲気で熱処理を実行することによって、前記シリコン窒化膜２７内の不純物を有効に除去することができる。前記熱処理２９の間に前記シリコン窒化膜２７内の炭素または水素のような不純物は、反応ガスとして提供される前記アンモニア気体から分解された窒素または水素と反応してＣＨ４、Ｃ２Ｈ２、またはＮＨ３のような揮発性気体を形成するようになって前記シリコン窒化膜２７から有効に除去することができる。
本発明の実施形態によると、前記熱処理２９は前記シリコン窒化膜２７を形成するための蒸着チャンバとは別の急速熱処理チャンバ内で実行することができるが、スルーフット（ｔｈｒｏｕｇｈｐｕｔ）観点で急速熱処理装置を備えるＲＰＣＶＤ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ ＣＶＤ）チャンバ内で前記シリコン窒化膜２７を形成した後インサイチュ方式で実行することが好ましい。
一方、前記シリコン窒化膜２７を形成する工程（図１のステップ１０７）及び前記シリコン窒化膜２７が形成された半導体基板をアンモニア気体雰囲気で熱処理２９する工程（図１のステップ１０９）は少なくとも２回順次に繰り返して実行することができる。すなわち、前記シリコン窒化膜２７が臨界値以上の厚さを有する場合、前記熱処理２９の間に前記シリコン窒化膜２７内の不純物が効果的に除去されないこともある。よって、前記シリコン窒化膜２７を臨界値以下の所定厚さで形成する工程（図１のステップ１０７）及び前記熱処理２９を実行する工程（図１のステップ１０９）を繰り返して必要とする厚さのシリコン窒化膜を最終的に形成することで不純物をより有効に除去することができる。この場合、それぞれのシリコン窒化膜の形成工程で形成される前記シリコン窒化膜２７は約５０Å〜約３００Åの厚さで形成することができる。
図１及び図５を参照すると、前記熱処理２９を実行して前記シリコン窒化膜２７内の不純物を除去した後、前記シリコン窒化膜２７及び前記シリコン酸化膜２５を全面異方性エッチングして前記ゲートパターン１９の側壁を覆うゲートスペーサ３１を形成する（図１のステップ１１１）。結果的に、前記ゲートスペーサ３１は前記ゲートパターン１９の側壁を順に覆う酸化膜スペーサ２５’及び窒化膜スペーサ２７’を具備するように形成される。一方、前記全面異方性エッチングの後に前記ゲートパターン１９の上部面及び前記半導体基板１１の上部面上に前記シリコン酸化膜２５が所定厚さ残存することもある。この場合、前記残存シリコン酸化膜２５は、例えばフッ酸（ＨＦ）を含む溶液をエッチング液として用いる湿式エッチングによって除去することができる。前記ゲートスペーサ３１を形成した後、前記ゲートパターン３１及び前記ゲートスペーサ３１をイオン注入マスクとして用いて前記半導体基板１１内に第２不純物イオン３３を注入してソース／ドレイン領域３５を形成する（図１のステップ１１３）。前記ソース／ドレイン領域３５は前記低濃度不純物領域２３と等しい導電型の不純物イオンを注入することで形成される。また、前記ソース／ドレイン領域３５は前記低濃度不純物領域２３よりも高い不純物濃度を有するように形成される。その結果、前記ゲートパターン１９の両サイドにＬＤＤ型のソース／ドレイン領域を形成することができる。前記ソース／ドレイン領域３５を形成するためのイオン注入工程の後に通常の熱処理が進行されて前記ソース／ドレイン領域３５内の不純物イオンを活性化させる。
図１及び図６を参照すると、前記ソース／ドレイン領域３５を形成した後、通常のサリサイド工程（ｓａｌｉｃｉｄｅ ｐｒｏｃｅｓｓ）を実行して前記ゲート電極１７の上部面及び前記ソース／ドレイン領域３５の上部面上に金属シリサイド膜３７を形成することができる（図１のステップ１１５）。前記金属シリサイド膜３７はコバルトシリサイド膜、タンタルシリサイド膜、タングステンシリサイド膜、またはニッケルシリサイド膜で形成することができる。
本発明の実施形態によるＭＯＳトランジスタの製造方法を説明するための工程フローチャートである。 本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。 本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。 本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。 本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。 本発明の実施形態によるＭＯＳトランジスタの製造方法を示す断面図である。
符号の説明
１１：半導体基板
１９：ゲートパターン
２５：シリコン酸化膜
２５´：酸化膜スペーサ
２７：シリコン窒化膜
２７´：窒化膜スペーサ
２９：熱処理
３１：ゲートスペーサ
３７：金属シリサイド膜

Claims (8)

  1. 半導体基板上にゲートパターンを形成するステップと、
    Ｃ ８ Ｈ ２２ Ｎ ２ Ｓｉを前駆体として用いて、前記ゲートパターンを有する半導体基板をコンフォーマルに覆うシリコン窒化膜を形成するステップと、
    前記シリコン窒化膜を有する半導体基板をアンモニア（ＮＨ３）気体雰囲気で熱処理して前記シリコン窒化膜内の不純物を除去するステップと、
    前記シリコン窒化膜を異方性エッチングして前記ゲートパターンの側壁上に窒化膜スペーサを形成するステップと、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記熱処理は、６００℃〜７００℃の温度で実行することを特徴とする請求項１記載の半導体素子の製造方法。
  3. 前記熱処理は、急速熱処理装置を用いて１０秒〜６０秒の間実行することを特徴とする請求項１記載の半導体素子の製造方法。
  4. 前記熱処理の間、前記アンモニア気体は２０ｓｃｃｍ〜１００ｓｃｃｍの流量で前記半導体基板の上部に流すことを特徴とする請求項１記載の半導体素子の製造方法。
  5. 前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することとはインサイチュ方式で実行することを特徴とする請求項１記載の半導体素子の製造方法。
  6. 前記窒化膜スペーサを形成する前に、前記シリコン窒化膜を形成することと、前記半導体基板を熱処理することを少なくとも１回順次に繰り返して実行することを特徴とする請求項１記載の半導体素子の製造方法。
  7. 前記シリコン窒化膜を形成する前に、前記ゲートパターンを有する半導体基板をコンフォーマルに覆うシリコン酸化膜を形成することをさらに含み、前記シリコン窒化膜は前記シリコン酸化膜上にコンフォーマルに形成することを特徴とする請求項１記載の半導体素子の製造方法。
  8. 前記シリコン酸化膜を形成する前に、前記ゲートパターンをイオン注入マスクとして用いて前記半導体基板内に不純物イオンを注入して低濃度不純物領域を形成し、
    前記窒化膜スペーサを形成した後、前記ゲートパターン及び前記窒化膜スペーサをイオン注入マスクとして用いて前記半導体基板内に不純物イオンを注入してソース／ドレイン領域を形成することをさらに含むことを特徴とする請求項７記載の半導体素子の製造方法。
JP2006008978A 2005-01-18 2006-01-17 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法 Expired - Fee Related JP4795028B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0004733 2005-01-18
KR1020050004733A KR100593752B1 (ko) 2005-01-18 2005-01-18 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법

Publications (3)

Publication Number Publication Date
JP2006203202A JP2006203202A (ja) 2006-08-03
JP2006203202A5 JP2006203202A5 (ja) 2009-03-05
JP4795028B2 true JP4795028B2 (ja) 2011-10-19

Family

ID=36684503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008978A Expired - Fee Related JP4795028B2 (ja) 2005-01-18 2006-01-17 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法

Country Status (3)

Country Link
US (1) US7416997B2 (ja)
JP (1) JP4795028B2 (ja)
KR (1) KR100593752B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2079422A4 (en) 2006-11-08 2011-09-07 Playtex Products Inc WATER TIP FOR IMPROVED BYPASS LEAKAGE PROTECTION
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303141A (ja) * 1997-04-28 1998-11-13 Sony Corp 半導体装置及びその製造方法
US5874368A (en) 1997-10-02 1999-02-23 Air Products And Chemicals, Inc. Silicon nitride from bis(tertiarybutylamino)silane
JP2001156065A (ja) 1999-11-24 2001-06-08 Hitachi Kokusai Electric Inc 半導体装置の製造方法および半導体製造装置
US6515350B1 (en) 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
JP4849711B2 (ja) * 2000-10-31 2012-01-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4257055B2 (ja) * 2001-11-15 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100480912B1 (ko) * 2002-06-28 2005-04-07 주식회사 하이닉스반도체 캐패시터 형성 방법
KR100882090B1 (ko) * 2002-12-30 2009-02-05 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2004266158A (ja) 2003-03-03 2004-09-24 Applied Materials Inc シリコン窒化膜、その形成方法及び装置、並びに半導体素子
JP3756894B2 (ja) * 2003-06-13 2006-03-15 株式会社東芝 窒化膜の膜質改善方法、及び半導体装置の製造方法
US20050059260A1 (en) * 2003-09-15 2005-03-17 Haowen Bu CMOS transistors and methods of forming same
JP2006186210A (ja) * 2004-12-28 2006-07-13 Murata Mfg Co Ltd コモンモードチョークコイル部品

Also Published As

Publication number Publication date
US7416997B2 (en) 2008-08-26
JP2006203202A (ja) 2006-08-03
KR100593752B1 (ko) 2006-06-28
US20060160358A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
US11664376B2 (en) Semiconductor device and method of manufacturing the same
JP5282419B2 (ja) 半導体装置及びその製造方法
JP4361880B2 (ja) 半導体集積回路装置の製造方法
US20060038243A1 (en) Transistor and method of manufacturing the same
JP5181466B2 (ja) 半導体装置の製造方法および半導体装置
JP2008177319A (ja) 半導体装置の製造方法および半導体装置
US20090170254A1 (en) Method of Manufacturing a Semiconductor Device
JP5292878B2 (ja) 半導体装置の製造方法
JP2009182264A (ja) 半導体装置およびその製造方法
JP4997752B2 (ja) 半導体装置の製造方法
JP4795028B2 (ja) 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
JP4951950B2 (ja) 半導体装置およびその製造方法
KR100685898B1 (ko) 반도체 소자의 제조방법
JP2007184420A (ja) 半導体装置の製造方法
JP2007165817A (ja) 半導体装置およびその製造方法
JP4193638B2 (ja) 半導体装置の製造方法および半導体装置
JP2007142036A (ja) 半導体装置およびその製造方法
KR100529873B1 (ko) 반도체소자의 제조방법
JP2007201168A (ja) 自然酸化膜の除去方法及び半導体装置の製造方法
KR20100108419A (ko) 박막 및 그 박막을 이용한 반도체 장치의 제조 방법
JP2006352162A (ja) 半導体装置の製造方法
KR100872982B1 (ko) 반도체 소자 및 이의 제조 방법
JP2011171392A (ja) 半導体装置の製造方法
JP2013110311A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees