JP4777637B2 - Asg薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法 - Google Patents

Asg薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法 Download PDF

Info

Publication number
JP4777637B2
JP4777637B2 JP2004331156A JP2004331156A JP4777637B2 JP 4777637 B2 JP4777637 B2 JP 4777637B2 JP 2004331156 A JP2004331156 A JP 2004331156A JP 2004331156 A JP2004331156 A JP 2004331156A JP 4777637 B2 JP4777637 B2 JP 4777637B2
Authority
JP
Japan
Prior art keywords
level
signal
voltage level
precharge
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004331156A
Other languages
English (en)
Other versions
JP2005151577A (ja
Inventor
鐵 崔
再九 李
秉勳 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005151577A publication Critical patent/JP2005151577A/ja
Application granted granted Critical
Publication of JP4777637B2 publication Critical patent/JP4777637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electronic Switches (AREA)

Description

本発明はレベルシフター回路に係り、特に液晶表示装置のパネルのゲートラインの駆動のためのクロック信号及び反転クロック信号の電圧レベルを制御するレベルシフター回路に関する。
一般的に移動通信端末機など携帯用ディスプレイ装置に適用される小型の薄膜トランジスタ型液晶表示装置(Thin Film Transistor−Liquid Crystal Display:TFT−LCD)はソースライン駆動のためのソースドライバ、ゲートライン駆動のためのゲートドライバ、そしてチャージポンプ方式を利用してパネル及び各駆動ドライバの電源電圧を供給するパワー集積回路を具備する。
図1は、無定形シリコンゲート(Amorphous Silicon Gate:ASG)パネルの構造を説明する図面である。
図2は、図1のゲートドライバの構造を説明する図面である。
図1を参照すれば、ASGパネル100はゲートライン駆動のためのゲートドライバ110をASGに内蔵する。それにより、パネル100外部の部品減少によるコストダウン効果を得られる。
図2を参照すれば、ASGパネル100のゲートドライバ110は、クロック信号CKV及び反転クロック信号CKVBに応答してゲートラインG1、G2、G3、G4を順次にターンオンするための複数のシフトレジスターSR1、SR2、SR3、SR4を具備する。
スタートパルスSTVが第1シフトレジスターSR1を駆動すれば、第1シフトレジスターSR1はクロック信号CKVに応答して第1ゲートラインG1をターンオンする。ターンオンされた第1ゲートラインG1は第2シフトレジスターSR2を駆動し、第2シフトレジスターSR2は反転クロック信号CKVBに応答して第2ゲートラインG2をターンオンする。
ターンオンされた第2ゲートラインG2は、第3シフトレジスターSR3を駆動すると同時に第1シフトレジスターSR1をターンオフする。このような方式でゲートラインG1、G2、G3、G4が順次にターンオンされる。
第1シフトレジスターSR1、第3シフトレジスターSR3などの奇数番目のシフトレジスターはクロック信号CKVに同期されて駆動され、第2シフトレジスターSR2、第4シフトレジスターSR4などの偶数番目シフトレジスターは反転クロック信号CKVBに同期されて駆動される。ゲートラインG1、G2、G3、G4をターンオンする速度を速めるためである。
一般的なLCDのゲートドライバはパネル外部の駆動ドライバに装着される。そして、ゲートドライバのシフトレジスターを駆動するための電圧を発生させるためにシフトレジスターの数と同数のレベルシフター回路を具備する。
しかし、ASGパネル100は図1に図示されたようにゲートドライバ110をパネル100に内蔵する方式である。したがって、ゲートドライバ110に利用されるクロック信号CKV、反転クロック信号CKVB及びスタートパルスSTVをゲートドライバ110に供給し、クロック信号CKV、反転クロック信号CKVB及びスタートパルスSTVの電圧レベルを制御するレベルシフター回路(図示せず)はパネル100外部の駆動ドライバ(図示せず)に装着される。
また、従来にはシフトレジスターの数と同数のレベルシフター回路が必要であったが、ASGパネル100を駆動する駆動ドライバ(図示せず)にはクロック信号CKV、反転クロック信号CKVB及びスタートパルスSTVを供給する3個のレベルシフターのみ内蔵される。
図3は、図2のゲートドライバを駆動するための信号を発生させるレベルシフター回路である。
一般的なレベルシフター回路については特許文献1で説明されている。
図3を参照すれば、レベルシフター回路300は第1レベルシフター310、第2レベルシフター320及び第3レベルシフターLS1を具備する。
第1レベルシフター310は、クロック活性化信号CLに応答してクロック信号CKVを発生させ、第2レベルシフター320は反転クロック活性化信号SFTCLKに応答して反転クロック信号CKVBを発生させ、第3レベルシフターLS1はフレーム駆動信号FLMに応答してスタートパルスSTVを発生させる。
第1ないし第3レベルシフター310、320、LS1は選択信号GLSを受信する。図3には図示されていないが、図3のレベルシフター回路300は駆動ドライバ(図示せず)及びパネルの位置を考慮して駆動ドライバ(図示せず)の内部の2箇所に装着される。
選択信号GLSは、駆動ドライバ(図示せず)内部に装着された2つのレベルシフター回路のうち一つのを選択する信号である。したがって、図3のレベルシフター回路300は選択信号GLSがハイレベルである場合に動作される。
第1レベルシフター310のレベルシフティングロジックLS2はクロック活性化信号CLの電圧レベルを増幅させる。また、レベルシフティングロジックLS2はクロック活性化信号CLの論理レベルを反転させて出力する。
クロック活性化信号CLがハイレベルである場合、レベルシフティングロジックLS2及びインバータINV1、INV2はクロック活性化信号CLをローレベルに出力する。それにより、第1トランジスタTR1がターンオンされ、第2トランジスタTR2はターンオフされる。
したがって、クロック信号CKVの電圧レベルは正の外部電圧VGHレベルに上昇する。一方、クロック活性化信号CLがローレベルである場合、それにより、第2トランジスタTR2がターンオンされ、第1トランジスタTR1はターンオフされる。したがって、クロック信号CKVの電圧レベルは負の外部電圧VGOFFOUTレベルに下降する。
このようにクロック活性化信号CLは、第1レベルシフター310によって正の外部電圧VGHの電圧レベルと負の外部電圧VGOFFOUTの電圧レベル間をスイングするクロック信号CKVとして出力される。
第2レベルシフター320は、反転クロック活性化信号SFTCLKを受信して正の外部電圧VGHの電圧レベルと負の外部電圧VGOFFOUTの電圧レベル間をスイングする反転クロック信号CKVBを出力する。
ところで、ASGパネル100のゲートドライバ110が装着される無定形シリコンはモビリティーが低くてオン/オフ特性が悪いため、ゲートドライバ110を駆動するためにはクロック信号CKV、反転クロック信号CKVB及びスタートパルスSTVに−10V〜+15Vの広い出力範囲を持たせるレベルシフター回路が必要である。
この場合、移動通信端末機などの携帯用ディスプレイ装置の特性上−10V〜+15Vの電圧レベルは、チャージポンプ回路を利用してバッテリー電源を昇圧及び降圧して生成する。
レベルシフター回路300を利用して発生された電圧をゲートラインの駆動のために使用すれば、電流消耗は、レベルシフター回路300で昇圧及び降圧された比率とレベルシフター回路300の出力範囲とに比例して増加する。
ASGパネル100のゲートドライバ110を駆動するために駆動ドライバ(図示せず)に装着されるレベルシフター回路300が消費する電流量は、I=C(ゲートラインの負荷)*V(レベルシフターの出力電圧の範囲)*f(動作周波数)により決定される。
例えば、15Vの正の外部電圧VGHレベルを持つクロック信号CKVを作るためにはバッテリー電圧が2.5Vである場合、チャージポンプ回路を利用して2.5Vの電圧レベルを6倍昇圧する必要がある。
それにより、負の外部電圧VGOFFOUTレベルから正の外部電圧VGHレベルにクロック信号CKVの電圧レベルを引き上げる場合にかかる電流量は、結局バッテリー電源に6倍の負担を与えてしまう問題がある。
すなわち、従来とは違ってクロック信号CKV及び反転クロック信号CKVBを発生させるレベルシフター回路300の第1レベルシフター310及び第2レベルシフター320でASGパネル100全体のゲートラインを駆動するので、レベルシフター回路300の電流消耗が急激に増加してしまう問題がある。
特開2000−49584号公報
本発明が解決しようとする技術的課題は、一定時間の間バッテリー電圧を利用してクロック信号及び反転クロック信号の電圧レベルを昇圧または降圧することによって消費電流を減らしうるレベルシフター回路を提供するところにある。
本発明が解決しようとする他の技術的課題は、一定時間の間バッテリー電圧を利用してクロック信号及び反転クロック信号の電圧レベルを昇圧または降圧することによって消費電流を減らしうる方法を提供するところにある。
前記技術的課題を達成するための本発明の実施形態によるレベルシフター回路は、第1レベルシフター及び第2レベルシフターを具備する。第1レベルシフターは、クロック活性化信号に応答してクロック信号の電圧レベルが負の外部電圧レベルと正の外部電圧レベル間をスイングするように制御し、プリチャージクロック活性化信号が活性化される間に前記クロック信号の電圧レベルを前記負の外部電圧レベルから電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから接地電圧レベルに下降させる。第2レベルシフターは、反転クロック活性化信号に応答して反転クロック信号の電圧レベルが前記負の外部電圧レベルと前記正の外部電圧レベル間をスイングするように制御し、反転プリチャージクロック活性化信号が活性化される間に前記反転クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる。
前記プリチャージクロック活性化信号は、前記クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化される。前記反転プリチャージクロック活性化信号は、前記反転クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化される。
前記第1レベルシフター部は第1プリチャージ制御部、第1レベル制御部及び第1制御ロジックを具備する。前記第第1プリチャージ制御部は、第1プリチャージ制御信号及び第2プリチャージ制御信号に応答して、前記クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる。第1レベル制御部は、第1レベル制御信号及び第2レベル制御信号に応答して、前記クロック信号の電圧レベルを前記電源電圧レベルから前記正の外部電圧レベルに上昇させるか、または前記接地電圧レベルから前記負の外部電圧レベルに下降させる。第1制御ロジックは、前記クロック活性化信号、前記プリチャージクロック活性化信号及びプリチャージ動作信号に応答して、前記第1及び第2プリチャージ制御信号、前記第1及び第2レベル制御信号を出力する。前記プリチャージ動作信号が活性化される場合にのみ前記第1プリチャージ制御部が動作する。
前記第1プリチャージ制御部は、第1プリチャージトランジスタ及び第2プリチャージトランジスタを具備する。第1プリチャージトランジスタは、前記電源電圧に第1端が連結され、前記第1プリチャージ制御信号がゲートに連結され、第1ノードに第2端が連結される。第2プリチャージトランジスタは、前記第1ノードに第1端が連結され、前記第2プリチャージ制御信号がゲートに連結され、前記接地電圧に第2端が連結される。前記第1ノードから前記クロック信号が出力される。
前記第1レベル制御部は、第1レベルトランジスタ及び第2レベルトランジスタを具備する。第1レベルトランジスタは、前記正の外部電圧に第1端が連結され、前記第1レベル制御信号がゲートに連結され、第1ノードに第2端が連結される。第2レベルトランジスタは、前記第1ノードに第1端が連結され、前記第2レベル制御信号がゲートに連結され、前記負の外部電圧に第2端が連結される。前記第1ノードから前記クロック信号が出力される。
第1制御ロジックは、前記プリチャージ動作信号が活性化され、前記プリチャージクロック活性化信号が活性化されれば、前記第1及び第2レベル制御信号を発生させて前記第1レベル制御部をターンオフし、前記第1及び第2プリチャージ制御信号を発生させて前記クロック信号の電圧レベルを制御し、また、前記プリチャージクロック活性化信号が非活性化されれば、前記第1及び第2プリチャージ制御信号を発生させて前記第1プリチャージ制御部をターンオフし、前記第1及び第2レベル制御信号を発生させて前記クロック信号の電圧レベルを制御する。
前記第2レベルシフターは、第2プリチャージ制御部、第2レベル制御部及び第2制御ロジックを具備する。第2プリチャージ制御部は、第3プリチャージ制御信号及び第4プリチャージ制御信号に応答して、前記反転クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる。第2レベル制御部は、第3レベル制御信号及び第4レベル制御信号に応答して、前記反転クロック信号の電圧レベルを前記電源電圧レベルから前記正の外部電圧レベルに上昇させるか、または前記接地電圧レベルから前記負の外部電圧レベルに下降させる。第2制御ロジックは、前記反転クロック活性化信号、前記反転プリチャージクロック活性化信号及び前記プリチャージ動作信号に応答して、前記第3及び第4プリチャージ制御信号、前記第3及び第4レベル制御信号を出力する。
前記プリチャージ動作信号が活性化される場合にのみ前記第2プリチャージ制御部が動作する。
前記第2プリチャージ制御部は、第3プリチャージトランジスタ及び第4プリチャージトランジスタを具備する。第3プリチャージトランジスタは、前記電源電圧に第1端が連結され、前記第3プリチャージ制御信号がゲートに連結され、第2ノードに第2端が連結される。第4プリチャージトランジスタは、前記第2ノードに第1端が連結され、前記第4プリチャージ制御信号がゲートに連結され、前記接地電圧に第2端が連結される。前記第2ノードから前記反転クロック信号が出力される。
第2制御ロジックは、前記プリチャージ動作信号が活性化され、前記反転プリチャージクロック活性化信号が活性化されれば、前記第3及び第4レベル制御信号を発生させて前記第2レベル制御部をターンオフし、前記第3及び第4プリチャージ制御信号を発生させて前記反転クロック信号の電圧レベルを制御し、また、前記反転プリチャージクロック活性化信号が非活性化されれば、前記第3及び第4プリチャージ制御信号を発生させて前記第2プリチャージ制御部をターンオフし、前記第3及び第4レベル制御信号を発生させて前記反転クロック信号の電圧レベルを制御する。
前記第1レベルシフター及び前記第2レベルシフターは、選択信号をさらに受信し、前記選択信号が活性化されて初めて動作される。
前記レベルシフター回路は、前記選択信号及びフレーム駆動信号に応答して一つのフレーム毎に活性化されるスタートパルスを発生させ、前記スタートパルスの電圧レベルが前記負の外部電圧レベルと前記正の外部電圧レベル間をスイングするように制御する第3レベルシフターをさらに具備する。
前記他の技術的課題を達成するための本発明の実施形態による液晶パネルを駆動するゲートドライバのクロック信号の電圧レベルを制御する方法は、クロック活性化信号を受信して前記クロック活性化信号が第1レベルであるかまたは第2レベルであるかを判断する段階と、前記クロック活性化信号が第1レベルである場合、プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、前記プリチャージクロック活性化信号が活性化されれば前記クロック信号の電圧レベルを負の外部電圧レベルから電源電圧レベルに上昇させる段階と、前記プリチャージクロック活性化信号が非活性化されれば前記クロック信号の電圧レベルを前記電源電圧レベルから正の外部電圧レベルに上昇させる段階と、前記クロック活性化信号が第2レベルである場合、前記プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、前記プリチャージクロック活性化信号が活性化されれば、前記クロック信号の電圧レベルを前記正の外部電圧レベルから接地電圧レベルに下降させる段階と、前記プリチャージクロック活性化信号が非活性化されれば前記クロック信号の電圧レベルを前記接地電圧レベルから前記負の外部電圧レベルに下降させる段階とを具備する。
前記他の技術的課題を達成するための本発明の他の実施形態による液晶パネルを駆動するゲートドライバの反転クロック信号の電圧レベルを制御する方法は、反転クロック活性化信号を受信して前記反転クロック活性化信号が第1レベルであるか、または第2レベルであるかを判断する段階と、前記反転クロック活性化信号が第1レベルである場合、反転プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、前記反転プリチャージクロック活性化信号が活性化されれば、前記反転クロック信号の電圧レベルを負の外部電圧レベルから電源電圧レベルに上昇させる段階と、前記反転プリチャージクロック活性化信号が非活性化されれば、前記反転クロック信号の電圧レベルを前記電源電圧レベルから正の外部電圧レベルに上昇させる段階と、前記反転クロック活性化信号が第2レベルである場合、前記反転プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、前記反転プリチャージクロック活性化信号が活性化されれば、前記反転クロック信号の電圧レベルを前記正の外部電圧レベルから接地電圧レベルに下降させる段階と、前記反転プリチャージクロック活性化信号が非活性化されれば、前記反転クロック信号の電圧レベルを前記接地電圧レベルから前記負の外部電圧レベルに下降させる段階とを具備する。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
本発明によるレベルシフター回路及びクロック信号と反転クロック信号の電圧レベル制御方法は、クロック信号及び反転クロック信号の電圧レベルを上昇または下降させる場合にバッテリー電源から出力される電源電圧や接地電圧を利用することによって電圧レベルの昇圧及び降圧による電流消耗を減らしうる。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
図4は、本発明の実施形態によるレベルシフター回路を表す回路図である。
図5は、図4のレベルシフター回路の動作を説明する動作タイミング図である。
図6は、図4のクロック信号または反転クロック信号の電圧レベルの変動を説明する図面である。
図4を参照すれば、本発明の実施形態によるレベルシフター回路400は、第1レベルシフター410及び第2レベルシフター440を具備する。
第1レベルシフター410は、クロック活性化信号CLに応答してクロック信号CKVの電圧レベルが負の外部電圧VGOFFOUTレベルと正の外部電圧VGHレベル間をスイングするように制御する。
また、第1レベルシフター410は、プリチャージクロック活性化信号PRD_CLが活性化される間にクロック信号CKVの電圧レベルを負の外部電圧VGOFFOUTレベルから電源電圧VCIレベルに上昇させるか、または正の外部電圧VGHレベルから接地電圧GNDレベルに下降させる。
第2レベルシフター440は、反転クロック活性化信号SFTCLKに応答して反転クロック信号CKVBの電圧レベルが負の外部電圧VGOFFOUTレベルと正の外部電圧VGHレベル間をスイングするように制御する。
また、第2レベルシフター440は、反転プリチャージクロック活性化信号PRD_SFTCLKが活性化される間に反転クロック信号CKVBの電圧レベルを負の外部電圧VGOFFOUTレベルから電源電圧VCIレベルに上昇させるか、または正の外部電圧VGHレベルから接地電圧GNDレベルに下降させる。
プリチャージクロック活性化信号PRD_CLは、クロック活性化信号CLの上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化される。反転プリチャージクロック活性化信号PRD_SFTCLKは、反転クロック活性化信号SFTCLKの上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化される。
図5で、図4のレベルシフター回路の動作を説明するタイミング図が参照番号500で図示される。図6で、図4のクロック信号または反転クロック信号の電圧レベルの変化を説明する図面が参照番号600で図示される。
図7は、クロック信号の電圧レベル制御方法を説明するフローチャートである。
図8は、反転クロック信号の電圧レベル制御方法を説明するフローチャートである。
以下、図4ないし図8を参照して本発明の実施形態によるレベルシフター回路の動作とクロック信号及び反転クロック信号の電圧レベル制御方法が詳細に説明される。
クロック信号CKVの電圧レベルを制御する第1レベルシフター410の動作を説明する。クロック信号CKVの電圧レベルが負の外部電圧VGOFFOUTの電圧レベルと同一であると仮定する。クロック活性化信号CLの論理レベルが第1レベルであるかどうかを判断する(710段階)。
ここで、第1レベルは説明の便宜上ハイレベルであると設定する。しかし、第1レベルがローレベルでもよいことは当業者には明らかである。
第1レベルシフター410、第2レベルシフター440及び第3レベルシフター475は、選択信号GLSを受信してその選択信号GLSが活性化されて初めて動作される。すなわち、選択信号GLSがハイレベルである場合にのみ第1レベルシフター410、第2レベルシフター440及び第3レベルシフター475が動作される。
クロック活性化信号CLが第1レベルであればプリチャージクロック活性化信号PRD_CLが活性化されるかどうかを判断する(720段階)。
図5を参照すれば、プリチャージクロック活性化信号PRD_CLは、クロック活性化信号CLの上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化される信号である。
プリチャージクロック活性化信号PRD_CLは、ローレベルである場合に活性化され、ハイレベルである場合に非活性化される。プリチャージクロック活性化信号PRD_CLが活性化される時間T1は、レベルシフター回路400の設計者が設定できる。
プリチャージクロック活性化信号PRD_CLが活性化される間に第1レベルシフター410の第1プリチャージ制御部420が動作し、第1レベル制御部425は動作しない。すなわち、プリチャージクロック活性化信号PRD_CLは第1プリチャージ制御部420をターンオンし、第1レベル制御部425をターンオフする信号である。
プリチャージ動作信号PRDONは、プリチャージクロック活性化信号PRD_CLと共に第1プリチャージ制御部420をターンオンする信号である。図5のようにプリチャージ動作信号PRDONがハイレベルであり、プリチャージクロック活性化信号PRD_CLがローレベルであれば第1プリチャージ制御部420が動作しうる。
しかし、プリチャージ動作信号PRDONがローレベルであれば、プリチャージクロック活性化信号PRD_CLがローレベルであっても第1プリチャージ制御部420は動作しない。
図5のように、第1レベルシフター410を選択する選択信号GLSがハイレベルであり、プリチャージ動作信号PRDONがハイレベルであり、クロック活性化信号CLがハイレベルであると仮定する。
それにより、クロック活性化信号CLの上昇エッジに同期されてプリチャージクロック活性化信号PRD_CLはローレベルに活性化される。
それにより、インバータIV11、IV12、IV13及びNANDゲートNAND11、NAND12によってインバータIV13の出力はハイレベルになって第2レベルシフティングロジック438に印加される。
第2レベルシフティングロジック438は、入力される信号の電圧レベルを増幅させて出力する。また、第2レベルシフティングロジック438は、入力される信号の論理レベルを反転させて出力する。したがって、第2レベルシフティングロジック438はローレベルの信号を出力する。
それにより、インバータIV15の出力はローレベルになり、インバータIV16の出力はハイレベルになる。
第1レベルシフティングロジック435は、選択信号GLSに応答してターンオンされ、クロック活性化信号CLがハイレベルに入力されればクロック活性化信号CLの電圧レベルを増幅させ、かつクロック活性化信号CLの論理レベルを反転させてローレベルの信号を出力する。それにより、インバータIV17はハイレベルの信号を出力する。
NANDゲートNAND14に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV15から出力されるローレベルの信号であるので、NANDゲートNAND14はハイレベルの第1レベル制御信号CTRL1を出力する。
NORゲートNOR11に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV16から出力されるハイレベルの信号であるので、NORゲートNOR11はローレベルの第2レベル制御信号CTRL2を出力する。
第1レベル制御部425は、第1レベルトランジスタTR1及び第2レベルトランジスタTR2を具備する。
第1レベルトランジスタTR1は、正の外部電圧VGHに第1端が連結され、第1レベル制御信号CTRL1がゲートに連結され、第1ノードN1に第2端が連結される。第2レベルトランジスタTR2は第1ノードN1に第1端が連結され、第2レベル制御信号CTRL2がゲートに連結され、負の外部電圧VGOFFOUTに第2端が連結される。第1ノードN1からクロック信号CKVが出力される。
ハイレベルの第1レベル制御信号CTRL1及びローレベルの第2レベル制御信号CTRL2によって第1レベル制御部425の第1レベルトランジスタTR1及び第2レベルトランジスタTR2はターンオフされる。
NANDゲートNAND13に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV16から出力されるハイレベルの信号であるので、NANDゲートNAND13はローレベルの第1プリチャージ制御信号PCTRL1を出力する。
NORゲートNOR12に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV15から出力されるローレベルの信号であるので、NORゲートNOR12はローレベルの第2プリチャージ制御信号PCTRL2を出力する。
第1プリチャージ制御部420は、第1プリチャージトランジスタPTR1及び第2プリチャージトランジスタPTR2を具備する。
第1プリチャージトランジスタPTR1は、電源電圧VCIに第1端が連結され、第1プリチャージ制御信号PCTRL1がゲートに連結され、第1ノードN1に第2端が連結される。第2プリチャージトランジスタPTR2は、第1ノードN1に第1端が連結され、第2プリチャージ制御信号PCTRL2がゲートに連結され、接地電圧GNDに第2端が連結される。第1ノードN1からクロック信号CKVが出力される。
ローレベルの第1プリチャージ制御信号PCTRL1及びローレベルの第2プリチャージ制御信号PCTRL2によって第1プリチャージ制御部420の第1プリチャージトランジスタPTR1はターンオンされ、第2プリチャージトランジスタPTR2はターンオフされる。
したがって、第1レベルシフター410はプリチャージクロック活性化信号PRD_CLが活性化される間T1、クロック信号CKVの電圧レベルを負の外部電圧VGOFFOUTレベルから電源電圧VCIレベルに上昇させる(730段階)。ここで、電源電圧VCIはレベルシフター回路400の外部から印加される電圧であり、正の外部電圧VGHの電圧レベルより低い電圧レベルを持つ。
クロック活性化信号CL、選択信号GLS及びプリチャージ動作信号PRDONの論理レベルは変化されず、プリチャージクロック活性化信号PRD_CLがローレベルからハイレベルに転換されれば、NANDゲートNAND13に入力される信号はインバータIV17から出力されるハイレベルの信号及びインバータIV16から出力されるローレベルの信号であるので、NANDゲートNAND13はハイレベルの第1プリチャージ制御信号PCTRL1を出力する。
NORゲートNOR12に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV15から出力されるハイレベルの信号であるので、NORゲートNOR12は、ローレベルの第2プリチャージ制御信号PCTRL2を出力する。
ハイレベルの第1プリチャージ制御信号PCTRL1及びローレベルの第2プリチャージ制御信号PCTRL2によって、第1プリチャージ制御部420の第1プリチャージトランジスタPTR1及び第2プリチャージトランジスタPTR2はターンオフされる。
NANDゲートNAND14に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV15から出力されるハイレベルの信号であるので、NANDゲートNAND14はローレベルの第1レベル制御信号CTRL1を出力する。
NORゲートNOR11に入力される信号は、インバータIV17から出力されるハイレベルの信号及びインバータIV16から出力されるローレベルの信号であるので、NORゲートNOR11はローレベルの第2レベル制御信号CTRL2を出力する。
ローレベルの第1レベル制御信号CTRL1及びローレベルの第2レベル制御信号CTRL2によって第1レベル制御部425の第1レベルトランジスタTR1はターンオンされ、第2レベルトランジスタTR2はターンオフされる。
第1レベルシフター410は、プリチャージクロック活性化信号PRD_CLがハイレベルに非活性化され、クロック活性化信号CLがハイレベルである間にクロック信号CKVの電圧レベルを電源電圧VCIレベルから正の外部電圧VGHレベルに上昇させる。
従来のレベルシフター回路300は、クロック活性化信号CLがハイレベルである間に正の外部電圧VGHを利用してクロック信号CKVの電圧レベルを負の外部電圧VGOFFOUTレベルから正の外部電圧VGHレベルに上昇させる。したがって、電流消耗が、昇圧された比率に比例して増加する。
本発明の実施形態によるレベルシフター回路400は、クロック活性化信号CLがハイレベルである間にプリチャージクロック活性化信号PRD_CLを一定時間T1の間にローレベルに活性化させる。
そして、クロック信号CKVの電圧レベルを、電源電圧VCIを利用して負の外部電圧VGOFFOUTレベルから電源電圧VCIレベルまで上昇させた後、正の外部電圧VGHを利用してクロック信号CKVの電圧レベルを電源電圧VCIレベルから正の外部電圧VGHレベルまで上昇させる。
すなわち、クロック信号CKVの電圧レベルを上昇させる動作の一部にバッテリー電源による電源電圧VCIを利用することによって電流消耗を減少させうる。
選択信号GLS及びプリチャージ動作信号PRDONがハイレベルに維持され、クロック活性化信号CLがローレベルに転換される場合を説明する。
クロック活性化信号CLがローレベルである場合にプリチャージクロック活性化信号PRD_CLが活性化されるかどうかを判断する(750段階)。プリチャージクロック活性化信号PRD_CLはクロック活性化信号CLの下降エッジに同期されてローレベルに活性化される。
それにより、インバータIV11、IV12、IV13及びNANDゲートNAND11、NAND12によってインバータIV13の出力はハイレベルになって第2レベルシフティングロジック438に印加される。そして、第2レベルシフティングロジック438はローレベルの信号を出力する。
したがって、インバータIV15の出力はローレベルになり、インバータIV16の出力はハイレベルになる。
第1レベルシフティングロジック435は選択信号GLSに応答してターンオンされ、クロック活性化信号CLがローレベルに入力されれば、クロック活性化信号CLの電圧レベルを増幅させ、かつクロック活性化信号CLの論理レベルを反転させてハイレベルの信号を出力する。それにより、インバータIV17はローレベルの信号を出力する。
NANDゲートNAND14に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV15から出力されるローレベルの信号であるので、NANDゲートNAND14はハイレベルの第1レベル制御信号CTRL1を出力する。
NORゲートNOR11に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV16から出力されるハイレベルの信号であるので、NORゲートNOR11はローレベルの第2レベル制御信号CTRL2を出力する。
ハイレベルの第1レベル制御信号CTRL1及びローレベルの第2レベル制御信号CTRL2によって、第1レベル制御部425の第1レベルトランジスタTR1及び第2レベルトランジスタTR2はターンオフされる。
NANDゲートNAND13に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV16から出力されるハイレベルの信号であるので、NANDゲートNAND13はハイレベルの第1プリチャージ制御信号PCTRL1を出力する。
NORゲートNOR12に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV15から出力されるローレベルの信号であるので、NORゲートNOR12はハイレベルの第2プリチャージ制御信号PCTRL2を出力する。
ハイレベルの第1プリチャージ制御信号PCTRL1及びハイレベルの第2プリチャージ制御信号PCTRL2によって第1プリチャージ制御部420の第1プリチャージトランジスタPTR1はターンオフされ、第2プリチャージトランジスタPTR2はターンオンされる。
したがって、第1レベルシフター410はプリチャージクロック活性化信号PRD_CLが活性化される間T1、クロック信号CKVの電圧レベルを正の外部電圧VGHレベルから接地電圧GNDレベルに下降させる(760段階)。
クロック活性化信号CL、選択信号GLS及びプリチャージ動作信号PRDONの論理レベルは変化されず、プリチャージクロック活性化信号PRD_CLがローレベルからハイレベルに転換されれば、NANDゲートNAND13に入力される信号はインバータIV17から出力されるローレベルの信号及びインバータIV16から出力されるローレベルの信号であるので、NANDゲートNAND13はハイレベルの第1プリチャージ制御信号PCTRL1を出力する。
NORゲートNOR12に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV15から出力されるハイレベルの信号であるので、NORゲートNOR12はローレベルの第2プリチャージ制御信号PCTRL2を出力する。
ハイレベルの第1プリチャージ制御信号PCTRL1及びローレベルの第2プリチャージ制御信号PCTRL2によって、第1プリチャージ制御部420の第1プリチャージトランジスタPTR1及び第2プリチャージトランジスタPTR2はターンオフされる。
NANDゲートNAND14に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV15から出力されるハイレベルの信号であるので、NANDゲートNAND14はハイレベルの第1レベル制御信号CTRL1を出力する。
NORゲートNOR11に入力される信号は、インバータIV17から出力されるローレベルの信号及びインバータIV16から出力されるローレベルの信号であるので、NORゲートNOR11はハイレベルの第2レベル制御信号CTRL2を出力する。
ローレベルの第1レベル制御信号CTRL1及びハイレベルの第2レベル制御信号CTRL2によって第1レベル制御部425の第1レベルトランジスタTR1はターンオフされ、第2レベルトランジスタTR2はターンオンされる。
したがって、第1レベルシフター410は、プリチャージクロック活性化信号PRD_CLがハイレベルに非活性化され、かつクロック活性化信号CLがローレベルである間にクロック信号CKVの電圧レベルを接地電圧GNDレベルから負の外部電圧VGOFFOUTレベルに下降させる。
従来のレベルシフター回路300は、クロック活性化信号CLがローレベルである間に負の外部電圧VGOFFOUTを利用して、クロック信号CKVの電圧レベルを正の外部電圧VGHレベルから負の外部電圧VGOFFOUTレベルに下降させる。したがって、電流消耗が、降圧された比率に比例して増加する。
本発明の実施形態によるレベルシフター回路400は、クロック活性化信号CLがローレベルである間にプリチャージクロック活性化信号PRD_CLを一定時間T1の間にローレベルに活性化させる。
そして、クロック信号CKVの電圧レベルを正の外部電圧VGHレベルから接地電圧GNDレベルまで下降させた後、負の外部電圧VGOFFOUTを利用してクロック信号CKVの電圧レベルを接地電圧GNDレベルから負の外部電圧VGOFFOUTレベルまで下降させる。
すなわち、クロック信号CKVの電圧レベルを下降させる動作の一部を接地電圧GNDを利用することによって電流消耗を減少させうる。
また、本発明の実施形態によるレベルシフター回路400は、クロック信号CKVの電圧レベルを上昇させる場合にはクロック信号CKVの電圧レベルが電源電圧VCIレベルに上昇し、また、クロック信号CKVの電圧レベルを下降させる場合にはクロック信号CKVの電圧レベルが接地電圧GNDレベルに下降する非対称構造を採択する。このような非対称構造は図6に図示されている。
それにより、クロック信号CKVの電圧レベルを上昇させる場合には外部から印加される電圧のうち最も高い電圧である電源電圧VCIを利用し、クロック信号CKVの電圧レベルを下降させる場合には外部から印加される電圧のうち最も低い電圧である接地電圧GNDを利用することによって、クロック信号CKVの電圧レベルを上昇または下降させる場合に本発明によるプリチャージ効果を極大化させうる。
第2レベルシフター440は、反転クロック信号CKVBの電圧レベルを上昇または下降させる。クロック信号CKVの電圧レベルを上昇または下降させる場合と同じく、反転クロック信号CKVBの電圧レベルを負の外部電圧VGOFFOUTレベルから電源電圧VCIレベルを経て正の外部電圧VGHレベルに上昇させるか、または正の外部電圧VGHレベルから接地電圧GNDレベルを経て負の外部電圧VGOFFOUTレベルに下降させる。
図5で分かるように、クロック信号CKVと反転クロック信号CKVBとは互いに位相が逆である信号である。すなわち、クロック信号CKVがハイレベルであれば反転クロック信号CKVBはローレベルであり、一方にクロック信号CKVがローレベルであれば反転クロック信号CKVBはハイレベルである。
図2のゲートドライバ200に利用されるシフトレジスターSR1、SR2、SR3、SR4をクロック信号CKVのハイレベル及び反転クロック信号CKVBのハイレベルに応答して動作させれば、シフトレジスターSR1、SR2、SR3、SR4がクロック信号CKVのハイレベルにのみ応答して動作するよりゲートラインをターンオンする動作速度を2倍速くしうる。
したがって、本発明の実施形態によるレベルシフター回路400は、第2レベルシフター440を利用して反転クロック信号CKVBの電圧レベルも制御する。
第2レベルシフター440の動作は、図8の反転クロック信号CKVBの電圧レベル制御方法800に対応する。
第1レベルシフター410のクロック活性化信号CLの代わりに第2レベルシフター440は反転クロック活性化信号SFTCLKを利用し、プリチャージクロック活性化信号PRD_CLの代わりに反転プリチャージクロック活性化信号PRD_SFTCLKを利用する点で差があるだけで、第2レベルシフター440の構造は第1レベルシフター410の構造と同一である。
第1レベルシフター410の動作及びクロック信号CKVの電圧レベル制御方法700が詳細に説明されたので、第2レベルシフター440の動作及び反転クロック信号CKVBの電圧レベル制御方法800の詳細な説明を省略する。
レベルシフター回路400は、選択信号GLS及びフレーム駆動信号FLMに応答して一つのフレーム毎に活性化されるスタートパルスSTVを発生させ、スタートパルスSTVの電圧レベルが負の外部電圧VGOFFOUTレベルと正の外部電圧VGHレベル間をスイングするように制御する第3レベルシフター475をさらに具備する。
第3レベルシフター475が出力するスタートパルスSTVは、図2のゲートドライバ200の第1シフトレジスターSR1を活性化させる信号である。スタートパルスSTVは、一つのフレーム毎に1回のみ活性化されればよいので電圧レベルを上昇または下降させるのに電流消耗が大きくない。
したがって、第3レベルシフター475は第1レベルシフター410や第2レベルシフター440のようなプリチャージ構造を持っていない。スタートパルスSTVを発生させる第3レベルシフター475の構造及び動作は、従来のレベルシフター回路300のスタートパルスSTVを発生させる第3レベルシフター475と同一であるので詳細な説明を省略する。
以上のように図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により定められねばならない。
本発明はレベルシフター回路分野に利用でき、特にLCDのゲートドライバに利用できる。
ASGパネルの構造を説明する図面である。 図1のゲートドライバの構造を説明する図面である。 図2のゲートドライバを駆動するための信号を発生させるレベルシフター回路を示す回路図である。 本発明の実施形態によるレベルシフター回路を示す回路図である。 図4のレベルシフター回路の動作を説明する動作タイミング図である。 図4のクロック信号または反転クロック信号の電圧レベルの変動を説明する図面である。 クロック信号の電圧レベル制御方法を説明するフローチャートである。 反転クロック信号の電圧レベル制御方法を説明するフローチャートである。
符号の説明
400…レベルシフター回路
410…第1レベルシフター
420…第1プリチャージ制御部
425…第1レベル制御部
435…第1レベルシフティングロジック
438…第2レベルシフティングロジック
440…第2レベルシフター
475…第3レベルシフター
CL…クロック活性化信号
CKV…クロック信号
VGOFFOUT…負の外部電圧
VGH…正の外部電圧
PRD_CL…プリチャージクロック活性化信号
VCI…電源電圧
GND…接地電圧
SFTCLK…反転クロック活性化信号
CKVB…反転クロック信号
PRD_SFTCLK…反転プリチャージクロック活性化信号

Claims (20)

  1. クロック活性化信号に応答してクロック信号の電圧レベルが負の外部電圧レベルと正の外部電圧レベル間をスイングするように制御し、プリチャージクロック活性化信号が活性化される間に前記クロック信号の電圧レベルを前記負の外部電圧レベルから電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから接地電圧レベルに下降させる第1レベルシフターと、
    反転クロック活性化信号に応答して反転クロック信号の電圧レベルが前記負の外部電圧レベルと前記正の外部電圧レベル間をスイングするように制御し、反転プリチャージクロック活性化信号が活性化される間に前記反転クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる第2レベルシフターと
    を具備することを特徴とするレベルシフター回路。
  2. 前記プリチャージクロック活性化信号は、
    前記クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化されることを特徴とする請求項1に記載のレベルシフター回路。
  3. 前記反転プリチャージクロック活性化信号は、
    前記反転クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化されることを特徴とする請求項1に記載のレベルシフター回路。
  4. 前記第1レベルシフターは、
    第1プリチャージ制御信号及び第2プリチャージ制御信号に応答して、前記クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる第1プリチャージ制御部と、
    第1レベル制御信号及び第2レベル制御信号に応答して、前記クロック信号の電圧レベルを前記電源電圧レベルから前記正の外部電圧レベルに上昇させるか、または前記接地電圧レベルから前記負の外部電圧レベルに下降させる第1レベル制御部と、
    前記クロック活性化信号、前記プリチャージクロック活性化信号及びプリチャージ動作信号に応答して前記第1及び第2プリチャージ制御信号、前記第1及び第2レベル制御信号を出力する第1制御ロジックと
    を具備することを特徴とする請求項1に記載のレベルシフター回路。
  5. 前記プリチャージ動作信号が活性化される場合にのみ前記第1プリチャージ制御部が動作することを特徴とする請求項4に記載のレベルシフター回路。
  6. 前記第1プリチャージ制御部は、
    前記電源電圧に第1端が連結され、前記第1プリチャージ制御信号がゲートに連結され、第1ノードに第2端が連結される第1プリチャージトランジスタと、
    前記第1ノードに第1端が連結され、前記第2プリチャージ制御信号がゲートに連結され、前記接地電圧に第2端が連結される第2プリチャージトランジスタと
    を具備し、
    前記第1ノードから前記クロック信号が出力されることを特徴とする請求項4に記載のレベルシフター回路。
  7. 前記第1レベル制御部は、
    前記正の外部電圧に第1端が連結され、前記第1レベル制御信号がゲートに連結され、第1ノードに第2端が連結される第1レベルトランジスタと、
    前記第1ノードに第1端が連結され、前記第2レベル制御信号がゲートに連結され、前記負の外部電圧に第2端が連結される第2レベルトランジスタと
    を具備し、
    前記第1ノードから前記クロック信号が出力されることを特徴とする請求項4に記載のレベルシフター回路。
  8. 第1制御ロジックは、
    前記プリチャージ動作信号が活性化され、前記プリチャージクロック活性化信号が活性化されれば前記第1及び第2レベル制御信号を発生させて前記第1レベル制御部をターンオフし、前記第1及び第2プリチャージ制御信号を発生させて前記クロック信号の電圧レベルを制御し、
    前記プリチャージクロック活性化信号が非活性化されれば、前記第1及び第2プリチャージ制御信号を発生させて前記第1プリチャージ制御部をターンオフし、前記第1及び第2レベル制御信号を発生させて前記クロック信号の電圧レベルを制御することを特徴とする請求項4に記載のレベルシフター回路。
  9. 前記第2レベルシフターは、
    第3プリチャージ制御信号及び第4プリチャージ制御信号に応答して、前記反転クロック信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる第2プリチャージ制御部と、
    第3レベル制御信号及び第4レベル制御信号に応答して、前記反転クロック信号の電圧レベルを前記電源電圧レベルから前記正の外部電圧レベルに上昇させるか、または前記接地電圧レベルから前記負の外部電圧レベルに下降させる第2レベル制御部と、
    前記反転クロック活性化信号、前記反転プリチャージクロック活性化信号及び前記プリチャージ動作信号に応答して、前記第3及び第4プリチャージ制御信号、前記第3及び第4レベル制御信号を出力する第2制御ロジックと
    を具備することを特徴とする請求項1に記載のレベルシフター回路。
  10. 前記プリチャージ動作信号が活性化される場合にのみ前記第2プリチャージ制御部が動作することを特徴とする請求項9に記載のレベルシフター回路。
  11. 前記第2プリチャージ制御部は、
    前記電源電圧に第1端が連結され、前記第3プリチャージ制御信号がゲートに連結され、第2ノードに第2端が連結される第3プリチャージトランジスタと、
    前記第2ノードに第1端が連結され、前記第4プリチャージ制御信号がゲートに連結され、前記接地電圧に第2端が連結される第4プリチャージトランジスタと
    を具備し、
    前記第2ノードから前記反転クロック信号が出力されることを特徴とする請求項9に記載のレベルシフター回路。
  12. 前記第2レベル制御部は、
    前記正の外部電圧に第1端が連結され、前記第3レベル制御信号がゲートに連結され、第2ノードに第2端が連結される第3レベルトランジスタと、
    前記第2ノードに第1端が連結され、前記第4レベル制御信号がゲートに連結され、前記負の外部電圧に第2端が連結される第4レベルトランジスタと
    を具備し、
    前記第2ノードから前記反転クロック信号が出力されることを特徴とする請求項9に記載のレベルシフター回路。
  13. 第2制御ロジックは、
    前記プリチャージ動作信号が活性化され、前記反転プリチャージクロック活性化信号が活性化されれば、前記第3及び第4レベル制御信号を発生させて前記第2レベル制御部をターンオフし、前記第3及び第4プリチャージ制御信号を発生させて前記反転クロック信号の電圧レベルを制御し、
    前記反転プリチャージクロック活性化信号が非活性化されれば、前記第3及び第4プリチャージ制御信号を発生させて前記第2プリチャージ制御部をターンオフし、前記第3及び第4レベル制御信号を発生させて前記反転クロック信号の電圧レベルを制御することを特徴とする請求項9に記載のレベルシフター回路。
  14. 前記第1レベルシフター及び前記第2レベルシフターは、
    選択信号をさらに受信し、前記選択信号が活性化されて初めて動作されることを特徴とする請求項1に記載のレベルシフター回路。
  15. 前記選択信号及びフレーム駆動信号に応答して一つのフレーム毎に活性化されるスタートパルスを発生させ、前記スタートパルスの電圧レベルが前記負の外部電圧レベルと前記正の外部電圧レベル間をスイングするように制御する第3レベルシフターをさらに具備することを特徴とする請求項14に記載のレベルシフター回路。
  16. 液晶パネルを駆動するゲートドライバのクロック信号の電圧レベルを制御する方法において、
    クロック活性化信号を受信して前記クロック活性化信号が第1レベルであるかまたは第2レベルであるかを判断する段階と、
    前記クロック活性化信号が第1レベルである場合、プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、
    前記プリチャージクロック活性化信号が活性化されれば前記クロック信号の電圧レベルを負の外部電圧レベルから電源電圧レベルに上昇させる段階と、
    前記プリチャージクロック活性化信号が非活性化されれば前記クロック信号の電圧レベルを前記電源電圧レベルから正の外部電圧レベルに上昇させる段階と、
    前記クロック活性化信号が第2レベルである場合、前記プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、
    前記プリチャージクロック活性化信号が活性化されれば、前記クロック信号の電圧レベルを前記正の外部電圧レベルから接地電圧レベルに下降させる段階と、
    前記プリチャージクロック活性化信号が非活性化されれば前記クロック信号の電圧レベルを前記接地電圧レベルから前記負の外部電圧レベルに下降させる段階と
    を具備することを特徴とするクロック信号の電圧レベル制御方法。
  17. 前記プリチャージクロック活性化信号は、
    前記クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化されることを特徴とする請求項16に記載のクロック信号の電圧レベル制御方法。
  18. 液晶パネルを駆動するゲートドライバの反転クロック信号の電圧レベルを制御する方法において、
    反転クロック活性化信号を受信して前記反転クロック活性化信号が第1レベルであるか、または第2レベルであるかを判断する段階と、
    前記反転クロック活性化信号が第1レベルである場合、反転プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、
    前記反転プリチャージクロック活性化信号が活性化されれば、前記反転クロック信号の電圧レベルを負の外部電圧レベルから電源電圧レベルに上昇させる段階と、
    前記反転プリチャージクロック活性化信号が非活性化されれば、前記反転クロック信号の電圧レベルを前記電源電圧レベルから正の外部電圧レベルに上昇させる段階と、
    前記反転クロック活性化信号が第2レベルである場合、前記反転プリチャージクロック活性化信号が活性化されるかどうかを判断する段階と、
    前記反転プリチャージクロック活性化信号が活性化されれば、前記反転クロック信号の電圧レベルを前記正の外部電圧レベルから接地電圧レベルに下降させる段階と、
    前記反転プリチャージクロック活性化信号が非活性化されれば、前記反転クロック信号の電圧レベルを前記接地電圧レベルから前記負の外部電圧レベルに下降させる段階と
    を具備することを特徴とする反転クロック信号の電圧レベル制御方法。
  19. 前記反転プリチャージクロック活性化信号は、
    前記反転クロック活性化信号の上昇エッジから一定時間の間、そして下降エッジから一定時間の間、活性化されることを特徴とする請求項18に記載の反転クロック信号の電圧レベル制御方法。
  20. 第1活性化信号に応答して第1周期信号の電圧レベルが負の外部電圧レベルと正の外部電圧レベル間をスイングするように制御し、前記第1周期信号の電圧レベルを前記負の外部電圧レベルから電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから接地電圧レベルに下降させる第1レベルシフターと、
    前記第1レベルシフターと信号を交換し、反転した第1活性化信号である第2活性化信号に応答して反転した第1周期信号である第2周期信号の電圧レベルが前記負の外部電圧レベルと前記正の外部電圧レベル間をスイングするように制御し、前記第2周期信号の電圧レベルを前記負の外部電圧レベルから前記電源電圧レベルに上昇させるか、または前記正の外部電圧レベルから前記接地電圧レベルに下降させる第2レベルシフターと
    を具備することを特徴とするレベルシフター回路。
JP2004331156A 2003-11-13 2004-11-15 Asg薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法 Active JP4777637B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-080190 2003-11-13
KR1020030080190A KR100555528B1 (ko) 2003-11-13 2003-11-13 Asg 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법

Publications (2)

Publication Number Publication Date
JP2005151577A JP2005151577A (ja) 2005-06-09
JP4777637B2 true JP4777637B2 (ja) 2011-09-21

Family

ID=34567719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331156A Active JP4777637B2 (ja) 2003-11-13 2004-11-15 Asg薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法

Country Status (4)

Country Link
US (1) US7466312B2 (ja)
JP (1) JP4777637B2 (ja)
KR (1) KR100555528B1 (ja)
TW (1) TWI259434B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7267555B2 (en) * 2005-10-18 2007-09-11 Au Optronics Corporation Electrical connectors between electronic devices
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR100746646B1 (ko) * 2006-07-11 2007-08-06 삼성전자주식회사 디스플레이 구동 회로 및 이를 갖는 액정 표시 장치
KR101274037B1 (ko) 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
KR101428713B1 (ko) * 2006-12-11 2014-09-30 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
US20080211760A1 (en) * 2006-12-11 2008-09-04 Seung-Soo Baek Liquid Crystal Display and Gate Driving Circuit Thereof
KR101502361B1 (ko) 2008-08-06 2015-03-16 삼성디스플레이 주식회사 액정 표시 장치
US7834676B2 (en) 2009-01-21 2010-11-16 Samsung Electronics Co., Ltd. Method and apparatus for accounting for changes in transistor characteristics
CN102024431B (zh) 2009-09-16 2013-04-03 北京京东方光电科技有限公司 Tft-lcd驱动电路
KR101392336B1 (ko) 2009-12-30 2014-05-07 엘지디스플레이 주식회사 표시장치
KR101117736B1 (ko) 2010-02-05 2012-02-27 삼성모바일디스플레이주식회사 디스플레이 장치
CN202008813U (zh) * 2010-12-23 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的栅极驱动器、驱动电路及液晶显示器
KR101848472B1 (ko) 2011-07-25 2018-04-13 삼성디스플레이 주식회사 표시 패널 및 표시 패널에 집적된 구동 장치
GB201117556D0 (en) * 2011-10-11 2011-11-23 Samsung Lcd Nl R & D Ct Bv Display apparatus
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널
JP2014003541A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体集積回路、および、スイッチ装置
CN103268032B (zh) * 2012-12-28 2016-07-06 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
KR102114155B1 (ko) * 2013-10-01 2020-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102175441B1 (ko) 2014-01-07 2020-11-09 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치
TWI546784B (zh) 2014-04-30 2016-08-21 聯詠科技股份有限公司 閘極驅動電路及其驅動方法
CN105096793B (zh) * 2014-05-13 2017-12-15 联咏科技股份有限公司 栅极驱动电路及其驱动方法
CN103956148B (zh) * 2014-05-20 2015-12-30 深圳市华星光电技术有限公司 显示装置的驱动方法及用于该方法的显示装置的电路结构
KR20170065063A (ko) 2015-12-02 2017-06-13 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102436255B1 (ko) 2015-12-30 2022-08-26 삼성디스플레이 주식회사 표시 장치
KR102581490B1 (ko) 2016-08-30 2023-09-21 삼성디스플레이 주식회사 표시 장치
KR102545234B1 (ko) 2016-10-28 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102449200B1 (ko) 2017-07-04 2022-09-30 삼성디스플레이 주식회사 클럭 배선을 포함하는 표시 장치
KR102417204B1 (ko) 2017-10-11 2022-07-06 삼성디스플레이 주식회사 표시장치 및 이의 구동 방법
KR102460501B1 (ko) 2018-02-20 2022-10-31 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
KR102554201B1 (ko) * 2018-09-20 2023-07-12 주식회사 디비하이텍 디스플레이 드라이버 ic 및 이를 포함하는 디스플레이 장치
KR20210146493A (ko) 2020-05-26 2021-12-06 삼성디스플레이 주식회사 게이트 구동 회로를 포함하는 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270120A (ja) * 1988-09-05 1990-03-09 Nec Corp 出力回路
JP3283689B2 (ja) * 1994-04-12 2002-05-20 株式会社日立製作所 駆動回路
JPH09205351A (ja) * 1996-01-25 1997-08-05 Sony Corp レベルシフト回路
JP3242325B2 (ja) 1996-07-24 2001-12-25 株式会社日立製作所 液晶表示装置
JP2000049583A (ja) 1998-07-27 2000-02-18 Hitachi Ltd 出力回路
JP2000049584A (ja) * 1998-07-29 2000-02-18 Matsushita Electric Ind Co Ltd レベルシフト回路を備えた電圧出力回路
JP3858486B2 (ja) * 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
KR100350352B1 (ko) 1999-11-19 2002-08-28 정해창 암레스트 회전장치
JP3632840B2 (ja) * 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
JP2003087109A (ja) * 2001-09-13 2003-03-20 Mitsubishi Electric Corp 半導体装置の出力バッファ
KR100439026B1 (ko) * 2001-10-23 2004-07-03 삼성전자주식회사 고전압 발생회로 및 방법
KR100848953B1 (ko) 2001-12-26 2008-07-29 엘지디스플레이 주식회사 액정표시장치의 게이트 구동회로
KR100438785B1 (ko) 2002-02-23 2004-07-05 삼성전자주식회사 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
JP4421208B2 (ja) * 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
KR100539979B1 (ko) * 2003-09-16 2006-01-11 삼성전자주식회사 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법

Also Published As

Publication number Publication date
US20050104647A1 (en) 2005-05-19
TW200527368A (en) 2005-08-16
JP2005151577A (ja) 2005-06-09
US7466312B2 (en) 2008-12-16
KR20050046173A (ko) 2005-05-18
TWI259434B (en) 2006-08-01
KR100555528B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
JP4777637B2 (ja) Asg薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法
JP5086692B2 (ja) 液晶表示装置
US7659877B2 (en) Shift register and display device using the same
US8730146B2 (en) Drive voltage generating circuit and liquid crystal display including the same
US9208745B2 (en) Shift register and gate driving circuit using the same
KR101756667B1 (ko) 쉬프트 레지스터 및 이를 포함하는 표시장치
KR100796298B1 (ko) 액정표시장치
EP3032528B1 (en) Gate-on voltage generator, driving device and display apparatus comprising the same
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
US20090102779A1 (en) Gate-off volatage generating circuit, driving device and liquid crystal dispaly including the same
WO2014092011A1 (ja) 表示装置およびその駆動方法
JP5719103B2 (ja) 表示装置
KR20090032712A (ko) 액정 표시 장치 및 그의 구동 방법
JP2011113096A (ja) 表示パネル
KR20080033565A (ko) 게이트 구동회로 및 이를 갖는 표시 장치
JP2008040499A (ja) ゲートオン電圧発生回路及びゲートオフ電圧発生回路並びにそれらを有する液晶表示装置
JP2006344306A (ja) シフトレジスタ
EP3719783A1 (en) Shift register, drive method therefor, gate drive circuit, and display device
JP4204204B2 (ja) アクティブマトリクス型表示装置
KR20070037793A (ko) 게이트 구동 회로 및 이를 구비한 표시장치
KR101043673B1 (ko) 스토리지 인버젼을 위한 스토리지 드라이버
KR100583141B1 (ko) 레벨 쉬프터와 이를 가지는 평판 표시장치
KR20090005591A (ko) 액정 표시 장치 및 그 구동 방법
KR100697387B1 (ko) 액정표시장치용 쉬프트 레지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4777637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250