KR100697387B1 - 액정표시장치용 쉬프트 레지스터 - Google Patents

액정표시장치용 쉬프트 레지스터 Download PDF

Info

Publication number
KR100697387B1
KR100697387B1 KR1020040070300A KR20040070300A KR100697387B1 KR 100697387 B1 KR100697387 B1 KR 100697387B1 KR 1020040070300 A KR1020040070300 A KR 1020040070300A KR 20040070300 A KR20040070300 A KR 20040070300A KR 100697387 B1 KR100697387 B1 KR 100697387B1
Authority
KR
South Korea
Prior art keywords
terminal
pull
transistor
voltage
clock signal
Prior art date
Application number
KR1020040070300A
Other languages
English (en)
Other versions
KR20060021532A (ko
Inventor
김천홍
유세종
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040070300A priority Critical patent/KR100697387B1/ko
Publication of KR20060021532A publication Critical patent/KR20060021532A/ko
Application granted granted Critical
Publication of KR100697387B1 publication Critical patent/KR100697387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

본 발명은 다수의 전압레벨을 출력하는 액정표시장치용 쉬프트 레지스터에 관한 것이다. 개시된 본 발명은, 체인 형태로 연결된 다수의 스테이지를 구비하는 액정표시장치용 쉬프트 레지스터가 제공되며: 이 액정표시장치용 쉬프트 레지스터의 상기 각 스테이지는, 제 1 클럭신호를 수신하여 출력단자를 제 1 전압레벨로 풀업시키는 풀업수단; 접지전압을 수신하여 상기 출력단자를 제 2 전압레벨로 풀다운시키는 풀다운수단; 상기 풀업수단 및 상기 풀다운수단을 제어하며, 전 스테이지 출력신호와 상기 제 1 클럭신호의 위상이 반전된 제 2 클럭신호를 수신하여 상기 풀업수단을 턴온시키고 상기 풀다운수단을 턴오프시키는 제 1 구동수단; 상기 풀업수단 및 상기 풀다운수단을 제어하며, 다음 스테이지 출력신호를 수신하여 상기 풀업수단을 턴오프시키고 상기 풀다운수단을 턴온시키는 제 2 구동수단; 및 상기 접지전압을 수신하며, 일정 주기의 펄스신호에 의해 턴온되어 상기 제 1 전압과 상기 제 2 전압 사이의 레벨을 갖는 제 3 전압을 상기 출력단자에 인가하는 전압분배수단;을 구비하는 것을 특징으로 한다.

Description

액정표시장치용 쉬프트 레지스터{Shift register for LCD}
도 1은 종래의 액정표시장치용 쉬프트 레지스터 블럭도.
도 2는 도 1에 도시한 종래의 액정표시장치용 쉬프트 레지스터 각 스테이지의 회로도.
도 3은 본 발명의 실시예에 따른 액정표시장치용 쉬프트 레지스터 블럭도.
도 4는 도 3에 도시한 본 발명의 실시예에 따른 액정표시장치용 쉬프트 레지스터 각 스테이지의 회로도.
도 5는 본 발명의 실시예에 따른 액정표시장치용 쉬프트 레지스터의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
210,410,415: 구동수단 220,420: 풀업수단
230,430: 풀다운수단 440: 전압분배수단
본 발명은 액정표시장치용 쉬프트 레지스터에 관한 것으로, 보다 상세하게는, 다수의 전압레벨을 출력하는 액정표시장치용 쉬프트 레지스터에 관한 것이다.
액정표시장치는 두 기판 사이에 개재된 액정에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 사용자가 원하는 화상신호를 얻는다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어 화상을 표시하는 액정패널 및 상기 액정패널을 구동하기 위한 구동장치를 구비한다. 상기 구동장치는 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버, 데이터 라인들을 구동하기 위한 데이터 드라이버, 상기 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 제어부, 및 전원전압을 공급하는 전원부를 포함한다.
한편, 게이트 드라이버는 게이트 라인에 순차적으로 게이트 온/오프 전압을 인가하기 위하여 쉬프트 레지스터를 구비하는데, 도 1 및 도 2를 참조하여 종래의 액정표시장치용 쉬프트 레지스터를 설명하도록 한다.
도 1은 종래의 액정표시장치용 쉬프트 레지스터를 도시한 블럭도이다.
도시한 바와 같이, 종래의 액정표시장치용 쉬프트 레지스터는 각 게이트 라인에 순차적으로 게이트 전압인 출력신호(GOUT1,GOUT2,…,GOUTn-1,GOUTn)를 인가하는 다수의 스테이지(ST1,ST2,…,STn-1,STn)를 구비한다. 상기 각 스테이지(ST1, ST2,…,STn-1,STn)에는 클럭신호(CLK1,CLK2) 및 전원전압(VDD,VSS)이 인가되며, 각 스테이지(ST1,ST2,…,STn-1, STn)의 출력신호(GOUT1,GOUT2,…,GOUTn-1)는 다음 스테이지(ST2,…,STn-1, STn)에 각각 인가된다. 여기서, 첫번째 스테이지(ST1)에는 게이트 전압 인가 시작신호인 개시신호(STV)가 인가되며, 상기 클럭신호 (CLK1,CLK2)는 동일한 주기의 위상이 서로 반대인 신호이다.
도 2는 종래의 액정표시장치용 쉬프트 레지스터의 각 스테이지를 도시한 회로도이다.
도시한 바와 같이, 종래의 액정표시장치용 쉬프트 레지스터의 각 스테이지는 구동수단(210), 풀업수단(220), 풀다운수단(230)를 구비한다. 상기 구동수단 (210)은 4개의 트랜지스터(TR1,TR2,TR3,TR4)를 포함하며, 전 스테이지의 출력신호(IN)와 제 2 클럭신호(CLK2)를 수신한다. 상기 풀업수단(220) 및 풀다운수단 (230)은 각각 하나의 트랜지스터(TR5,TR6)를 가지며, 상기 구동수단(210)의 출력신호를 각각 수신한다. 아울러, 상기 풀업수단(220)은 제 1 클럭신호(CLK1)를 수신한다.
이와 같은 종래의 액정표시장치용 쉬프트 레지스터에 있어서, 전 스테이지의 출력신호(IN) 및 제 1 클럭신호(CLK1)가 하이레벨일 경우, 상기 풀업수단 (220)이 턴온되어 각 스테이지는 하이레벨의 제 1 전압을 출력한다. 또한, 전 스테이지로의 출력신호(IN) 및 제 1 클럭신호(CLK1)가 로우레벨일 경우, 상기 풀다운수단(230)이 턴온되어 각 스테이지는 로우레벨의 제 2 전압을 출력한다. 즉, 종래의 액정표시장치용 쉬프트 레지스터는 제 1 전압을 출력하거나 제 2 전압을 출력한다.
그러나, 종래의 액정표시장치용 쉬프트 레지스터는 2개의 전압레벨, 즉 제 1 및 제 2 전압레벨만을 출력함으로, 상기 제 1 및 제 2 전압레벨의 차가 클 경우, 제 1 전압레벨에서 제 2 전압레벨로의 변화 폭이 커지게 된다. 그 결과, 게이트 온/오프 전압으로 게이트 라인에 인가되는 상기 제 1 및 제 2 전압의 레벨 차가 커 져 플리커(Flicker)가 발생하게 되며, 그에 따라, 액정표시장치의 화질이 저하될 수 있다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 액정표시장치용 쉬프트 레지스터에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 다수의 전압레벨을 출력하여 전압레벨의 변화 폭을 감소시키며, 그에 따라, 플리커 발생을 제거하여 액정표시장치의 화질 저하를 방지할 수 있는 액정표시장치용 쉬프트 레지스터를 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명의 일면에 따라, 체인 형태로 연결된 다수의 스테이지를 구비하는 액정표시장치용 쉬프트 레지스터가 제공되며: 이 액정표시장치용 쉬프트 레지스터의 상기 각 스테이지는, 제 1 클럭신호를 수신하여 출력단자를 제 1 전압레벨로 풀업시키는 풀업수단; 접지전압을 수신하여 상기 출력단자를 제 2 전압레벨로 풀다운시키는 풀다운수단; 상기 풀업수단 및 상기 풀다운수단을 제어하며, 전 스테이지 출력신호와 상기 제 1 클럭신호의 위상이 반전된 제 2 클럭신호를 수신하여 상기 풀업수단을 턴온시키고 상기 풀다운수단을 턴오프시키는 제 1 구동수단; 상기 풀업수단 및 상기 풀다운수단을 제어하며, 다음 스테이지 출력신호를 수신하여 상기 풀업수단을 턴오프시키고 상기 풀다운수단을 턴온시키는 제 2 구동수단; 및 상기 접지전압을 수신하며, 일정 주기의 펄스신호에 의해 턴온되어 상기 제 1 전압과 상기 제 2 전압 사이의 레벨을 갖는 제 3 전압을 상기 출력단자에 인가하는 전압분배수단;을 구비하는 것을 특징으로 한다.
본 발명의 다른 일면에 따라, 상기 전압분배수단은, 상기 풀업수단이 제 1 전압을 인가하며 상기 펄스신호가 제 1 전압레벨일 경우, 제 3 전압을 상기 출력단자에 인가한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하도록 한다.
도 3은 본 발명에 따른 액정표시장치용 쉬프트 레지스터를 도시한 블럭도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 쉬프트 레지스터는 각 게이트 라인에 순차적으로 게이트 전압인 출력신호(GOUT1,GOUT2,…,GOUTn-1,GOUTn)를 인가하는 다수의 스테이지(ST1,ST2,…,STn-1,STn)와 보조 스테이지(STn+1)를 구비한다. 상기 각 스테이지(ST1,ST2,…,STn-1,STn,STn+1)에는 클럭신호(CLK,CLKB) 및 전원전압(VDD,VSS)이 인가되며, 각 스테이지(ST1,ST2,…,STn-1,STn)의 출력신호 (GOUT1,GOUT2,…,GOUTn-1,GOUTn)는 각 게이트 라인 및 다음 스테이지(ST2,…, STn-1,STn,STn+1)에 인가된다. 상기 다음 스테이지(ST2,…,STn-1,STn,STn+1)의 출력신호(GOUT2,…, GOUTn-1,GOUTn,GOUTn+1)는 전 스테이지(ST1,ST2, …,STn)에 각각 인가된다. 특히, 보조 스테이지(STn+1)의 출력신호(GOUTn+1)는 전 스테이지(STn)와 상기 보조 스테이지(STn+1) 자신에게만 인가될 뿐 게이트 라인에는 인가되지 않는다. 아울러, 첫번째 스테이지(ST1)에는 게이트 전압 인가 시작을 나타내는 개시신호(STV)가 인가되며, 클럭신호(CLK,CLKB)는 동일한 주기의 위상이 서로 반대인 신호이다.
도 2는 본 발명에 따른 액정표시장치용 쉬프트 레지스터의 각 스테이지를 도시한 회로도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치용 쉬프트 레지스터의 각 스테이지는 구동수단(410,415), 풀업수단(420), 풀다운수단(430), 전압분배수단(440)을 구비한다. 상기 구동수단(410,415) 중 제 1 구동수단(410)은 2개의 캐패시터 (C1,C2)와 3개의 트랜지스터(TR3,TR4,TR5)를 포함하며, 제 2 구동수단(415)은 3개의 트랜지스터(TR6,TR7,TR8)를 갖는다. 상기 풀업수단(420)과 풀다운수단(430) 및 전압분배수단(440)은 각각 하나의 트랜지스터(TR1,TR2,TR9)를 구비한다.
상기 제 1 구동수단(410)에는 전 스테이지의 출력신호(이하에서는 입력신호라고 함, IN)와 제 2 클럭신호(CLK)가 인가되는데, 상기 입력신호(IN)는 트랜지스터(TR3,TR5)와 캐패시터(C1,C2)에 인가되며, 제 2 클럭신호(CLK)는 캐패시터(C1)에 인가된다. 제 2 구동수단(415)에는 다음 스테이지의 출력신호(이하에서는 리셋신호라고 함, Reset)가 인가되는데, 상기 리셋신호(Reset)는 트랜지스터(TR6, TR8)에 인가된다. 상기 풀업수단(420)과 풀다운수단(430)에는 제 1 및 제 2 구동수단(410,415)의 출력신호가 각각 인가되며, 제 1 클럭신호(CLKB)는 풀업수단(410)에 인가된다. 또한, 전압분배수단(440)에는 풀업수단(420) 및 풀다운수단(430)의 출력신호와 일정 주기의 펄스신호(MLG)가 인가된다.
여기서, 본 발명에 따른 쉬프트 레지스터의 각 스테이지들 중 홀수번째 스테이지들의 풀업수단(420)에는 제 1 클럭신호(CLKB)가 인가되며 제 1 구동수단 (410)에는 제 2 클럭신호(CLK)가 인가된다. 반면, 짝수번째 스테이지들의 풀업수단(420)에는 제 2 클럭신호(CLK)가 인가되며 제 1 구동수단(410)에는 제 1 클럭신호(CLKB)가 인가된다.
이와 같은 본 발명에 따른 액정표시장치용 쉬프트 레지스터의 각 스테이지에 전원전압(VDD)레벨, 즉 하이레벨의 제 1 전압이 입력신호(IN)로 인가될 경우, 상기 제 1 구동수단(410)의 트랜지스터(TR3,TR5)는 턴온되고, 나머지 트래지스터(TR4)와 풀다운수단(430)의 트랜지스터(TR2)는 턴오프된다. 또한, 캐패시터(C1, C2)에는 제 1 전압레벨로 전위가 충전된다. 이때, 입력신호(IN)가 전원전압(VSS)레벨, 즉 로우레벨의 제 2 전압이 되고, 제 1 클럭신호(CLKB)가 제 1 전압이 되면, 상기 제 1 구동수단(410)의 트랜지스터(TR3,TR5)는 턴오프되고, 캐패시터(C1)에 충전된 제 1 전압에 의해 풀업수단(420)의 트랜지스터(TR1)는 턴온된다. 그 결과, 상기 풀업수단(420)은 제 1 전압을 출력한다.
상기 풀업수단(420)으로부터 제 1 전압을 수신한 전압분배수단(440)은 펄스신호(MLG)가 제 2 전압레벨일 경우, 트랜지스터(TR9)가 턴오프되어 제 1 전압을 출력한다. 반면, 펄스신호(MLG)가 제 1 전압레벨일 경우, 상기 전압분배수단(440)은 제 3 전압을 출력한다. 상기 제 3 전압레벨은 제 1 전압레벨보다는 낮고, 제 2 전압레벨보다는 높다. 즉, 상기 전압분배수단(440)에 구비된 트랜지스터(TR9)의 드레인단자와 게이트단자에 제 1 전압이 인가될 경우, 상기 트랜지스터(TR9)는 턴온되어 저항소자로 동작하며, 상기 전압분배수단(440)은 제 1 전압에서 상기 저항소자의 저항비만큼 강하된 전압을 제 3 전압으로 출력한다. 상기 저항소자의 저항비 는 트랜지스터(TR9) 채널의 폭과 길이의 비율에 의해 결정된다.
상기 전압분배수단(440)으로부터 출력된 제 1 전압과 제 3 전압은 다음 스테이지에 인가되고, 상기 제 1 전압 및 클럭신호(CLKB,CLK)와 펄스신호(MLG)를 수신한 다음 스테이지는 전술한 바와 같이 동일하게 동작하여 제 1 전압과 제 3 전압을 출력한다. 이때, 다음 스테이지가 출력하는 제 1 전압은 리셋신호 (Reset)로 전 스테이지의 제 2 구동수단(415)에 인가된다. 상기 리셋신호 (Reset)는 상기 제 2 구동수단(415)의 트랜지스터(TR6,TR8)에 인가되어 상기 트랜지스터(TR6,TR8)를 턴온시킨다. 턴온된 트랜지스터(TR6)는 전원전압(VSS)레벨, 즉 로우레벨의 제 2 전압을 풀업수단(420)에 인가하여 상기 풀업수단(420)을 턴오프시킨다. 또한, 트랜지스터(TR8)는 턴온되어 전원전압(VDD)레벨, 즉 하이레벨의 제 1 전압을 풀다운수단(430)에 인가하여 상기 풀다운수단(430)을 턴온시킨다. 그 결과, 풀다운수단(430)은 제 2 전압을 출력한다.
이상에서는 본 발명에 따른 액정표시장치용 쉬프터 레지스터의 각 스테이지 중 홀수번째 스테이지의 동작에 대해서만 설명하였지만, 짝수번째 스테이지들 또한 상기 홀수번째 스테이지들과 동일하게 동작한다. 다만, 제 1 클럭신호 (CLKB)는 제 1 구동수단(410)의 캐패시터(C1)에 인가되고, 제 2 클럭신호(CLK)는 풀업수단(420)의 트랜지스터(TR1)에 인가된다.
도 5는 본 발명에 따른 액정표시장치용 쉬프트 레지스터의 1프레임 동안의 동작을 도시한 파형도이다.
도시한 바와 같이, 본 발명의 쉬프트 레지스터에는 제 1 전압레벨 및 제 2 전압레벨로 변화하는 일정 주기의 제 1 및 제 2 클럭신호(CLK,CLKB)와 펄스신호 (MLG) 및 개시신호(STV)가 인가된다. 상기 제 1 및 제 2 클럭신호(CLK,CLKB)는 동일한 주기의 위상이 서로 반대인 신호이다.
상기 개시신호(STV)가 로우레벨인 제 2 전압레벨에서 하이레벨인 제 1 전압레벨로 변화된 다음, 다시 상기 제 2 전압레벨로 변화되고, 상기 클럭신호(CLKB)가 제 1 전압레벨로 변화될 경우, 첫번째 스테이지의 출력신호(GOUT1)는 제 2 전압레벨에서 제 1 전압레벨로 변화된다. 이때, 펄스신호(MLG)가 제 2 전압레벨에서 제 1 전압레벨로 변화되면, 상기 첫번째 스테이지의 출력신호(GOUT1)는 제 1 전압레벨에서 제 3 전압레벨로 변화된다. 상기 첫번째 스테이지의 출력신호 (GOUT1)가 제 3 전압레벨로 유지되는 시간은 펄스신호(MLG)가 제 1 전압레벨로 유지되는 구간 동안이다. 그런 다음, 클럭신호(CLKB)가 제 2 전압레벨로 변화되고, 상기 첫번째 스테이지의 출력신호(GOUT1)를 수신한 두번째 스테이지의 출력신호(OUT2)가 제 2 전압레벨에서 제 1 전압레벨로 변화될 경우, 상기 첫번째 스테이지의 출력신호(GOUT1)는 제 2 전압레벨로 변화된다.
한편, 두번째 스테이지의 출력신호(GOUT2)는 펄스신호(MLG)에 의해 제 3 전압레벨로 변화되며, 이후, 클럭신호(CLK,CLKB)와 세번째 스테이지의 출력신호 (GOUT3)에 의해 제 2 전압레벨로 변화된다.
이와 같은 방식으로 본 발명에 따른 쉬프트 레지스터의 각 스테이지는 종래의 그것과는 달리 순차적으로 3개의 전압레벨을 갖는 출력신호(GOUT1,GOUT2,…, GOUTn-1,GOUTn)를 게이트 라인에 인가한다. 즉, 각 스테이지는 게이트 온 전압인 제 1 전압에서 게이트 오프 전압인 제 2 전압을 출력할 때, 제 3 전압을 출력한 다음 제 2 전압을 출력함으로써, 게이트 온 전압과 게이트 오프 전압으로 레벨 변화의 폭을 감소시킨다.
이상에서 알 수 있는 바와 같이, 본 발명은 3개의 레벨을 갖는 게이트 전압을 출력하여 게이트 온 전압에서 게이트 오프 전압으로 변화의 폭을 감소시킴으로써, 플리커 발생을 제거하여 액정표시장치의 화질 저하를 방지할 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (9)

  1. 체인 형태로 연결된 다수의 스테이지를 구비하는 액정표시장치용 쉬프트 레지스터에 있어서,
    상기 각 스테이지는,
    제 1 클럭신호를 수신하여 출력단자를 제 1 전압레벨로 풀업시키는 풀업수단;
    접지전압을 수신하여 상기 출력단자를 제 2 전압레벨로 풀다운시키는 풀다운수단;
    상기 풀업수단 및 상기 풀다운수단을 제어하며, 전 스테이지 출력신호와 상기 제 1 클럭신호의 위상이 반전된 제 2 클럭신호를 수신하여 상기 풀업수단을 턴온시키고 상기 풀다운수단을 턴오프시키는 제 1 구동수단;
    상기 풀업수단 및 상기 풀다운수단을 제어하며, 다음 스테이지 출력신호를 수신하여 상기 풀업수단을 턴오프시키고 상기 풀다운수단을 턴온시키는 제 2 구동수단; 및
    상기 접지전압을 수신하며, 일정 주기의 펄스신호에 의해 턴온되어 상기 제 1 전압레벨과 상기 제 2 전압레벨 사이의 레벨을 갖는 제 3 전압을 상기 출력단자에 인가하는 전압분배수단;을 구비하는 것을 특징으로 하는 액정표시장치용 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    첫번째 스테이지의 제 1 구동수단은 상기 제 2 클럭신호 및 개시신호를 수신하는 것을 특징으로 하는 액정표시장치용 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    마지막 스테이지의 출력신호는 전 스테이지의 제 2 구동수단에만 인가되는 것을 특징으로 하는 액정표시장치용 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    상기 제 1 클럭신호는 홀수번째 스테이지들의 풀업수단 및 짝수번째 스테이지들의 제 1 구동수단에 인가되며,
    상기 제 2 클럭신호는 홀수번째 스테이지들의 제 1 구동수단 및 짝수번째 스테이지들의 풀업수단에 인가되는 것을 특징으로 하는 액정표시장치용 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    상기 풀업수단은, 상기 제 1 클럭신호의 입력단자에 연결된 드레인단자, 상기 출력단자에 연결된 소스단자, 및 상기 제 1 및 제 2 구동수단에 연결된 게이트단자를 갖는 제 1 트랜지스터를 구비하며,
    상기 풀다운수단은, 상기 출력단자에 연결된 드레인단자, 상기 접지전압단자에 연결된 소스단자, 및 상기 제 1 및 제 2 구동수단에 연결된 게이트단자를 갖는 제 2 트랜지스터를 구비하는 것을 특징하는 액정표시장치용 쉬프트 레지스터.
  6. 제 5 항에 있어서, 상기 제 1 구동수단은,
    상기 제 2 클럭신호의 입력단자와 상기 풀업수단의 입력단자인 상기 제 1 트랜지스터의 게이트단자 사이에 연결된 제 1 캐패시터;
    상기 제 1 트랜지스터의 게이트단자와 상기 전 스테이지 출력신호의 입력단자 사이에 연결된 제 3 트랜지스터;
    상기 제 3 트랜지스터의 소스단자와 상기 접지전압단자 사이에 연결된 제 4 트랜지스터;
    상기 제 2 트랜지스터의 게이트단자에 제 1단이 연결되고 상기 제 3 트랜지스터의 드레인단자에 제 2단이 연결된 제 2 캐패시터; 및
    상기 제 2 트랜지스터의 게이트단자와 상기 접지전압단자 사이에 연결된 제 5 트랜지스터;를 구비하며,
    상기 제 3 트랜지스터의 드레인단자와 게이트단자는 상기 제 2 캐패시터의 상기 제 2단 및 상기 제 5 트랜지스터의 게이트단자와 공통 연결되고,
    상기 제 4 트랜지스터의 게이트단자는 상기 제 2 캐패시터의 상기 제 1단 및 상기 제 5 트랜지스터의 드레인단자와 공통 연결되는 것을 특징하는 액정표시장치용 쉬프트 레지스터.
  7. 제 6 항에 있어서, 상기 제 2 구동수단은,
    상기 제 1 트랜지스터의 게이트단자와 상기 접지전압단자 사이에 연결된 제 6 트랜지스터; 및
    전원전압단자와 상기 제 2 트랜지스터의 게이트단자 사이에 연결된 제 7 트랜지스터와 제 8 트랜지스터;를 구비하며,
    상기 제 7 트랜지스터의 게이트단자와 드레인단자는 상기 제 8 트랜지스터의 드레인단자 및 상기 전원전압단자와 공통 연결되고,
    상기 제 7 트랜지스터의 소스단자는 상기 제 8 트랜지스터의 소스단자 및 상기 제 2 트랜지스터의 게이트단자와 공통 연결되며,
    상기 다음 스테이지 출력신호는 상기 제 6 트랜지스터 및 제 8 트랜지스터의 게이트단자에 각각 인가되는 것을 특징으로 하는 액정표시장치용 쉬프트 레지스터.
  8. 제 7 항에 있어서, 상기 전압분배수단은,
    상기 출력단자와 상기 접지전압단자 사이에 연결된 제 9 트랜지스터를 구비하며, 상기 펄스신호는 상기 제 9 트랜지스터의 게이트단자에 인가되는 것을 특징하는 액정표시장치용 쉬프트 레지스터.
  9. 제 8 항에 있어서, 상기 전압분배수단은,
    상기 풀업수단이 상기 제 1 전압을 인가하며 상기 펄스신호가 제 1 전압레벨일 경우, 상기 제 3 전압을 상기 출력단자에 인가하는 것을 특징하는 액정표시장치용 쉬프트 레지스터.
KR1020040070300A 2004-09-03 2004-09-03 액정표시장치용 쉬프트 레지스터 KR100697387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040070300A KR100697387B1 (ko) 2004-09-03 2004-09-03 액정표시장치용 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070300A KR100697387B1 (ko) 2004-09-03 2004-09-03 액정표시장치용 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20060021532A KR20060021532A (ko) 2006-03-08
KR100697387B1 true KR100697387B1 (ko) 2007-03-20

Family

ID=37128341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070300A KR100697387B1 (ko) 2004-09-03 2004-09-03 액정표시장치용 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR100697387B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779494B (zh) 2012-03-29 2015-08-05 北京京东方光电科技有限公司 一种栅极驱动电路、方法及液晶显示器

Also Published As

Publication number Publication date
KR20060021532A (ko) 2006-03-08

Similar Documents

Publication Publication Date Title
KR101533743B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR101183431B1 (ko) 게이트 드라이버
JP4083581B2 (ja) シフトレジスタ及びこれを利用した液晶表示装置
US7310402B2 (en) Gate line drivers for active matrix displays
KR101296624B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100796298B1 (ko) 액정표시장치
EP2400485B1 (en) Bidirectional shift register and image display device using the same
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US20080170064A1 (en) Liquid crystal display device and method of driving the same
US9666140B2 (en) Display device and method for driving same
US8559588B2 (en) Shift register
US9928794B2 (en) Shift register and display apparatus
US20080211760A1 (en) Liquid Crystal Display and Gate Driving Circuit Thereof
JP2007114771A (ja) ゲート駆動回路及びこれを備える液晶表示装置
US20100245305A1 (en) Display driving circuit, display device, and display driving method
KR20040097503A (ko) 쉬프트 레지스터
KR20110120705A (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20080033565A (ko) 게이트 구동회로 및 이를 갖는 표시 장치
WO2010067643A1 (ja) シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
US8786542B2 (en) Display device including first and second scanning signal line groups
EP3611719A1 (en) Shift register unit, grating drive circuit and driving method therefor
WO2018193912A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
CN103680377B (zh) 栅极移位寄存器及使用该栅极移位寄存器的平板显示器
KR101485583B1 (ko) 표시 장치 및 그 구동 방법
KR20110055069A (ko) 게이트 펄스 변조 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14