JP2007114771A - ゲート駆動回路及びこれを備える液晶表示装置 - Google Patents

Abstract

【課題】各々複数のステージを有する複数のシフトレジスタを用いて多数のゲート線を駆動するゲート駆動回路及びこれを備える液晶表示装置を提供する。
【解決手段】複数のゲート線に駆動信号を出力するゲート駆動回路において、ｐ（ここで、ｐは３以上の整数）個のグループに分けられるゲート線をグループ別に駆動するｐ個のシフトレジスタを有し、前記各々のシフトレジスタは、互いに従属的に接続される複数のステージを有し、前記各々のシフトレジスタで最初のステージの入力端子には開始信号が入力され、各ステージの出力信号は次のステージの入力端子に接続されて、前記各ステージの出力信号により前記複数のゲート線を順次に駆動する。
【選択図】 図３

Description

本発明はゲート駆動回路及びこれを備える液晶表示装置に係り、さらに詳しくは、各々複数のステージを有する複数のシフトレジスタを用いて多数のゲート線を駆動するゲート駆動回路及びこれを備える液晶表示装置に関する。

液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）とは、両基板の間に注入されている異方性の誘電率を持つ液晶物質に電界を印加し、この電界の強度を調節して基板への透光量を調節することにより、所望の画像を表示する装置のことである。
この種の液晶表示装置の基板の上には、互いに平行な複数のゲート線と、これらのゲート線とは絶縁されて交差する複数のデータ線が形成され、これらのゲート線とデータ線により囲まれた領域に１つの画素が定義される。ここで、各ゲート線とデータ線が交差する箇所には薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、「ＴＦＴ」と称する。）及び画素電極が形成される。

液晶表示装置は、ゲート線を駆動するためのゲート駆動回路部と、データ線を駆動するためのソース駆動回路部とを有する。液晶表示装置は、ゲート駆動回路部がゲート線に所定の電圧を印加すると、ＴＦＴの両端に接続されているデータ線と画素電極が電気的に接続され、このとき、ソース駆動回路部がデータ線を介して画素電極に所定のデータ電圧を印加することにより駆動される。
ここで、ゲート駆動回路部は、シフトレジスタを用いて駆動することができる。

図１は、従来の技術による液晶表示パネルのゲート駆動回路を構成するシフトレジスタを示すブロック図である。
シフトレジスタは複数のステージ２１により構成され、それぞれのステージ２１はそれぞれのゲート線Ｇ１〜Ｇ４・・・を駆動するための第１の出力端子ＧＯＵＴ、第２の出力端子ＳＯＵＴ、入力端子ＩＮ、制御端子ＣＴ、クロック入力端子ＣＫ、接地電圧端子ＶＳＳ、及び駆動電圧端子ＶＤＤを有する。

ステージ２１はそれぞれのゲート線と接続され、第２の出力端子ＳＯＵＴが次段のステージの入力端子ＩＮに接続されると共に、前段のステージの制御端子ＣＴに接続されることにより、従属的な接続がなされて全てのゲート線が駆動される。
このとき、液晶表示装置において、動画像を滑らかに表示するためには、ゲート線は１秒につき６０回以上駆動されることが求められるが、上記の如き構成のシフトレジスタはその動作速度が遅いため、約４００個以上のゲート線を駆動するには問題があった。

そこで、本発明は上記従来のゲート駆動回路及びこれを備える液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、各々複数のステージを有する複数のシフトレジスタを用いて多数のゲート線を駆動するゲート駆動回路及びこれを備える液晶表示装置を提供するところにある。

上記目的を達成するためになされた本発明によるゲート駆動回路は、複数のゲート線に駆動信号を出力するゲート駆動回路において、ｐ（ここで、ｐは３以上の整数）個のグループに分けられるゲート線をグループ別に駆動するｐ個のシフトレジスタを有し、前記各々のシフトレジスタは、互いに従属的に接続される複数のステージを有し、前記前記各々のシフトレジスタで最初のステージの入力端子には開始信号が入力され、各ステージの出力信号は次のステージの入力端子に接続されて、前記各ステージの出力信号により前記複数のゲート線を順次に駆動することを特徴とする。

前記ｐ個のシフトレジスタに用いられるｐ個の開始信号は、それぞれｐ分の１（１／ｐ）だけシフトされていることを特徴とする。
前記各ステージは、前段のステージのうちいずれか１つのステージから出力されたステージ駆動信号を受信する入力端子と、位相の異なる複数のクロック信号のうちいずれか１つのクロック信号を受信するクロック端子と、次段のステージのうちいずれか１つのステージから出力されたステージ駆動信号を受信する制御端子と、前記クロック端子に受信された前記クロック信号を前記ゲート駆動信号として出力する第１の出力端子と、前記クロック端子に受信された前記クロック信号をステージ駆動信号として出力する第２の出力端子とを備えることを特徴とする。
前記ｐは整数４であり、前記ゲート線は、４ｎ−３、４ｎ−２、４ｎ−１、４ｎ（ここで、ｎは１以上の整数）の順にグループ分けされることを特徴とする。

上記目的を達成するためになされた本発明による液晶表示装置は、複数のゲート線と、該ゲート線と交差する複数のデータ線と、前記ゲート線とデータ線との間に設けられるスイッチング素子と、画素電極を有する液晶表示パネルと、前記ゲート線を選択して、これと接続されているスイッチング素子を導通させるゲート駆動回路部と、前記スイッチング素子の導通により画素電極と接続されているデータ線を入力された画像データに対応して駆動するソース駆動回路部とを備え、前記ゲート駆動回路部は、ｐ（ここで、ｐは３以上の整数）個にグループ分けされたゲート線をグループ別に駆動するｐ個のシフトレジスターを有し、前記各々のシフトレジスターは、互いに従属的に接続される複数のステージを有し、前記各々のシフトレジスタで最初のステージの入力端子には開始信号が入力され、各ステージの出力信号は次のステージの入力端子に接続されて、前記各ステージの出力信号により前記複数のゲート線を順次に駆動することを特徴とする。

前記ｐ個のシフトレジスタに用いられるｐ個の開始信号は、それぞれｐ分の１（１／ｐ）だけシフトされていることを特徴とする。
前記各ステージは、前段のステージのうちいずれか１つのステージから出力されたステージ駆動信号を受信する入力端子と、位相の異なる複数のクロック信号のうちいずれか１つのクロック信号を受信するクロック端子と、次段のステージのうちいずれか１つのステージから出力されたステージ駆動信号を受信する制御端子と、前記クロック端子に受信された前記クロック信号を前記ゲート駆動信号として出力する第１の出力端子と、前記クロック端子に受信された前記クロック信号をステージ駆動信号として出力する第２の出力端子とを備えることを特徴とする。
前記ｐは、正数４であり、前記ゲート線は、４ｎ−３、４ｎ−２、４ｎ−１、４ｎ（ここで、ｎは１以上の整数）の順にグループ分けされることを特徴とする。
前記ソース駆動回路部は、前記ゲート線にゲート信号が印加される期間をｐ個の期間に分け、前記ｐ個の期間のうち最後の期間にデータ電圧を印加することを特徴とする。

本発明に係るゲート駆動回路及びこれを備える液晶表示装置によれば、ｐ個（ここで、ｐは３以上の整数）以上のシフトレジスタを用いてゲート線をｐ以上のグループに分け、ｐ分の１だけシフトされている信号を用いてｐ倍のゲート線を駆動することができる。これにより、複数のシフトレジスタを用いて多数のゲート線を駆動することができ、高解像度の液晶表示装置を安価に製造することができるという効果がある。

次に、本発明に係るゲート駆動回路及びこれを備える液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。

図２は、本発明の一実施形態による液晶表示装置の概略図である。
図２に示す本発明の一実施形態による液晶表示装置は、液晶表示パネル１００、ゲート駆動回路部２００、ソース駆動回路部３００、ゲート駆動電圧発生部４００、タイミング制御部５００及び階調電圧発生部６００を備える。

液晶表示パネル１００は、行方向に形成された複数のゲート線Ｇ１、Ｇ２、．．．、Ｇ４ｎ、及び列方向に形成された複数のデータ線Ｄ１、Ｄ２、．．．、Ｄｍを有し、ゲート線とデータ線により囲まれた領域に画素が定義される。画素は、ゲート線とデータ線に接続されているＴＦＴ及び画素電極を有する。ここで、ｎ及びｍは１以上の整数である。
液晶表示パネル１００は、ゲート駆動回路部２００がゲート線に所定の電圧を印加すると、ＴＦＴの両端に接続されているデータ線と画素電極が電気的に接続され、このとき、ソース駆動回路部３００がデータ線を介して画素電極に所定のデータ電圧を印加することにより駆動される。

タイミング制御部５００は、ＬＣＤモジュールの外部のグラフィック制御部（図示せず）から赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のデータ信号、フレーム区別信号としての垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ及びメインクロック信号ＣＬＫを受信して、ゲート駆動回路部２００及びソース駆動回路部３００を駆動するためのデジタル信号を生成し、出力する。

タイミング制御部５００からゲート駆動回路部２００に出力するタイミング信号としては、ゲート線へのゲート信号の印加開始を指令する垂直開始信号、このゲート信号をそれぞれのゲート線に順次に印加するためのゲートクロック信号、及びゲート駆動回路部２００の出力をイネーブルさせるゲートオン信号などの制御信号がある。
タイミング制御部５００からソース駆動回路部３００に出力するタイミング信号としては、グラフィック制御部から受信したＲ、Ｇ、Ｂのデータ信号の駆動開始を指令する水平開始信号、ソース駆動回路部３００内においてアナログ変換されたデータ信号の印加を指令する信号、及びソース駆動回路部３００内におけるデータのシフトのための水平クロック信号などの制御信号がある。

ゲート駆動電圧発生部４００は、ゲート信号として用いられるゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆと、階調電圧と共通電圧Ｖｃｏｍを生成する際に基準となる駆動基準電圧ＡＶｄｄを生成する。ゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆはゲート駆動回路部２００に出力し、駆動基準電圧ＡＶｄｄは共通電圧発生部（図示せず）及び階調電圧発生部６００に出力する。
このとき、ゲート駆動回路部２００はタイミング制御部５００からゲートクロック信号と垂直開始信号を受信し、ゲート駆動電圧発生部４００からゲート駆動電圧Ｖｏｎ、Ｖｏｆｆを受信して、液晶表示パネル１００上の各画素にデータ電圧が伝わるように当該ＴＦＴを制御する。

本発明の一実施形態によるゲート駆動回路部２００は、複数のステージを有する第１〜第４のシフトレジスタを用いてゲートオン電圧Ｖｏｎをゲート線Ｇ１、Ｇ２、．．．、Ｇ４ｎに順次に印加することにより、液晶表示パネル１００のＴＦＴをオン、オフにする。
ここで、第１のシフトレジスタは（４ｎ−３）番目のゲート線Ｇ１、Ｇ５、．．．、Ｇ４ｎ−３を駆動し、第２のシフトレジスタは（４ｎ−２）番目のゲート線Ｇ２、Ｇ６、．．．、Ｇ４ｎ−２を駆動し、第３のシフトレジスタは（４ｎ−１）番目のゲート線Ｇ３、Ｇ７、．．．、Ｇ４ｎ−１を駆動し、そして第４のシフトレジスタは４ｎ番目のゲート線Ｇ４、Ｇ８、．．．、Ｇ４ｎを駆動する。すなわち、本発明の一実施形態によるゲート駆動回路部２００は、ゲート線を４つのグループに分け、４つのシフトレジスタを用いてゲート線Ｇ１、Ｇ２、．．．、Ｇ４ｎを駆動する。

ゲート駆動回路部２００は、液晶表示パネル１００の周縁領域に形成される。具体的には、液晶表示パネル１００中の画素が形成されていない領域、つまり、画像非表示領域の両側に形成される。このとき、４つのシフトレジスタのうち一方の側に２つのシフトレジスタが、他方の側に２つのシフトレジスタが配設されることが好ましい。また、ゲート駆動回路部２００は、液晶表示パネル１００の画素が形成されるときに一緒に形成可能である。
階調電圧発生部６００は、グラフィック制御部から受信したＲＧＢデータのビット数に応じて階調電圧を生じさせ、ソース駆動回路部３００に伝送する。
ソース駆動回路部３００は、タイミング制御部５００から出力される信号に基づいてデータ電圧をデータ線Ｄ１、Ｄ２、．．．、Ｄｍに印加する。

図３は、図２に示す液晶表示パネルのゲート駆動回路部を構成する第１〜第４のシフトレジスタを示すブロック図であり、図４は、図３に示すシフトレジスタとゲート線に印加される電圧の波形タイミング図である。
図３を参照すると、ゲート駆動回路部２００は、複数の第１のステージ２１０（ＳＲＣ１）が従属的に接続されている第１のシフトレジスタ、複数の第２のステージ２２０（ＳＲＣ２）が従属的に接続されている第２のシフトレジスタ、複数の第３のステージ２３０（ＳＲＣ３）が従属的に接続されている第３のシフトレジスタ、及び複数の第４のステージ２４０（ＳＲＣ４）よりなる第４のシフトレジスタを備える。

ここで、第１のシフトレジスタは（４ｎ−３）番目のゲート線Ｇ１、Ｇ５、．．．、Ｇ４ｎ−３と接続され、第２のシフトレジスタは（４ｎ−２）番目のゲート線Ｇ２、Ｇ６、．．．、Ｇ４ｎ−２と接続され、第３のシフトレジスタは（４ｎ−１）番目のゲート線Ｇ３、Ｇ７、．．．、Ｇ４ｎ−１と接続され、第４のシフトレジスタは４ｎ番目のゲート線Ｇ４、Ｇ８、．．．、Ｇ４ｎと接続される。

シフトレジスタの各ステージは、それぞれ入力端子ＩＮ、第１の出力端子ＧＯＵＴ、第２の出力端子ＳＯＵＴ、制御端子ＣＴ、クロック入力端子ＣＫ、接地電圧端子ＶＳＳ、駆動電圧端子ＶＤＤを備える。
シフトレジスタに含まれている最初のステージの入力端子には開始信号が入力され、各ステージの第２の出力端子ＳＯＵＴはそれぞれ該当シフトレジスタの次段のステージの入力端子ＩＮに接続されると共に、前段のステージの制御端子ＣＴに接続されることにより、従属的な接続がなされる。

第１のシフトレジスタから最初のステージの入力端子ＩＮには第１の開始信号ＳＴＶ＿１が入力される。各ステージの第１の出力信号ＧＯＵＴは、対応する各ゲート線Ｇ１、Ｇ５、．．．、Ｇ４ｎ−３に接続される。ここで、奇数番目のステージには第１のクロック信号ＣＫＶ＿１が与えられ、偶数番目のステージには第１の反転クロック信号ＣＫＶＢ＿１が与えられる。このとき、第１のクロック信号ＣＫＶ＿１と第１の反転クロック信号ＣＫＶＢ＿１は互いに逆位相を有する。
第２のシフトレジスタから最初のステージの入力端子ＩＮには、第２の開始信号ＳＴＶ＿２が入力される。各ステージの第１の出力信号ＧＯＵＴは、対応する各ゲート線Ｇ２、Ｇ６、．．．、Ｇ４ｎ−２に接続される。ここで、奇数番目のステージには第２のクロック信号ＣＫＶ＿２が与えられ、偶数番目のステージには第２の反転クロック信号ＣＫＶＢ＿２が与えられる。このとき、第２のクロック信号ＣＫＶ＿２と第２の反転クロック信号ＣＫＶＢ＿２は互いに逆位相を有する。

第３のシフトレジスタから最初のステージの入力端子ＩＮには、第３の開始信号ＳＴＶ＿３が入力される。各ステージの第１の出力信号ＧＯＵＴは、対応する各ゲート線Ｇ３、Ｇ７、．．．、Ｇ４ｎ−１に接続される。ここで、奇数番目のステージには第３のクロック信号ＣＫＶ＿３が与えられ、偶数番目のステージには第３の反転クロック信号ＣＫＶＢ＿３が与えられる。このとき、第３のクロック信号ＣＫＶ＿３と第３の反転クロック信号ＣＫＶＢ＿３は互いに逆位相を有する。
第４のシフトレジスタから最初のステージの入力端子ＩＮには、第４の開始信号ＳＴＶ＿４が入力される。各ステージの第１の出力信号ＧＯＵＴは、対応する各ゲート線Ｇ４、Ｇ８、．．．、Ｇ４ｎに接続される。ここで、奇数番目のステージには第４のクロック信号ＣＫＶ＿４が与えられ、偶数番目のステージには第４の反転クロック信号ＣＫＶＢ＿４が与えられる。このとき、第４のクロック信号ＣＫＶ＿４と第４の反転クロック信号ＣＫＶＢ＿４は互いに逆位相を有する。

シフトレジスタにおいて、現在のステージの制御端子ＣＴには次段のステージの出力信号が制御信号として入力される。このとき、制御端子ＣＴに入力される制御信号は、当該ステージの出力信号を「ロウ」の状態に立ち下げるような役割を果たす。こうして第１〜第４のシフトレジスタの出力信号が順次に「ハイ」の状態を有することになり、その結果、ゲート線Ｇ１〜Ｇ４ｎが順次に駆動される。

次に、図４に基づき、本発明の一実施形態によるゲート駆動回路部の動作について詳細に説明する。
図４を参照すると、本発明の一実施形態による第１〜第４のシフトレジスタに用いられる第１〜第４の開始信号（ＳＴＶ＿１〜４）は、第１の開始信号ＳＴＶ＿１を基準としてそれぞれ４分の１の長さだけシフトされた信号である。すなわち、第２の開始信号ＳＴＶ＿２は、第１の開始信号ＳＴＶ＿１が４分の１の長さだけシフトされた信号であり、第３の開始信号ＳＴＶ＿３は、第２の開始信号ＳＴＶ＿２が４分の１の長さだけシフトされた信号であり、そして、第４の開始信号ＳＴＶ＿４は、第３の開始信号ＳＴＶ＿３が４分の１の長さだけシフトされた信号である。

第１〜第４のクロック信号（ＣＫＶ＿１〜４）、及び第１〜第４の反転クロック信号（ＣＫＶＢ＿１〜４）もまた、第１〜第４の開始信号（ＳＴＶ＿１〜４）と同様に、第１のクロック信号ＣＫＶ＿１と第１の反転クロック信号ＣＫＶＢ＿１を基準としてそれぞれ４分の１の長さだけシフトされた信号である。このため、第１〜第４のシフトレジスタから出力されるゲート信号も同様に、第１のシフトレジスタから出力される信号を基準として４分の１の長さだけシフトされる。
すなわち、本発明の一実施形態によるゲート駆動回路部は、第１のゲート線Ｇ１から第８のゲート線Ｇ８に出力するゲート信号を、第１のゲート線Ｇ１に出力される信号を基準としてそれぞれ４分の１の長さだけシフトして出力する。

このとき、図４における期間「１」を参照すると、期間「１」中には、第１のゲート線Ｇ１に対応する画素を駆動するためのデータ電圧Ｄ１がデータ線Ｄ１〜Ｄｍに出力される。このとき、第１のゲート線Ｇ１〜第４のゲート線Ｇ４にゲート信号が出力されているため、第１のゲート線Ｇ１〜第４のゲート線Ｇ４に対応する４ラインの画素にデータ電圧Ｄ１が充電される。このため、第１のゲート線Ｇ１〜第４のゲート線Ｇ４に対応する４ラインの画素は同じデータ電圧を有することになる。

次に、期間「２」を参照すると、期間「２」中には、第１のゲート線Ｇ１のゲート信号が遮断されるため、当該第１のゲート線Ｇ１に対応する画素にはデータ電圧Ｄ１がそのまま維持される。
また、期間「２」中には、第２のゲート線Ｇ２に対応する画素を駆動するためのデータ電圧Ｄ２がデータ線Ｄ１〜Ｄｍに出力される。このとき、第２のゲート線Ｇ２〜第５のゲート線Ｇ５にゲート信号が出力されているため、第２のゲート線Ｇ２〜第５のゲート線Ｇ５に対応する４ラインの画素にデータ電圧Ｄ２が充電される。このため、第２のゲート線Ｇ２〜第５のゲート線Ｇ５に対応する４ラインの画素は同じデータ電圧を有することになる。

次に、期間「３」を参照すると、期間「３」中には、第２のゲート線Ｇ２のゲート信号が遮断されるため、当該第２のゲート線Ｇ２に対応する画素にはデータ電圧Ｄ２がそのまま維持される。
また、期間「３」中には、第３のゲート線Ｇ３に対応する画素を駆動するためのデータ電圧Ｄ３がデータ線Ｄ１〜Ｄｍに出力される。このとき、第３のゲート線Ｇ３〜第６のゲート線Ｇ６にゲート信号が出力されているため、第３のゲート線Ｇ３〜第６のゲート線Ｇ６に対応する４ラインの画素にデータ電圧Ｄ３が充電される。このため、第３のゲート線Ｇ３〜第６のゲート線Ｇ６に対応する４ラインの画素は、同じデータ電圧を有することになる。

こうして、期間「４」〜期間「８」中にもデータ電圧Ｄ４〜Ｄ８が印加され、第４のゲート線Ｇ４〜第８のゲート線Ｇ８に対応する画素にデータ電圧Ｄ４〜Ｄ８が充電される。

すなわち、本発明の一実施形態による液晶表示装置は、ゲート線Ｇ１〜Ｇ４ｎにゲート信号が印加される期間を４等分し、４等分された期間のうち最後の期間にデータ電圧を印加して、当該ゲートラインに対応する画素にデータ電圧を充電する。
このようなゲート駆動回路部を用いると、１つのシフトレジスタを用いたゲート駆動回路部と比較して４倍のゲート線を駆動することができる。
本発明の一実施形態によるゲート駆動回路部においては、４つのシフトレジスタを用いるものとして説明したが、ｐ個（ここで、ｐは３以上の整数）以上のシフトレジスタを用いてゲート線をｐ以上のグループに分け、ｐ分の１（１／ｐ）だけシフトされている信号を用いてｐ倍のゲート線を駆動することができる。

以下、シフトレジスタを構成するステージの内部回路について説明する。但し、上記のようなステージには同じ動作を行う種々の回路が存在するため、その中で多用される１つの回路を例にとって説明する。
図５は、シフトレジスタに組み込まれる各ステージの内部回路図である。
図５を参照すると、それぞれのステージは、第１のプルアップ部２５１、第２のプルアップ部２５２、第１のプルダウン部２５３、第２のプルダウン部２５４、プルアップ駆動部２５５及びプルダウン駆動部２５６を備える。

第１のプルアップ部２５１は、クロック端子ＣＫに与えられる信号をゲート駆動信号として第１の出力端子ＧＯＵＴに出力する。第２のプルアップ部２５２は、クロック端子ＣＫに与えられる信号をゲート駆動信号として第２の出力端子ＳＯＵＴに出力する。
第１のプルアップ部２５１は、ゲート電極が第１のノードＮ１に接続され、ソース電極がクロック端子ＣＫに接続され、ドレイン電極が第１の出力端子ＧＯＵＴに接続されている第１のトランジスタＮＴ１を有する。第２のプルアップ部２５２は、ゲート電極が第１のノードＮ１に接続され、ソース電極がクロック端子ＣＫに接続され、ドレイン電極が第２の出力端子ＳＯＵＴに接続されている第２のトランジスタＮＴ２を有する。

第１のプルダウン部２５３は、第１のプルアップ部２５１がターンオフされてからターンオンされて、第１の出力端子ＧＯＵＴに出力されるゲート駆動信号を放電させ、第２のプルダウン部２５４は、第２のプルアップ部２５２がターンオフされてからターンオンされて、第２の出力端子ＳＯＵＴに出力されるステージ駆動信号を放電させる。
第１のプルダウン部２５３は、ゲート電極が第２のノードＮ２に接続され、ドレイン電極が第１の出力端子ＧＯＵＴに接続され、ソース電極が接地電圧端子ＶＳＳに接続されている第３のトランジスタＮＴ３を有する。第２のプルダウン部２５４は、ゲート電極が第２のノードＮ２に接続され、ドレイン電極が第２の出力端子ＳＯＵＴに接続され、ソース電極が接地電圧端子ＶＳＳに接続されている第４のトランジスタＮＴ４を有する。

プルアップ駆動部２５５は、第５〜第７のトランジスタＮＴ５、ＮＴ６、ＮＴ７を有して、第１及び第２のプルアップ部２５１、２５２をターンオンさせる。
第５のトランジスタＮＴ５は、ゲート電極が入力端子ＩＮに接続され、ドレイン電極が駆動電圧端子ＶＤＤに接続され、ソース電極が第１のノードＮ１に接続される。第６のトランジスタＮＴ６は、ゲート電極とドレイン電極が駆動電圧端子ＶＤＤに接続され、ソース電極が第３のノードＮ３に接続される。第７のトランジスタＮＴ７は、ゲート電極が第１のノードＮ１に接続され、ドレイン電極が第３のノードＮ３に接続され、ソース電極が接地電圧端子ＶＳＳに接続される。

プルダウン駆動部２５６は、第８〜第１２のトランジスタＮＴ８、ＮＴ９、ＮＴ１０、ＮＴ１１、ＮＴ１２を有して、第１及び第２のプルアップ部２５１、２５２をターンオフさせると共に、第１及び第２のプルダウン部２５３、２５４をターンオンさせる。
第８のトランジスタＮＴ８は、ゲート電極が第３のノードＮ３に接続され、ドレイン電極が駆動電圧端子ＶＤＤに接続され、ソース電極が第２のノードＮ２に接続される。第９のトランジスタＮＴ９は、ゲート電極が第１のノードＮ１に接続され、ドレイン電極が第２のノードＮ２に接続され、ソース電極が接地電圧端子ＶＳＳに接続される。第１０のトランジスタＮＴ１０は、ゲート電極が入力端子ＩＮに接続され、ドレイン電極が第２のノードＮ２に接続され、ソース電極が接地電圧端子ＶＳＳに接続される。
第１１のトランジスタＮＴ１１は、ゲート電極が第２のノードＮ２に接続され、ドレイン電極が第１のノードＮ１に接続され、ソース電極が接地電圧端子ＶＳＳに接続される。第１２のトランジスタＮＴ１２は、ゲート電極が制御端子ＣＴに接続され、ドレイン電極が第１のノードＮ１に接続され、ソース電極が接地電圧端子ＶＳＳに接続される。

入力端子ＩＮに、前段のステージの第２の出力端子ＳＯＵＴから出力されたステージ駆動信号が与えられると、第５のトランジスタＮＴ５がターンオンされて第１のノードＮ１の電位が次第に上がる。第１のノードＮ１の電位が上がるに伴い、第１及び第２のトランジスタＮＴ１、ＮＴ２がターンオンされて、第１及び第２の出力端子ＧＯＵＴ、ＳＯＵＴにはゲート駆動信号及びステージ駆動信号がそれぞれ出力される。

一方、第６のトランジスタＮＴ６は常時ターンオンの状態を維持している状態で、第１のノードＮ１の電位が上がるに伴い、第７のトランジスタＮＴ７がターンオンされると、第３のノードＮ３の電位が下がる。
第３のノードＮ３の電位が下がることにより、第８のトランジスタＮＴ８はターンオフの状態を維持する。このため、第２のノードＮ２には、駆動電圧ＶＤＤが与えられない。
また、第９のトランジスタＮＴ９は、第１のノードＮ１の電位が上がるときにターンオンされて第２のノードＮ２の電位を接地電圧ＶＳＳに維持することにより、第３及び第４のトランジスタＮＴ３、ＮＴ４をターンオフさせる。

この後、制御端子ＣＴを介して次段のステージの第２の出力端子ＳＯＵＴから出力されたステージ駆動信号が与えられると、第１２のトランジスタＮＴ１２がターンオンされて、第１のノードＮ１の電位を接地電圧ＶＳＳに放電させる。第１のノードＮ１の電位が下がるに伴い、第７及び第９のトランジスタＮＴ７、ＮＴ９がターンオフされる。
したがって、第２のノードＮ２の電位が次第に上がり、これに伴い、第３及び第４のトランジスタＮＴ３、ＮＴ４がターンオンされて、第１及び第２の出力端子ＧＯＵＴ、ＳＯＵＴから出力されたゲート駆動信号を接地電圧ＶＳＳに放電させる。

このとき、第１０及び第１１のトランジスタＮＴ１０、ＮＴ１１は、第２のノードＮ２の電位が上がるに伴いターンオンされて、第１のノードＮ１の電位を素早く放電させる。
このような過程を繰り返し行うことにより、各ステージは、所定の区間中に「ハイ」の状態を維持するゲート駆動信号及びステージ駆動信号を出力する。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

従来の技術による液晶表示パネルのゲート駆動回路を構成するシフトレジスタを示すブロック図である。 本発明の一実施形態による液晶表示装置の概略図である。 本発明の一実施形態による液晶表示パネルの駆動回路を構成するシフトレジスタを示すブロック図である。 図３に示すシフトレジスタとゲート線に印加される電圧の波形図である。 図３に示すシフトレジスタの各ステージの内部回路を示す回路図である。

符号の説明

１００ 液晶表示パネル
２００ ゲート駆動回路部
２１０ 第１のステージ
２２０ 第２のステージ
２３０ 第３のステージ
２４０ 第４のステージ
２５１ 第１のプルアップ部
２５２ 第２のプルアップ部
２５３ 第１のプルダウン部
２５４ 第２のプルダウン部
２５５ プルアップ駆動部
２５６ プルダウン駆動部
３００ ソース駆動回路部
４００ ゲート駆動電圧発生部
５００ タイミング制御部
６００ 階調電圧発生部

Claims (9)

1. 複数のゲート線に駆動信号を出力するゲート駆動回路において、
   ｐ（ここで、ｐは３以上の整数）個のグループに分けられるゲート線をグループ別に駆動するｐ個のシフトレジスタを有し、
   前記各々のシフトレジスタは、互いに従属的に接続される複数のステージを有し、
   前記各々のシフトレジスタで最初のステージの入力端子には開始信号が入力され、各ステージの出力信号は次のステージの入力端子に接続されて、前記各ステージの出力信号により前記複数のゲート線を順次に駆動することを特徴とするゲート駆動回路。
2. 前記ｐ個のシフトレジスタに用いられるｐ個の開始信号は、それぞれｐ分の１（１／ｐ）だけシフトされていることを特徴とする請求項１に記載のゲート駆動回路。
3. 前記各ステージは、前段のステージのうちのいずれか１つのステージから出力されたステージ駆動信号を受信する入力端子と、
   位相の異なる複数のクロック信号のうちのいずれか１つのクロック信号を受信するクロック端子と、
   次段のステージのうちのいずれか１つのステージから出力されたステージ駆動信号を受信する制御端子と、
   前記クロック端子に受信された前記クロック信号を前記ゲート駆動信号として出力する第１の出力端子と、
   前記クロック端子に受信された前記クロック信号をステージ駆動信号として出力する第２の出力端子とを備えることを特徴とする請求項１または２に記載のゲート駆動回路。
4. 前記ｐは、整数４であり、前記ゲート線は、４ｎ−３、４ｎ−２、４ｎ−１、４ｎ（ここで、ｎは１以上の整数）の順にグループ分けされることを特徴とする請求項１または２に記載のゲート駆動回路。
5. 複数のゲート線と、該ゲート線と交差する複数のデータ線と、前記ゲート線とデータ線との間に設けられるスイッチング素子と、画素電極とを有する液晶表示パネルと、
   前記ゲート線を選択して、これと接続されているスイッチング素子を導通させるゲート駆動回路部と、
   前記スイッチング素子の導通により画素電極と接続されているデータ線を入力された画像データに対応して駆動するソース駆動回路部とを備え、
   前記ゲート駆動回路部は、ｐ（ここで、ｐは３以上の整数）個にグループ分けされたゲート線をグループ別に駆動するｐ個のシフトレジスタを有し、前記各々のシフトレジスタは、互いに従属的に接続される複数のステージを有し、前記各々のシフトレジスタで最初のステージの入力端子には開始信号が入力され、各ステージの出力信号は次のステージの入力端子に接続されて、前記各ステージの出力信号により前記複数のゲート線に対し順次に駆動することを特徴とする液晶表示装置。
6. 前記ｐ個のシフトレジスタに用いられるｐ個の開始信号は、それぞれｐ分の１（１／ｐ）だけシフトされていることを特徴とする請求項５に記載の液晶表示装置。
7. 前記各ステージは、前段のステージのうちのいずれか１つのステージから出力されたステージ駆動信号を受信する入力端子と、
   位相の異なる複数のクロック信号のうちのいずれか１つのクロック信号を受信するクロック端子と、
   次段のステージのうちのいずれか１つのステージから出力されたステージ駆動信号を受信する制御端子と、
   前記クロック端子に受信された前記クロック信号を前記ゲート駆動信号として出力する第１の出力端子と、
   前記クロック端子に受信された前記クロック信号をステージ駆動信号として出力する第２の出力端子とを備えることを特徴とする請求項５または６に記載の液晶表示装置。
8. 前記ｐは、整数４であり、前記ゲート線は、４ｎ−３、４ｎ−２、４ｎ−１、４ｎ（ここで、ｎは１以上の整数）の順にグループ分けされることを特徴とする請求項５または６に記載の液晶表示装置。
9. 前記ソース駆動回路部は、前記ゲート線にゲート信号が印加される期間をｐ個の期間に分け、前記ｐ個の期間のうちの最後の期間にデータ電圧を印加することを特徴とする請求項５または６に記載の液晶表示装置。
   

Images