KR20170065063A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20170065063A
KR20170065063A KR1020150170708A KR20150170708A KR20170065063A KR 20170065063 A KR20170065063 A KR 20170065063A KR 1020150170708 A KR1020150170708 A KR 1020150170708A KR 20150170708 A KR20150170708 A KR 20150170708A KR 20170065063 A KR20170065063 A KR 20170065063A
Authority
KR
South Korea
Prior art keywords
clock signal
gate clock
gate
inverted
level
Prior art date
Application number
KR1020150170708A
Other languages
English (en)
Inventor
최근혁
이상현
이효철
최재호
홍현석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150170708A priority Critical patent/KR20170065063A/ko
Priority to US15/342,530 priority patent/US10049619B2/en
Publication of KR20170065063A publication Critical patent/KR20170065063A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 본 발명의 일 실시 예에 따른 표시 장치는, 상승 엣지와 하강 엣지를 갖는 수직 클록 신호를 생성하고, 상기 수직 클록 신호를 게이트 구동부에게 전송하는 타이밍 제어부; 및 상기 수직 클록 신호를 수신하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 어느 하나에 따라 제1 게이트 클록 신호 및 제1 반전 게이트 클록 신호를 생성하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 나머지 하나에 따라 제2 게이트 클록 신호 및 제2 반전 게이트 클록 신호를 생성하는 게이트 구동부를 포함할 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}
본 발명의 일 실시 예는 표시 장치 및 그 구동 방법에 관한 것이다.
오늘날 널리 이용되는 컴퓨터 모니터, 텔레비전, 휴대폰 등에는 표시 장치가 필요하다. 이때, 디지털 데이터를 이용하여 영상을 표시하는 표시 장치에는 음극선관 표시 장치, 액정 표시 장치(LCD: liquid crystal display), 플라즈마 표시 패널(PDP: plasma display panel), 유기 발광 표시 장치(OLED: organic light emitting device) 등이 있다.
표시 장치는 표시부를 포함하는 표시 패널과 이를 구동하기 위한 패널 구동부를 포함할 수 있다. 표시 패널은 복수의 게이트 라인들과 복수의 데이터 라인들을 포함한다. 상기 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부 및 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부를 포함할 수 있다.
이때, 게이트 구동부가 표시 패널에 집적될 수 있고, 이와 같이 표시 패널에 집적된 것을 비정질 실리콘 게이트(ASG: amorphous silicon gate)라고 할 수 있다.
본 발명의 일 실시 예는, 타이밍 제어부와 게이트 구동부 사이의 핀 개수를 줄인 표시 장치 및 그 구동 방법을 제공하는 것을 목적으로 한다.
또한, 표시 패널 내의 배선을 감소시켜 배선 공간을 추가로 확보한 표시 장치 및 그 구동 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 표시 장치는, 상승 엣지와 하강 엣지를 갖는 수직 클록 신호를 게이트 구동부에게 전송하는 타이밍 제어부; 및 상기 수직 클록 신호를 수신하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 어느 하나에 따라 제1 게이트 클록 신호 및 제1 반전 게이트 클록 신호를 생성하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 나머지 하나에 따라 제2 게이트 클록 신호 및 제2 반전 게이트 클록 신호를 생성하는 게이트 구동부를 포함할 수 있다.
또한, 복수의 화소들을 포함하는 표시 패널을 더 포함하고, 상기 게이트 구동부는 비정질 실리콘 게이트(ASG) 형태로 상기 표시 패널에 집적될 수 있다.
또한, 상기 제1 게이트 클록 신호와 상기 제1 반전 게이트 클록 신호는 서로 위상이 반대되는 신호이고, 상기 제2 게이트 클록 신호와 상기 제2 반전 게이트 클록 신호는 서로 위상이 반대되는 신호일 수 있다.
또한, 상기 게이트 구동부는, 상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제1 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키고, 상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제1 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시킬 수 있다.
또한, 상기 게이트 구동부는, 상기 수직 클록 신호의 제1 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제2 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키고, 상기 수직 클록 신호의 제2 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제2 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시킬 수 있다.
또한, 상기 게이트 구동부는, 상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 미리 설정된 제1 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제1 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 상기 제1 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시킬 수 있다.
또한, 상기 게이트 구동부는, 상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 미리 설정된 제2 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제2 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 상기 제2 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시킬 수 있다.
또한, 상기 게이트 구동부는, 상기 제1 중간 기간 또는 상기 제2 중간 기간 중 어느 하나의 기간 동안 상기 제1 게이트 클록 신호의 출력단 및 상기 제1 반전 게이트 클록 신호의 출력단을 쇼트시켜 차지 쉐어를 할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법은, 상승 엣지와 하강 엣지를 갖는 수직 클록 신호를 생성하는 단계; 및 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 어느 하나에 따라 제1 게이트 클록 신호 및 제1 반전 게이트 클록 신호를 생성하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 나머지 하나에 따라 제2 게이트 클록 신호 및 제2 반전 게이트 클록 신호를 생성하는 게이트 클록 신호 생성 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 타이밍 제어부와 게이트 구동부 사이의 핀 개수를 줄인 표시 장치 및 그 구동 방법을 제공할 수 있다.
또한, 표시 패널 내의 배선을 감소시켜 배선 공간을 추가로 확보한 표시 장치 및 그 구동 방법을 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록 구성도의 일 예를 도시한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부의 블록 구성도의 일 예를 도시한 도면이다.
도 3은 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부의 블록 구성도의 일 예를 도시한 도면이다.
도 4는 종래 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이다.
도 6은 제1 게이트 클록 신호의 출력단과 제1 반전 게이트 클록 신호의 출력단의 일 예를 도시한 도면이다.
도 7은 본 발명의 다른 일 실시 예에 따른 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이다.
이하, 본 명세서의 실시 예의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
실시 예를 설명함에 있어서 본 명세서의 실시 예가 속하는 기술 분야에 익히 알려져 있고 본 명세서의 실시 예와 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 명세서의 실시 예의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
본 명세서에서 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있는 것을 의미할 수도 있고, 중간에 다른 구성 요소가 존재하여 전기적으로 연결되어 있는 것을 의미할 수도 있다. 아울러, 본 명세서에서 특정 구성을 "포함" 한다고 기술하는 내용은 해당 구성 이외의 구성을 배제하는 것이 아니며, 추가적인 구성이 본 발명의 실시 또는 본 발명의 기술적 사상의 범위에 포함될 수 있음을 의미한다.
또한, 제1, 제2 등의 용어는 다양한 구성들을 설명하는데 사용될 수 있지만, 상기 구성들은 상기 용어에 의해 한정되지 않는다. 상기 용어들은 하나의 구성을 다른 구성으로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성은 제2 구성으로 명명될 수 있고, 유사하게 제2 구성도 제1 구성으로 명명될 수 있다.
그리고, 본 발명의 실시 예에 나타나는 구성부들은 서로 다른 특징적인 기능을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성 단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 하나의 구성부를 이루거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있다. 각 구성부의 통합된 실시 예 및 분리된 실시 예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리 범위에 포함된다.
또한, 일부의 구성 요소는 본 발명에서 본질적인 기능을 수행하는 필수적인 구성 요소는 아니고 단지 성능을 향상시키기 위한 선택적 구성 요소일 수 있다. 본 발명은 단지 성능 향상을 위해 사용되는 구성 요소를 제외한 본 발명의 본질을 구현하는데 필수적인 구성부만을 포함하여 구현될 수 있고, 단지 성능 향상을 위해 사용되는 선택적 구성 요소를 제외한 필수 구성 요소만을 포함한 구조도 본 발명의 권리범위에 포함된다.
하기에서 본 명세서의 실시 예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 명세서의 실시 예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 이하 첨부된 도면을 참조하여 본 명세서의 실시 예의 실시 예를 설명하기로 한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록 구성도의 일 예를 도시한 도면이다.
도 1을 참고하면, 본 발명의 일 실시 예에 따른 표시 장치는 복수의 화소(115)들을 포함하는 표시 패널(110), 표시 패널(110)에 복수의 게이트 신호를 전달하는 게이트 구동부(140), 표시 패널(110)에 복수의 데이터 신호를 전달하는 데이터 구동부(130), 및 상기 게이트 구동부(140) 및 데이터 구동부(150)를 제어하는 타이밍 제어부(120)를 포함할 수 있다.
표시 패널(110)은 복수의 화소(115)들이 행렬 형태로 배열된 패널이며, 각 화소(115)는 데이터 구동부(130)로부터 전달되는 데이터 신호에 따른 구동 전류의 흐름에 대응하는 빛을 발광할 수 있다. 이때, 상기 화소(115)는 유기 발광 다이오드(OLED: organic light emitting diode) 등의 발광 소자를 포함할 수 있다. 또한, 상기 유기 발광 다이오드를 구동하는 방식에 따라서 표시 장치는 패시브 매트릭스형 유기 발광 표시 장치(PMOLED: passive matrix OLED)와 액티브 매트릭스형 유기 발광 표시 장치(AMOLED: active matrix OLED)로 분류될 수 있다. 이때 실시 예에 따라서, 상기 표시 장치는 AMOLED일 수 있다.
표시 패널(110)에 포함된 복수의 화소(115)들 각각에 행 방향으로 형성되고 게이트 구동부(140)로부터 게이트 신호를 전달하는 복수의 게이트 라인들(G1 - Gn)과, 열 방향으로 형성되고 데이터 구동부(130)로부터 데이터 신호를 전달하는 복수의 데이터 라인들(D1 - Dm)이 배열된다.
즉, 복수의 화소(115) 중 j 번째 화소 행과 k 번째 화소 열에 위치하는 화소(115)는 각각 대응하는 1 개의 게이트 라인(Gj) 및 1 개의 데이터 라인(Dk)과 연결될 수 있다. 그러나 이것은 하나의 예시일 뿐, 이러한 구성 및 구조에 한정되는 것이 아니다. 예를 들면, 상기 게이트 구동부(140)는 복수 개의 구동부로 구현될 수 있다.
화소(115)들은 대응하는 데이터 신호에 따른 전류를 유기 발광 다이오드에게 공급하는 화소 회로를 포함하고, 유기 발광 다이오드는 공급된 전류에 따라 소정 휘도의 빛을 발광할 수 있다. 이때, 표시 패널(110)의 동작에 필요한 제1 전원 전압 및 제2 전원 전압은 전원 공급부(미도시)로부터 전달될 수 있다.
게이트 구동부(140)는 표시 패널(110)에 복수의 게이트 신호를 인가하는 수단으로써, 복수의 게이트 라인들(G1 - Gn)과 연결되어 복수의 게이트 신호 각각을 복수의 게이트 라인들(G1 - Gn) 중 대응하는 게이트 라인에게 전달할 수 있다. 게이트 구동부(140)는 타이밍 제어부(120)로부터 공급되는 게이트 구동 제어 신호에 따라서 표시 패널(110)에 포함된 복수의 화소(115)들의 행에 연결된 게이트 라인으로 게이트 신호를 각각 생성하여 전달할 수 있다. 게이트 라인들(G1 - Gn)로 게이트 신호가 공급되면, 화소(115)들이 선택된다. 여기서, 게이트 구동부(140)는 구동 방법에 대응하여 게이트 라인들(G1 - Gn)로 게이트 신호를 동시에 공급하거나 순차적으로 공급할 수 있다.
데이터 구동부(130)는 타이밍 제어부(120)로부터 전달된 영상 데이터 신호로부터 복수의 데이터 신호를 생성하여 표시 패널(110)에 연결된 복수의 데이터 라인들(D1 - Dm)으로 전달할 수 있다. 데이터 구동부(130)의 구동은 타이밍 제어부(120)에서 공급되는 데이터 구동 제어 신호에 의해 동작될 수 있다.
타이밍 제어부(120)는 수평 동기 신호, 수직 동기 신호와 데이터 인에이블 신호, 및 도트 클럭 등의 타이밍 신호를 입력 받을 수 있다. 그리고, 전달받은 신호들을 이용하여 데이터 구동부(130), 및 게이트 구동부(140) 각각에게 전송할 제어 신호들을 생성할 수 있다. 또한, 타이밍 제어부(120)는 외부로부터의 데이터(미도시)를 수신하여 데이터 구동부(130)에게 공급할 수 있다.
한편, 게이트 구동부(140)는 게이트 라인들(G1 - Gn), 데이터 라인들(D1 - Dm)과 함께 표시 패널(110)에 집적될 수 있다. 즉, 게이트 구동부(140)는 표시 패널(110)에 집적되어 있는 비정질 실리콘 게이트(ASG: amorphous silicon gate)일 수 있다.
또한, 실시 예에 따라 상기 게이트 구동부(140)는 전력 관리부(PMIC: power management integrated circuit)(미도시)에 포함될 수 있다.
그리고, 실시 예에 따라서, 상기 게이트 구동부(140), 데이터 구동부(130), 및 타이밍 제어부(120) 등은 하드웨어적으로 하나의 디스플레이 구동부(display driver IC)에 구현될 수 있다.
표시 패널(110)에 포함된 복수의 화소(115)들은 대응하는 게이트 신호를 전달받고 그에 따라 데이터 신호에 대응하는 데이터 전압으로 유기 발광 다이오드를 발광시켜 화상을 표시할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부의 블록 구성도의 일 예를 도시한 도면이고, 도 3은 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부의 블록 구성도의 일 예를 도시한 도면이다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부(140)는 클록 신호 생성부(220) 및 스테이지부(230)를 포함할 수 있다.
클록 신호 생성부(220)는 타이밍 제어부(120)로부터 수직 동기 시작 신호(STV) 및 수직 클록 신호(CPV)를 수신할 수 있다. 그리고, 수신한 수직 동기 시작 신호(STV)를 이용하여 수직 시작 신호(STVP)를 생성하고, 수직 클록 신호(CPV)를 이용하여 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다.
그리고 클록 신호 생성부(220)는 수직 시작 신호(STVP), 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 스테이지부(230)에게 출력할 수 있다.
스테이지부(230)는 수직 시작 신호(STVP), 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 이용하여 게이트 신호들을 생성하여, 해당 게이트 라인(G1 - Gn)으로 게이트 신호를 공급할 수 있다.
다음으로, 도 3을 참고하면, 본 발명의 일 실시 예에 따른 표시 장치의 게이트 구동부(140)의 스테이지부(230)는 복수의 스테이지들(310, 320, 330, 340)을 포함할 수 있다. 이때 도 3에서는 설명의 편의를 위해서 4 개의 스테이지들(310, 320, 330, 340)이 도시되어 있으나 이에 한정하는 것은 아니다. 한편, 상기 스테이지는 시프트 레지스터로 호칭될 수도 있다.
스테이지들(310, 320, 330, 340) 각각은 해당하는 게이트 라인들(G1, G2, G3, G4)과 접속되고, 4 개의 클럭 신호(CK1, CK1B, CK2, CK2B) 및 시작 펄스(SP: start pulse)에 의해서 구동될 수 있다. 이때, 상기 시작 펄스는 수직 시작 신호(STVP)일 수 있다.
제1 스테이지(310)는 시작 펄스(SP)를 수신하고, 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2), 및 제2 반전 게이트 클록 신호(CK2B)를 수신할 수 있다. 그리고 수신한 게이트 클록 신호들(CK1, CK1B, CK2, CK2B)을 이용하여 제1 게이트 신호를 제1 게이트 라인(G1)으로 출력할 수 있다.
그리고 제2 스테이지(320)는 제1 스테이지(310)에서 출력된 제1 게이트 신호를 시작 펄스로 수신하고, 제2 게이트 클록 신호(CK2), 제2 반전 게이트 클록 신호(CK2B), 제1 게이트 클록 신호(CK1), 및 제1 반전 게이트 클록 신호(CK1B) 를 수신할 수 있다. 그리고 수신한 게이트 클록 신호들(CK1, CK1B, CK2, CK2B)을 이용하여 제2 게이트 신호를 제2 게이트 라인(G2)으로 출력할 수 있다.
제3 스테이지(330)는 제2 스테이지(320)에서 출력된 제2 게이트 신호를 시작 펄스로 수신하고, 제1 반전 게이트 클록 신호(CK1B), 제1 게이트 클록 신호(CK1), 제2 반전 게이트 클록 신호(CK2B), 및 제2 게이트 클록 신호(CK2)를 수신할 수 있다. 그리고 수신한 게이트 클록 신호들(CK1, CK1B, CK2, CK2B)을 이용하여 제3 게이트 신호를 제3 게이트 라인(G3)으로 출력할 수 있다.
그리고, 제4 스테이지(340)는 제3 스테이지(330)에서 출력된 제3 게이트 신호를 시작 펄스로 수신하고, 제2 반전 게이트 클록 신호(CK2B), 제2 게이트 클록 신호(CK2), 제1 반전 게이트 클록 신호(CK1B), 및 제1 게이트 클록 신호(CK1)를 수신할 수 있다. 그리고 수신한 게이트 클록 신호들(CK1, CK1B, CK2, CK2B)을 이용하여 제4 게이트 신호를 제4 게이트 라인(G3)으로 출력할 수 있다.
도 4는 종래 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이다.
도 4를 참고하면, 제1 수직 클록 신호(CPV1)를 이용하여 게이트 구동부는 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성할 수 있다. 그리고 게이트 구동부는 제2 수직 클록 신호(CPV2)를 이용하여 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다.
예를 들면, 도 4에 예시된 것과 같이 제1 수직 클록 신호(CPV1)는 하이(high) 구간(T0, T2, T3, T4, T6, T7, T8, T10)과 로우(low) 구간(T1, T5, T9)을 가질 수 있다. 이때, 제1 수직 클록 신호(CPV1)의 제0 하이 구간(T0)에서 제1 게이트 클록 신호(CK1)는 하이 레벨일 수 있다. 그리고 제1 수직 클록 신호(CPV1)의 제1 로우 구간(T1)에서 제1 게이트 클록 신호(CK1)는 중간 레벨로 감소하고, 제1 수직 클록 신호(CPV1)의 제1 하이 구간(T2, T3, T4)에서 제1 게이트 클록 신호(CK1)는 로우 레벨로 감소할 수 있다. 그 후, 제1 수직 클록 신호(CPV1)의 제2 로우 구간(T5)에서 제1 게이트 클록 신호(CK1)는 중간 레벨로 증가하고, 제1 수직 클록 신호(CPV1)의 제2 하이 구간(T6, T7, T8)에서 제1 게이트 클록 신호(CK1)는 하이 레벨로 증가할 수 있다.
그리고, 제1 반전 게이트 클록 신호(CK1B)는 상기 제1 게이트 클록 신호(CK1)와 서로 위상이 반대되는 신호이다. 즉, 제1 수직 클록 신호(CPV1)의 제0 하이 구간(T0)에서 제1 반전 게이트 클록 신호(CK1B)는 로우 레벨일 수 있다. 그리고 제1 수직 클록 신호(CPV1)의 제1 로우 구간(T1)에서 제1 반전 게이트 클록 신호(CK1B)는 중간 레벨로 증가하고, 제1 수직 클록 신호(CPV1)의 제1 하이 구간(T2, T3, T4)에서 제1 반전 게이트 클록 신호(CK1B)는 하이 레벨로 증가할 수 있다. 그 후, 제1 수직 클록 신호(CPV1)의 제2 로우 구간(T5)에서 제1 반전 클록 신호(CK1B)는 중간 레벨로 감소하고, 제1 수직 클록 신호(CPV1)의 제2 하이 구간(T6, T7, T8)에서 제1 반전 게이트 클록 신호(CK1B)는 로우 레벨로 감소할 수 있다.
이때, 제1 수직 클록 신호(CPV1)의 로우 구간(T1, T5, T9)에서 제1 게이트 클록 신호(CK1)와 제1 반전 게이트 클록 신호(CK1B)는 차지 쉐어(charge share) 동작이 이루어질 수 있다. 예를 들면, 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단 사이에 제1 스위치가 존재할 수 있다. 이때, 제1 수직 클록 신호(CPV1)의 제1 로우 구간(T1)에서 상기 제1 스위치가 온되어, 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단이 쇼트(short)될 수 있다. 그에 따라 상기 제1 로우 구간(T1)에서 제1 게이트 클록 신호(CK1)의 중간 레벨과 제1 반전 게이트 클록 신호(CK1B)의 중간 레벨은 동일한 값일 수 있다. 그리고, 제1 수직 클록 신호(CPV1)의 제2 로우 구간(T5)에서도 상기 제1 스위치가 온되어, 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단이 쇼트(short)될 수 있다.
또한, 도 4에 예시된 것과 같이 제2 수직 클록 신호(CPV2)는 하이(high) 구간(T0, T1, T2, T4, T5, T6, T8, T9, T10)과 로우(low) 구간(T3, T7)을 가질 수 있다. 이때, 제2 수직 클록 신호(CPV2)의 제1 하이 구간(T0, T1, T2)에서 제2 게이트 클록 신호(CK2)는 하이 레벨일 수 있다. 그리고 제2 수직 클록 신호(CPV2)의 제1 로우 구간(T3)에서 제2 게이트 클록 신호(CK2)는 중간 레벨로 감소하고, 제2 수직 클록 신호(CPV2)의 제2 하이 구간(T4, T5, T6)에서 제2 게이트 클록 신호(CK2)는 로우 레벨로 감소할 수 있다. 그 후, 제2 수직 클록 신호(CPV2)의 제2 로우 구간(T7)에서 제2 게이트 클록 신호(CK2)는 중간 레벨로 증가하고, 제2 수직 클록 신호(CPV2)의 제3 하이 구간(T8, T9, T10)에서 제2 게이트 클록 신호(CK2)는 하이 레벨로 증가할 수 있다.
그리고, 제2 반전 게이트 클록 신호(CK2B)는 상기 제2 게이트 클록 신호(CK2)와 서로 위상이 반대되는 신호이다. 즉, 제2 수직 클록 신호(CPV2)의 제1 하이 구간(T0, T1, T2)에서 제2 반전 게이트 클록 신호(CK2B)는 로우 레벨일 수 있다. 그리고 제2 수직 클록 신호(CPV2)의 제1 로우 구간(T3)에서 제2 반전 게이트 클록 신호(CK2B)는 중간 레벨로 증가하고, 제2 수직 클록 신호(CPV2)의 제2 하이 구간(T4, T5, T6)에서 제2 반전 게이트 클록 신호(CK2B)는 하이 레벨로 증가할 수 있다. 그 후, 제2 수직 클록 신호(CPV2)의 제2 로우 구간(T7)에서 제2 반전 클록 신호(CK2B)는 중간 레벨로 감소하고, 제2 수직 클록 신호(CPV2)의 제3 하이 구간(T8, T9, T10)에서 제2 반전 게이트 클록 신호(CK2B)는 로우 레벨로 감소할 수 있다.
이때, 제2 수직 클록 신호(CPV2)의 로우 구간(T3, T7)에서 차지 쉐어(charge share) 동작이 이루어질 수 있다. 예를 들면, 제2 게이트 클록 신호(CK2)의 출력단과 제2 반전 게이트 클록 신호(CK2B)의 출력단 사이에 제2 스위치가 존재할 수 있다. 이때, 제2 수직 클록 신호(CPV2)의 제1 로우 구간(T6)에서 상기 제2 스위치가 온되어, 제2 게이트 클록 신호(CK2)의 출력단과 제2 반전 게이트 클록 신호(CK2B)의 출력단이 쇼트(short)될 수 있다. 그에 따라 상기 제1 로우 구간(T6)에서 제2 게이트 클록 신호(CK2)의 중간 레벨과 제2 반전 게이트 클록 신호(CK2B)의 중간 레벨은 동일한 값일 수 있다. 그리고, 제2 수직 클록 신호(CPV2)의 제2 로우 구간(T7)에서도 상기 제2 스위치가 온되어, 제2 게이트 클록 신호(CK2)의 출력단과 제2 반전 게이트 클록 신호(CK2B)의 출력단이 쇼트(short)될 수 있다.
이를 위해서, 게이트 클록 신호들의 생성을 위해서 타이밍 제어부는 타이밍 제어부의 수직 동기 시작 신호 출력 핀에서 수직 동기 시작 신호(STV)를 출력하고, 제1 수직 클록 신호 출력 핀에서 제1 수직 클록 신호(CPV1)를 출력하고, 제2 수직 클록 신호 출력 핀에서 제2 수직 클록 신호(CPV2)를 출력할 수 있다.
그리고 타이밍 제어부에서 출력된 수직 동기 시작 신호(STV), 제1 수직 클록 신호(CPV1), 및 제2 수직 클록 신호(CPV2)는 게이트 구동부에게 입력될 수 있다. 즉, 게이트 구동부의 수직 동기 시작 신호 입력 핀에서 수직 동기 시작 신호(STV)가 입력되고, 제1 수직 클록 신호 입력 핀에서 제1 수직 클록 신호(CPV1)가 입력되고, 제2 수직 클록 신호 입력 핀에서 제2 수직 클록 신호(CPV2)가 입력될 수 있다.
그리고, 게이트 구동부는 수직 동기 시작 신호(STV)를 이용하여 수직 시작 신호(STVP)를 생성하고, 제1 수직 클록 신호(CPV1)를 이용하여 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성할 수 있다. 그리고 게이트 구동부는 제2 수직 클록 신호(CPV2)를 이용하여 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다. 이때, 제1 반전 게이트 클록 신호(CK1B)는 제1 게이트 클록 신호(CK1)가 반전된 신호일 수 있다. 그리고 제2 반전 게이트 클록 신호(CK2B)는 제2 게이트 클록 신호(CK2)가 반전된 신호일 수 있다.
그리고, 게이트 구동부는 생성된 수직 시작 신호(STVP), 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 출력할 수 있다. 즉, 게이트 구동부의 수직 시작 신호 출력 핀에서 수직 시작 신호(STVP)가 출력될 수 있다. 그리고, 제1 게이트 클록 신호 출력 핀에서 제1 게이트 클록 신호(CPV1)가 출력되고, 제1 반전 게이트 클록 신호 출력 핀에서 제1 반전 게이트 클록 신호(CK1B)가 출력될 수 있다. 또한, 제2 게이트 클록 신호 출력 핀에서 제2 게이트 클록 신호(CPV2)가 출력되고, 제2 반전 게이트 클록 신호 출력 핀에서 제2 반전 게이트 클록 신호(CK2B)가 출력될 수 있다.
표시 장치가 이와 같이 구동하기 위해서는 타이밍 제어부는 3 개의 출력 핀(pin)이 필요하고, 게이트 구동부는 3 개의 입력 핀과 5 개의 출력 핀이 필요할 수 있다.
그런데, 표시 장치가 부착되는 휴대폰 등의 제품의 경우 소형화, 슬림화 추세에 따라 인쇄 회로 기판(PCB: printed circuit board)의 배선 공간이 부족할 수 있다. 그리고 고해상도 제품의 경우에는 타이밍 제어부의 다양한 선택(option) 기능들이 추가될 수 있어 이로 인해 타이밍 제어부의 핀(pin)이 부족할 수 있다.
이에, 본 발명의 일 실시 예에 따른 표시 장치에서는 타이밍 제어부의 출력 중 제1 수직 클록 신호(CPV1)와 제2 수직 클록 신호(CPV2) 파형을 하나로 만들어 출력하고, 이 하나의 수직 클록 신호(CPV)를 이용하여 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다. 그에 따라, 타이밍 제어부 및 게이트 구동부에서 핀의 개수를 1개씩 줄이고, PCB 배선을 줄일 수 있다.
도 5는 본 발명의 일 실시 예에 따른 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이고, 도 6은 제1 게이트 클록 신호의 출력단과 제1 반전 게이트 클록 신호의 출력단의 일 예를 도시한 도면이고, 도 7은 본 발명의 다른 일 실시 예에 따른 게이트 클록 신호들의 생성 파형의 일 예를 도시한 도면이다.
도 5를 참고하면, 본 발명의 일 실시 예에 따른 게이트 구동부(140)는 하나의 수직 클록 신호(CPV)를 이용하여 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2), 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다.
예를 들면, 도 5에 예시된 것과 같이 수직 클록 신호(CPV)는 로우(low) 구간(T0, T3, T4, T7, T8)과 하이(high) 구간(T1, T2, T5, T6, T9, T10)을 가질 수 있다.
이때, 게이트 구동부(140)는 수직 클록 신호(CPV)의 상승 엣지(rising edge)(510, 530, 550, 570, 590)를 감지(detect)할 수 있다. 즉, 게이트 구동부(140)는 수직 클록 신호(CPV)의 로우 구간(T0, T3, T4, T7, T8)에서 하이 구간(T1, T2, T5, T6, T9, T10)으로 전압 레벨이 변하는 상승 엣지(510, 530, 550, 570, 590)를 검출할 수 있다. 그리고 게이트 구동부(140)는 수직 클록 신호(CPV)의 상승 엣지(510, 530, 550, 570, 590)를 이용하여 제1 게이트 클록 신호(CK1), 및 제1 반전 게이트 클록 신호(CK1B)를 생성할 수 있다. 이때, 상기 제1 반전 게이트 클록 신호(CK1B)는 상기 제1 게이트 클록 신호(CK1)와 서로 위상이 반대되는 신호이다.
예를 들면, 수직 클록 신호(CPV)의 제0 로우 구간(T0)에서 제1 게이트 클록 신호(CK1)는 하이 레벨이고, 제1 반전 게이트 클록 신호(CK1B)는 로우 레벨일 수 있다. 이때, 게이트 구동부(140)는 수직 클록 신호(CPV)가 제0 로우 구간(T0)에서 제1 하이 구간(T1, T2)으로 상승하는 제1 상승 엣지(510)를 검출할 수 있다. 그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)의 제1 상승 엣지(510) 시점에서 제1 게이트 클록 신호(CK1)를 로우 레벨로 감소시키고, 제1 반전 게이트 클록 신호(CK1B)를 하이 레벨로 증가시킬 수 있다. 이후, 게이트 구동부(140)는 수직 클록 신호(CPV)가 제1 로우 구간(T3, T4)에서 제2 하이 구간(T5, T6)으로 상승하는 제2 상승 엣지(530)를 검출할 수 있다. 그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)의 제2 상승 엣지(530) 시점에서 제1 게이트 클록 신호(CK1)를 하이 레벨로 증가시키고, 제1 반전 게이트 클록 신호(CK1B)를 로우 레벨로 감소시킬 수 있다. 즉, 상기 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)는 수직 클록 신호(CPV)의 상승 엣지(510, 530, 550, 570, 590)와 동기화되어 생성될 수 있다.
한편, 실시 예에 따라서, 도 5에 예시된 것과 같이 제1 게이트 클록 신호(CK1)는 수직 클록 신호(CPV)의 제1 상승 엣지(510) 시점에서 중간 레벨로 감소하고, 미리 설정된 제1-1 중간 기간(T1)이 지난 후 로우 레벨로 감소할 수 있다. 그리고 제1 게이트 클록 신호(CK1)는 수직 클록 신호(CPV)의 제2 상승 엣지(530) 시점에서 중간 레벨로 증가하고, 미리 설정된 제1-2 중간 기간(T5)이 지난 후 하이 레벨로 증가할 수 있다. 유사하게, 제1 반전 게이트 클록 신호(CK1B)는 수직 클록 신호(CPV)의 제1 상승 엣지(510) 시점에서 중간 레벨로 증가하고, 미리 설정된 제1-1 중간 기간(T1)이 지난 후 하이 레벨로 증가할 수 있다. 그리고, 제1 반전 게이트 클록 신호(CK1B)는 수직 클록 신호(CPV)의 제2 상승 엣지(530) 시점에서 중간 레벨로 감소하고, 미리 설정된 제1-2 중간 기간(T5)이 지난 후 로우 레벨로 감소할 수 있다. 이때, 상기 제1-1 중간 기간(T1)과 제1-2 중간 기간(T5)의 길이는 동일할 수 있고, 이 경우 제1-1 중간 기간(T1)과 제1-2 중간 기간(T5)은 제1 중간 기간이라고 할 수 있다. 한편, 상기 제1-1 중간 기간(T1), 제1-2 중간 기간(T5), 제1 중간 기간의 값은 게이트 구동부(140)의 메모리(미도시)에 저장되어 있을 수 있다.
이때, 상기 제1-1 중간 기간(T1) 및/또는 제1-2 중간 기간(T5)에서 제1 게이트 클록 신호(CK1)와 제1 반전 게이트 클록 신호(CK1B)는 차지 쉐어(charge share) 동작이 이루어질 수 있다. 예를 들면, 도 6에 예시된 것과 같이 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단 사이에 제1 스위치(610)가 존재할 수 있다. 이때, 수직 클록 신호(CPV)의 상승 엣지가 트리거(trigger)되는 경우에 상기 제1 스위치(610)가 온(on)되어, 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단이 쇼트(short)될 수 있다. 그리고 상기 제1-1 중간 기간(T1) 및/또는 제1-2 중간 기간(T5)이 지난 후에 상기 제1 스위치(610)는 오프(off)될 수 있다. 그에 따라 상기 제1-1 중간 기간(T1) 및/또는 제1-2 중간 기간(T5)에서 제1 게이트 클록 신호(CK1)의 중간 레벨과 제1 반전 게이트 클록 신호(CK1B)의 중간 레벨은 동일한 값일 수 있다.
한편, 게이트 구동부(140)는 수직 클록 신호(CPV)의 하강 엣지(falling edge)(520, 540, 560, 580)를 감지(detect)할 수 있다. 즉, 게이트 구동부(140)는 수직 클록 신호(CPV)의 하이 구간(T1, T2, T5, T6, T9, T10)에서 로우 구간(T0, T3, T4, T7, T8)으로 전압 레벨이 변하는 하강 엣지(520, 540, 560, 580)를 검출할 수 있다. 그리고 게이트 구동부(140)는 수직 클록 신호(CPV)의 하강 엣지(520, 540, 560, 580)를 이용하여 제2 게이트 클록 신호(CK2), 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다. 이때, 상기 제2 반전 게이트 클록 신호(CK2B)는 상기 제2 게이트 클록 신호(CK2)와 서로 위상이 반대되는 신호이다.
예를 들면, 수직 클록 신호(CPV)의 제0 로우 구간(T0)에서 제2 게이트 클록 신호(CK2)는 하이 레벨이고, 제2 반전 게이트 클록 신호(CK2B)는 로우 레벨일 수 있다. 이때, 게이트 구동부(140)는 수직 클록 신호(CPV)가 제1 하이 구간(T1, T2)에서 제1 로우 구간(T3, T4)으로 하강하는 제1 하강 엣지(520)를 검출할 수 있다. 그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)의 제1 하강 엣지(520) 시점에서 제2 게이트 클록 신호(CK2)를 로우 레벨로 감소시키고, 제2 반전 게이트 클록 신호(CK2B)를 하이 레벨로 증가시킬 수 있다. 이후, 게이트 구동부(140)는 수직 클록 신호(CPV)가 제2 하이 구간(T5, T6)에서 제2 로우 구간(T7, T8)으로 하강하는 제2 하강 엣지(640)를 검출할 수 있다. 그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)의 제2 하강 엣지(540) 시점에서 제2 게이트 클록 신호(CK2)를 하이 레벨로 증가시키고, 제2 반전 게이트 클록 신호(CK2B)를 로우 레벨로 감소시킬 수 있다. 즉, 상기 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)는 수직 클록 신호(CPV)의 하강 엣지(520, 540, 560, 580)와 동기화되어 생성될 수 있다.
한편, 실시 예에 따라서, 도 5에 예시된 것과 같이 제2 게이트 클록 신호(CK2)는 수직 클록 신호(CPV)의 제1 하강 엣지(520) 시점에서 중간 레벨로 감소하고, 미리 설정된 제2-1 중간 기간(T3)이 지난 후 로우 레벨로 감소할 수 있다. 그리고 제2 게이트 클록 신호(CK2)는 수직 클록 신호(CPV)의 제2 하강 엣지(540) 시점에서 중간 레벨로 증가하고, 미리 설정된 제2-2 중간 기간(T7)이 지난 후 하이 레벨로 증가할 수 있다. 유사하게, 제2 반전 게이트 클록 신호(CK2B)는 수직 클록 신호(CPV)의 제1 하강 엣지(520) 시점에서 중간 레벨로 증가하고, 미리 설정된 제2-1 중간 기간(T3)이 지난 후 하이 레벨로 증가할 수 있다. 그리고, 제2 반전 게이트 클록 신호(CK2B)는 수직 클록 신호(CPV)의 제2 하강 엣지(540) 시점에서 중간 레벨로 감소하고, 미리 설정된 제2-2 중간 기간(T7)이 지난 후 로우 레벨로 감소할 수 있다. 이때, 상기 제2-1 중간 기간(T3)과 제2-2 중간 기간(T7)의 길이는 동일할 수 있고, 이 경우 제2-1 중간 기간(T3)과 제2-2 중간 기간(T7)은 제2 중간 기간이라고 할 수 있다. 한편, 상기 제2-1 중간 기간(T3)과 제2-2 중간 기간(T7), 제2 중간 기간의 값은 게이트 구동부(140)의 메모리(미도시)에 저장되어 있을 수 있다. 또한, 상기 제2 중간 기간과 상기 제1 중간 기간의 길이도 동일할 수 있다.
이때, 상기 제2-1 중간 기간(T3) 및/또는 제2-2 중간 기간(T7)에서 제2 게이트 클록 신호(CK2)와 제2 반전 게이트 클록 신호(CK2B)는 차지 쉐어(charge share) 동작이 이루어질 수 있다. 예를 들면, 상기 도 6에 예시된 제1 게이트 클록 신호(CK1)의 출력단과 제1 반전 게이트 클록 신호(CK1B)의 출력단 사이에 제1 스위치(610)와 유사하게, 제2 게이트 클록 신호(CK2)의 출력단과 제2 반전 게이트 클록 신호(CK2B)의 출력단 사이에 제2 스위치(미도시)가 존재할 수 있다. 이때, 수직 클록 신호(CPV)의 하강 엣지가 트리거(trigger)되는 경우에 상기 제2 스위치가 온(on)되어, 제2 게이트 클록 신호(CK2)의 출력단과 제2 반전 게이트 클록 신호(CK2B)의 출력단이 쇼트(short)될 수 있다. 그리고 상기 제2-1 중간 기간(T3) 및/또는 제2-2 중간 기간(T7)이 지난 후에 상기 제2 스위치는 오프(off)될 수 있다. 그에 따라 상기 제2-1 중간 기간(T3) 및/또는 제2-2 중간 기간(T7)에서 제2 게이트 클록 신호(CK2)의 중간 레벨과 제2 반전 게이트 클록 신호(CK2B)의 중간 레벨은 동일한 값일 수 있다.
이상에서와 같이, 본 발명의 일 실시 예에 따른 표시 장치에서, 타이밍 제어부는 상승 엣지(510, 530, 550, 570, 590)와 하강 엣지(520, 540, 560, 580)를 갖는 수직 클록 신호(CPV)를 하나만 생성하여 게이트 구동부(140)에게 출력할 수 있다.
그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)를 수신하고, 상기 수직 클록 신호(CPV)의 상승 엣지(510, 530, 550, 570, 590)를 검출하여 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성할 수 있다. 그리고, 게이트 구동부(140)는 수직 클록 신호(CPV)의 하강 엣지(520, 540, 560, 580)를 검출하여 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다.
이에 따르면, 타이밍 제어부는 종래 제1 수직 클록 신호(CPV1)과 제2 수직 클록 신호(CPV2)를 게이트 구동부(140)에게 전송하기 위한 2 개의 출력 핀(pin)이 필요하였으나, 본 발명에 따르면 하나의 수직 클록 신호(CPV)만을 전송하면 되므로 1 개의 출력 핀이 필요해 핀의 개수가 1개 감소할 수 있다. 또한, 게이트 구동부(140)도 종래 제1 수직 클록 신호(CPV1)과 제2 수직 클록 신호(CPV2)를 수신하기 위한 2 개의 입력 핀이 필요하였으나, 본 발명에 따르면 하나의 수직 클록 신호(CPV)만을 수신하면 되므로 1 개의 입력 핀이 필요해 핀의 개수가 1개 감소할 수 있다.
한편, 상술한 실시 예에서는 게이트 구동부(140)가 수직 클록 신호(CPV)의 상승 엣지(510, 530, 550, 570, 590)를 검출하여 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성하고, 수직 클록 신호(CPV)의 하강 엣지(520, 540, 560, 580)를 검출하여 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성하는 내용이 개시되어 있으나, 이에 한정하는 것은 아니다.
예를 들면, 도 7을 참고하면, 게이트 구동부(140)는 하이 구간(T0, T3, T4, T7, T8)과 로우 구간(T1, T2, T5, T6, T9, T10)을 갖는 수직 클록 신호(CPV)를 수신할 수 있다. 이때, 수직 클록 신호(CPV)는 하이 구간(T0, T3, T4, T7, T8)에서 로우 구간(T1, T2, T5, T6, T9, T10)으로 전압 레벨이 변하는 하강 엣지(710, 730, 750, 770, 790)를 갖고, 로우 구간(T1, T2, T5, T6, T9, T10)에서 하이 구간(T0, T3, T4, T7, T8)으로 전압 레벨이 변하는 상승 엣지(720, 740, 760, 780)를 가질 수 있다.
이와 같은 경우에, 게이트 구동부(140)는 수직 클록 신호(CPV)의 하강 엣지(710, 730, 750, 770, 790)를 감지하고, 그에 따라 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성할 수 있다. 그리고 게이트 구동부는 수직 클록 신호(CPV)의 상승 엣지(720, 740, 760, 780)를 감지하고, 그에 따라 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다.
즉, 게이트 구동부(140)는 수직 클록 신호(CPV)의 하강 엣지(710, 730, 750, 770, 790)를 검출하여 제1 게이트 클록 신호(CK1) 및 제1 반전 게이트 클록 신호(CK1B)를 생성하고, 수직 클록 신호(CPV)의 상승 엣지(720, 740, 760, 780)를 검출하여 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)를 생성할 수 있다. 이에 대한 구체적인 동작은 상기 도 5 및 도 6과 관련된 부분에서 설명한 제1 게이트 클록 신호(CK1), 제1 반전 게이트 클록 신호(CK1B), 제2 게이트 클록 신호(CK2) 및 제2 반전 게이트 클록 신호(CK2B)의 생성 방법과 유사하므로 그 구체적인 설명은 생략하기로 한다.
본 명세서와 도면에 개시된 실시 예는 기술 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110: 표시 패널 120: 타이밍 제어부
130: 데이터 구동부 140: 게이트 구동부

Claims (15)

  1. 상승 엣지와 하강 엣지를 갖는 수직 클록 신호를 게이트 구동부에게 전송하는 타이밍 제어부; 및
    상기 수직 클록 신호를 수신하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 어느 하나에 따라 제1 게이트 클록 신호 및 제1 반전 게이트 클록 신호를 생성하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 나머지 하나에 따라 제2 게이트 클록 신호 및 제2 반전 게이트 클록 신호를 생성하는 게이트 구동부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    복수의 화소들을 포함하는 표시 패널을 더 포함하고,
    상기 게이트 구동부는 비정질 실리콘 게이트(ASG) 형태로 상기 표시 패널에 집적되는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 게이트 클록 신호와 상기 제1 반전 게이트 클록 신호는 서로 위상이 반대되는 신호이고, 상기 제2 게이트 클록 신호와 상기 제2 반전 게이트 클록 신호는 서로 위상이 반대되는 신호인 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 게이트 구동부는,
    상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제1 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키고,
    상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제1 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시키는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 게이트 구동부는,
    상기 수직 클록 신호의 제1 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제2 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키고,
    상기 수직 클록 신호의 제2 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제2 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시키는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 게이트 구동부는,
    상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 미리 설정된 제1 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고,
    상기 제1 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 상기 제1 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 게이트 구동부는,
    상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 미리 설정된 제2 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고,
    상기 제2 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 상기 제2 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서, 상기 게이트 구동부는,
    상기 제1 중간 기간 또는 상기 제2 중간 기간 중 어느 하나의 기간 동안 상기 제1 게이트 클록 신호의 출력단 및 상기 제1 반전 게이트 클록 신호의 출력단을 쇼트시켜 차지 쉐어를 하는 것을 특징으로 하는 표시 장치.
  9. 상승 엣지와 하강 엣지를 갖는 수직 클록 신호를 생성하는 단계; 및
    상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 어느 하나에 따라 제1 게이트 클록 신호 및 제1 반전 게이트 클록 신호를 생성하고, 상기 수직 클록 신호의 상기 상승 엣지 및 상기 하강 엣지 중 나머지 하나에 따라 제2 게이트 클록 신호 및 제2 반전 게이트 클록 신호를 생성하는 게이트 클록 신호 생성 단계를 포함하는 표시 장치의 구동 방법.
  10. 제9 항에 있어서,
    상기 제1 게이트 클록 신호와 상기 제1 반전 게이트 클록 신호는 서로 위상이 반대되는 신호이고, 상기 제2 게이트 클록 신호와 상기 제2 반전 게이트 클록 신호는 서로 위상이 반대되는 신호인 것을 특징으로 하는 표시 장치의 구동 방법.
  11. 제9 항에 있어서, 상기 게이트 클록 신호 생성 단계는,
    상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제1 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키는 단계; 및
    상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제1 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 제9 항에 있어서, 상기 게이트 클록 신호 생성 단계는,
    상기 수직 클록 신호의 제1 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키고, 상기 제2 반전 게이트 클록 신호의 전압을 하이 레벨로 증가시키는 단계; 및
    상기 수직 클록 신호의 제2 하강 엣지 시점에서 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키고, 상기 제2 반전 게이트 클록 신호의 전압을 로우 레벨로 감소시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  13. 제9 항에 있어서, 상기 게이트 클록 신호 생성 단계는,
    상기 수직 클록 신호의 제1 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 미리 설정된 제1 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키는 단계; 및
    상기 제1 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 상기 제1 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제13 항에 있어서, 상기 게이트 클록 신호 생성 단계는,
    상기 수직 클록 신호의 제2 상승 엣지 시점에서 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 중간 레벨로 증가시키고, 미리 설정된 제2 중간 기간이 지난 후 상기 제1 게이트 클록 신호의 전압 레벨 또는 상기 제2 게이트 클록 신호의 전압 레벨을 하이 레벨로 증가시키는 단계; 및
    상기 제2 상승 엣지 시점에서 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 중간 레벨로 감소시키고, 상기 제2 중간 기간이 지난 후 상기 제1 반전 게이트 클록 신호의 전압 레벨 또는 상기 제2 반전 게이트 클록 신호의 전압 레벨을 로우 레벨로 감소시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서, 상기 게이트 클록 신호 생성 단계는,
    상기 제1 중간 기간 또는 상기 제2 중간 기간 중 어느 하나의 기간 동안 상기 제1 게이트 클록 신호의 출력단 및 상기 제1 반전 게이트 클록 신호의 출력단을 쇼트시켜 차지 쉐어를 하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020150170708A 2015-12-02 2015-12-02 표시 장치 및 그 구동 방법 KR20170065063A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150170708A KR20170065063A (ko) 2015-12-02 2015-12-02 표시 장치 및 그 구동 방법
US15/342,530 US10049619B2 (en) 2015-12-02 2016-11-03 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150170708A KR20170065063A (ko) 2015-12-02 2015-12-02 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20170065063A true KR20170065063A (ko) 2017-06-13

Family

ID=58799831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170708A KR20170065063A (ko) 2015-12-02 2015-12-02 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US10049619B2 (ko)
KR (1) KR20170065063A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100563A (ko) * 2018-02-20 2019-08-29 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
US10923061B2 (en) 2018-07-25 2021-02-16 Samsung Display Co., Ltd. Gate driving circuit with reduced power consumption and display device including the same
KR20220080661A (ko) * 2020-12-07 2022-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 회로 스크리닝 시스템 및 회로 스크리닝 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132286A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 전원 전압 생성부, 이를 포함하는 표시 장치 및 이의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555528B1 (ko) 2003-11-13 2006-03-03 삼성전자주식회사 Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
KR101384283B1 (ko) * 2006-11-20 2014-04-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR101493276B1 (ko) * 2007-05-09 2015-02-16 삼성디스플레이 주식회사 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
KR101951365B1 (ko) * 2012-02-08 2019-04-26 삼성디스플레이 주식회사 액정 표시 장치
JP6076630B2 (ja) * 2012-07-11 2017-02-08 ローム株式会社 ドライバ回路
KR102175441B1 (ko) * 2014-01-07 2020-11-09 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100563A (ko) * 2018-02-20 2019-08-29 삼성디스플레이 주식회사 표시 장치 및 이를 구동하는 방법
US10923061B2 (en) 2018-07-25 2021-02-16 Samsung Display Co., Ltd. Gate driving circuit with reduced power consumption and display device including the same
KR20220080661A (ko) * 2020-12-07 2022-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 회로 스크리닝 시스템 및 회로 스크리닝 방법

Also Published As

Publication number Publication date
US10049619B2 (en) 2018-08-14
US20170162123A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
US10186187B2 (en) Organic light-emitting diode display with pulse-width-modulated brightness control
US10777994B2 (en) Display device including level shifter and method of operating the same
US9548026B2 (en) Emission control driver and organic light emitting display device having the same
US10255851B2 (en) Emission driver and display device including the same
US10699645B2 (en) Simplified gate driver configuration and display device including the same
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US10204544B2 (en) Display panel driver and display apparatus having the same
EP2474969A1 (en) Emission control line driver and organic light emitting display using the same
KR101146990B1 (ko) 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치
KR20150025539A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9105329B2 (en) Gate driving circuit and display device using the same
KR101581401B1 (ko) 주사 구동 장치
KR101420472B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
CN112669745B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
KR20170065063A (ko) 표시 장치 및 그 구동 방법
KR102381627B1 (ko) 표시 장치
KR20130102863A (ko) 게이트 드라이버 및 그를 포함하는 영상표시장치
KR20160083565A (ko) 표시장치
KR102656478B1 (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법
US10504413B2 (en) Display apparatus and method of driving the same
KR20170010221A (ko) 표시장치
US11847990B2 (en) Display device
US12033582B2 (en) Level shifter and display device including the same
KR20110064493A (ko) 액정표시장치 및 그 구동방법