JP4761080B2 - 電流センサと電子制御ユニットとの間の断線検知システム - Google Patents

Description

本発明は、被測定電流に応じた検出電圧を出力する電流センサと、この電流センサに電源を供給する電子制御ユニットとの間の断線検知システムに関する。

導線に流れる被測定電流を非接触状態で検出する電流センサとして、磁気比例式や磁気平衡式のものが従来から知られている。

磁気比例式電流センサは、図１０(Ａ)に例示のように、ギャップＧを有するリング状の磁気コア２０（高透磁率で残留磁気が少ない珪素鋼板やパーマロイコア等）と、ギャップＧに配置されたホール素子１１６（磁気検出素子の例示）とを有する。磁気コア２０は、被測定電流Ｉ_inの流れるバスバー１０が貫通する配置である。したがって、被測定電流Ｉ_inによってギャップＧ内に磁界が発生し、これがホール素子１１６の感磁面に印加される。磁界の強さは被測定電流Ｉ_inに比例するので、ホール素子１１６の出力電圧から被測定電流Ｉ_inが求められる。

磁気平衡式電流センサは、磁気比例式電流センサの構成に加えて、図１０(Ｂ)に例示のように、磁気コア２０に巻線を設けてなる負帰還用コイルＬ_FBを有する。そして被測定電流Ｉ_inによってギャップＧ内に磁界（以下「第１の磁界」とも表記）が発生してこれがホール素子１１６の感磁面に印加され、印加された前記第１の磁界を相殺する（ゼロにする）磁界（以下「第２の磁界」とも表記）を発生するように負帰還用コイルＬ_FBに電流が供給される。前記第２の磁界を発生するために負帰還用コイルＬ_FBに供給される電流から被測定電流Ｉ_inが求められる。

上記のような電流センサは例えば、工作機械に使用される電気モータや一般車に使用される電動パワーステアリング装置のブラシレスモータの駆動電流の計測、あるいはハイブリッドカーや電気自動車等のバッテリー充放電電流等の計測に用いられる。

ところで、電流センサは一般に、電子制御ユニット（ＥＣＵ：Electronic Control Unit）から電源を供給されて動作する。電流センサと電子制御ユニットとを接続する経路で断線が生じると、電流センサからの出力される検出電圧は被測定電流に応じたものとならず、正常な電流検出ができない。電流センサが例えば車載用のバッテリ電流モニタシステムに使用される場合、電流センサによって正常な電流検出ができないと、バッテリの過充電又は過放電を招いてバッテリの寿命が短くなる恐れがある。さらにバッテリの炎上等の危険な状態に陥る可能性もある。このため、電流センサと電子制御ユニットとの接続経路における断線を検知することが要求される。

電流センサの故障を判定する装置として下記特許文献１に記載されたものが知られている。
特開２００６−１４５４２６号公報（特に図１）

特許文献１の装置は、被測定電流の停止時にコイルに検査電流を流し、この時にホール素子により検出された電流値に基づいて電流センサの故障を判定するものである。

特許文献１の装置を用いて電流センサと電子制御ユニットとの間の断線を検知しようとする場合、上記のとおり被測定電流の停止時にコイルに検査電流を流す必要があるため、例えばハイブリッドカーの運転中や工作機械の動作中には断線を検知することができないという問題がある。

本発明はこうした状況を認識してなされたものであり、その目的は、電流センサと、この電流センサに電源を供給する電子制御ユニットとの間の断線を、被測定電流の流れている時に検知することの可能な、電流センサと電子制御ユニットとの間の断線検知システムを提供することにある。

本発明の第１の態様は、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
前記Ｎチャンネル接合形ＦＥＴがオンしたときの前記Ｎチャンネル接合形ＦＥＴによる電圧降下が前記電源側降圧手段による電圧降下よりも小さい。

本発明の第２の態様も、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
前記電源側降圧手段は、アノードが前記電源入力端子に接続され、カソードが前記出力用増幅器の前記正側電源端子に接続された正側ダイオードを含み、
前記正側ダイオードの前記カソードと前記第２接地端子との間に正側定電流回路又は正側抵抗が設けられている。
ここで、前記正側定電流回路に流れる電流量又は前記正側抵抗の抵抗値が可変調整自在であるとよい。

前記出力用増幅器の前記正側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知してもよい。

本発明の第３の態様も、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
前記出力用増幅器の前記正側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知し、
前記被測定電流の定格範囲に対応する前記出力用増幅器の出力電圧範囲の中の最大電圧よりも大きくかつ前記出力用増幅器の前記正側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が過電流異常と検知する。

第１から第３の態様の断線検知システムにおいて、前記電流センサはさらに、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記第２接地端子と前記負側電源端子との間に設けられていてもよい。

本発明の第４の態様も、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
前記Ｐチャンネル接合形ＦＥＴがオンしたときの前記Ｐチャンネル接合形ＦＥＴによる電圧降下が前記接地側降圧手段による電圧降下よりも小さい。

本発明の第５の態様も、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
前記接地側降圧手段は、アノードが前記出力用増幅器の前記負側電源端子に接続され、カソードが前記第２接地端子に接続された負側ダイオードを含み、
前記電源入力端子と前記負側ダイオードの前記アノードとの間に負側定電流回路又は負側抵抗が設けられている。
ここで、前記負側定電流回路に流れる電流量又は前記負側抵抗の抵抗値が可変調整自在であるとよい。

前記出力用増幅器の前記負側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知してもよい。

本発明の第６の態様も、電流センサと電子制御ユニットとの間の断線検知システムである。この断線検知システムは、
電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
前記出力用増幅器の前記負側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知し、
前記被測定電流の定格範囲に対応する前記出力用増幅器の出力電圧範囲の中の最小電圧よりも小さくかつ前記出力用増幅器の前記負側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が過電流異常と検知する。
第４から第６の態様の断線検知システムにおいて、前記電流センサはさらに、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていてもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法や装置などの間で変換したものもまた、本発明の態様として有効である。

本発明の第１の態様によれば、第１接地端子と第２接地端子との間が断線したとき、Ｎチャンネル接合形ＦＥＴがオンとなり、被測定電流に関わらず検出電圧入力端子の電圧は電源供給端子の電圧に極めて近くなる。このため、検出電圧入力端子に接続された断線検知部により、被測定電流が流れている時に断線異常を検知することができる。

本発明の第２及び第３の態様によれば、電源供給端子と電源入力端子との間が断線したとき、Ｐチャンネル接合形ＦＥＴがオンとなり、被測定電流に関わらず検出電圧入力端子の電圧は第１接地端子の電圧に極めて近くなる。このため、検出電圧入力端子に接続された断線検知部により、被測定電流が流れている時に断線異常を検知することができる。

以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る断線検知システム１００の例示的な構成図である。断線検知システム１００は、電流センサ１１０と、電子制御ユニット１２０とを備える。電流センサ１１０は、本実施の形態では図１０(Ｂ)に例示の磁気平衡式のものとする。電子制御ユニット１２０は、電流センサ１１０に電源を供給する。

電子制御ユニット１２０は、電源供給端子１２１と、第１接地端子１２２と、検出電圧入力端子１２３と、定電圧源１２５と、断線検知部１２６と、プルダウン抵抗Ｒ_６とを有する。定電圧源１２５の高電位側が電源供給端子１２１、低電位側が第１接地端子１２２である。検出電圧入力端子１２３と第１接地端子１２２との間に、断線検知部１２６とプルダウン抵抗Ｒ_６とが並列に接続される。

電流センサ１１０は、電源入力端子１１１と、第２接地端子１１２と、センサ出力端子１１３と、電流検出部１１４と、出力用差動増幅器１１５と、基準電圧源１１９と、Ｎチャンネル接合形ＦＥＴ１３３（ＦＥＴ：Field-Effect Transistor）と、バイアス抵抗Ｒ_５と、電源側降圧手段の例示である正側ダイオードＤ_１と、正側定電流回路としての第１定電流回路１３１と、接地側降圧手段の例示である負側ダイオードＤ_２と、負側定電流回路としての第２定電流源１３２とを有する。電流検出部１１４は、磁気検出素子の例示であるホール素子１１６と、負帰還用差動増幅器１１７と、負帰還用コイルＬ_FBと、電流電圧変換器の例示である検出抵抗Ｒ_Ｓとを含む。出力用差動増幅器１１５は、オペアンプ１１８と、抵抗Ｒ_１〜Ｒ_４とを含む。

電源入力端子１１１は電源供給端子１２１に接続され、第２接地端子１１２は第１接地端子１２２に接続され、センサ出力端子１１３は検出電圧入力端子１２３に接続される。電流検出部１１４は、被測定電流Ｉ_in（図１０(Ｂ)参照）に応じた検出電圧Ｖ_Ｓを出力する。出力用差動増幅器１１５は、検出電圧Ｖ_Ｓを増幅してセンサ出力端子に出力する（図中、Ｖ_Ｏと表記）。電源入力端子１１１とセンサ出力端子１１３との間にはＮチャンネル接合形ＦＥＴ１３３が設けられ、電源入力端子１１１と第２接地端子１１２との間にはバイアス抵抗Ｒ_５が設けられる。バイアス抵抗Ｒ_５と第２接地端子１１２との接続点にＮチャンネル接合形ＦＥＴ１３３のゲートが接続される。図２に例示のように、Ｎチャンネル接合形ＦＥＴは、Ｖ_GSが０のときはオンし、Ｖ_GSが０より十分小さい（Ｖ_GS≦Ｖ_Ｐ）ときはオフする。ここで、Ｎチャンネル接合形ＦＥＴ１３３がオンしたときのＮチャンネル接合形ＦＥＴ１３３による電圧降下Ｖ_DSは正側ダイオードＤ_１の順方向電圧降下Ｖ_F1よりも小さいものとする。このような設計は、図１において例えばプルダウン抵抗Ｒ_６をＮチャンネル接合形ＦＥＴ１３３のオン抵抗よりも十分大きな抵抗値とすることで実現される。

正側ダイオードＤ_１は、アノードが電源入力端子１１１に接続され、カソードがオペアンプ１１８の正側電源端子（すなわち出力用差動増幅器１１５の正側電源端子）に接続される。第１定電流回路１３１は、正側ダイオードＤ_１のカソードと第２接地端子１１２との間に設けられる。好ましくは第１定電流回路１３１に流れる電流量は可変調整自在とする。正側ダイオードＤ_１の順方向電圧降下Ｖ_F1により、オペアンプ１１８の正側電源端子に供給される電圧は電源入力端子１１１の電圧（すなわち定電圧源１２５の電圧Ｖ_CC）よりも小さくなる。

負側ダイオードＤ_２は、アノードがオペアンプ１１８の負側電源端子（すなわち出力用差動増幅器１１５の負側電源端子）に接続され、カソードが第２接地端子１１２に接続される。第２定電流回路１３２は、電源入力端子１１１と負側ダイオードＤ_２のアノードとの間に設けられる。好ましくは第２定電流回路１３２に流れる電流量は可変調整自在とする。負側ダイオードＤ_２の順方向電圧降下Ｖ_F2により、オペアンプ１１８の負側電源端子に供給される電圧は第２接地端子１１２の電圧（すなわち接地電位）よりも大きくなる。

正側ダイオードＤ_１及び負側ダイオードＤ_２としては、例えばショットキーバリアダイオードが用いられる。図３にショットキーバリアダイオードの順方向電流対順方向電圧特性（Ｖ_F−Ｉ_F特性）を例示する。順方向電流Ｉ_Fが増加すると順方向電圧Ｖ_Fは大きくなり、また、同じ順方向電流Ｉ_Fであれば低温では順方向電圧Ｖ_Fは大、高温では順方向電圧Ｖ_Fは小となる。この例では、順方向電流Ｉ_Fを０．０１Ａとすれば、−３０℃〜８０℃の温度範囲において順方向電圧Ｖ_Fが０．４５Ｖ〜０．２Ｖとなる。本実施の形態では例示的にこの範囲で正側ダイオードＤ_１及び負側ダイオードＤ_２を駆動する。

図４は、図１に示される第１定電流回路１３１及び第２定電流回路１３２の具体的構成例を示す回路図である。第１定電流回路１３１は、第１ツェナーダイオードＤ_Z1と、抵抗Ｒ_Z1と、第１トランジスタＱ_D1（ＰＮＰ形）と、第１抵抗Ｒ₁₁とを有する。抵抗Ｒ_Z1は、第１ツェナーダイオードＤ_Z1に流れる電流を制限する。第１ツェナーダイオードＤ_Z1の両端の電圧は一定であり、第１トランジスタＱ_D1のベース・エミッタ間電圧も一定（シリコントランジスタの場合は約０．６Ｖ）であるから、電源電圧Ｖ_CCが変動しても第１抵抗Ｒ₁₁両端の電圧は一定となって定電流が流れる。第１抵抗Ｒ₁₁の抵抗値を可変調整自在とすれば、第１定電流回路１３１に流れる電流量が可変調整自在となる。第２定電流回路１３２は、第２ツェナーダイオードＤ_Z2と、抵抗Ｒ_Z2と、第２トランジスタＱ_D2（ＮＰＮ形）と、第２抵抗Ｒ₂₂とを有する。第２定電流回路１３２についても第１定電流回路１３１と同様のことがいえる。なお、オペアンプ１１８に流れる電流は第１定電流回路１３１及び第２定電流回路１３２に流れる電流と比較して無視できる程度に小さいので、正側ダイオードＤ_１及び負側ダイオードＤ_２に流れる電流は、第１定電流回路１３１及び第２定電流回路１３２に流れる電流とほぼ一致する。図１に戻る。

電流検出部１１４において、ホール素子１１６は等価的に４つの抵抗のブリッジ接続で表され、端子ａ，ｂ間に一定のホール素子駆動電流を流しておくことにより出力端子ｃ，ｄ間にホール素子１１６に印加された磁界に比例した（換言すれば被測定電流Ｉ_inに比例した）電圧を得る構成としている。ホール素子１１６の出力端子ｃ，ｄは、負帰還用差動増幅器１１７の入力端子にそれぞれ接続される。負帰還用差動増幅器１１７の出力端子と基準電圧源１１９（約２．５Ｖの基準電圧Ｖ_refを出力）の出力端子とを接続する経路に負帰還用コイルＬ_FBと検出抵抗Ｒ_Ｓとが直列接続される。検出抵抗Ｒ_Ｓの両端は出力用差動増幅器１１５の入力端子にそれぞれ接続され、出力用差動増幅器１１５の出力端子がセンサ出力端子１１３に接続される。なお、検出抵抗Ｒ_Ｓは負帰還用コイルＬ_FBへの供給電流を電圧に変換するための微小抵抗であり、その抵抗値は出力用差動増幅器１１５の入力インピーダンスよりも十分小さいものとする。

ホール素子１１６の出力電圧は負帰還用差動増幅器１１７に入力される。負帰還用差動増幅器１１７は、出力端子から電流を吸い込む又は吐き出すことにより、端子ｃ、ｄ間の電位差が常にゼロとなるように、すなわちホール素子１１６の感磁面において上述の第１の磁界と第２の磁界とが相殺するように、負帰還用コイルＬ_FBに負帰還電流Ｉ_FBを供給する（図中、Ｉ_FBの向きは被測定電流Ｉ_inが正の場合）。ここで、例えば負帰還用コイルＬ_FBの巻き数を４,０００ターン、被測定電流Ｉ_inを２００Ａとすれば、「等アンペアターンの原理」より負帰還電流Ｉ_FB＝２００／４,０００＝０.０５Ａとなる。負帰還電流Ｉ_FBは、検出抵抗Ｒ_Ｓによって検出電圧Ｖ_Ｓに変換され、検出電圧Ｖ_Ｓは出力用差動増幅器１１５によって増幅されてセンサ出力端子１６から出力される。検出電圧Ｖ_Ｓは、−Ｉ_FB×Ｒ_Ｓであり、例えば検出抵抗Ｒ_Ｓを４Ωとすれば、検出電圧Ｖ_Ｓは−０.０５Ａ×４Ω＝−０．２Ｖである。

出力用差動増幅器１１５の抵抗Ｒ_１〜Ｒ_４は、抵抗値がＲ_１＝Ｒ_２、Ｒ_３＝Ｒ_４であり、出力用差動増幅器１１５の増幅度はＲ_３／Ｒ_１（＝Ｒ_４／Ｒ_２）である。増幅度は例えば１０程度とする。出力用差動増幅器１１５の出力電圧Ｖ_Ｏ（すなわち電流センサ１１０の出力電圧）は
Ｖ_Ｏ＝−（Ｒ_３／Ｒ_１）Ｖ_Ｓ＋Ｖ_ref［Ｖ］ （式１） ただし、Ｖ_refは約２．５Ｖ
被測定電流Ｉ_inを使って表せば出力電圧Ｖ_Ｏは
Ｖ_Ｏ＝−（Ｒ_３／Ｒ_１）×（−Ｉ_in／４０００）×Ｒ_Ｓ＋Ｖ_ref［Ｖ］
＝−１０×（−Ｉ_in／４０００）×４Ω＋２．５Ｖ［Ｖ］
＝Ｉ_in／１００＋２．５Ｖ［Ｖ］ （式２）
となる。

図５は、図１の出力用差動増幅器１１５の出力電圧Ｖ_Ｏ（すなわち電流センサ１１０の出力電圧）と被測定電流Ｉ_inとの関係を示す例示的な出力特性図である。以下、５つのケースに分けて説明する。

・ケース１：正常動作時
被測定電流Ｉ_inの−２００Ａ〜＋２００Ａ（定格電流）のレンジに対して出力電圧Ｖ_Ｏが０．５Ｖ〜４．５Ｖの範囲で直線的に変化する。このとき、バイアス抵抗Ｒ_５における電圧降下によりＮチャンネル接合形ＦＥＴ１３３のＶ_GSは０より十分小さいので、Ｎチャンネル接合形ＦＥＴ１３３はオフである。

・ケース２：過電流時
最近のオペアンプは、レール・トゥー・レール特性により、出力電圧は電源電圧のほぼ一杯まで、すなわち０Ｖ〜５Ｖにほぼ近い範囲（例えば０．０５Ｖ〜４．９５Ｖ）でスウィングする。このため、被測定電流Ｉ_inが２００Ａを超えるレンジでは出力電圧Ｖ_Ｏは４．５Ｖより大きくなる。ただし、本実施の形態では上述のとおり正側ダイオードＤ_１の順方向電圧降下Ｖ_F1によりオペアンプ１１８の正側電源端子に供給される電圧が電源入力端子１１１の電圧（＋５Ｖ）よりも０．２Ｖ〜０．４５Ｖ程度小さくなるので、出力電圧Ｖ_Ｏの上限は４．５５Ｖ〜４．８Ｖとなる。同様に、被測定電流Ｉ_inが−２００Ａを下回るレンジでは出力電圧Ｖ_Ｏは０．５Ｖ未満となるものの、本実施の形態では上述のとおり負側ダイオードＤ_２の順方向電圧降下Ｖ_F2によりオペアンプ１１８の負側電源端子に供給される電圧は第２接地端子１１２の電圧（すなわち接地電位）よりも０．２Ｖ〜０．４５Ｖ程度大きくなっているので、出力電圧Ｖ_Ｏの下限は０．２Ｖ〜０．４５Ｖとなる。このとき、ケース１と同様にＮチャンネル接合形ＦＥＴ１３３はオフである。

・ケース３：接地端子間の断線時
第１接地端子１２２と第２接地端子１１２との間が断線すると（ＳＷ１がオフした場合に相当）、電流センサ１１０は非アクティブとなる。また、バイアス抵抗Ｒ_５に電流が流れなくなってＮチャンネル接合形ＦＥＴ１３３のＶ_GSは０となり、Ｎチャンネル接合形ＦＥＴ１３３はオンとなる。したがって、被測定電流Ｉ_inに関わらず出力電圧Ｖ_Ｏは定電圧源１２５の電圧（５Ｖ）に極めて近くなる。ただし、Ｎチャンネル接合形ＦＥＴ１３３のオン抵抗による電圧降下があるので、出力電圧Ｖ_Ｏは定電圧源１２５の電圧（５Ｖ）に厳密には一致せず、例えば４．９Ｖ程度となる。

・ケース４：電源端子間の断線時
電源供給端子１２１と電源入力端子１１１との間が断線すると（ＳＷ３がオフした場合に相当）、電流センサ１１０は非アクティブとなってプルダウン抵抗Ｒ_６に電流は流れない。したがって、出力電圧Ｖ_Ｏは接地電位（０Ｖ）となる。

・ケース５：センサ出力端子の断線時
検出電圧入力端子１２３とセンサ出力端子１１３との間が断線すると（ＳＷ２がオフした場合に相当）、出力電圧Ｖ_Ｏは電子制御ユニット１２０側に伝達されない。なお、このとき検出電圧入力端子１２３は接地電位（０Ｖ）となる。

断線検知部１２６に入力される電圧は、上記ケース１〜４ではセンサ出力端子１１３の電圧と一致し、ケース５ではセンサ出力端子１１３の電圧に関わらず接地電位（０Ｖ）となる。以下、断線検知部１２６の機能を説明する。

・機能１：接地端子間の断線検知
出力用差動増幅器１１５の正側電源端子に供給される電圧（例えば４．５５Ｖ〜４．８Ｖ）よりも大きな電圧が入力されたとき、断線検知部１２６は第１接地端子１２２と第２接地端子１１２との間が断線した（ケース３）と検知する。

・機能２：他の断線検知
検出電圧入力端子１２３の電圧が接地電位（０Ｖ）となったとき、断線検知部１２６は電源供給端子１２１と電源入力端子１１１との間が断線した（ケース４）又は検出電圧入力端子１２３とセンサ出力端子１１３との間が断線した（ケース５）と検知する。

・機能３：正方向の過電流検知
定格出力電圧の最大値（例えば４．５Ｖ）よりも大きくかつ出力用差動増幅器１１５の正側電源端子に供給される電圧（例えば４．５５Ｖ〜４．８Ｖ）よりも小さな電圧が入力されたとき、断線検知部１２６は被測定電流Ｉ_inが正方向（例えばバッテリーの放電方向）に過電流である（ケース２）と検知する。

・機能４：負方向の過電流検知
定格出力電圧の最小値（例えば０．５Ｖ）よりも小さくかつ出力用差動増幅器１１５の負側電源端子に供給される電圧（例えば０．２Ｖ〜０．４５Ｖ）よりも大きな電圧が入力されたとき、断線検知部１２６は被測定電流Ｉ_inが負方向（例えばバッテリーの充電方向）過電流である（ケース２）と検知する。

なお、異常を検知したときは断線検知部１２６は所定の表示や音声等で出力し、これにより使用者は異常を知ることができる。断線検知部１２６は好ましくは機能１〜３のいずれが働いたのかが分かるように区別して出力する。

本実施の形態によれば、下記の効果を奏することができる。

(1) 第１接地端子１２２と第２接地端子１１２との間が断線したとき、Ｎチャンネル接合形ＦＥＴ１３３はオンとなり、被測定電流Ｉ_inに関わらず出力電圧Ｖ_Ｏは定電圧源１２５の電圧に極めて近くなる。このため、被測定電流Ｉ_inが流れている時に断線異常を検知することができる。したがって、特許文献１の装置のように被測定電流の停止時にコイルに検査電流を流す場合と比較して、例えばハイブリッドカーの運転中や工作機械の動作中には断線を検知することができる等のメリットがある。

(2) 正側ダイオードＤ_１の順方向電圧降下Ｖ_F1によりオペアンプ１１８の正側電源端子に供給される電圧は電源入力端子１１１の電圧（定電圧源１２５の電圧）よりも小さくなる。このため、被測定電流Ｉ_inが正方向に過電流のときも出力電圧Ｖ_Ｏの上限は定電圧源１２５の電圧よりも小さく、第１接地端子１２２と第２接地端子１１２との間が断線したときの出力電圧Ｖ_Ｏ（定電圧源１２５の電圧に極めて近い）と異なる。したがって、第１接地端子１２２と第２接地端子１１２との間の断線異常と被測定電流Ｉ_inの過電流異常とを区別して検知することが可能となる。

(3) 負側ダイオードＤ_２の順方向電圧降下Ｖ_F2により、オペアンプ１１８の負側電源端子に供給される電圧は第２接地端子１１２の電圧（接地電位）よりも大きくなる。このため、被測定電流Ｉ_inが負方向に過電流のときも出力電圧Ｖ_Ｏの下限は接地電位よりも大きく、断線検知部１２６は電源供給端子１２１と電源入力端子１１１との間が断線したとき又は検出電圧入力端子１２３とセンサ出力端子１１３との間が断線したときの出力電圧Ｖ_Ｏ（接地電位に一致）と異なる。したがって、それらの断線異常と被測定電流Ｉ_inの過電流異常とを区別して検知することが容易となる。

(4) 第１定電流回路１３１及び第２定電流回路１３２に流れる電流量を可変調整自在とした場合、正側ダイオードＤ_１の順方向電圧降下Ｖ_F1と負側ダイオードＤ_２の順方向電圧降下Ｖ_F2を所望値に決定できる。したがって、上述のとおりＮチャンネル接合形ＦＥＴ１３３がオンしたときのＮチャンネル接合形ＦＥＴ１３３による電圧降下Ｖ_DSを正側ダイオードＤ_１の順方向電圧降下Ｖ_F1よりも小さくする設計の観点から、正側ダイオードＤ_１の順方向電圧降下Ｖ_F1を大きめしておく等の柔軟性が得られる。また、電流センサ１１０の取付対象や定格電圧の範囲に応じて正側ダイオードＤ_１の順方向電圧降下Ｖ_F1と負側ダイオードＤ_２の順方向電圧降下Ｖ_F2を変更することも可能なため、汎用性も高いといえる。

（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る断線検知システム２００の例示的な構成図である。本実施の形態の断線検知システム２００は、第１の実施の形態の断線検知システム１００と比較して、第１定電流回路１３１が正側抵抗Ｒ_D1に変わった点と、第２定電流回路１３２が負側抵抗Ｒ_D2に変わった点で相違し、その他の点で一致している。この場合も、定電流回路ほど精度は良くないものの、正側ダイオードＤ_１及び負側ダイオードＤ_２にほぼ一定の電流を供給することができる。正側抵抗Ｒ_D1及び負側抵抗Ｒ_D2の抵抗値は好ましくは可変調整自在とする。本実施の形態も、第１の実施の形態と同様の効果を奏することができる。

（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る断線検知システム３００の例示的な構成図である。本実施の形態の断線検知システム３００は、第１の実施の形態の断線検知システム１００と比較して、Ｎチャンネル接合形ＦＥＴ１３３がＰチャンネル接合形ＦＥＴ３３３に変わってセンサ出力端子１１３と第２接地端子１１２との間に設けられている点と、Ｐチャンネル接合形ＦＥＴ３３３のゲートが電源入力端子１１１とバイアス抵抗Ｒ_５との接続点に接続されている点と、抵抗Ｒ_６（第１の実施の形態ではプルダウン抵抗）が電源供給端子１２１と検出電圧入力端子１２３との間に接続されてプルアップ抵抗となっている点で相違し、その他の点で一致している。Ｐチャンネル接合形ＦＥＴ３３３がオンしたときのＰチャンネル接合形ＦＥＴ３３３による電圧降下Ｖ_DSは負側ダイオードＤ_２の順方向電圧降下Ｖ_F2よりも小さいものとする。

図８は、図７の出力用差動増幅器１１５の出力電圧Ｖ_Ｏ（すなわち電流センサ１１０の出力電圧）と被測定電流Ｉ_inとの関係を示す例示的な出力特性図である。以下、第１の実施の形態と異なる点を中心に説明する。

第１接地端子１２２と第２接地端子１１２との間が断線すると（ＳＷ１がオフした場合に相当）、電流センサ１１０は非アクティブとなってプルアップ抵抗Ｒ_６に電流は流れない。したがって、出力電圧Ｖ_Ｏは定電圧源１２５の電圧（５Ｖ）となる。

電源供給端子１２１と電源入力端子１１１との間が断線すると（ＳＷ３がオフした場合に相当）、電流センサ１１０は非アクティブとなる。また、バイアス抵抗Ｒ_５に電流が流れなくなってＰチャンネル接合形ＦＥＴ３３３のＶ_GSは０となり、Ｐチャンネル接合形ＦＥＴ３３３はオンとなる。したがって、被測定電流Ｉ_inに関わらず出力電圧Ｖ_Ｏは接地電位（０Ｖ）に極めて近くなる。ただし、Ｐチャンネル接合形ＦＥＴ３３３のオン抵抗による電圧降下があるので、出力電圧Ｖ_Ｏは接地電位（０Ｖ）に厳密には一致せず、例えば０．１Ｖ程度となる。

検出電圧入力端子１２３とセンサ出力端子１１３との間が断線すると（ＳＷ２がオフした場合に相当）、出力電圧Ｖ_Ｏは電子制御ユニット１２０側に伝達されない。なお、このとき検出電圧入力端子１２３は定電圧源１２５の電圧（５Ｖ）となる。

以下、断線検知部１２６の機能を説明する。

・機能１：電源端子間の断線検知
出力用差動増幅器１１５の負側電源端子に供給される電圧（例えば０．２Ｖ〜０．４５Ｖ）よりも小さな電圧が入力されたとき、断線検知部１２６は電源供給端子１２１と電源入力端子１１１との間が断線したと検知する。

・機能２：他の断線検知
検出電圧入力端子１２３の電圧が定電圧源１２５の電圧（５Ｖ）となったとき、断線検知部１２６は第１接地端子１２２と第２接地端子１１２との間が断線した又は検出電圧入力端子１２３とセンサ出力端子１１３との間が断線したと検知する。

・機能３：正方向の過電流検知
定格出力電圧の最大値（例えば４．５Ｖ）よりも大きくかつ出力用差動増幅器１１５の正側電源端子に供給される電圧（例えば４．５５Ｖ〜４．８Ｖ）よりも小さな電圧が入力されたとき、断線検知部１２６は被測定電流Ｉ_inが正方向（例えばバッテリーの放電方向）に過電流であると検知する。

・機能４：負方向の過電流検知
定格出力電圧の最小値（例えば０．５Ｖ）よりも小さくかつ出力用差動増幅器１１５の負側電源端子に供給される電圧（例えば０．２Ｖ〜０．４５Ｖ）よりも大きな電圧が入力されたとき、断線検知部１２６は被測定電流Ｉ_inが負方向（例えばバッテリーの充電方向）過電流であると検知する。

本実施の形態も、第１の実施の形態と同様の効果を奏することができる。なお、本実施の形態においても、第２の実施の形態のように定電流回路に替えて抵抗を用いることも可能であり、その場合も同様の効果を奏することができる。

以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素には請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。

各実施の形態においては電源側降圧手段及び接地側降圧手段がダイオードである場合を説明したが、変形例ではダイオードに替えてトランジスタを用いてもよい。この場合の回路例を図９に示す。正側トランジスタＱ_１（ＰＮＰ形）は、電源入力端子１１１→エミッタ→ベース→抵抗Ｒ_Q1→第２接地端子１１２の経路で電流が流れてバイアスされ（オン状態となり）、例えばＶ_CE1＝０．２Ｖとなる。同様に負側トランジスタＱ_２（ＮＰＮ形）は、電源入力端子１１１→抵抗Ｒ_Q2→ベース→エミッタ→第２接地端子１１２の経路で電流が流れてバイアスされ（オン状態となり）、例えばＶ_CE2＝０．２Ｖとなる。

各実施の形態においては電源側降圧手段及び接地側降圧手段の双方を設けたが、変形例ではいずれか一方のみを設けてもよい。この場合、第１及び第２の実施の形態では電源側降圧手段のみを設け、第３の実施の形態の構成では接地側降圧手段のみを設けるとよい。これは、第１及び第２の実施の形態では第１接地端子１２２と第２接地端子１１２との間の断線異常を過電流異常と明確に区別するためであり、第３の実施の形態では電源供給端子１２１と電源入力端子１１１との間の断線異常を過電流異常と明確に区別するためである。

各実施の形態においては過電流異常と断線異常とを明確に区別するために電源側降圧手段及び接地側降圧手段を設けたが、それらの区別が不要な場合や過電流異常を考慮する必要がない場合等には電源側降圧手段及び接地側降圧手段を省略して回路構成を簡略化してもよい。

各実施の形態においては電流センサが磁気平衡式である場合を説明したが、変形例では電流センサを図１０(Ａ)に例示の磁気比例式としてもよい。この場合、図１及び図７の電流センサ１１０において負帰還用差動増幅器１１７と負帰還用コイルＬ_FB、検出抵抗Ｒ_Ｓが不要となり、ホール素子１１６の出力電圧を検出電圧Ｖ_Ｓとして直接出力用差動増幅器１１５に入力すればよい。

本発明の第１の実施の形態に係る断線検知システムの例示的な構成図。 Ｎチャンネル接合形ＦＥＴの例示的な伝達特性図。 ショットキーバリアダイオードの例示的な順方向電流対順方向電圧特性図。 図１に示される第１定電流回路及び第２定電流回路の具体的構成例を示す回路図。 図１の出力用差動増幅器の出力電圧Ｖ_Ｏと被測定電流Ｉ_inとの関係を示す例示的な出力特性図。 本発明の第２の実施の形態に係る断線検知システムの例示的な構成図。 本発明の第３の実施の形態に係る断線検知システムの例示的な構成図 図７の出力用差動増幅器の出力電圧Ｖ_Ｏと被測定電流Ｉ_inとの関係を示す例示的な出力特性図。 トランジスタで電源側降圧手段及び接地側降圧手段を構成した場合の例示的な回路図。 (Ａ)は磁気比例式電流センサの基本的構成図、(Ｂ)は磁気平衡式で電流センサの基本的構成図。

符号の説明

１００ 断線検知システム
１１０ 電流センサ
１１１ 電源入力端子
１１２ 第２接地端子
１１３ センサ出力端子
１１４ 電流検出部
１１５ 出力用差動増幅器
１１６ ホール素子
１１７ 負帰還用差動増幅器
１１９ 基準電圧源
１２０ 電子制御ユニット（ＥＣＵ）
１２１ 電源供給端子
１２２ 第１接地端子
１２３ 検出電圧入力端子
１２５ 定電圧源
１２６ 断線検知部

Claims (12)

1. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
   前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
   前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
   前記Ｎチャンネル接合形ＦＥＴがオンしたときの前記Ｎチャンネル接合形ＦＥＴによる電圧降下が前記電源側降圧手段による電圧降下よりも小さいことを特徴とする、電流センサと電子制御ユニットとの間の断線検知システム。
2. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
   前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
   前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
   前記電源側降圧手段は、アノードが前記電源入力端子に接続され、カソードが前記出力用増幅器の前記正側電源端子に接続された正側ダイオードを含み、
   前記正側ダイオードの前記カソードと前記第２接地端子との間に正側定電流回路又は正側抵抗が設けられている、電流センサと電子制御ユニットとの間の断線検知システム。
3. 請求項２に記載の断線検知システムにおいて、前記正側定電流回路に流れる電流量又は前記正側抵抗の抵抗値が可変調整自在である、電流センサと電子制御ユニットとの間の断線検知システム。
4. 請求項１から３のいずれか一項に記載の断線検知システムにおいて、前記出力用増幅器の前記正側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知する、電流センサと電子制御ユニットとの間の断線検知システム。
5. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
   前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
   前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記電源入力端子と前記センサ出力端子との間に設けられたＮチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記バイアス抵抗と前記第２接地端子との接続点に前記Ｎチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられていて、
   前記出力用増幅器の前記正側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知し、
   前記被測定電流の定格範囲に対応する前記出力用増幅器の出力電圧範囲の中の最大電圧よりも大きくかつ前記出力用増幅器の前記正側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が過電流異常と検知する、電流センサと電子制御ユニットとの間の断線検知システム。
6. 請求項１から５のいずれか一項に記載の断線検知システムにおいて、前記電流センサはさらに、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記第２接地端子と前記負側電源端子との間に設けられている、電流センサと電子制御ユニットとの間の断線検知システム。
7. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
   前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
   前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
   前記Ｐチャンネル接合形ＦＥＴがオンしたときの前記Ｐチャンネル接合形ＦＥＴによる電圧降下が前記接地側降圧手段による電圧降下よりも小さいことを特徴とする、電流センサと電子制御ユニットとの間の断線検知システム。
8. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
   前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
   前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
   前記接地側降圧手段は、アノードが前記出力用増幅器の前記負側電源端子に接続され、カソードが前記第２接地端子に接続された負側ダイオードを含み、
   前記電源入力端子と前記負側ダイオードの前記アノードとの間に負側定電流回路又は負側抵抗が設けられている、電流センサと電子制御ユニットとの間の断線検知システム。
9. 請求項８に記載の断線検知システムにおいて、前記負側定電流回路に流れる電流量又は前記負側抵抗の抵抗値が可変調整自在である、電流センサと電子制御ユニットとの間の断線検知システム。
10. 請求項７から９のいずれか一項に記載の断線検知システムにおいて、前記出力用増幅器の前記負側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知する、電流センサと電子制御ユニットとの間の断線検知システム。
11. 電流センサと、前記電流センサに電源を供給する電子制御ユニットとを備え、
    前記電子制御ユニットは、電源供給端子と、第１接地端子と、検出電圧入力端子と、前記検出電圧入力端子に接続された断線検知部とを有し、
    前記電流センサは、前記電源供給端子に接続された電源入力端子と、前記第１接地端子に接続された第２接地端子と、前記検出電圧入力端子に接続されたセンサ出力端子と、被測定電流に応じた検出電圧を出力する電流検出部と、前記検出電圧を増幅して前記センサ出力端子に出力する出力用増幅器と、前記センサ出力端子と前記第２接地端子との間に設けられたＰチャンネル接合形ＦＥＴと、前記電源入力端子と前記第２接地端子との間に設けられたバイアス抵抗とを有し、前記電源入力端子と前記バイアス抵抗との接続点に前記Ｐチャンネル接合形ＦＥＴのゲートが接続され、前記出力用増幅器の負側電源端子に供給される電圧を前記第２接地端子の電圧よりも大きくするための接地側降圧手段が前記負側電源端子と前記第２接地端子との間に設けられていて、
    前記出力用増幅器の前記負側電源端子に供給される電圧よりも小さな電圧が前記断線検知部に入力されたときに前記断線検知部が断線異常と検知し、
    前記被測定電流の定格範囲に対応する前記出力用増幅器の出力電圧範囲の中の最小電圧よりも小さくかつ前記出力用増幅器の前記負側電源端子に供給される電圧よりも大きな電圧が前記断線検知部に入力されたときに前記断線検知部が過電流異常と検知する、電流センサと電子制御ユニットとの間の断線検知システム。
12. 請求項７から１１のいずれか一項に記載の断線検知システムにおいて、前記電流センサはさらに、前記出力用増幅器の正側電源端子に供給される電圧を前記電源入力端子の電圧よりも小さくするための電源側降圧手段が前記電源入力端子と前記正側電源端子との間に設けられている、電流センサと電子制御ユニットとの間の断線検知システム。

Images