JP4754152B2 - ウェーハ処理装置 - Google Patents

ウェーハ処理装置 Download PDF

Info

Publication number
JP4754152B2
JP4754152B2 JP2002067629A JP2002067629A JP4754152B2 JP 4754152 B2 JP4754152 B2 JP 4754152B2 JP 2002067629 A JP2002067629 A JP 2002067629A JP 2002067629 A JP2002067629 A JP 2002067629A JP 4754152 B2 JP4754152 B2 JP 4754152B2
Authority
JP
Japan
Prior art keywords
chamber
wafer
film
processing apparatus
wafer processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002067629A
Other languages
English (en)
Other versions
JP2002343863A (ja
Inventor
鍾鳴 李
秉煕 金
明範 李
周栄 尹
吉鉉 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002343863A publication Critical patent/JP2002343863A/ja
Application granted granted Critical
Publication of JP4754152B2 publication Critical patent/JP4754152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の製造に用いられるウェーハ処理装置及び方法に係り、特に多層配線構造の金属配線の形成に利用可能なウェーハ処理装置及び方法に関する。
【０００２】
【従来の技術】
半導体素子の高密度化及び高集積化につれ、多層配線構造の金属配線を有する回路の構成が必須的に要求される。金属配線は、電気的な信号を伝送する役割をするので電気的な抵抗が低く、経済的でかつ信頼性が高くなければならない。このような条件を満たせる好適な金属配線物質として、Ａｌが広く使われている。この場合、下層の素子と上層のＡｌ配線との接続部であるコンタクトホール、または下層のＡｌ配線と上層のＡｌ配線との接続部であるビアホールの内部を金属物質で完全に埋込む技術が、これらの間の電気的接続を可能にするために、非常に重要な技術として強調されている。
【０００３】
コンタクトホールまたはビアホールを埋込むために、経済的でかつ導電性に優れた材料であるＡｌを使用することが望ましい。コンタクトホールまたはビアホールをＡｌで埋込むに当たって、より優秀な電気的特性及びより完璧な充填特性を得るために、多様な工程技術が開発されており、これによりコンタクトホールまたはビアホールを埋込むための工程として、ＣＶＤ(chemical vapor deposition)工程、ＰＶＤ(physical vapor deposition)工程、熱処理工程、酸化工程、エッチング工程など多様な工程を経る必要がある。このように多様な工程よりなるコンタクトホールまたはビアホールの埋込み工程を行なうためにクラスターツール(cluster tool)タイプの多様なウェーハ処理装置が開発された。
【０００４】
今まで開発された一体型クラスターツールタイプのウェーハ処理装置は、ウェーハ上のコンタクトホールまたはビアホールの埋込み工程を行なうための全工程に必要なあらゆる設備を備えていない。したがって、従来の技術に係るウェーハ処理装置を使用する場合には、前記コンタクトホールまたはビアホールを埋込むための全工程の実行において必然的にウェーハが大気に露出される段階が伴われる。コンタクトホールまたはビアホールの埋込み工程中にウェーハが大気に露出されれば、大気中の空気、水蒸気、パチクルなどと接触してウェーハ上の露出面は汚染の可能性が高まる。その結果、半導体素子の性能及び収率が不良となる。また、コンタクトホールまたはビアホールの形成工程中にウェーハがウェーハ処理装置に備えられていない工程設備または工程雰囲気に移動する段階が要求されることによってウェーハの移動距離が増加し、これにより煩わしい工程が伴ってスループット(throughput)が減少する。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、ウェーハ上に金属配線を形成するためにコンタクトホールまたはビアホールの埋込み工程を行なう時、ウェーハが大気中に露出されず、コンタクトホールまたはビアホールの充填のための全工程を完全にインサイチュ(in-situ)で行なえる一体型インサイチュクラスターツールタイプのウェーハ処理装置を提供することである。
【０００６】
本発明の他の目的は、ウェーハ上に金属配線を形成するためにコンタクトホールまたはビアホールの埋込み工程を行なう時、ウェーハが大気中に露出されず、コンタクトホールまたはビアホールの充填のための全工程を完全にインサイチュで行なえるウェーハ処理方法を提供することである。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明の第１態様に係るウェーハ処理装置は、真空排気され、複数のゲート弁を有するトランスファチャンバと、前記複数のゲート弁のうち１つを通じて各々前記トランスファチャンバと連通可能な複数の真空処理チャンバと、真空排気が可能であり、内部に酸素含有ガスを供給するための第１ガス供給ラインが連結しているロードロックチャンバを含む。
【０００８】
前記ロードロックチャンバには内部に不活性ガスを供給するための第２ガス供給ラインをさらに連結しうる。
前記複数の真空処理チャンバはＣＶＤチャンバ、ＰＶＤチャンバ及び熱処理チャンバを含むことができる。
【０００９】
前記熱処理チャンバは、昇降可能であり、ウェーハを支持するための支持面を備えたペデスタルを含む。前記ペデスタルの上部にはカバーが設けられている。前記ペデスタル及びカバーは前記ペデスタルの昇降によって前記支持面を含む所定の空間を開閉可能に構成している。前記ペデスタル及びカバーには前記ウェーハを加熱させるための加熱装置が設けられている。
【００１０】
前記複数の真空処理チャンバは、Ｔｉ膜、ＴｉＮ膜またはこれらの複合膜を形成するためのＴｉ／ＴｉＮ膜専用のチャンバと、エッチングチャンバをさらに含むことができる。前記エッチングチャンバは、ＲＦ(radio frequency)パワーソースを用いるプラズマエッチングチャンバまたはＥＣＲ(electron cyclotron resonance)エッチングチャンバで構成されうる。
【００１１】
また、本発明の第１態様に係るウェーハ処理装置は、前記複数のゲート弁のうち１つを通じて前記トランスファチャンバと連通可能な酸素雰囲気チャンバをさらに含むことができる。前記酸素雰囲気チャンバには前記酸素雰囲気チャンバの内部に酸素含有ガスを供給するための第３ガス供給ラインと、前記酸素雰囲気チャンバの内部に不活性ガスを供給するための第４ガス供給ラインが連結されている。
【００１２】
また、本発明の第１態様に係るウェーハ処理装置は、前記ロードロックチャンバから搬入されたウェーハの予熱及び脱ガスを行なうために前記ロードロックチャンバと前記トランスファチャンバとの間に設けられている脱ガスチャンバと、前記トランスファチャンバから搬入されたウェーハを冷却させるために前記ロードロックチャンバと前記トランスファチャンバとの間に設けられている冷却チャンバとをさらに含むことができる。
【００１３】
また、前記目的を達成するために、本発明の第２態様に係るウェーハ処理装置は、真空排気され、複数のゲート弁を有するトランスファチャンバと、前記複数のゲート弁のうち何れか１つを通じて各々前記トランスファチャンバと連通可能な複数の真空処理チャンバと、前記複数のゲート弁のうち何れか１つを通じて前記トランスファチャンバと連通可能であり、内部に酸素含有ガスを供給するための第１ガス供給ラインが連結している酸素雰囲気チャンバと、真空排気が可能なロードロックチャンバとを含む。
【００１４】
前記酸素雰囲気チャンバには、内部に不活性ガスを供給するための第２ガス供給ラインがさらに連結されうる。
【００１５】
前記他の目的を達成するために、本発明の第１態様に係るウェーハ処理方法では、本発明によって提供されるウェーハ処理装置を用いてウェーハを処理する。このために、まず前記複数の真空処理チャンバのうち何れか１つの真空処理チャンバ内でウェーハ上に所定の膜を形成する。前記ロードロックチャンバ内で前記ウェーハ上の所定の膜を酸化させる。
【００１６】
前記酸化段階はＯ2、Ｏ3またはＮ2Ｏよりなるガス雰囲気、または酸素含有ガスと不活性ガスとの混合ガス雰囲気下で行なわれる。前記酸化段階は常温〜２００℃以下の温度で行なわれる。
【００１７】
また、本発明の一態様に係るウェーハの処理方法において、前記所定の膜を形成する段階の前に、前記ウェーハ上の任意の位置でコンタクトホール領域を限定するように第１膜を形成する段階をさらに含むことができる。この際、前記所定の膜は前記コンタクトホール領域を覆わないように前記第１膜上に形成される。
【００１８】
また、前記他の目的を達成するために、本発明の第２態様に係るウェーハの処理方法では、前記複数の真空処理チャンバのうち何れか１つの真空処理チャンバ内でウェーハ上に所定の膜を形成する。前記酸素雰囲気チャンバ内で前記ウェーハ上の所定の膜を酸化させる。
【００１９】
本発明によれば、金属配線形成工程中に酸化工程のために一体型インサイチュクラスターツールタイプのウェーハ処理装置内でウェーハを取り出して大気中に露出させたり、他の酸化装置に移動させるための段階を省けるために、ウェーハの汚染可能性を減らし、かつスループットを向上させうる。
【００２０】
【発明の実施の形態】
図１は本発明の一実施形態に係る一体型インサイチュクラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。
【００２１】
図１を参照すれば、本発明に係るウェーハ処理装置は真空排気され、複数のゲート弁２２、３２、４２、５２、６２を有するトランスファチャンバ１０を備えている。前記トランスファチャンバ１０内には、ウェーハを支持するためのブレード１２を備えたウェーハハンドリングロボット１４が設けられている。前記トランスファチャンバ１０の周囲には、前記複数のゲート弁２２、３２、４２、５２、６２のうち１つのゲート弁を通じて各々前記トランスファチャンバ１０と連通可能な複数の真空処理チャンバ２０、３０、４０が設けられている。図１には前記複数の真空処理チャンバとしてＣＶＤ工程を行なうためのＣＶＤチャンバ２０と、ＰＶＤ工程を行なうためのＰＶＤチャンバ３０と、熱処理チャンバ４０を備える例を示した。
【００２２】
前記ＣＶＤチャンバ２０は、Ａｌ膜またはＡｌ合金膜を形成するのに利用されうる。例えば、前記ＣＶＤチャンバ２０では、Ａｌ膜の形成のための選択的ＭＯＣＶＤ(selective metal organic ＣＶＤ）工程を行なえる。前記ＣＶＤチャンバ２０内でＡｌ膜の蒸着工程を行なうために、前記ＣＶＤチャンバ２０内にＡｌを含有するＡｌソース及び他の必要な工程ガスを供給するための原料供給部（図示せず）を含んでいる。
【００２３】
前記Ａｌソースとして、例えばＤＭＡＨ(dimethylaluminum hydride)、ＴＭＡＡ(trimethylamine alane)、ＤＭＥＡＡ(dimethylethylamine alane)またはＭＰＡ(methylpyrrolidine alane)のような有機金属化合物よりなる前駆体が使われる。前記前駆体を前記ＣＶＤチャンバ２０に供給するために、バブラータイプ、気相流量コントローラータイプ、または液状運送システムタイプのような原料伝達装置を使用しうる。希釈用ガスとして、Ａｒのような不揮発性ガスを使用する。また、前記前駆体の分解を促進するためにＨ2ガスのような反応性ガスを添加しても良い。
【００２４】
前記ＰＶＤチャンバ３０は直流スパッタリング、直流マグネトロンスパッタリング、交流スパッタリングまたは交流マグネトロンスパッタリング工程を行なえるスパッタリングチャンバで構成されうる。スパッタリング工程を行なうための前記ＰＶＤチャンバ３０には、必要に応じてコリメータを装着しても、あるいは装着しなくても良い。前記ＰＶＤチャンバ３０は、配線用Ａｌ膜またはＡｌ合金膜の形成のための専用チャンバとして使用されうる。
【００２５】
通常、Ａｌ配線形成のためにＡｌ膜またはＡｌ合金膜の蒸着が完了した後、高温熱処理によりコンタクトホールを埋込み、配線を平坦化するためにＡｒ雰囲気のような不活性雰囲気で、前記蒸着されたＡｌ膜またはＡｌ合金膜を３５０℃以上の温度で数分間熱処理してリフローさせる工程が用いられている。このようなリフロー工程を行なうために、前記熱処理チャンバ４０を用いる。配線用Ａｌ膜またはＡｌ合金膜のリフローのための熱処理工程は、前記Ａｌ膜またはＡｌ合金膜の表面酸化を最大限抑制した状態で進めなければならない。したがって、前記熱処理チャンバ４０の圧力が低いほど良い。望ましくは、前記熱処理チャンバ４０は１０-6Ｔｏｒｒ以下の高真空状態を保てるように構成される。
【００２６】
図２Ａ及び図２Ｂは、前記熱処理チャンバ４０の構成をさらに詳細に説明するために、その内部構成を概略的に示す図面である。図２Ａ及び図２Ｂを参照すれば、前記熱処理チャンバ４０は、ウェーハＷを支持するための支持面４４ａを備えたペデスタル４４を備えている。前記ペデスタル４４は、昇降機構１４０によって昇降可能である。図２Ａは、前記ペデスタル４４の下降位置を、図２Ｂは前記ペデスタル４４の上昇位置を、各々示す。
【００２７】
また、前記熱処理チャンバ４０は、前記ペデスタル４４の昇降によって前記支持面４４ａを含む所定の空間を開閉可能に前記ペデスタル４４の上部に設けられたカバー４６を含む。前記ペデスタル４４及び前記カバー４６の内部には各々第１加熱装置１４２及び第２加熱装置１４４が設けられている。前記第１加熱装置１４２及び第２加熱装置１４４は、例えば、抵抗コイルよりなりうる。前記熱処理チャンバ４０は、排気ポンプ４８を備える排気系４９によって真空排気が可能である。
【００２８】
前記熱処理チャンバ４０内へのウェーハＷの搬入／搬出時、前記ペデスタル４４はその下降位置にあり、前記ウェーハＷを熱処理する間には前記ペデスタル４４はその上昇位置にある。したがって、前記ウェーハＷの熱処理中には前記ウェーハＷを支持する支持面４４ａを含む所定の空間が前記ペデスタル４４と前記カバー４６によって閉鎖されて前記ウェーハＷの周囲の温度を均一に保てる。
【００２９】
また、本発明に係るウェーハ処理装置は、ロードロックチャンバ５０を含んでいる。本発明の一実施形態において、前記ロードロックチャンバ５０はウェーハ処理装置の内部及び外部の間でウェーハを移動させるための空間として使われるだけでなく、ウェーハを酸化処理する用途にも使われる。
【００３０】
図３は、前記ロードロックチャンバ５０の構成をさらに具体的に説明するために示す図面である。図３に示されたように、前記ロードロックチャンバ５０は、排気ポンプ５３を備える排気系５４によって真空排気が可能である。また、前記ロードロックチャンバ５０には、その内部に酸素含有ガス１５６を供給するための第１ガス供給ライン５６と、不活性ガス１５８を供給するための第２ガス供給ライン５８とが連結されている。
【００３１】
前記第１ガス供給ライン５６を通じて供給される酸素含有ガス１５６として、例えばＯ2、Ｏ3またはＮ2Ｏを使用しうる。前記第１ガス供給ライン５６及び第２ガス供給ライン５８を通じて供給されるガス流量は、各々流量調節器１５１、１５３及び開閉弁１５２、１５４によって調節しうる。前記ロードロックチャンバ５０ではウェーハがウェーハキャリア１５０に収容された状態に搬入／搬出されうる。
【００３２】
また、前記ロードロックチャンバ５０を用いてウェーハの酸化処理を行なう時には、前記排気系５４によって真空状態に保たれる前記ロードロックチャンバ５０内で前記第１ガス供給ライン５６から供給される酸素含有ガスを使用して酸化処理を行なう。この際、酸化処理されるウェーハが前記ウェーハキャリア１５０に収容された状態でバッチ式で行なえる。前記ウェーハの酸化程度は前記第１ガス供給ライン５６から供給される酸素含有ガスの供給量、すなわち酸素の分圧と、供給時間とで調節されうる。
【００３３】
前記トランスファチャンバ１０と前記ロードロックチャンバ５０との間には、前記ロードロックチャンバ５０から搬入されるウェーハを前記トランスファチャンバ１０に移動させる前に前記ウェーハの予熱及び脱ガスを行なうための脱ガスチャンバ７０が設けられている。また、例えば、前記熱処理チャンバ４０で熱処理工程を経たウェーハが前記トランスファチャンバ１０から前記ロードロックチャンバ５０に移動する前に高温状態の前記ウェーハを冷却させるために、前記トランスファチャンバ１０と前記ロードロックチャンバ５０との間には冷却チャンバ８０が設けられている。
【００３４】
前記脱ガスチャンバ７０及び冷却チャンバ８０と前記ロードロックチャンバ５０との間には、これら間でバッファチャンバの役割をするローダーチャンバ９０が設けられている。前記のような構成を有するウェーハ処理装置の全ての制御は制御部９２によって行われる。
【００３５】
図１のように、前記ＣＶＤチャンバ２０、ＰＶＤチャンバ３０及び熱処理チャンバ４０で構成される３つの真空処理チャンバを含むウェーハ処理装置は、コンタクトホールまたはビアホールの埋込み工程を含む多様な配線形成工程において有用に使用されうる。また、ＣＶＤ方法を用いてウェーハ上にＡｌ膜を全面的に形成するブランケットＡｌ蒸着工程にも有用に使用されうることはもちろんである。
【００３６】
図４は、本発明の他の実施形態に係る一体型クラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。図４において、図１の構成要素と同一な構成を有する部分は、図１での構成要素と同じ部材符号を付し、その詳細な説明は略す。
【００３７】
図４のウェーハ処理装置は、真空処理チャンバとして、図１を参照して説明したようなＣＶＤチャンバ２０、ＰＶＤチャンバ３０及び熱処理チャンバ４０の他に、Ｔｉ膜、ＴｉＮ膜またはこれらの複合膜を形成するためのＴｉ／ＴｉＮ膜専用チャンバ２５０と、エッチングチャンバ２６０をさらに含む。前記Ｔｉ／ＴｉＮ膜専用チャンバ２５０及びエッチングチャンバ２６０は各々ゲート弁２５２、２６２を通じてトランスファチャンバ１０と連通可能である。
【００３８】
前記Ｔｉ／ＴｉＮ膜専用チャンバ２５０はＣＶＤチャンバまたはＰＶＤチャンバよりなりうる。また、前記エッチングチャンバ２６０は、ＲＦパワーソースを用いるプラズマエッチングチャンバ、またはＥＣＲエッチングチャンバで構成されうる。前記エッチングチャンバ２６０は、例えばコンタクトホールまたはビアホール内に形成された表面酸化膜を除去するのに用いられる。
【００３９】
図５は、本発明のさらに他の実施形態に係る一体型クラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。図５において、図１及び図４での構成要素と同一な部分には、同一な部材符号を付し、その詳細な説明は略す。
【００４０】
図５のウェーハ処理装置は、ＣＶＤチャンバ２０、ＰＶＤチャンバ３０、熱処理チャンバ４０、Ｔｉ／ＴｉＮ膜専用チャンバ２５０及びエッチングチャンバ２６０で構成される真空処理チャンバの他に、酸素雰囲気チャンバ３７０をさらに含む。前記酸素雰囲気チャンバ３７０はゲート弁３７２を通じてトランスファチャンバ１０と連通できる。
【００４１】
図６は、前記酸素雰囲気チャンバ３７０の構成をさらに具体的に説明するために示した図面である。図６に示されたように、前記酸素雰囲気チャンバ３７０は、排気ポンプ３５３を備える排気系３５４によって真空排気が可能である。また、前記酸素雰囲気チャンバ３７０には、その内部に酸素含有ガス４５６を供給するための第３ガス供給ライン３５６と、不活性ガス４５８を供給するための第４ガス供給ライン３５８が連結されている。
【００４２】
前記第３ガス供給ライン３５６を通じて供給される酸素含有ガス４５６として、例えばＯ2、Ｏ3またはＮ2Ｏを使用しうる。前記第３ガス供給ライン３５６及び第４ガス供給ライン３５８を通じて供給されるガス流量は各々流量調節器４５１、４５３及び開閉弁４５２、４５４によって調節されうる。前記排気系３５４により真空状態が保たれる状態で、前記酸素雰囲気チャンバ３７０内で前記第３ガス供給ライン３５６から供給される酸素含有ガスを使用してウェーハの酸化工程を行なえる。ウェーハの酸化程度は前記第３ガス供給ライン３５６から供給される酸素含有ガスの供給量、すなわち酸素の分圧と、供給時間とで調節されうる。
【００４３】
図７は、本発明の一実施形態に係るウェーハ処理方法を説明するためのフローチャートである。
【００４４】
図７を参照すれば、まずウェーハ上の任意の位置でコンタクトホール領域またはビアホール領域（以下、単に“コンタクトホール領域”と略称する）を限定するように第１膜を形成する（段階５１０）。前記第１膜は層間絶縁膜よりなる。または、前記第１膜はＴｉＮ膜よりなる単一層、またはＴｉＮ膜を含む複合層よりなる。前記第１膜をＴｉＮ膜よりなる単一層、またはＴｉＮ膜を含む複合層よりなる場合には、図４を参照して説明したようなウェーハ処理装置を使用して前記Ｔｉ／ＴｉＮ膜専用チャンバ２５０内で前記第１膜を形成しうる。
【００４５】
その後、図１を参照して説明したようなウェーハ処理装置に含まれた真空処理チャンバのうち前記ＣＶＤチャンバ２０またはＰＶＤチャンバ３０を使用し、前記第１膜上に所定の膜、例えばＡｌ膜またはＴｉ膜を形成する（段階５２０）。次いで、図１及び図３を参照して説明したような前記ロードロックチャンバ５０内で前記所定の膜を酸化させる（段階５３０）。
【００４６】
前記所定の膜を酸化させるために、前記ロードロックチャンバ５０内にＯ2、Ｏ3またはＮ2Ｏよりなる酸素含有ガス、または酸素含有ガスと不活性ガスとの混合ガスを供給し、前記ロードロックチャンバ５０の内部を酸素含有雰囲気に保つ。前記酸化段階は常温〜２００℃以下の温度で行なわれる。その後、必要に応じて前記ＣＶＤチャンバ２０またはＰＶＤチャンバ３０を用いたＡｌ膜の形成段階と、前記熱処理チャンバ４０を用いたリフロー段階を経て金属配線を形成しうる。
【００４７】
図８は本発明の他の実施形態に係るウェーハ処理方法を説明するためのフローチャートである。
【００４８】
図８を参照すれば、まずウェーハ上の任意の位置でコンタクトホール領域を限定するように第１膜を形成する（段階６１０）。図７の説明と同様に、前記第１膜は層間絶縁膜、ＴｉＮ膜よりなる単一層、またはＴｉＮ膜を含む複合層よりなりうる。
【００４９】
その後、図５と同一なウェーハ処理装置に含まれた真空処理チャンバのうち前記ＣＶＤチャンバ２０またはＰＶＤチャンバ３０を使用し、前記第１膜上に所定の膜、例えばＡｌ膜またはＴｉ膜を形成する（段階６２０）。次いで、図５及び図６の説明のような酸素雰囲気チャンバ３７０内で前記所定の膜を酸化させる（段階６３０）。
【００５０】
前記所定の膜を酸化させるために、前記酸素雰囲気チャンバ３７０内に酸素含有ガス、または酸素含有ガスと不活性ガスとの混合ガスを供給し、前記酸素雰囲気チャンバ３７０の内部を酸素含有雰囲気に保つ。前記酸化段階は、常温〜２００℃以下の温度で行なわれる。その後、必要に応じて前記ＣＶＤチャンバ２０またはＰＶＤチャンバ３０を用いたＡｌ膜の形成段階と、前記熱処理チャンバ４０を用いたリフロー段階を経て金属配線を形成する。
【００５１】
前述したように、金属配線の形成工程中に必要な酸化工程をロードロックチャンバまたは酸素雰囲気チャンバを用いて行なえば、金属配線の形成工程中に酸化工程のために一体型クラスターツールタイプのウェーハ処理装置内でウェーハを取り出して大気中に露出させたり、他の酸化装置に移動させるための段階を省けるので、ウェーハの汚染を抑制し、かつスループットを向上させうる。
【００５２】
【発明の効果】
本発明では、半導体素子製造のための金属配線の形成に必要な全工程を一体型インサイチュクラスターツールタイプのウェーハ処理装置内で行なえる。特に、本発明に係るウェーハ処理装置は、酸化工程を行なえるように酸素含有雰囲気に保つロードロックチャンバまたは酸素雰囲気チャンバを具備している。
【００５３】
したがって、金属配線の形成工程途中に酸化工程のために一体型インサイチュクラスターツールタイプのウェーハ処理装置内でウェーハを取り出して大気中に露出させたり、他の酸化装置に移動させるための段階を省略できるので、ウェーハの汚染を抑制し、かつスループットを向上させうる。
【００５４】
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能である。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る一体型クラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。
【図２Ａ】 本発明の一実施形態に係るウェーハ処理装置に含まれた熱処理チャンバの構成を示す図面である。
【図２Ｂ】 本発明の一実施形態に係るウェーハ処理装置に含まれた熱処理チャンバの構成を示す図面である。
【図３】 本発明の一実施形態に係るウェーハ処理装置に含まれたロードロックチャンバの構成を示す図面である。
【図４】 本発明の他の実施形態に係る一体型クラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。
【図５】 本発明のさらに他の実施形態に係る一体型クラスターツールタイプのウェーハ処理装置の要部構成を概略的に示す図面である。
【図６】 本発明のさらに他の実施形態に係るウェーハ処理装置に含まれた酸素雰囲気チャンバの構成をより具体的に説明するための図面である。
【図７】 本発明の一実施形態に係るウェーハ処理方法を説明するためのフローチャートである。
【図８】 本発明の他の実施形態に係るウェーハ処理方法を説明するためのフローチャートである。
【符号の説明】
２２、３２、４２、５２、６２ ゲート弁
１０ トランスファチャンバ
１２ ブレード
１４ ウェーハハンドリングロボット
２０、３０、４０ 真空処理チャンバ
２０ ＣＶＤチャンバ
３０ ＰＶＤチャンバ
４０ 熱処理チャンバ
５０ ロードロックチャンバ

Claims (13)

  1. 真空排気可能であり、複数のゲート弁を有するトランスファチャンバと、
    前記複数のゲート弁のうちの１つを通じて各々前記トランスファチャンバと連通可能な複数の真空処理チャンバと、
    真空排気可能であり、前記トランスファチャンバからウェーハの搬入及び搬送が容易になるように前記トランスファチャンバに連通可能なロードロックチャンバと、
    前記ロードロックチャンバの内部に、ウェーハ上の所定の膜を酸化させるための酸素含有ガスを供給するために前記ロードロックチャンバに連通可能な第１ガス供給ラインを含み、
    前記複数の真空処理チャンバは、Ａｌ膜またはＡｌ合金膜形成のためのチャンバと、リフロー用の熱処理チャンバを含み、
    前記熱処理チャンバは、昇降可能であり、ウェーハを支持するための支持面を備えたペデスタルと、前記ペデスタルの昇降によって前記支持面を含む所定の空間を開閉可能に前記ペデスタルの上部に設けられたカバーと、前記ウェーハを加熱させるための加熱装置とを含み、
    前記加熱装置は、前記ペデスタルに連結している第１加熱装置と、前記カバーに連結している第２加熱装置とを含むことを特徴とするウェーハ処理装置。
  2. 前記ロードロックチャンバの内部に不活性ガスを供給するために前記ロードロックチャンバに連結可能な第２ガス供給ラインを含むことを特徴とする請求項１に記載のウェーハ処理装置。
  3. 前記ロードロックチャンバ内に供給される酸素含有ガスは、Ｏ２、Ｏ３及びＮ２Ｏのうちから選択される少なくとも何れか１つであることを特徴とする請求項１に記載のウェーハ処理装置。
  4. 前記Ａｌ膜またはＡｌ合金膜形成のためのチャンバはＣＶＤチャンバであることを特徴とする請求項１に記載のウェーハ処理装置。
  5. 前記Ａｌ膜またはＡｌ合金膜形成のためのチャンバはＰＶＤチャンバであることを特徴とする請求項１に記載のウェーハ処理装置。
  6. 前記加熱装置は抵抗コイルよりなることを特徴とする請求項１に記載のウェーハ処理装置。
  7. 前記複数の真空処理チャンバはＴｉ膜、ＴｉＮ膜またはこれらの複合膜を形成するためのＴｉ／ＴｉＮ膜専用チャンバを含むことを特徴とする請求項１に記載のウェーハ処理装置。
  8. 前記Ｔｉ／ＴｉＮ膜専用チャンバはＣＶＤチャンバよりなることを特徴とする請求項７に記載のウェーハ処理装置。
  9. 前記Ｔｉ／ＴｉＮ膜専用チャンバはＰＶＤチャンバよりなることを特徴とする請求項７に記載のウェーハ処理装置。
  10. 前記複数のゲート弁のうち何れか１つを通じて前記トランスファチャンバと連通可能な酸素雰囲気チャンバをさらに含むことを特徴とする請求項１に記載のウェーハ処理装置。
  11. 前記酸素雰囲気チャンバには、前記酸素雰囲気チャンバの内部に酸素含有ガスを供給するための第３ガス供給ラインと、前記酸素雰囲気チャンバの内部に不活性ガスを供給するための第４ガス供給ラインが連結していることを特徴とする請求項１０に記載のウェーハ処理装置。
  12. 真空排気され、複数のゲート弁を有するトランスファチャンバと、
    前記複数のゲート弁のうち何れか１つを通じて各々前記トランスファチャンバと連通可能な複数の真空処理チャンバと、
    前記複数のゲート弁のうち何れか１つを通じて前記トランスファチャンバと連通可能な、ウェーハ上の所定の膜を酸化させるための酸素雰囲気チャンバと、
    前記酸素雰囲気チャンバの内部に酸素含有ガスを供給するために前記酸素雰囲気チャンバに連通可能な第１ガス供給ラインと、
    真空排気が可能であり、前記トランスファチャンバからウェーハの搬入及び搬送が容易になるように前記トランスファチャンバに連通可能なロードロックチャンバとを含み、
    前記複数の真空処理チャンバは、Ａｌ膜またはＡｌ合金膜形成のためのチャンバと、リフロー用の熱処理チャンバを含み、
    前記熱処理チャンバは、昇降可能であり、ウェーハを支持するための支持面を備えたペデスタルと、前記ペデスタルの昇降によって前記支持面を含む所定空間を開閉可能に前記ペデスタルの上部に設けられたカバーと、前記ウェーハを加熱させるための加熱装置を含み、
    前記加熱装置は、前記ペデスタルに連結されている第１加熱装置と、前記カバーに連結されている第２加熱装置とを含むことを特徴とするウェーハ処理装置。
  13. 前記加熱装置は抵抗コイルよりなることを特徴とする請求項１２に記載のウェーハ処理装置。
JP2002067629A 2001-03-13 2002-03-12 ウェーハ処理装置 Expired - Fee Related JP4754152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-012901 2001-03-13
KR10-2001-0012901A KR100421036B1 (ko) 2001-03-13 2001-03-13 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법

Publications (2)

Publication Number Publication Date
JP2002343863A JP2002343863A (ja) 2002-11-29
JP4754152B2 true JP4754152B2 (ja) 2011-08-24

Family

ID=19706854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002067629A Expired - Fee Related JP4754152B2 (ja) 2001-03-13 2002-03-12 ウェーハ処理装置

Country Status (3)

Country Link
US (2) US6586340B2 (ja)
JP (1) JP4754152B2 (ja)
KR (1) KR100421036B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727277B2 (ja) * 2002-02-26 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR20030090869A (ko) * 2002-05-22 2003-12-01 동부전자 주식회사 금속배선 증착 공정시 반사방지막 안정화를 위한 열처리방법
KR100480632B1 (ko) * 2002-11-16 2005-03-31 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
US20050036855A1 (en) * 2003-08-13 2005-02-17 Texas Instruments Incorporated Robot blade for handling of semiconductor waffers
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP2005310990A (ja) * 2004-04-20 2005-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
US7344983B2 (en) * 2005-03-18 2008-03-18 International Business Machines Corporation Clustered surface preparation for silicide and metal contacts
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
JP2007242648A (ja) * 2006-03-04 2007-09-20 Masato Toshima 基板の処理装置
US7485572B2 (en) * 2006-09-25 2009-02-03 International Business Machines Corporation Method for improved formation of cobalt silicide contacts in semiconductor devices
EP2071053B1 (en) * 2006-09-29 2019-02-27 Toyoda Gosei Co., Ltd. Filming method for iii-group nitride semiconductor laminated structure
US7622386B2 (en) * 2006-12-06 2009-11-24 International Business Machines Corporation Method for improved formation of nickel silicide contacts in semiconductor devices
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US20110036288A1 (en) * 2008-02-19 2011-02-17 Tokyo Electron Limited Sr-ti-o-based film forming method and storage medium
TWI417984B (zh) 2009-12-10 2013-12-01 Orbotech Lt Solar Llc 自動排序之多方向性直線型處理裝置
US8459276B2 (en) 2011-05-24 2013-06-11 Orbotech LT Solar, LLC. Broken wafer recovery system
KR101629869B1 (ko) 2011-09-16 2016-06-13 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 그래핀 결함의 변경
KR102446864B1 (ko) * 2018-03-19 2022-09-23 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951601A (en) 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPH07101666B2 (ja) * 1988-02-17 1995-11-01 東京エレクトロン九州株式会社 熱処理方法およひ熱処理装置
JP2965163B2 (ja) * 1989-10-13 1999-10-18 東京エレクトロン株式会社 加熱装置
KR100267583B1 (ko) * 1991-02-06 2000-11-01 이데이 노부유끼 멀티챔버 프로세스장치
JPH0897288A (ja) * 1994-09-22 1996-04-12 Sony Corp リフロー方法及びリフロー装置
US5981399A (en) * 1995-02-15 1999-11-09 Hitachi, Ltd. Method and apparatus for fabricating semiconductor devices
KR100413890B1 (ko) 1995-03-02 2004-03-19 동경 엘렉트론 주식회사 반도체장치의제조방법및제조장치
US5759360A (en) * 1995-03-13 1998-06-02 Applied Materials, Inc. Wafer clean sputtering process
JPH09153484A (ja) 1995-11-29 1997-06-10 Sony Corp 薄膜製造方法および装置
JP3523405B2 (ja) * 1996-01-26 2004-04-26 株式会社日立製作所 荷電ビーム処理によるパターン形成方法及び荷電ビーム処理装置
JPH1032251A (ja) * 1996-03-05 1998-02-03 Tokyo Electron Ltd 多層配線半導体装置の配線形成方法
JP3537269B2 (ja) * 1996-05-21 2004-06-14 アネルバ株式会社 マルチチャンバースパッタリング装置
KR100252213B1 (ko) * 1997-04-22 2000-05-01 윤종용 반도체소자제조장치및그제조방법
TW322601B (en) 1997-06-23 1997-12-11 United Microelectronics Corp Manufacturing method of self-aligned salicide device
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
JP2938012B1 (ja) * 1998-04-07 1999-08-23 株式会社日立製作所 多層膜形成装置及び多層膜形成方法
KR20000010182A (ko) 1998-07-30 2000-02-15 윤종용 반도체장치의 확산 장벽층 형성방법
US6391769B1 (en) * 1998-08-19 2002-05-21 Samsung Electronics Co., Ltd. Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
US6376387B2 (en) * 1999-07-09 2002-04-23 Applied Materials, Inc. Method of sealing an epitaxial silicon layer on a substrate
US6235656B1 (en) * 2000-07-03 2001-05-22 Andrew Peter Clarke Dual degas/cool loadlock cluster tool

Also Published As

Publication number Publication date
US20020132487A1 (en) 2002-09-19
KR20020072876A (ko) 2002-09-19
JP2002343863A (ja) 2002-11-29
US6849555B2 (en) 2005-02-01
US20030207522A1 (en) 2003-11-06
KR100421036B1 (ko) 2004-03-03
US6586340B2 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
JP4754152B2 (ja) ウェーハ処理装置
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US6365518B1 (en) Method of processing a substrate in a processing chamber
CN101421831B (zh) 半导体装置的制造方法
KR101739613B1 (ko) Cu 배선의 형성 방법
JP4480516B2 (ja) バリア膜の形成方法
JP5429078B2 (ja) 成膜方法及び処理システム
KR102364140B1 (ko) 매립 방법 및 처리 시스템
US6432820B1 (en) Method of selectively depositing a metal layer in an opening in a dielectric layer by forming a metal-deposition-prevention layer around the opening of the dielectric layer
KR102307270B1 (ko) 매립 방법 및 처리 시스템
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
TW201816162A (zh) 釕（Ｒｕ）配線及該釕配線的製造方法
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス
TW202333236A (zh) 釕膜之成膜方法及處理裝置
JP2021147691A (ja) 半導体装置の製造方法及び基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees