TW202333236A - 釕膜之成膜方法及處理裝置 - Google Patents

釕膜之成膜方法及處理裝置 Download PDF

Info

Publication number
TW202333236A
TW202333236A TW111109368A TW111109368A TW202333236A TW 202333236 A TW202333236 A TW 202333236A TW 111109368 A TW111109368 A TW 111109368A TW 111109368 A TW111109368 A TW 111109368A TW 202333236 A TW202333236 A TW 202333236A
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
gas
forming
processing
Prior art date
Application number
TW111109368A
Other languages
English (en)
Inventor
人
石坂忠大
武安一成
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202333236A publication Critical patent/TW202333236A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題係除去釕膜之表層之氧化膜者。 就解決手段而言，係提供具有在於處理容器內，準備具有形成凹部之絕緣膜之基板之工程、和使用釕原料氣體，於前述凹部成膜釕膜之工程、和成膜前述釕膜之後，於前述處理容器內，供給含氫還原氣體之工程之釕膜之成膜方法。

Description

釕膜之成膜方法及處理裝置
本揭示係關於釕膜之成膜方法及處理裝置。
做為使用於配線之材料，釕則倍受矚目。例如，於專利文獻1中，揭示有經由使用釕原料氣體之CVD，成膜第1之釕膜，埋入凹部，更以更快之成膜速度，成膜第2之釕膜，之後，平坦化成膜之釕膜者。
於專利文獻2中，揭示有回收含來自半導體製造程序之四氧化釕之廢棄物流之方法。此方法中，提供含四氧化釕之第1之氣體流，變換成固相之低級釕氧化膜。此低級釕氧化膜係以氫加以還原，產生金屬釕。金屬釕係與氧化性混合物接觸，產生含四氧化釕之流動，經由蒸餾殘留之所有氧化性混合物，從此流動加以除去。
專利文獻3中，揭示有具有將矽單結晶基板經由較佳為不足800℃之溫度，在非活性氣體環境內加以昇溫工程、和將自然氧化膜，於氣相成長之前，在950℃以上1190℃以下之氫氣環境內，蝕刻除去之工程之氣相成長方法。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2018-147949號公報 [專利文獻2]日本特表2011-516369號公報 [專利文獻3]日本特開平8-236462號公報
[發明欲解決之課題]
本揭示係提供可除去釕膜之表層之氧化膜之技術。 [為解決課題之手段]
根據本揭示之一之形態時，提供具有在於處理容器內，準備具有形成凹部之絕緣膜之基板之工程、和使用釕原料氣體，於前述凹部成膜釕膜之工程、和成膜前述釕膜之後，於前述處理容器內，供給含氫還原氣體之工程之釕膜之成膜方法。 [發明效果]
根據一側面時，可除去釕膜之表層之氧化膜。
以下，參照圖面，對於為實施本揭示之形態加以說明。於各圖面中，有同一構成部分附上同一符號，省略重覆說明之情形。
＜第1實施形態＞ [釕膜之成膜方法] 最先，對於關於第1實施形態之釕膜之成膜方法，參照圖1及圖2加以說明。圖1係顯示關於第1實施形態之釕膜之成膜方法ST1之一例之流程圖。圖2係為說明關於第1實施形態之釕膜之成膜方法ST1之圖。
開始圖1所示釕膜之成膜方法ST1時，如圖2(a)所示，將在於層間絕緣膜202形成凹部203之半導體晶圓(以下、單以晶圓稱之)，搬入、準備執行成膜方法之處理容器內(步驟S1)。晶圓係基板之一例。晶圓W係例如於Si所成基體201之上，具有形成SiO 2膜、低電容率(Low-k)膜(SiCO、SiCOH等)等所成層間絕緣膜202之膜構造。於層間絕緣膜202中，凹部203以特定圖案加以形成。
接著，對於此晶圓W，依需要，做為前處理，進行除氣(Degas)程序或前洗淨(預清洗；Pre-Clean)程序之後，於含凹部203之表面之整面，成膜基材膜204(步驟S2)。
Ru膜雖較Cu膜難以擴散，障壁膜之必要性為低，但從對於層間絕緣膜202而言密合性良好之觀點視之，成膜基材膜204。基材膜204係可使Ru膜之密合性良好者即可，但可適用兼顧障壁性之TiN膜、Ta膜、TaN膜、TaAlN膜、及TiON膜等。基材膜204之厚度係0.1~10nm為佳，更佳為0.5~5nm。基材膜係可以ALD、CVD、離子化PVD(Ionized physical vapor deposition：iPVD)等加以成膜。TiN膜、TaN膜、TiON膜係經由ALD成膜為佳，Ta膜係以iPVD成膜為佳。然而，可於層間絕緣膜202直接成膜Ru膜之時，可省略基材膜204之成膜。
之後，於處理容器內，供給Ru膜之原料氣體，經由CVD(chemical vapor deposition)成膜Ru膜205，埋入凹部203內，更經由CVD成膜Ru膜205至凹部203之上部(步驟S3)。圖2(b)係顯示將Ru膜205成膜於凹部203之內部及上部之狀態。
相關Ru膜205之成膜後，亦可進行退火處理。惟，退火處理雖非必需，但有粒徑增大效果及不純物除去效果之故，以進行者為佳。
此後，經由CMP(Chemical Mechanical Polishing)，研磨晶圓W表面之整面，除去較Ru膜205及基材膜204之層間絕緣膜202之表面為上之部分，加以平坦化(步驟S4)。如此，如圖2(c)所示，於凹部203內之基材膜204上，形成Ru膜205所成配線。
CMP所成平坦化處理係向設置於處理容器之外部之CMP裝置，搬送晶圓W亦可。此時，將晶圓W曝露於大氣中。為此，Ru膜205藉由曝露於大氣而氧化，如圖2(c)所示，於Ru膜205之表層，形成Ru氧化膜205a(例如自然氧化膜(RuOx))。惟，有無需將晶圓W曝露於大氣之下，Ru膜205之表層被氧化，形成Ru氧化膜205a。
由以上，關於本實施形態之釕膜之成膜方法ST1中，於CMP所成平坦化處理之後，如圖2(d)所示，於處理容器內供給H 2氣體，還原Ru氧化膜205a(步驟S5)。由此，除去Ru氧化膜205a，如圖2(e)所示，成為Ru之表面幾乎無氧化之狀態。
在Ru之表面未氧化之狀態下，接著，於凹部203之上部，經由CVD，更成膜Ru膜206(步驟S6)，以終止本處理。如此，如圖2(f)所示，於晶圓W之層間絕緣膜202及Ru膜205之上部，成膜Ru膜206，形成Ru膜之多層配線。
對於Ru膜205、206之形成工程，詳細加以說明。Ru膜205、206係做為成膜羰基釕(Ru 3(CO) 12)之原料氣體使用，經由將此在晶圓W上熱分解之熱CVD加以成膜者佳。由此，可以高純度且薄之Ru膜，以高覆蓋性加以成膜。此時之成膜反應係如以下之(1)式所述。
Ru 3(CO) 12(s)+Heat(加熱)→3Ru(s)+12CO↑…(1)
Ru膜205、206係除了羰基釕以外之其他之成膜原料，例如可使用(茂基)(2、4-二甲基戊二烯)釕、雙(茂基)(2、4-甲基戊二烯)釕。亦可使用如(2、4-二甲基戊二烯)(乙基茂基)釕、雙(2、4-甲基戊二烯)(乙基茂基)釕之釕之戊二烯化合物，成膜Ru膜。
於Ru膜205之成膜後，將形成於平坦化之Ru膜205之表層之Ru氧化膜205a，添加含氫(H)還原氣體加以還原、除去。做為含氫還原氣體，可適切使用H 2氣體。又，做為含氫還原氣體之外，可使用NH 3氣體或SiH 4氣體。
[實驗結果] 使用Ru 3(CO) 12成膜Ru膜205之後，進行供給H 2氣體，除去Ru膜205之表層之Ru氧化膜205a之實驗。實驗中，顯示供給H 2氣體之工程(圖1之步驟S5)之程序條件之一例。
(程序條件) 處理容器內之壓力：9Torr(1200Pa) H 2氣體之流量：5000(sccm) 平台之溫度：250(℃) 處理時間：60(s) 然而，供給H 2氣體之工程係邊加熱晶圓W邊加以進行。供給H 2氣體之工程中，使晶圓W之溫度達到150℃以上，例如達到150~250℃，加熱平台之溫度為佳。
圖3及圖4係顯示關於第1實施形態之釕膜之成膜方法之效果之一例圖。圖3係顯示經由X射線光電子能譜法(X-ray Photoelectron Spectroscopy：XPS)，存在於執行關於第1實施形態之釕膜之成膜方法所成膜之Ru膜之表層之O元素之狀態。圖3之圖表之橫軸係顯示結合能，縱軸係顯示規格化之光電子之強度。
圖表之實線係於圖1之步驟S4之處理後，對於曝露於大氣之晶圓W之Ru膜之狀態，即在氧化Ru膜205之表層，成為Ru氧化膜205a之狀態之Ru膜205，照射X線時之結果。圖表之虛線係於圖1之步驟S5之處理後之晶圓W之膜狀態，即在Ru膜205之表層，經由H 2氣體加以還原，除去Ru氧化膜205a之狀態之Ru膜205，照射X線時之結果。
如此結果所示，對於圖表之實線所示光電子之尖峰而言，圖表之虛線所示之光電子之尖峰則明顯為低。此係顯示O元素不存在做為RuOx之化合物，即，Ru膜205之表層，經由H 2氣體加以還原，除去Ru氧化膜205a。由以上所示，證明經由H 2氣體之供給，還原Ru膜205之表層之Ru氧化膜205a，可除去Ru氧化膜205a。
圖4係將經由穿透式電子顯微鏡(Transmission Electron Microscope：TEM)所觀測之結果，示於左側之畫像。又，將經由能量色散X射線光譜法(Energy Dispersive X-ray Spectroscopy：TEM-EDX)所觀測之結果，示於右側之畫像。
圖4(a)係經由圖1之步驟S3之處理，成膜Ru膜205時之TEM畫像及TEM-EDX畫像。TEM畫像中，存在Ru膜205之部分係從穿透式電子顯微鏡照射之電子線被散亂之故，以黑顯示，電子線透過之部分則以白顯示。
TEM-EDX畫像係顯示經由能量色散X射線光譜法，將電子線照射於Ru膜205，從飛出之X線之狀態，觀測該當於氧之部分之X線之狀態的結果，存在Ru膜205中之O元素之部分則以白顯示。由此，於Ru膜205之表層，幾乎不存在Ru氧化膜205a。
圖4(b)係設想圖1之步驟S4之處理時之大氣曝露，氧化Ru膜205之表層，存在Ru氧化膜205a時之TEM畫像及TEM-EDX畫像。根據此時，尤其於TEM-EDX畫像，Ru膜205之表層會變白，可知存在Ru氧化膜205a。
圖4(c)係於圖1之步驟S5之處理中，經由H 2氣體之還原，除去Ru膜205表層之Ru氧化膜205a後，於步驟S6之處理，更成膜Ru膜206後之TEM畫像及TEM-EDX畫像。根據此時，於Ru膜205之成膜後，進行H 2氣體之供給步驟後，藉由成膜Ru膜206，確認實現不存在Ru氧化膜205a之Ru膜之多層配線之形成。
以上，對於具有在於處理容器內，準備具有形成凹部203之層間絕緣膜202之晶圓W之工程、和使用釕原料氣體，於凹部203成膜Ru膜205之工程、和成膜Ru膜205之後，於處理容器內，供給H 2氣體之工程之釕膜之成膜方法做了說明。根據關於此第1實施形態之釕膜之成膜方法時，於Ru膜所成金屬多層配線之製造工程中，可除去Ru膜之表層之氧化膜，可達成Ru膜之多層配線之低阻抗化。本實施形態中，無需生成H 2氣體之電漿，經由供給H 2氣體，可還原Ru氧化膜205a加以除去。
＜第2實施形態＞ [釕膜之成膜方法] 接著，對於關於第2實施形態之釕膜之成膜方法，參照圖5~圖7加以說明。圖5係顯示關於第2實施形態之釕膜之成膜方法ST2之一例之流程圖。圖6係顯示關於第2實施形態之釕膜之成膜方法ST2之一例之時間圖。圖7係為說明關於第2實施形態之釕膜之成膜方法ST2之圖。
圖5之步驟號碼與圖1之步驟號碼相同之時，則顯示相同之處理。圖7之()內之英文字與圖2之()內之英文字相同時，則顯示概略相同之狀態。
開始圖5所示釕膜之成膜方法ST2時，將晶圓W搬入至處理容器內，進行準備(步驟S1)。接著，對於此晶圓W，成膜基材膜204(步驟S2)。然而，步驟S2之處理可加以省略。
接著，將羰基釕(Ru 3(CO) 12)之原料氣體，供給至處理容器內，經由CVD成膜Ru膜205，於凹部203內之一部分，埋入Ru膜205(步驟S10)。
接著，停止原料氣體之供給，於處理容器內供給H 2氣體，還原Ru膜205之表層之Ru氧化膜205a(步驟S11)。接著，將步驟S10、S11之處理，判定進行特定次數(步驟S12)。特定次數係預先設定1次以上之次數。由此，如圖6、圖7(g)及(h)所示，間歇性進行特定次數、原料氣體之供給與H 2氣體之供給，成膜Ru膜205。
Ru膜205中，含有由來於羰基釕(Ru 3(CO) 12)之原料氣體之C或O。因此，特定次數重覆步驟S10~S12之迴圈處理，於Ru膜205之成膜之間，經由間歇性供給僅特定次數之H 2氣體，氫與膜中之C或O等之不純物反應，發揮除去此等之作用，而可除去Ru膜205中之不純物。
於步驟S12中，判定進行特定次數時，執行步驟S4~S6，終止本處理。步驟S4~S6係與圖1之同步驟之處理相同之故，在此省略說明。經由步驟S4~S6之處理，如圖7(b)及(c)所示，平坦化Ru膜205，如圖7(d)及(e)所示，經由H 2氣體之還原，除去Ru氧化膜205a，如圖7(f)所示，完成Ru膜之多層配線。
以上，對於具有：在於處理容器內，準備具有形成凹部203之層間絕緣膜202之晶圓W之工程、和使用釕原料氣體，於凹部203之至少一部分，成膜Ru膜205之工程、和於處理容器內，不供給釕原料氣體，供給H 2氣體之工程、和順序交互重覆成膜Ru膜205之工程與供給H 2氣體之工程之釕膜之成膜方法做了說明。根據關於此第2實施形態之釕膜之成膜方法時，於Ru膜所成金屬多層配線之製造工程中，可除去Ru膜之表層之氧化膜，可達成Ru膜之多層配線之低阻抗化。本實施形態中，無需生成H 2氣體之電漿，經由供給H 2氣體，可還原Ru氧化膜205a加以除去。
又，根據關於第2實施形態之釕膜之成膜方法時，可邊抑制空洞之產生，可邊經由Ru膜205中之氧濃度之下降及不純物除去，達成Ru膜之低阻抗化。即，同時供給原料氣體與H 2氣體時，Ru膜之成膜速度則上昇，於凹部203內，埋入Ru膜205時，易於產生空洞。對此，關於第2實施形態之釕膜之成膜方法中，經由交互供給間歇流動之原料氣體與H 2氣體，於圖7(g)及(h)所示工程中，可防止空洞之產生下，可減少Ru膜205中之氧濃度及不純物。由此，不產生空洞下，更可達成Ru膜205之低阻抗化。
＜第1及第2實施形態＞ 對於為執行以上說明之關於第1及第2實施形態之釕膜之成膜方法之適切處理系統及處理裝置，參照圖8及圖9加以說明。圖8係顯示處理系統之一例圖。圖9係顯示處理裝置之一例圖。
[處理系統] 圖8所示處理系統1係將為實施Ru膜之多層配線使用之系統之一例概略性顯示之圖。處理系統1係具有基材膜成膜裝置11、和冷卻裝置12、和成膜Ru膜之處理裝置13a、13b。此等係於平面形狀成為七角形之真空輸送室10之4個壁部，各別隔著閘閥G加以連接。真空輸送室10內係經由真空泵加以排氣，保持於特定之真空度。
冷卻裝置12係在基材膜成膜裝置11與處理裝置13a、13b，對於處理溫度有差之故，將在基材膜成膜裝置11處理之晶圓W，搬送至處理裝置13a、13b之前，暫時冷卻至室溫者。冷卻裝置12係於保持在真空之處理容器內，具有設置載置晶圓W之冷卻板之構造。然而，基材膜成膜裝置11係做為基材膜，將如上述TiN膜、Ta膜、TaN膜、TaAlN膜、及TiON膜等之任一者，經由ALD、CVD、離子化PVD(iPVD)加以成膜。又，處理裝置13a、13b中，使Ru膜經由CVD加以成膜。
於真空輸送室10之其他3個壁部，3個加載互鎖真空室14，則隔著閘閥G1以連接。挾著加載互鎖真空室14，於真空輸送室10之相反側，設置大氣輸送室15。3個加載互鎖真空室14係隔著閘閥G2，連接於大氣輸送室15。加載互鎖真空室14係在大氣輸送室15與真空輸送室10之間，搬送晶圓W之時，在大氣壓與真空之間，進行壓力控制者。
於與大氣輸送室15之加載互鎖真空室14之安裝壁部相反側之壁部，具有安裝收容晶圓W之承載盒(FOUP等)C之3個承載安裝埠16。又，於大氣輸送室15之側壁，設置進行矽晶圓W之對準之對準處理容器17。於大氣輸送室15內，形成清淨空氣之降流。
於真空輸送室10內中，設有輸送機構18。輸送機構18係對於基材膜成膜裝置11、冷卻裝置12、處理裝置13a、13b、加載互鎖真空室14，搬送晶圓W。輸送機構18係具有獨立可移動之2個搬送臂19a、19b。
於大氣輸送室15內，設置輸送機構20。輸送機構20係對於承載盒C、加載互鎖真空室14、對準處理容器17，進行搬送晶圓W。
處理系統1係具有整體控制部21。整體控制部21係控制基材膜成膜裝置11、冷卻裝置12、處理裝置13a、13b之各構成部、真空輸送室10之排氣機構或輸送機構18、加載互鎖真空室14之排氣機構或氣體供給機構、大氣輸送室15之輸送機構20、閘閥G等之驅動系等。整體控制部21係具有擁有CPU(電腦)之主控制部、和輸入裝置(鍵盤、滑鼠等)、輸出裝置(印表機等)、顯示裝置(顯示器等)、記憶裝置(記憶媒體)。整體控制部21之主控制部係例如根據內藏於記憶裝置之記憶媒體，或記憶在設定於記憶裝置之記憶媒體之處理手法，於處理系統1，執行特定之動作。
接著，對於如以上構成之處理系統1之動作加以說明。以下之處理動作係根據記憶於整體控制部21之記憶媒體之處理手法加以執行。
首先，經由輸送機構20，從連接於大氣輸送室15之承載盒C，取出晶圓W，開啟任一之加載互鎖真空室14之閘閥G2，將該晶圓W，搬入該加載互鎖真空室14內。關閉閘閥G2後，使加載互鎖真空室14內真空排氣。
當該加載互鎖真空室14到達特定之真空度之時點，開啟閘閥G1，經由真空輸送室10內之輸送機構18之搬送臂19a、19b之任一者，從加載互鎖真空室14取出晶圓W。
然後，開啟基材膜成膜裝置11之閘閥G，將輸送機構18之任一之搬送臂所保持之晶圓W，搬入基材膜成膜裝置11，關閉閘閥G，經由基材膜成膜裝置11，進行基材膜之成膜。
基材膜之成膜處理終止後，開啟閘閥G，經由輸送機構18之任一之搬送臂，搬出晶圓W，開啟冷卻裝置12之閘閥G，將晶圓W搬入其中。在冷卻裝置12冷卻晶圓W後，經由輸送機構18之任一之搬送臂，搬出晶圓W，開啟處理裝置13a、13b中未進行成膜處理之一方之閘閥G，將晶圓W搬入其中。然後，於處理裝置13a、13b，進行Ru膜之成膜。
如以上終止至Ru膜成膜後，將承載盒C搬送至退火裝置(未圖示)，對於晶圓W進行退火處理。然而，退火處理係於處理系統1內，更設置退火裝置而進行亦可，於處理系統1之加載互鎖真空室14等之任一模組，設置退火機能加以進行亦可。進行退火處理後，將承載盒C搬送至CMP裝置(未圖示)，進行晶圓W之CMP處理。CMP處理後，將晶圓W搬入至處理裝置13a、13b之任一者，進行H 2氣體所成之還原處理，除去Ru氧化膜205a後，停止H 2氣體之供給，於相同處理裝置內，供給原料氣體，執行Ru膜之多層配線。
進行Ru膜之成膜後，開啟閘閥G，經由輸送機構18之搬送臂19a、19b之任一者，將其中之晶圓W搬出。之後，接續開啟任一之加載互鎖真空室14之閘閥G1，將搬送臂上之晶圓W，搬入至該加載互鎖真空室14內。然後，將該加載互鎖真空室14內回復成大氣，開啟閘閥G2，經由輸送機構20，將加載互鎖真空室14內之晶圓W，送回承載盒C。
將如以上之處理，對於複數之矽晶圓W，同時並行進行，完成特定枚數之晶圓W之基材膜之成膜處理及Ru膜之成膜處理。
[處理裝置] 接著，對於上述處理系統1之處理裝置13a、13b之構成加以說明。以下，處理裝置13a、13b係可為同一構成，總稱記載為處理裝置13。圖9係顯示將處理裝置13之一例概略性顯示之剖面圖。處理裝置13係具有氣密構成之略圓筒狀之處理容器101，其中，為了將基板之一例之晶圓W支持在水平之平台102，則經由設於處理容器101之底壁中央之圓筒狀之支持構件103加以支持配置。於平台102，埋入加熱器105，此加熱器105係經由從加熱器電源106供電，將晶圓W加熱至特定之溫度。然而，於平台102中，為支持晶圓W進行昇降之複數之晶圓昇降銷(未圖示)則對於平台102之表面，設置成可進行突出沒入者。
處理容器101之頂壁中，將為使Ru膜經由CVD成膜之處理氣體，在於處理容器101內，為導入成淋灑狀之淋浴噴頭110則與平台102對向加以設置。淋浴噴頭110係為了將從氣體供給機構130供給之氣體，向處理容器101內吐出者，於其上部，形成為導入氣體之氣體導入口111。又，於淋浴噴頭110之內部，形成氣體擴散空間112，於淋浴噴頭110之底面，形成連通氣體擴散空間112之多數之氣體吐出孔113。
於處理容器101之底壁，設置向下方突出之排氣室121。於排氣室121之側面，連接排氣配管122，於此排氣配管122，連接具有真空泵或壓力控制閥等之排氣裝置123。然後，經由作動此排氣裝置123，可將處理容器101內成為特定之減壓(真空)狀態。
於處理容器101之側壁，在與真空輸送室10之間，設置有搬出入晶圓W用之搬入搬出口127，搬入搬出口127係經由閘閥G成為開閉狀態。
氣體供給機構130係具有做為固體狀之成膜原料S，收容羰基釕(Ru 3(CO) 12)之成膜原料容器131。於成膜原料容器131之周圍，設有加熱器132。於成膜原料容器131中，插入從上方供給CO氣體之CO氣體供給配管133。於CO氣體供給配管133中，連接供給CO氣體之CO氣體供給源134。又，於成膜原料容器131中，插入氣體供給配管135。此氣體供給配管135係連接於淋浴噴頭110之氣體導入口111。因此，從CO氣體供給源134隔著CO氣體供給配管133，向成膜原料容器131內吹入CO氣體。然後，在成膜原料容器131內昇華之羰基釕(Ru 3(CO) 12)氣體則經由從CO氣體搬送，隔著氣體供給配管135及淋浴噴頭110，供給至處理容器101內。CO氣體供給配管133中，設置流量控制用之質量流量控制器136與該前後之閥137a、137b。又，於氣體供給配管135中，設置用於掌握羰基釕(Ru 3(CO) 12)之氣體流量之流量計138與該前後之閥139a、139b。
又、H 2氣體供給配管155中，連接供給H 2氣體之H 2氣體供給源154。H 2氣體係隔著H 2氣體供給配管155，供給至連接於H 2氣體供給配管155之氣體供給配管135及隔著淋浴噴頭110，供給至處理容器101內。H 2氣體供給配管155中，設置流量控制用之質量流量控制器156與其前後之閥157a、157b。
處理裝置13係具有其各構成部，例如具有加熱器電源106、排氣裝置123、氣體供給機構130之閥、控制質量流量控制器等之各構成部之控制部150。控制部150係經由整體控制部21之指令，構成控制各構成部。
在如此構成之處理裝置13中，開啟閘閥G，從搬入搬出口127，將晶圓W搬入至處理容器101內，載置於平台102上。平台102係經由加熱器105，例如使晶圓W溫度加熱至150℃。又，經由排氣裝置123之真空泵，使處理容器101內排氣，使處理容器101內進行調整壓力。此時之處理容器內之壓力係0.013~133.3Pa(0.1mTorr~1Torr)，較佳為保持於1.3~66.5Pa(10~500mTorr)之範圍。
接著，開啟閥137a、137b，隔著CO氣體供給配管133，於成膜原料容器131吹入CO氣體，在成膜原料容器131內，經由加熱器132之加熱，將昇華生成之Ru 3(CO) 12氣體，藉由CO氣體加以搬送。然後，隔著氣體供給配管135及淋浴噴頭110，導入至處理容器101內。Ru 3(CO) 12氣體之流量係經由CO氣體之流量決定。經由使用CO氣體，可抑制配管內等之上述(1)式所示Ru 3(CO) 12氣體之分解反應，極力保持Ru 3(CO) 12之化學構造下，可將成膜氣體供給至晶圓W。
Ru膜之成膜處理終止後，關閉閥137a、137b，停止Ru膜之原料氣體之供給。又，開啓閥157a、157b，於成膜Ru膜之同一之處理裝置13內，供給H 2氣體，進行Ru膜之還原，除去Ru氧化膜。最後，使處理容器101內排氣，開啟閘閥G，經由輸送機構18，隔著搬入搬出口127，搬出晶圓W。於Ru膜之成膜處理之間，間歇性供給H 2氣體亦可。
由此，Ru膜之成膜處理終止後，在成膜Ru膜之同一處理裝置13內，可進行H 2氣體所成還原處理，達成生產性之提升。
如以上之說明，、第1及第2實施形態之釕膜之成膜方法之任一情形下，經由供給含氫還原氣體，可還原形成於Ru膜之表層之氧化釕。由此，可達成Ru膜之低阻抗化。尤其，根據第2實施形態之釕膜之成膜方法時，於Ru膜成膜中，經由間歇性供給H 2氣體，可促進Ru膜中之氧濃度之下降及不純物除去，更且達成Ru膜之低阻抗化。
在此揭示之關於實施形態之釕膜之成膜方法及處理裝置係在所有之部分，僅為例示，非加以限制者。實施形態係在不超脫附件之請求範圍及該主旨下，在各種形態下可進行變形及改良。記載於上述複數之實施形態之事項係在不矛盾之範圍下，亦可取得其他之構成，或在不矛盾之範圍下加組合。
1:處理系統 11:基材膜成膜裝置 12:冷卻裝置 13,13a,13b:處理裝置 101:處理容器 202:層間絕緣膜 203:凹部 205:Ru膜 205a:Ru氧化膜
[圖1]顯示關於第1實施形態之釕膜之成膜方法之一例之流程圖。 [圖2]為說明關於第1實施形態之釕膜之成膜方法之圖。 [圖3]顯示關於第1實施形態之釕膜之成膜方法之效果之一例圖。 [圖4]顯示關於第1實施形態之釕膜之成膜方法之效果之一例圖。 [圖5]顯示關於第2實施形態之釕膜之成膜方法之一例之流程圖。 [圖6]顯示關於第2實施形態之釕膜之成膜方法之一例之時間圖。 [圖7]為說明關於第2實施形態之釕膜之成膜方法之圖。 [圖8]顯示處理系統之一例圖。 [圖9]顯示處理裝置之一例圖。

Claims (8)

  1. 一種釕膜之成膜方法，其特徵係具有在於處理容器內，準備具有形成凹部之絕緣膜之基板之工程、 和使用釕原料氣體，於前述凹部成膜釕膜之工程、 和成膜前述釕膜之後，於前述處理容器內，供給含氫還原氣體之工程。
  2. 一種釕膜之成膜方法，其特徵係具有在於處理容器內，準備具有形成凹部之絕緣膜之基板之工程、 和使用釕原料氣體，於前述凹部之至少一部分，成膜釕膜之工程、 和於前述處理容器內，不供給前述釕原料氣體，供給含氫還原氣體之工程、 和將成膜前述釕膜之工程，與供給前述含氫還原氣體之工程，以此順序，以預先所訂定之次數，交互重覆的工程。
  3. 如請求項1或2記載之成膜方法，其中，前述含氫還原氣體係H 2氣體。
  4. 如請求項1~3之任一項記載之成膜方法，其中，供給前述含氫還原氣體之工程係還原形成於前述釕膜之表層之氧化釕。
  5. 如請求項1~4之任一項記載之成膜方法，其中，供給前述含氫還原氣體之工程係減低前述釕膜內之氧濃度。
  6. 如請求項1~5之任一項記載之成膜方法，其中，供給前述含氫還原氣體之工程係加熱基板。
  7. 如請求項6記載之成膜方法，其中，供給前述含氫還原氣體之工程係將基板在150℃以上加熱。
  8. 一種處理裝置，具有處理容器、和控制部之處理裝置，其特徵係前述控制部係執行包含 於前述處理容器內，準備具有形成凹部之絕緣膜之基板之工程、 和使用釕原料氣體，於前述凹部成膜釕膜之工程、 和成膜前述釕膜之後，於前述處理容器內，供給含氫還原氣體之工程。
TW111109368A 2021-03-29 2022-03-15 釕膜之成膜方法及處理裝置 TW202333236A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021055214A JP2022152438A (ja) 2021-03-29 2021-03-29 ルテニウム膜の成膜方法及び処理装置
JP2021-055214 2021-03-29

Publications (1)

Publication Number Publication Date
TW202333236A true TW202333236A (zh) 2023-08-16

Family

ID=83459145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109368A TW202333236A (zh) 2021-03-29 2022-03-15 釕膜之成膜方法及處理裝置

Country Status (3)

Country Link
JP (1) JP2022152438A (zh)
TW (1) TW202333236A (zh)
WO (1) WO2022209982A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
WO2017009947A1 (ja) * 2015-07-14 2017-01-19 リサーチ コーオペレーション ファウンデーション オブ ヨンナム ユニバーシティ 原子層蒸着法によるルテニウム薄膜の形成方法
JP6807251B2 (ja) * 2017-03-02 2021-01-06 東京エレクトロン株式会社 ルテニウム配線の製造方法

Also Published As

Publication number Publication date
WO2022209982A1 (ja) 2022-10-06
JP2022152438A (ja) 2022-10-12

Similar Documents

Publication Publication Date Title
JP4480516B2 (ja) バリア膜の形成方法
TWI467044B (zh) CVD-Ru film formation method and manufacturing method of semiconductor device
TW202117931A (zh) 間隙填充沉積製程
KR101739613B1 (ko) Cu 배선의 형성 방법
JP2007115797A (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
TW201816162A (zh) 釕（Ｒｕ）配線及該釕配線的製造方法
TW201824452A (zh) 成膜方法、成膜系統及其記憶媒體
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US20210087691A1 (en) Film forming method
TW202124760A (zh) 成膜方法
JP2017050304A (ja) 半導体装置の製造方法
JP7262354B2 (ja) 成膜方法
JP7278164B2 (ja) ルテニウム膜の形成方法及び基板処理システム
KR20140080445A (ko) 동(Cu) 배선의 형성 방법 및 기억매체
WO2022080153A1 (ja) 基板処理方法および基板処理装置
TW202333236A (zh) 釕膜之成膜方法及處理裝置
TW202230511A (zh) 基板處理方法及基板處理裝置
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
JP2011066187A (ja) 成膜方法及び処理システム
WO2015145750A1 (ja) 半導体デバイスの製造方法及び基板処理装置
JP3209965B2 (ja) 金属酸化膜の形成方法
WO2022202315A1 (ja) 埋め込み方法および処理システム
US20230090881A1 (en) Film-forming method and film-forming system