JP4753326B2 - ダイアフラムを製造する方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ダイアフラムを製造する方法であって、第１のステップで、ｐ型ドーピングされたシリコン基板の前面に、ｎ型ドーピングされたエピタキシャル層を成膜し、第２のステップで、シリコン基板の裏面から切欠きをエッチングする形式のものに関する。
【０００２】
【従来の技術】
すでに公知となっているダイアフラム製造法では、ｐ型ドーピングされた基板上に、ｎ型ドーピングされたエピタキシャル層が成膜される。次のステップでは、基板の裏面から切欠きのエッチングが行われる。この場合、エッチングは、基板層とエピタキシャル層との間のｐｎ接合部で停止する。このようにして形成された切欠きによって、ダイアフラムの幾何学的な寸法が決定される。
【０００３】
【発明が解決しようとする課題】
本発明の課題は、冒頭で述べた形式の、ダイアフラムを製造する方法を改善して、ダイアフラムの正確な厚さを大きな精度で調整することができるようにすることである。
【０００４】
【課題を解決するための手段】
この課題を解決するために本発明の方法では、第２のステップの前に、ダイアフラムの領域内でエピタキシャル層の一部分にｐ型ドーピング部を形成し、第２のステップの時に、ｐ型ドーピングされたシリコンをエッチングしかつｎ型ドーピングされたシリコンをエッチングしないエッチングプロセスを使用するようにした。
【０００５】
【発明の効果】
請求項１の特徴部に記載した特徴を備えた本発明によるダイアフラム製造法は従来のものに比べて、ダイアフラムの厚さを減じることができるという利点を有している。この場合、エピタキシャル層の厚さを減じる必要はない。
【０００６】
請求項２以下に記載した特徴によって別の利点が得られる。マスクの使用と、基板内へのドーピング材料の導入とによって、エピタキシャル層内へのｐ型ドーピング部の導入が特に簡単に行われる。この場合、ガス相からならびに注入もしくは打込みによってドーピング材料を導入することができる。さらに、マスクによって、ｐ型ドーピング部の、パターン化された成膜も可能である。さらに、ｐ型ドーピング部の導入によって、部分領域でのみ、特にダイアフラムの縁部領域を薄く形成することも可能となる。ダイアフラムの唯一の領域が、ｎ型ドーピング部の導入によって厚く形成されていてもよい。この場合、ダイアフラムの中央領域が厚く形成されかつ縁部領域が薄く形成されていると特に有利である。なぜならば、応力が縁部領域に集中されるからである。エピタキシャル層内へのピエゾ抵抗素子および集積回路の導入によって、ダイアフラム内の応力状態を検出するセンサを提供することができる。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態を図面につき詳しく説明する。
【０００８】
図１には、単結晶形のシリコン基板１が示してある。このシリコン基板１の上面は、パターン化されたマスキング層２によって被覆されている。単結晶形のシリコン基板１は、ｐ型ドーピング部を有する基板である。マスキング層２のためには、半導体技術における従来のマスキング層、たとえば酸化ケイ素、窒化ケイ素またはこれらの材料の混合物が使用される。マスキング層２のパターン化は、感光剤層の塗布に続く、この感光剤層への露光プロセスとマスキング層２のエッチングとによって行われる。
【０００９】
次いで、後続のプロセスステップでは、ドーピング材料３がシリコン基板１の上面に導入される。この場合、マスキング層２が、単結晶形のシリコン基板１の上面の所定の領域を被覆しているので、この領域にはドーピング材料３は導入されない。図２には、このようにして導入されたドーピング材料３が示してあり、さらに、図２では、もはや不要のマスキング層２が再び除去されている。ドーピング材料３は、同じくｐ型ドーピング部である。しかし、このｐ型ドーピング部は、シリコン基板１のドーピング部よりも高濃度である。シリコン基板１の上面へのドーピング材料３の導入は、たとえば適当なドーピング材料による上面への注入もしくは打込みによって行われてもよい。別の可能性としては熱処理が考えられる。この熱処理では、シリコン基板１の上面に、ｐ型ドーピング部のためのドーピング材料が高濃度で提供され、これによって、シリコン基板１へのドーピング材料の拡散が行われる。
【００１０】
次のステップでは、ｎ型ドーピングされたエピタキシャル層４が成膜される。図３から分かるように、この場合、拡散プロセスによってエピタキシャル層４内へのｐ型ドーピング部３の分散も行われる。これによって、ｐ型ドーピングされた領域３は、シリコン基板１内で部分的に延在しかつエピタキシャル層４内へ部分的に侵入している。したがって、ｐ型ドーピング部３はシリコン基板１とエピタキシャル層４との間の境界面に配置されていて、それぞれ両方の領域内へ侵入している。その後、ｐ型ドーピング部３のこの侵入によって、ｎ型ドーピングされたエピタキシャル層４とｐ型ドーピング部３との間にｐｎ接合部が形成される。このｐｎ接合部は、エピタキシャル層４内への付加的なｐ型ドーピング部３の導入によって形成されている。これは、後続のエッチングステップのために重要である。
【００１１】
さらに次のプロセスステップは、ダイアフラムの実用的な使用のために重要である。たとえば、付加的なプロセスステップによって、ピエゾ抵抗素子５または回路１０がエピタキシャル層４内に形成される。
【００１２】
次のステップでは、シリコン基板１の下面から切欠き６のエッチングが行われる。この状態は図４に示してある。切欠き６によって、ｎ型ドーピングされたエピタキシャル層４から成るダイアフラム領域２０が形成される。この場合、切欠き６の幾何学的な大きさによってダイアフラム２０の大きさが決定される。ここでは、ダイアフラム２０の厚さは、ｎ型ドーピングされたエピタキシャル層４の厚さによって形成されていて、ｐ型ドーピング部３がエピタキシャル層４内へ侵入した厚さだけ減じられている。したがって、エピタキシャル層４の厚さが予め設定されている場合には、ダイアフラム領域２０は、付加的なドーピング部３の使用によって減じられる。これは、切欠き６のためのエッチングプロセスが、ｐ型ドーピングされたシリコン基板１と、ｎ型ドーピングされたエピタキシャル層４の材料との間で終了しているという理由に起因している。切欠き６のエッチングのためには、電気化学的なエッチング法が使用される。このエッチング法の場合には、相応する電圧の印加によって、ｐ型ドーピングされたシリコンと、ｎ型ドーピングされたシリコンとの間のｐｎ接合部でエッチングストップが達成される。ｐｎ接合部にわたって印加される逆方向バイアス電圧は、たとえば白金（Ｐｔ）のような基準電極を用いて水酸化カリウム（ＫＯＨ）内でエッチングする場合、電位がｐ型領域内ではエッチングストップ電位よりも小さく（エッチングされる）かつｎ型領域内ではエッチングストップ電位よりも大きい（エッチングされない）ように選択される。
【００１３】
したがって、エピタキシャル層４の厚さが予め設定されている場合には、ダイアフラム領域２０の厚さは、エピタキシャル層４よりも薄膜状に形成することができるということが達成される。このようなｐ型ドーピング部３のドーピング部プロファイルは、ｎ型ドーピングされたシリコンから成るエピタキシャル層４内で極めて正確にコントロールすることができるので、ダイアフラム２０の厚さも正確にコントロールすることができる。ダイアフラム２０の厚さのこのような減少は、別のプロセスによってエピタキシャル層４の厚さが予め設定されている場合、たとえば回路１０の導入のために、エピタキシャル層４の所定の層厚さが必要である場合には特に有利である。
【００１４】
たとえばエピタキシャル層４をダイアフラム領域２０でのみ時間的に制御してエッチングするような、ダイアフラム２０の厚さを減じるための別の方法における問題点は、これによって、ダイアフラム２０の正確な厚さを小さな精度でしか調整することができないということである。このようなプロセスの変動は、相応するｐ型ドーピング部３がエピタキシャル層４内に形成されることによって生じる変動よりも著しく大きい。
【００１５】
図５および図６には、本発明による方法の別の実施例が示してある。図５には、符号１でシリコン基板が、符号４でエピタキシャル層が、符号５でピエゾ抵抗素子が再び示してある。さらに、ｐ型ドーピング部３が設けられているが、このｐ型ドーピング部３は、ダイアフラム領域２０全体にわたって延在しておらず、縁部領域にのみ形成されている。この場合、ｐ型ドーピング部３は、ダイアフラム領域２０の縁部領域全体を取り囲んでいる。これに対して、ダイアフラム領域２０の中央には、高濃度のｎ型ドーピング部８が設けられている。このｎ型ドーピング部８は、ｐ型ドーピング部３を導入するために説明したのと同じプロセスで導入される。次いで、すでに説明したような後続の電気化学的なエッチングでは、図６に示したようなダイアフラム領域２０が提供される。縁部領域（つまり、ｐ型ドーピング部３が設けられていた領域）では、ダイアフラム２０の厚さは、エピタキシャル層４の本来の厚さよりも薄く形成されているのに対して、中央領域（つまり、高濃度のｎ型ドーピング部８が導入されていた領域）ではダイアフラム領域２０は、エピタキシャル層４の本来の厚さよりも厚く形成されている。したがって、唯一の領域の厚さは確実に拡大されるのに対して、他の領域の厚さは縮小されるダイアフラム領域２０を形成することができる。これは、圧力センサのために使用されるダイアフラム領域２０の場合に特に有利である。なぜならば、図６にも同様に示したピエゾ抵抗素子５の領域に、特に高い機械的応力が生ぜしめられ得るからである。この場合、厚膜状の中央領域をダイアフラム領域２０の中央に使用することによって、このようなセンサの直線性が改善される。
【００１６】
図７および図８には、本発明による方法の別の実施例が示してある。図７には、符号１でシリコン基板が、符号４でエピタキシャル層が、符号５でピエゾ抵抗素子が再び示してある。さらに、図５および図６と同様に、縁部領域でのみ形成されているｐ型ドーピング部３が設けられている。この場合、ｐ型ドーピング部３は、ダイアフラム領域２０の縁部領域全体を取り囲んでいる。図５および図６と同様に、ダイアフラム領域２０の中央には、高濃度のｎ型ドーピング部８が設けられている。ダイアフラム領域２０の縁部領域全体は、高濃度のｎ型ドーピング部８によってさらに付加的に取り囲まれる。図８で見ることができるように、外縁部が厚膜状に形成されていて、この外縁部に続く内縁部（ピエゾ抵抗素子の下側）が薄膜状に形成されていて、中央領域で再び厚膜状に形成されているダイアフラム領域２０が形成される。図８に示したダイアフラム領域２０は、図６に示したダイアフラム領域２０とは異なり、ダイアフラム領域２０の外縁部が付加的に厚膜状に形成されている。この構成によって、切欠き６のエッチング時に、シリコン基板１の厚さ変動はそれほど重要ではなくなる。ダイアフラム領域２０の、このような変化形による拡大部は、厚膜状の領域に位置しているので、ダイアフラム領域２０の機械的な特性はほとんど影響を受けない。
【図面の簡単な説明】
【図１】本発明によるダイアフラム製造法を示す図であって、単結晶シリコン基板がマスキング層で被覆されている。
【図２】本発明によるダイアフラム製造法を示す図であって、ドーピング材料が導入されておりかつ不要なマスキング層が除去されている。
【図３】本発明によるダイアフラム製造法を示す図であって、エピタキシャル層内へドーピング材料が分散されている。
【図４】本発明によるダイアフラム製造法を示す図であって、切欠きがエッチングされている。
【図５】本発明によるダイアフラム製造法の第１の変化実施例を示す図である。
【図６】本発明によるダイアフラム製造法の第１の変化実施例を示す図であって、切欠きがエッチングされている。
【図７】本発明によるダイアフラム製造法の第２の変化実施例を示す図である。
【図８】本発明によるダイアフラム製造法の第２の変化実施例を示す図であって、切欠きがエッチングされている。
【符号の説明】
１ シリコン基板、 ２ マスキング層、 ３ ドーピング材料またはｐ型ドーピング部、 ４ エピタキシャル層、 ５ ピエゾ抵抗素子、 ６ 切欠き、
８ ｎ型ドーピング部、 １０ 回路、 ２０ ダイアフラム領域

Claims (6)

1. ダイアフラムを製造する方法であって、第１のステップで、ｐ型ドーピングされたシリコン基板（１）の前面に、ｎ型ドーピングされたエピタキシャル層（４）を成膜し、第２のステップで、シリコン基板（１）の裏面から切欠き（６）をエッチングする形式のものにおいて、第２のステップの前に、ダイアフラム（２０）の領域内でエピタキシャル層（４）の一部分にｐ型ドーピング部（３）を形成し、第２のステップの時に、ｐ型ドーピングされたシリコンをエッチングしかつｎ型ドーピングされたシリコンをエッチングしないエッチングプロセスを使用し、ｐ型ドーピング部（３）をダイアフラム（２０）の部分領域にわたってのみ延在させ、前記エッチングプロセスによってダイアフラム（２０）の厚さを高濃度のｎ型ドーピング部（８）の領域で拡大しかつｐ型ドーピング部（３）の領域で縮小し、高濃度のｎ型ドーピング部（８）をダイアフラム（２０）の中央領域内へ導入することを特徴とする、ダイアフラムを製造する方法。
2. 第１のステップの前にマスク（２）を形成し、シリコン基板（１）の、マスク（２）によって被覆されていない領域内にドーピング材料を導入する、請求項１記載の方法。
3. ｐ型ドーピング部（３）をダイアフラム（２０）の縁部領域にわたって延在させる、請求項１記載の方法。
4. 高濃度のｎ型ドーピング部（８）をダイアフラム（２０）の縁部領域にわたって導入する、請求項１記載の方法。
5. エピタキシャル層（４）内へピエゾ抵抗型の抵抗素子（５）を導入する、請求項１から４までのいずれか１項記載の方法。
6. エピタキシャル層（４）内へ集積回路（１０）を導入する、請求項１から５までのいずれか１項記載の方法。

Images