JP3197690B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3197690B2 JP3197690B2 JP18047193A JP18047193A JP3197690B2 JP 3197690 B2 JP3197690 B2 JP 3197690B2 JP 18047193 A JP18047193 A JP 18047193A JP 18047193 A JP18047193 A JP 18047193A JP 3197690 B2 JP3197690 B2 JP 3197690B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- crystal semiconductor
- type
- conductivity type
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】加速度センサや圧力センサ等の力学量セ
ンサにおいては、薄肉部が形成されている。その薄肉部
の応力集中部を等方性エッチングによって丸める技術
が、特開昭６３−６５６７９号公報や特開昭６２−６０
２７０号公報にて開示されている。
ンサにおいては、薄肉部が形成されている。その薄肉部
の応力集中部を等方性エッチングによって丸める技術
が、特開昭６３−６５６７９号公報や特開昭６２−６０
２７０号公報にて開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、等方性
エッチングは特開昭６２−１８３１８９号公報に開示さ
れているようにウェハの中央部分と周辺部分でエッチン
グ速度が異なりウェハ面内の加工の均一性に問題が生じ
る。特に、力学量センサでは深い凹部をエッチングにて
形成するため均一性の問題が大きくなる。この均一性は
薄肉部の厚さを支配してしまうため感度のバラツキを生
む原因となる。
エッチングは特開昭６２−１８３１８９号公報に開示さ
れているようにウェハの中央部分と周辺部分でエッチン
グ速度が異なりウェハ面内の加工の均一性に問題が生じ
る。特に、力学量センサでは深い凹部をエッチングにて
形成するため均一性の問題が大きくなる。この均一性は
薄肉部の厚さを支配してしまうため感度のバラツキを生
む原因となる。
【０００４】そこで、この発明の目的は、等方性エッチ
ングを用いることなく薄肉部の応力集中部を丸めた形状
にできる半導体装置の製造方法を提供することにある。
ングを用いることなく薄肉部の応力集中部を丸めた形状
にできる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、第１導電型
の第１の単結晶半導体基板におけるその主表面の所定領
域に第１導電型の不純物領域を形成する第１工程と、前
記第１の単結晶半導体基板の主表面に、熱処理を伴いな
がら第２導電型の第２の単結晶半導体基板を配置して、
前記第１導電型の不純物領域を第２の単結晶半導体基板
に拡散させる第２工程と、前記第１の単結晶半導体基板
の裏面側から前記第１導電型の不純物領域に至る異方性
の電気化学エッチングを行い、前記第１導電型の単結晶
半導体基板と第２導電型の単結晶半導体基板とのＰＮ接
合界面部及び前記第１導電型の不純物領域と第２導電型
の単結晶半導体基板とのＰＮ接合界面部をエッチングス
トッパとして第１の単結晶半導体基板の所定領域及び前
記第１導電型の不純物領域を除去し、前記第２の単結晶
半導体基板による薄肉部を形成する第３工程とを備えた
半導体装置の製造方法をその要旨とする。
の第１の単結晶半導体基板におけるその主表面の所定領
域に第１導電型の不純物領域を形成する第１工程と、前
記第１の単結晶半導体基板の主表面に、熱処理を伴いな
がら第２導電型の第２の単結晶半導体基板を配置して、
前記第１導電型の不純物領域を第２の単結晶半導体基板
に拡散させる第２工程と、前記第１の単結晶半導体基板
の裏面側から前記第１導電型の不純物領域に至る異方性
の電気化学エッチングを行い、前記第１導電型の単結晶
半導体基板と第２導電型の単結晶半導体基板とのＰＮ接
合界面部及び前記第１導電型の不純物領域と第２導電型
の単結晶半導体基板とのＰＮ接合界面部をエッチングス
トッパとして第１の単結晶半導体基板の所定領域及び前
記第１導電型の不純物領域を除去し、前記第２の単結晶
半導体基板による薄肉部を形成する第３工程とを備えた
半導体装置の製造方法をその要旨とする。
【０００６】ここで、前記第２工程は、第１の単結晶半
導体基板の主表面にエピタキシャル成長による第２の単
結晶半導体基板を形成してもよい。
導体基板の主表面にエピタキシャル成長による第２の単
結晶半導体基板を形成してもよい。
【０００７】
【作用】第１工程により第１導電型の第１の単結晶半導
体基板におけるその主表面の所定領域に第１導電型の不
純物領域が形成され、第２工程により第１の単結晶半導
体基板の主表面に、熱処理を伴いながら第２導電型の第
２の単結晶半導体基板が配置されて、第１導電型の不純
物領域が第２の単結晶半導体基板に拡散する。このと
き、第１導電型の不純物領域の角部は丸くなる。さら
に、第３工程により第１の単結晶半導体基板の裏面側か
ら第１導電型の不純物領域に至る異方性の電気化学エッ
チングが行われ、前記第１導電型の単結晶半導体基板と
第２導電型の単結晶半導体基板とのＰＮ接合界面部及び
第１導電型の不純物領域と第２導電型の単結晶半導体基
板とのＰＮ接合界面部をエッチングストッパとして第１
の単結晶半導体基板の所定領域及び第１導電型の不純物
領域が除去され、第２の単結晶半導体基板による薄肉部
が形成される。
体基板におけるその主表面の所定領域に第１導電型の不
純物領域が形成され、第２工程により第１の単結晶半導
体基板の主表面に、熱処理を伴いながら第２導電型の第
２の単結晶半導体基板が配置されて、第１導電型の不純
物領域が第２の単結晶半導体基板に拡散する。このと
き、第１導電型の不純物領域の角部は丸くなる。さら
に、第３工程により第１の単結晶半導体基板の裏面側か
ら第１導電型の不純物領域に至る異方性の電気化学エッ
チングが行われ、前記第１導電型の単結晶半導体基板と
第２導電型の単結晶半導体基板とのＰＮ接合界面部及び
第１導電型の不純物領域と第２導電型の単結晶半導体基
板とのＰＮ接合界面部をエッチングストッパとして第１
の単結晶半導体基板の所定領域及び第１導電型の不純物
領域が除去され、第２の単結晶半導体基板による薄肉部
が形成される。
【０００８】つまり、薄肉部における角部の応力集中部
は第１導電型の不純物領域により丸められているので強
度が向上する。
は第１導電型の不純物領域により丸められているので強
度が向上する。
【０００９】
【実施例】以下、この発明を半導体圧力センサに具体化
した一実施例を図面に従って説明する。
した一実施例を図面に従って説明する。
【００１０】まず、図１に示すように、第１の単結晶半
導体基板としてのＰ型単結晶シリコン基板１を用意し、
その主表面（上面）の一部に基板１よりも高濃度な不純
物領域としてのＰ+ 型拡散層２を拡散法で形成する。そ
して、図２に示すように、Ｐ型単結晶シリコン基板１の
主表面（上面）に第２の単結晶半導体基板としてのＮ型
エピタキシャル層３を形成する。この時、Ｐ+ 型拡散層
２は、エピタキシャル成長時の熱履歴によりＰ型単結晶
シリコン基板１およびＮ型エピタキシャル層３へ熱拡散
し、図中に示すように角部７が丸みを帯びる形状とな
る。
導体基板としてのＰ型単結晶シリコン基板１を用意し、
その主表面（上面）の一部に基板１よりも高濃度な不純
物領域としてのＰ+ 型拡散層２を拡散法で形成する。そ
して、図２に示すように、Ｐ型単結晶シリコン基板１の
主表面（上面）に第２の単結晶半導体基板としてのＮ型
エピタキシャル層３を形成する。この時、Ｐ+ 型拡散層
２は、エピタキシャル成長時の熱履歴によりＰ型単結晶
シリコン基板１およびＮ型エピタキシャル層３へ熱拡散
し、図中に示すように角部７が丸みを帯びる形状とな
る。
【００１１】この後、図３に示すように、Ｐ型単結晶シ
リコン基板１の裏面（下面）における所定領域にＳｉＮ
マスク材４を形成し、Ｐ+ 型拡散層２に至るＰ型単結晶
シリコン基板１の異方性の電気化学エッチングを行う。
つまり、Ｐ型単結晶シリコン基板１の裏面（下面）から
Ｐ+ 型拡散層２に至る凹部５を形成する。このとき、異
方性エッチングによって形成される凹部５の斜面がＰ+
型拡散層２の丸め部（角部７）に対して外側にくる位置
となるようにＳｉＮマスク材４が形成されているので、
電気化学エッチングによってＰＮ接合界面部でエッチン
グが停止し応力集中部を丸い形状に形成できる。
リコン基板１の裏面（下面）における所定領域にＳｉＮ
マスク材４を形成し、Ｐ+ 型拡散層２に至るＰ型単結晶
シリコン基板１の異方性の電気化学エッチングを行う。
つまり、Ｐ型単結晶シリコン基板１の裏面（下面）から
Ｐ+ 型拡散層２に至る凹部５を形成する。このとき、異
方性エッチングによって形成される凹部５の斜面がＰ+
型拡散層２の丸め部（角部７）に対して外側にくる位置
となるようにＳｉＮマスク材４が形成されているので、
電気化学エッチングによってＰＮ接合界面部でエッチン
グが停止し応力集中部を丸い形状に形成できる。
【００１２】ここで、Ｐ+ 型拡散層２のＲ形状（丸み）
は、Ｐ+ 型拡散層２を形成する条件（熱拡散条件および
Ｎ型エピタキシャル層３のエピタキシャル成長条件）に
よって決定される。熱履歴が高温、長時間となるほどＰ
+ 型拡散層２のＲ（丸みの半径）を大きくすることがで
きる。
は、Ｐ+ 型拡散層２を形成する条件（熱拡散条件および
Ｎ型エピタキシャル層３のエピタキシャル成長条件）に
よって決定される。熱履歴が高温、長時間となるほどＰ
+ 型拡散層２のＲ（丸みの半径）を大きくすることがで
きる。
【００１３】このようにしてＰ+ 型拡散層２を除去する
ことにより、Ｎ型エピタキシャル層３に薄肉部６が形成
される。この薄肉部６がダイヤフラムとなり、同薄肉部
６に複数のピエゾ抵抗層が形成される。そして、薄肉部
６（ダイヤフラム）に加わる圧力に伴い薄肉部６（ダイ
ヤフラム）が変形してピエゾ抵抗層に応力が加わり、圧
力の大きさに応じた電気信号が取り出される。
ことにより、Ｎ型エピタキシャル層３に薄肉部６が形成
される。この薄肉部６がダイヤフラムとなり、同薄肉部
６に複数のピエゾ抵抗層が形成される。そして、薄肉部
６（ダイヤフラム）に加わる圧力に伴い薄肉部６（ダイ
ヤフラム）が変形してピエゾ抵抗層に応力が加わり、圧
力の大きさに応じた電気信号が取り出される。
【００１４】このように本実施例では、Ｐ型単結晶シリ
コン基板１（第１導電型の第１の単結晶半導体基板）に
おけるその主表面の所定領域にＰ+ 型拡散層２（第１導
電型の不純物領域）を形成し（第１工程）、Ｐ型単結晶
シリコン基板１の主表面に、Ｎ型エピタキシャル層３
（第２導電型の第２の単結晶半導体基板）を配置して、
Ｐ+ 型拡散層２をＮ型エピタキシャル層３に拡散させる
（第２工程）。そして、Ｐ型単結晶シリコン基板１の裏
面側からＰ+ 型拡散層２に至る異方性の電気化学エッチ
ングを行い、Ｐ+ 型拡散層２とＮ型エピタキシャル層３
とのＰＮ接合界面部をエッチングストッパとしてＰ型単
結晶シリコン基板１の所定領域及びＰ+ 型拡散層２を除
去し、Ｎ型エピタキシャル層３による薄肉部６を形成し
た（第３工程）。
コン基板１（第１導電型の第１の単結晶半導体基板）に
おけるその主表面の所定領域にＰ+ 型拡散層２（第１導
電型の不純物領域）を形成し（第１工程）、Ｐ型単結晶
シリコン基板１の主表面に、Ｎ型エピタキシャル層３
（第２導電型の第２の単結晶半導体基板）を配置して、
Ｐ+ 型拡散層２をＮ型エピタキシャル層３に拡散させる
（第２工程）。そして、Ｐ型単結晶シリコン基板１の裏
面側からＰ+ 型拡散層２に至る異方性の電気化学エッチ
ングを行い、Ｐ+ 型拡散層２とＮ型エピタキシャル層３
とのＰＮ接合界面部をエッチングストッパとしてＰ型単
結晶シリコン基板１の所定領域及びＰ+ 型拡散層２を除
去し、Ｎ型エピタキシャル層３による薄肉部６を形成し
た（第３工程）。
【００１５】つまり、第２工程においてＰ+ 型拡散層２
をＮ型エピタキシャル層３に拡散させる際に、Ｐ+ 型拡
散層２の角部７は丸くなる。よって、第３工程において
薄肉部６を形成すると、薄肉部６における角部（７）の
応力集中部はＰ+ 型拡散層２により丸められているので
強度が向上する。このように、等方性エッチングを用い
ることなく薄肉部６の応力集中部を丸めた形状にできる
こととなる。
をＮ型エピタキシャル層３に拡散させる際に、Ｐ+ 型拡
散層２の角部７は丸くなる。よって、第３工程において
薄肉部６を形成すると、薄肉部６における角部（７）の
応力集中部はＰ+ 型拡散層２により丸められているので
強度が向上する。このように、等方性エッチングを用い
ることなく薄肉部６の応力集中部を丸めた形状にできる
こととなる。
【００１６】尚、この発明は上記実施例に限定されるも
のではなく、例えば、第１導電型の不純物領域（上記実
施例ではＰ+ 型拡散層２）は、イオン注入法（ｉｉ法）
等で形成してもよい。
のではなく、例えば、第１導電型の不純物領域（上記実
施例ではＰ+ 型拡散層２）は、イオン注入法（ｉｉ法）
等で形成してもよい。
【００１７】又、上記実施例ではエピタキシャル成長に
て第２の単結晶半導体基板（上記実施例ではＮ型エピタ
キシャル層３）を配置したが、第１の単結晶半導体基板
（Ｐ型単結晶シリコン基板１）に対し第２の単結晶半導
体基板（Ｎ型単結晶シリコン基板）を直接接合法にて接
合してもよい。この場合においても、直接接合の際の温
度により第２の単結晶半導体基板側に不純物領域が拡散
していく。
て第２の単結晶半導体基板（上記実施例ではＮ型エピタ
キシャル層３）を配置したが、第１の単結晶半導体基板
（Ｐ型単結晶シリコン基板１）に対し第２の単結晶半導
体基板（Ｎ型単結晶シリコン基板）を直接接合法にて接
合してもよい。この場合においても、直接接合の際の温
度により第２の単結晶半導体基板側に不純物領域が拡散
していく。
【００１８】さらに、導電型を上記実施例と逆にしても
よい。つまり、上記実施例では第１導電型をＰ型とする
とともに第２導電型をＮ型としたが、第１導電型をＮ型
とするとともに第２導電型をＰ型としてもよい。
よい。つまり、上記実施例では第１導電型をＰ型とする
とともに第２導電型をＮ型としたが、第１導電型をＮ型
とするとともに第２導電型をＰ型としてもよい。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
等方性エッチングを用いることなく薄肉部の応力集中部
を丸めた形状にできる優れた効果を発揮する。
等方性エッチングを用いることなく薄肉部の応力集中部
を丸めた形状にできる優れた効果を発揮する。
【図１】実施例の半導体装置の製造工程を示す断面図で
ある。
ある。
【図２】実施例の半導体装置の製造工程を示す断面図で
ある。
ある。
【図３】実施例の半導体装置の製造工程を示す断面図で
ある。
ある。
１ 第１の単結晶半導体基板としてのＰ型単結晶シリコ
ン基板 ２ 不純物領域としてのＰ+ 型拡散層 ３ 第２の単結晶半導体基板としてのＮ型エピタキシャ
ル層 ６ 薄肉部
ン基板 ２ 不純物領域としてのＰ+ 型拡散層 ３ 第２の単結晶半導体基板としてのＮ型エピタキシャ
ル層 ６ 薄肉部
フロントページの続き (72)発明者 吉野 好 愛知県刈谷市昭和町１丁目１番地 日本 電装 株式会社 内 (72)発明者 田畑 修 愛知県愛知郡長久手町大字長湫字横道41 番地 株式会社 豊田中央研究所 内 (56)参考文献 特開 平５−63212（ＪＰ，Ａ) 特開 昭62−61374（ＪＰ，Ａ) 特開 昭62−266876（ＪＰ，Ａ) 特開 平６−94557（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/306,21/3063 H01L 21/308,29/84
Claims (2)
- 【請求項１】 第１導電型の第１の単結晶半導体基板に
おけるその主表面の所定領域に第１導電型の不純物領域
を形成する第１工程と、 前記第１の単結晶半導体基板の主表面に、熱処理を伴い
ながら第２導電型の第２の単結晶半導体基板を配置し
て、前記第１導電型の不純物領域を第２の単結晶半導体
基板に拡散させる第２工程と、 前記第１の単結晶半導体基板の裏面側から前記第１導電
型の不純物領域に至る異方性の電気化学エッチングを行
い、前記第１導電型の単結晶半導体基板と第２導電型の
単結晶半導体基板とのＰＮ接合界面部及び前記第１導電
型の不純物領域と第２導電型の単結晶半導体基板とのＰ
Ｎ接合界面部をエッチングストッパとして第１の単結晶
半導体基板の所定領域及び前記第１導電型の不純物領域
を除去し、前記第２の単結晶半導体基板による薄肉部を
形成する第３工程とを備えたことを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記第２工程は、第１の単結晶半導体基
板の主表面にエピタキシャル成長による第２の単結晶半
導体基板を形成したものである請求項１に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18047193A JP3197690B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18047193A JP3197690B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737856A JPH0737856A (ja) | 1995-02-07 |
| JP3197690B2 true JP3197690B2 (ja) | 2001-08-13 |
Family
ID=16083802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18047193A Expired - Fee Related JP3197690B2 (ja) | 1993-07-21 | 1993-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3197690B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949118A (en) | 1994-03-14 | 1999-09-07 | Nippondenso Co., Ltd. | Etching method for silicon substrates and semiconductor sensor |
| US6284670B1 (en) | 1997-07-23 | 2001-09-04 | Denso Corporation | Method of etching silicon wafer and silicon wafer |
| DE19932541B4 (de) * | 1999-07-13 | 2011-07-28 | Robert Bosch GmbH, 70469 | Verfahren zur Herstellung einer Membran |
-
1993
- 1993-07-21 JP JP18047193A patent/JP3197690B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0737856A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840007315A (ko) | 압력감지소자(壓力感知素子)를 가진 반도체 장치와 그 제조법 | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JP3320763B2 (ja) | 構造化方法 | |
| JP3197690B2 (ja) | 半導体装置の製造方法 | |
| WO2000047969A1 (en) | Semiconductor pressure sensor | |
| US3848329A (en) | Method for producing a semiconductor strain sensitive element of an electromechanical semiconductor transducer | |
| JP3161515B2 (ja) | 半導体装置の製造方法 | |
| JPH04216469A (ja) | 半導体加速度センサおよびその製造方法 | |
| JPH0626254B2 (ja) | 半導体圧力センサの製造方法 | |
| JP4753326B2 (ja) | ダイアフラムを製造する方法 | |
| JP4845308B2 (ja) | 半導体センサ及びその製造方法 | |
| JPH06260660A (ja) | 半導体歪みセンサ | |
| JP3307484B2 (ja) | 半導体圧力センサ | |
| JPS5852882A (ja) | 半導体圧力センサ | |
| JP3533822B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2000077680A (ja) | メサ構造の形成方法並びにこれを用いたメサ構造、及びこれを用いたメサ型ダイアフラム並びに圧力センサ | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| KR100193120B1 (ko) | 반도체 마이크로머시닝 소자의 기계구조부 형성방법 | |
| EP0181714A1 (en) | Method of fabrication devices on semiconductor substrates | |
| JP3493980B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2003031818A (ja) | 半導体圧力センサ | |
| JPH01145873A (ja) | 半導体圧力センサの製造方法 | |
| JPH0350774A (ja) | シリコンダイアフラムの製造方法 | |
| JPS62183189A (ja) | 半導体圧力変換器の製造方法 | |
| JPS6376485A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |