JP4740737B2 - マルチ−ポートメモリ素子 - Google Patents
マルチ−ポートメモリ素子 Download PDFInfo
- Publication number
- JP4740737B2 JP4740737B2 JP2005380671A JP2005380671A JP4740737B2 JP 4740737 B2 JP4740737 B2 JP 4740737B2 JP 2005380671 A JP2005380671 A JP 2005380671A JP 2005380671 A JP2005380671 A JP 2005380671A JP 4740737 B2 JP4740737 B2 JP 4740737B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- port
- data bus
- global data
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims description 78
- 238000013481 data capture Methods 0.000 claims description 23
- 238000011157 data evaluation Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 description 53
- 238000010586 diagram Methods 0.000 description 18
- 230000001965 increasing effect Effects 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 5
- 230000009849 deactivation Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F7/00—Ventilation
- F24F7/04—Ventilation with ducting systems, e.g. by double walls; with natural circulation
- F24F7/06—Ventilation with ducting systems, e.g. by double walls; with natural circulation with forced air circulation, e.g. by fan positioning of a ventilator in or against a conduit
- F24F7/08—Ventilation with ducting systems, e.g. by double walls; with natural circulation with forced air circulation, e.g. by fan positioning of a ventilator in or against a conduit with separate ducts for supplied and exhausted air with provisions for reversal of the input and output systems
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F3/00—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems
- F24F3/12—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling
- F24F3/14—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by humidification; by dehumidification
- F24F3/147—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by humidification; by dehumidification with both heat and humidity transfer between supplied and exhausted air
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F8/00—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying
- F24F8/20—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying by sterilisation
- F24F8/24—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying by sterilisation using sterilising media
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F8/00—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying
- F24F8/30—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying by ionisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Description
CP データキャプチャー信号
Claims (13)
- 複数のバスラインを備えるグローバルデータバスと、
該グローバルデータバスとデータを交換するための電流センサ方式の送信手段及び受信手段を有する複数のバンクと、
前記グローバルデータバスとデータを交換するための電流センサ方式の送信手段及び受信手段を有する1つ以上のポートと、
前記バンク及び前記ポートのそれぞれの受信手段と前記グローバルデータバスのバスラインとの間に提供されて、当該受信手段と前記グローバルデータバスとを選択的に接続するための複数のスイッチング手段と、
前記バンク及び前記ポートの送信手段に印加されるデータ駆動パルスに応答して、前記バンクの送信手段により前記グローバルデータバスが駆動される区間の間、前記バンクの受信手段に対応するスイッチング手段をオフさせ、前記ポートの送信手段により前記グローバルデータバスが駆動される区間の間、前記ポートの受信手段に対応するスイッチング手段をオフさせるスイッチング信号を生成するためのスイッチング信号生成手段と
を備えることを特徴とするマルチ−ポートメモリ素子。 - 前記複数のスイッチング手段はそれぞれ、
当該受信手段と前記グローバルデータバスとの間に接続され、当該受信手段に対応する前記スイッチング信号をゲート入力とするNMOSトランジスタを備えることを特徴とする請求項1に記載のマルチ−ポートメモリ素子。 - 前記スイッチング信号生成手段は、
前記バンクの送信手段に印加される複数のリードデータ駆動パルス(リードコマンドを受けてパルスする)を論理組み合わせしてバンク用のスイッチング信号を生成するための第1のロジックゲートと、
前記ポートの送信手段に印加される複数のデータ駆動パルス(ライトコマンドを受けてパルスする)を論理組み合わせしてポート用スイッチング信号を生成するための第2のロジックゲートとを備えることを特徴とする請求項1または2に記載のマルチ−ポートメモリ素子。 - 前記第1及び第2のロジックゲートは、それぞれNORゲートであることを特徴とする請求項3に記載のマルチ−ポートメモリ素子。
- 前記送信手段はそれぞれ、
前記グローバルデータバスと接地電圧端との間に順に接続され、それぞれデータ信号及び前記データ駆動パルスをゲート入力とする第1及び第2のNMOSトランジスタを備えることを特徴とする請求項1に記載のマルチ−ポートメモリ素子。 - 前記受信手段はそれぞれ、
ソースが電源電圧端に接続され、ドレインとゲートとがダイオード接続された第1のPMOSトランジスタと、
ソースが前記電源電圧端に接続され、ドレインが出力ノードに接続された第2のPMOSトランジスタと、
ドレインが前記第1のPMOSトランジスタのドレインに接続され、ソースが前記グローバルデータバスに接続され、ゲートを介して前記基準電圧を受け取る第3のNMOSトランジスタと、
ドレインが前記第2のPMOSトランジスタのドレイン(出力ノード)に接続され、ゲートを介して前記基準電圧を受け取る第4のNMOSトランジスタと、
ドレインが前記第4のNMOSトランジスタのソースに接続され、ソースが前記接地電圧端に接続され、ゲートを介してデータ評価信号を受け取る第5のNMOSトランジスタとを備えることを特徴とする請求項5に記載のマルチ−ポートメモリ素子。 - 複数のバスラインを備えるグローバルデータバスと、
該グローバルデータバスとデータとを交換するための電流センサ方式の送信手段及び受信手段を有する複数のバンクと、
前記グローバルデータバスとデータとを交換するための電流センサ方式の送信手段及び受信手段を有する1つ以上のポートと、
前記バンク及び前記ポートのそれぞれの受信手段と前記グローバルデータバスのバスラインとの間に提供されて、当該受信手段と前記グローバルデータバスとを選択的に接続するための複数のスイッチング手段と、
前記バンク及び前記ポートの送信手段に印加されるデータ駆動パルスに応答して、前記バンクまたは前記ポートの送信手段により前記グローバルデータバスが駆動される区間の間、実際にデータを受け取る1つの受信手段を除いた残りの受信手段に対応するスイッチング手段をオフさせるスイッチング信号を生成するためのスイッチング信号生成手段と
を備えることを特徴とするマルチ−ポートメモリ素子。 - 前記複数のスイッチング手段はそれぞれ、
当該受信手段と前記グローバルデータバスとの間に接続され、当該受信手段に対応する前記スイッチング信号をゲート入力とするNMOSトランジスタを備えることを特徴とする請求項7に記載のマルチ−ポートメモリ素子。 - 前記スイッチング信号生成手段は、
前記バンク及び前記ポートのすべての受信手段に対応する前記データ駆動パルスを論理組み合わせするための論理組み合わせ部と、
前記グローバルデータバスが駆動される区間で前記論理組み合わせ部の出力信号を選択的にラッチして、前記実際にデータを受ける1つの受信手段に対応する前記スイッチング信号だけを活性化させて出力するための複数のラッチ回路とを備えることを特徴とする請求項7または8に記載のマルチ−ポートメモリ素子。 - 前記論理組み合わせ部は、前記バンク及び前記ポートのすべての受信手段に対応する前記データ駆動パルスを入力とするNORゲートを備えることを特徴とする請求項9に記載のマルチ−ポートメモリ素子。
- 前記複数のラッチ回路はそれぞれ、
前記データ駆動パルスより位相が速く、前記データ駆動パルスのパルス区間が含まれるくらいに広いパルス幅を有するデータキャプチャー信号(前記データキャプチャー信号は、前記バンク及び前記ポートの受信手段のそれぞれから感知されたデータをラッチするのに使用される信号である)に応答して、前記論理組み合わせ部の出力信号を選択的に通過させるためのトランスミッションゲートと、
該トランスミッションゲートの出力信号を反転ラッチするためのインバータラッチと、
該インバータラッチの出力信号を反転させて、前記スイッチング信号として出力するためのインバータとを備えることを特徴とする請求項10に記載のマルチ−ポートメモリ素子。 - 前記送信手段はそれぞれ、
前記グローバルデータバスと接地電圧端との間に順に接続され、それぞれデータ信号及び前記データ駆動パルスをゲート入力とする第1及び第2のNMOSトランジスタを備えることを特徴とする請求項7に記載のマルチ−ポートメモリ素子。 - 前記受信手段はそれぞれ、
ソースが電源電圧端に接続され、ドレインとゲートとがダイオード接続された第1のPMOSトランジスタと、
ソースが前記電源電圧端に接続され、ドレインが出力ノードに接続された第2のPMOSトランジスタと、
ドレインが前記第1のPMOSトランジスタのドレインに接続され、ソースが前記グローバルデータバスに接続され、ゲートを介して前記基準電圧を受け取る第3のNMOSトランジスタと、
ドレインが前記第2のPMOSトランジスタのドレイン(出力ノード)に接続され、ゲートを介して前記基準電圧を受け取る第4のNMOSトランジスタと、
ドレインが前記第4のNMOSトランジスタのソースに接続され、ソースが前記接地電圧端に接続され、ゲートを介してデータ評価信号を受け取る第5のNMOSトランジスタとを備えることを特徴とする請求項12に記載のマルチ−ポートメモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050029437A KR100641707B1 (ko) | 2005-04-08 | 2005-04-08 | 멀티-포트 메모리 소자 |
KR10-2005-0029437 | 2005-04-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294208A JP2006294208A (ja) | 2006-10-26 |
JP4740737B2 true JP4740737B2 (ja) | 2011-08-03 |
Family
ID=37083015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005380671A Expired - Fee Related JP4740737B2 (ja) | 2005-04-08 | 2005-12-29 | マルチ−ポートメモリ素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7269041B2 (ja) |
JP (1) | JP4740737B2 (ja) |
KR (1) | KR100641707B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695435B1 (ko) * | 2006-04-13 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
US8971096B2 (en) * | 2013-07-29 | 2015-03-03 | Qualcomm Incorporated | Wide range multiport bitcell |
US10176857B1 (en) * | 2017-06-22 | 2019-01-08 | Globalfoundries Inc. | Read and write scheme for high density SRAM |
US10984874B1 (en) * | 2019-11-13 | 2021-04-20 | Sandisk Technologies Llc | Differential dbus scheme for low-latency random read for NAND memories |
KR20210123768A (ko) * | 2020-04-06 | 2021-10-14 | 에스케이하이닉스 주식회사 | 회로와 패드를 연결하는 구조를 갖는 메모리 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6334793A (ja) * | 1986-07-29 | 1988-02-15 | Sumitomo Electric Ind Ltd | 半導体記憶装置 |
US4928268A (en) * | 1989-04-21 | 1990-05-22 | Motorola, Inc. | Memory using distributed data line loading |
JP2939027B2 (ja) * | 1991-10-31 | 1999-08-25 | 三菱電機株式会社 | 半導体記憶装置 |
US5818821A (en) * | 1994-12-30 | 1998-10-06 | Intelogis, Inc. | Universal lan power line carrier repeater system and method |
JP2001043674A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置 |
US6643787B1 (en) * | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6262594B1 (en) * | 1999-11-05 | 2001-07-17 | Ati International, Srl | Apparatus and method for configurable use of groups of pads of a system on chip |
US6681353B1 (en) * | 2000-07-05 | 2004-01-20 | Emc Corporation | Methods and apparatus for obtaining a trace of a digital signal within a field programmable gate array device |
JP2003317478A (ja) * | 2002-04-17 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100476012B1 (ko) | 2002-05-29 | 2005-03-10 | 금호타이어 주식회사 | 정전기 방지용 트레드 고무조성물 |
KR100449724B1 (ko) | 2002-06-07 | 2004-09-22 | 삼성전자주식회사 | 화상형성장치용 칼라 레지스트레이션 시스템 및 방법 |
US7006402B2 (en) * | 2003-08-29 | 2006-02-28 | Hynix Semiconductor Inc | Multi-port memory device |
KR100596421B1 (ko) * | 2003-12-22 | 2006-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100596432B1 (ko) * | 2003-12-29 | 2006-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100605573B1 (ko) * | 2004-05-06 | 2006-07-31 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
KR100533976B1 (ko) * | 2004-05-10 | 2005-12-07 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
KR100605571B1 (ko) * | 2004-05-10 | 2006-07-31 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
KR100641708B1 (ko) * | 2005-04-08 | 2006-11-03 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
-
2005
- 2005-04-08 KR KR1020050029437A patent/KR100641707B1/ko active IP Right Grant
- 2005-12-29 JP JP2005380671A patent/JP4740737B2/ja not_active Expired - Fee Related
- 2005-12-30 US US11/322,508 patent/US7269041B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7269041B2 (en) | 2007-09-11 |
US20060227647A1 (en) | 2006-10-12 |
KR20060106355A (ko) | 2006-10-12 |
JP2006294208A (ja) | 2006-10-26 |
KR100641707B1 (ko) | 2006-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4848563B2 (ja) | マルチ−ポートメモリ素子 | |
KR100670707B1 (ko) | 멀티-포트 메모리 소자 | |
JP4596831B2 (ja) | マルチポートメモリ素子 | |
JP4318098B2 (ja) | マルチポートメモリ素子 | |
US6717879B2 (en) | Semiconductor memory device requiring refresh operation | |
JP4740737B2 (ja) | マルチ−ポートメモリ素子 | |
JP4393292B2 (ja) | 同期式メモリ素子 | |
JPH11306758A (ja) | 半導体記憶装置 | |
JP4653428B2 (ja) | マルチポートメモリ素子 | |
KR100605592B1 (ko) | 멀티-포트 메모리 소자의 리드용 버스 연결회로 | |
KR101038299B1 (ko) | 멀티-포트 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4740737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |