JP4731976B2 - メタライズドセラミック基板の製造方法 - Google Patents

メタライズドセラミック基板の製造方法 Download PDF

Info

Publication number
JP4731976B2
JP4731976B2 JP2005123616A JP2005123616A JP4731976B2 JP 4731976 B2 JP4731976 B2 JP 4731976B2 JP 2005123616 A JP2005123616 A JP 2005123616A JP 2005123616 A JP2005123616 A JP 2005123616A JP 4731976 B2 JP4731976 B2 JP 4731976B2
Authority
JP
Japan
Prior art keywords
ceramic
substrate
paste layer
layer
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005123616A
Other languages
English (en)
Other versions
JP2006196854A (ja
Inventor
泰幸 山本
昌克 前田
邦拓 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2005123616A priority Critical patent/JP4731976B2/ja
Priority to KR1020077014599A priority patent/KR101022723B1/ko
Priority to EP05816735A priority patent/EP1829848A4/en
Priority to PCT/JP2005/022856 priority patent/WO2006064793A1/ja
Priority to TW094144202A priority patent/TW200619016A/zh
Publication of JP2006196854A publication Critical patent/JP2006196854A/ja
Application granted granted Critical
Publication of JP4731976B2 publication Critical patent/JP4731976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81Coating or impregnation
    • C04B41/89Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • C04B41/90Coating or impregnation for obtaining at least two superposed coatings having different compositions at least one coating being a metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、セラミック基板に導電ペースト層を形成し、焼成することによってメタライズドセラミック基板を製造する方法に関する。
メタライズドセラミック基板の製造方法としては、コファイア法(co-firing、同時焼
成法)とポストファイア法(post firing、逐次焼成法)とが知られている。
コファイア法とは、グリーンシートと呼ばれる未焼成のセラミック基板前駆体上に導電ペースト層を形成することによってメタライズドセラミック基板前駆体を作製し、これを焼成する方法である。この方法ではグリーンシートおよび導電ペースト層の焼成は同時に行われる。
ポストファイア法とは、グリーンシートを焼成して得られたセラミック基板上に導電ペースト層を形成することによってメタライズドセラミック基板前駆体を作製し、これを焼成する方法である。この方法ではグリーンシートの焼成および導電ペースト層の焼成は逐次的に行われる。ポストファイア法によるメタライズドセラミック基板の製造は種々知られており、たとえば特許文献1に開示されている。
なお、どちらの手法でもセラミック基板上に配線を作製することができ、それにより得られる基板は、主に電子部品を搭載するための基板として用いられている。
特開平8−239286号公報
電子部品を搭載するための基板では、搭載される部品が小さくなることに伴い、配線パターンの更なる高精度化、高精細化が要求されており、従来の製造方法ではこのような要求に十分応えられない状況となってきている。
例えば、コファイア法による配線形成の場合、焼成時にグリーンシートが不均一に収縮し易く、例えば正方形のグリーンシートを焼結した場合には、僅かではあるが、各辺の中央部分が内側に反るように収縮が起こり基板は星型に変形するため、1枚のグリーンシート上に同一形状の配線パターンを多く形成した場合には、パターンが形成される場所によってパターンの形状が僅かに変わってしまうことが避けられない。
一方、ポストファイア法による配線形成の場合、セラミック基板上に直接導電ペーストを塗布・乾燥した後に焼成することによって配線パターンが形成される。配線の焼き付け(焼成)に際しては、導電ペースト層は厚み方向には収縮するが、平面方向の収縮は殆ど起こらないため、コファイア法で見られたような、位置によりパターン形状が変わるという問題は起こらない。
しかし、ポストファイア法では、導電ペーストを目的とする回路パターンの形状とおりに塗布したとしても、焼結前に導電ペーストが流れたり、にじんだりすることがあり、パターンの微細化を進める上で障害となっていた。即ち、導電ペーストの“流れ”や“にじみ”が発生した場合には、得られるメタライズドセラミック基板の配線間にショートが起こることがあり、信頼性が低下するからである。一般に、ポストファイア法では、配線間の隙間(通常、スペースとも言う)が50μm程度の配線パターンの形成が限界となっていた。
本発明はこのような従来技術の問題を解決するためのものである。すなわち、本発明は、セラミック基板の表面に導電ペースト層を形成し、焼成することによってメタライズドセラミック基板を製造する方法において、導電ペーストが流れたりにじんだりすることを防止することで、配線デザインの自由度および信頼性の高いメタライズドセラミック基板の製造、および、微細なパターンのメタライズ層を有するメタライズドセラミック基板の製造を実現することを目的としている。
本発明が提供する上記課題を解決するための手段は以下のとおりである。
(1) 表面に導電層又は導体ペースト層を有してもよいセラミック焼結体基板からなる原料基板を準備する工程(A)と、
該原料基板上にセラミック粉末、有機バインダー、及び有機溶媒を含むセラミックペースト層を形成する工程(B1)と、該セラミックスペースト層を40℃〜150℃で乾燥する工程(B2)と、乾燥された該セラミックペースト層上に、前記セラミックペーストに含まれるものと同種の有機バインダー及び有機溶媒、並びに金属粉末を含む導電ペースト層を形成する工程(B3)と、を含むメタライズドセラミック基板前駆体調製工程(B)と、
前記工程得られたメタライズトセラミック基板前駆体を焼成する工程(C)と、を含むメタライズトセラミック基板の製造方法。
(2) 工程(C)によって得られたメタライズドセラミック基板の導電層上にセラミックペースト層を形成する工程と、該工程により得られた表面にセラミックペースト層を有するメタライズドセラミック基板を焼成する工程を更に含む(1)に記載のメタライズトセラミック基板の製造方法。
(3) 工程(B)において、メタライズトセラミックス層を形成する工程(B1)、該セラミックペースト層を乾燥する工程(B2)、及び乾燥された該セラミックペースト層上に導体ペースト層を形成する工程(B3)からなる一連の工程を複数回繰り返すことを含む(1)または(2)に記載のメタライズトセラミック基板の製造方法。
(4) 前記(1)〜(3)の何れかの製造方法で得られたメタライズドセラミック基板を原料基板として使用する(1)〜(3)の何れかのメタライズトセラミック基板の製造方法。
(5) 前記(2)〜(4)の何れかの製造方法において、導電ペースト層又は導電ペースト層を焼成して得られた導電層上に形成されるセラミックペースト層がこれら下地層の一部を覆う厚さ1〜2000μmのセラミックペースト層であるメタライズトセラミック基板の製造方法。
(6) セラミック焼結体基板が、窒化アルミニウム焼結体からなる(1)〜(5)の何れかに記載のメタライズトセラミック基板の製造方法。
(7) セラミックペースト層が、窒化アルミニウム系セラミックを含む(1)〜(6)の何れかに記載のメタライズトセラミック基板の製造方法。
(8) 導電ペースト層が、タングステンまたはモリブデンを含む(1)〜(7)の何れかに記載のメタライズトセラミック基板の製造方法。
(9) 工程(B)に含まれる少なくとも1つの工程(B1)において、厚さ3〜15μmのセラミックペースト層を形成する(1)〜(8)の何れかに記載のメタライズトセラミック基板の製造方法。
(10) 工程(B1)で形成された厚さ3〜15μmのセラミックペースト層を乾燥した後に引き続き行われる工程(B3)において、工程(C)の焼成後に得られる導電層が、導体ライン間の間隔が50〜10μmであるファインパターンとなるパターンの導体ペースト層を形成する(9)に記載のタライズトセラミック基板の製造方法。
(11) (1)〜(10)の何れかに記載の製造方法により得られるメタライズドセラミック基板。
(12) セラミック焼結体基板上に、少なくとも1つの導電層と少なくとも1つのセラミック焼結体層とを含んでなる積層構造を有するメタライズトセラミック基板であって、前記積層構造の最上層は、その下層となる導電層の少なくとも一部を被覆する厚さ1〜1000μmのセラミック焼結体層であるメタライズトセラミック基板。
(13) セラミック焼結体基板上に、少なくとも1つの導電層と少なくとも1つのセラミック焼結体層とを含んでなる積層体構造を有するメタライズトセラミック基板であって、前記積層構造層を形成するセラミック焼結体層は前記セラミック焼結体基板を構成するセラミックと同種のセラミック焼結体からなり、該セラミック焼結体層を構成するセラミック粒子の平均粒子径が、前記セラミック焼結体基板を構成するセラミック粒子の平均粒子系の10〜60%であるメタライズトセラミック基板。
(14) 導体ライン間の間隔が50〜10μmであるパターンを有する導電層を有する(13)に記載のメタライズトセラミック基板。
上記(12)たは(13)のメタライズドセラミック基板は、前記(11)のメタライズドセラミック基板の一つの態様であり、何れも本発明の製造方法により製造することができる。特に、本発明の製法において、セラミック焼結体基板を製造する際に用いたセラミック粉末と同等若しくはそれより小さい平均粒子径の同種のセラミック粉末を用いて調製したセラミックペーストを使用したときに、(13)のメタライズドセラミック基板が得られる。
一般に、グリーンシートを焼成してセラミック焼結体基板を製造する場合やコファイア法でメタライズド基板を製造する場合には、焼成工程においてグリーンシートが収縮するため、その中のセラミック粒子が互いに融着し粒成長が起こるのに対し、上記の製造方法においては、焼成時に原料基板(セラミック焼結体基板)の収縮が起こらないので、その上に形成されたセラミックペースト層、特に厚さが1〜50μmであるセラミックペースト層中のセラミック粒子は、移動が制限されて十分な粒成長が起こらない。このため、上記のような方法で製造された本発明のメタライズド基板では、前記セラミック焼結体層(セラミックペースト層が焼成されてできた層)を構成するセラミック粒子の平均粒径が、前記セラミック焼結体基板を構成するセラミック粒子の平均粒径の10〜80%であるという、従来のポストファイア法及びコファイア法で得られた基板には見られない特異な構造を有することになる。
このため、上記したような方法で得られた基板であるか否かは、メタライズドセラミック基板についてメタライズ層との接合部近傍のセラミック粒子の平均粒径と基板中心部近傍のセラミック粒子の平均粒径を調べ、前者が後者の80%以下であるかどうか、より確実には60%以下であるかどうかを調べることにより確認することができる。
本発明の製造方法を用いれば、セラミック基板上に導電ペースト層を形成する際に導電ペーストが流れたりにじんだりしない。したがって、配線デザインの自由度および信頼性の高いセラミックメタライズド基板、および、高精細なメタライズパターンを有するセラミック基板を製造することができる。
また、本発明の製造方法を用いれば、焼成工程においてメタライズパターンやセラミックペースト層の平面方向への収縮がコファイア法に比べて小さくなる為、より高精度の寸法精度を有するメタライズドセラミック基板を製造することができる。
本発明に係るメタライズドセラミック基板の製造方法は、表面に金属層又は導体ペースト層を有していてもよいセラミック基板からなる原料基板を準備する工程(A);と該原料基板上にセラミックペースト層を形成する工程と、該セラミックペースト層上に導電ペースト層を形成する工程と、を含むメタライズドセラミック基板前駆体調製工程(B);と前記工程によって得られたメタライズドセラミック基板前駆体を焼成する工程(C);とを含むことを特徴としている。
本発明の製造方法では、先ず工程(A)として表面に導体層又は導体ペースト層を有していてもよいセラミック基板からなる原料基板を準備する。ここで使用するセラミック基板としては、公知のセラミックからなる基板が特に制限なく使用可能である。
セラミック基板の構成材料であるセラミックとしては、例えば(i)酸化アルミニウム系セラミック、酸化ケイ素系セラミック、酸化カルシウム系セラミック、酸化マグネシウム系セラミックなどの酸化物系セラミック;(ii)窒化アルミニウム系セラミック、窒化ケイ素系セラミック、窒化ホウ素系セラミックなどの窒化物系セラミック;(iii)酸化ベリリウム、炭化ケイ素、ムライト、ホウケイ酸ガラス等を使用することができる。中でも、(ii)窒化物系セラミックが好ましく、特に窒化アルミニウム系セラミックが、熱伝導率が高いため好ましく使用することができる。
本発明の製造方法で使用するセラミック基板としては、入手の容易さや所望の形状のものを容易に得ることができるといった理由からセラミック焼結体基板、特に焼結体基板を構成するセラミック粒子の平均粒子径が0.5〜20μm、より好適には1〜15μmのセラミック焼結体基板を使用するのが好適である。なお、このようなセラミック焼結体基板は、平均粒子径が0.1〜15μm、好適には0.5〜5μmのセラミック原料粉末からなるグリーンシートを焼成することにより得ることができる。
当該グリーンシートには焼結助剤、有機バインダー等が含まれていてもよい。焼結助剤としてはセラミック原料粉末の種類に応じて常用される焼結助剤が特に制限なく使用できる。さらに、有機バインダーとしては、ポリビニルブチラール、エチルセルロース類やアクリル樹脂類が使用され、グリーンシートの成形性が良好になるという理由からポリn―ブチルメタクリレート、ポリビニルブチラールが特に好適に使用される。
得られる焼結体の熱伝導性の観点から、焼結助剤を含む窒化物セラミック粉末をセラミック原料粉末として使用して形成した窒化物セラミック用グリーンシート、特に焼結助剤(例えば酸化イットリウムや酸化カルシウム)を含む窒化アルミニウム粉末を原料粉末として用いた窒化アルミニウム用グリーンシートを使用するのが好適である。
本発明で使用するセラミック基板の形状は、その上にセラミックペースト層及び導電ペースト層が形成できるような表面を有するものであれば特に限定されず、板状体或いは板状体の一部に切削加工や穿孔加工を施したもの或いは曲面を有する基板でも使用することができる。また、前記セラミック基板はビアホール(即ち、導電体または導電ペーストが充填された貫通孔)や内層配線を有していてもよい。このような原料基板は、上記したような構造を有するグリーンシートを用いたコファイア法などにより容易に製造することができる。
原料基板の大きさは特に限定されず、用途に応じて適宜決定すればよい。例えば用途が電子部品を搭載するための基板である場合には、基板厚さは一般的には0.1〜2mm、好ましくは0.2〜1mm程度とすればよい。
本発明の製造方法では前記セラミック基板をそのまま原料基板として使用してもよい。また、前記セラミック基板の表面に予め従来法により導電層または導電ペースト層が形成されたメタライズド基板、更に本発明の製造方法で得られたメタライズドセラミック基板を原料基板として使用することも可能である。このようなメタライズド基板を原料基板として用いることで、後述するように、導電層が多層化され、デバイス設計の自由度が向上し、またデバイスの小型化が可能になる。
本発明の製造方法では、工程(A)に引き続き、該工程で準備された原料基板上にセラミックペースト層と導電ペースト層とを形成して、メタライズドセラミック基板前駆体を調製する(工程(B))。
工程(B)におけるセラミックペースト層の形成は、原料基板上にセラミックペーストを塗布し、必要に応じて乾燥することで行われる。このとき、原料基板が表面に導電層又は導電ペースト層を有する場合には、これら層の上にセラミックペーストを塗布してもよい。
セラミックペーストとしては、セラミック粉末、焼結助剤、有機バインダー、有機溶媒、分散剤、可塑剤などの成分からなる公知のセラミックペーストが特に制限なく使用可能である。
セラミックペーストに含まれるセラミック粉末としては、公知のものが特に制限なく使用可能である。たとえばセラミック基板の説明で例示した各種セラミックの粉末を使用することができる。中でも当該セラミック粉末としては、原料基板の材質と同一のセラミックの粉末を使用するのが、焼成後におけるセラミック基板との密着性の観点から好ましい。なお、互いに異なる種類のセラミックを使用してもその組合せによっては十分な接合強度を得ることもできる。たとえば、異なる種類のセラミックであっても、含まれる陽イオン成分(金属原子又は半金属原子)の種類が同じである場合には、高い接合強度を得ることができる。たとえばセラミック基板が窒化アルミニウム焼結体基板である場合には、窒化アルミニウム粉末、アルミニウム粉末、又はこれらの混合物を使用することができる。
セラミックペーストに含まれる焼結助剤としては、セラミック粉末の種類に応じて焼結助剤として使用されているものが特に制限なく使用可能である。たとえば、セラミック粉末が窒化アルミニウム粉末である場合には、酸化イットリウム等の希土類元素酸化物、酸化カルシウム等のアルカリ土類金属酸化物などを使用することができる。
セラミックペーストに含まれる有機バインダーとしては、公知のものが特に制限なく使用可能である。たとえばポリアクリル酸エステル、ポリメタクリル酸エステル等のアクリル樹脂、メチルセルロース、ヒドロキシメチルセルロース、ニトロセルロース、セルロースアセテートブチレート等のセルロース系樹脂、ポリビニルブチラール、ポリビニルアルコール、ポリ塩化ビニル等のビニル基含有樹脂、ポリオレフィン等の炭化水素樹脂、ポリエチレンオキサイド等の含酸素樹脂などを一種または二種以上混合して使用することができる。この中でもアクリル系樹脂やセルロース系樹脂は、溶媒に溶けやすく、タングステンペースト等の導電性ペーストに含まれる溶媒を吸収しやすいため好適である。
セラミックペーストに含まれる有機溶媒としては、公知のものが特に制限なく使用可能である。たとえば、トルエン、酢酸エチル、テルピネオール、ブチルカルビトールアセテート、テキサノールなどを使用することができる。
セラミックペーストに含まれる分散剤としては、公知のものが特に制限なく使用可能である。たとえば、リン酸エステル系、ポリカルボン酸系などの分散剤を使用することができる。
セラミックペーストに含まれる可塑剤としては、公知のものが特に制限なく使用可能である。例えばフタル酸ジオクチル、フタル酸ジブチル、フタル酸ジイソノニル、フタル酸ジイソデシル、アジピン酸ジオクチルなどを使用することができる。
セラミックペーストにおける原料成分の配合比については特に限定されないが、セラミック粉末100重量部に対して焼結助剤が0.1〜15重量部、有機バインダーが6〜20重量部、有機溶媒、可塑剤及び分散剤からなる群より選ばれる少なくとも1種が10〜60重量部であるのが好適である。また、導体ペーストの“流れ”や“にじみ”の発生を防止する効果の高さの観点から、セラミック粉末100重量部に対して焼結助剤が1〜10重量部、有機バインダーが6〜15重量部、有機溶媒、可塑剤及び分散剤からなる群より選ばれる少なくとも1種が15〜50重量部であるのが特に好適である。
セラミックペーストの調製方法は各種成分を混合し、均一組成のペーストを得ることができる方法であれば特に限定されず、例えば三本ロールミル、プラネタリミキサー等公知の混練方法が採用できる。
本発明の製造方法では、このようにして調製されたセラミックペーストを原料基板の表面の所定の個所に塗布する。このとき塗布されるセラミックペーストの塗布形状及び大き
さは、その上に所定のパターンの導電ペースト層が形成できるものであれば特に限定されない。ただし、原料基板がビアホール(即ち、導電体または導電ペーストが充填された貫通孔)を有し、該ビアホールと形成するメタライズ層を電気的に接合する場合には、その導電体または導電ペーストの露出面上にはセラミックペーストを塗布しないようにする必要がある。また、全ての導電ペースト層の下部にセラミックペーストを形成する必要はなく、特定のパターンの導電ペースト層(例えばファインパターンの配線もしくはマーカーとなる層)の下部にのみにセラミックペースト層を形成した構造をとっても良い。このようなセラミックペーストの塗布は、たとえばスクリーン印刷やカレンダー印刷、パッド印刷などの公知の手法により行うことができる。
形成されるセラミックペースト層の厚さは、特に限定されるものではないが、導電体ペースト層の“流れ”や“にじみ”を防止する効果及び生産性の観点から、1〜2000μm、特に1〜50μmとするのが好ましく、3〜15μmとするのが最も好ましい。セラミックペースト層が薄すぎると、塗布された導電ペーストが流れたりにじんだりすることを防止する効果が十分に得られない。セラミックペースト層が厚すぎると、不必要な量のセラミックペーストを使用することになり不経済であるし、厚みが不均一になったり焼成後にひずみが発生したりする可能性がある。このような理由から、少なくとも導電体ライン(配線)間の間隔(スペース)が50〜10μm、好ましくは30〜15μmといったファインなパターンの導電層を形成するために形成される導電ペースト層の直下に位置するセラミックペースト層に関しては、その厚さは、1〜50μm、特に3〜15μmとするのが好ましい。
本発明の製造方法では、導電ペースト層を形成する前に形成されたセラミックペースト層を乾燥するのが好ましい。セラミックペースト層に含まれる溶媒を蒸発させて除去することで、セラミックペースト上に塗布される導電ペーストに含まれる溶媒をより吸収しやすくなり、導電ペースト層の“流れ”や“にじみ”を防止する効果が高くなる。この乾燥は、空気中で基板を40〜150℃の温度で1〜30分程度保持することにより好適に行なうことができる。
工程(B)における導電ペースト層の形成は、前記のようにして原料基板上に形成され、必要に応じて乾燥されたセラミックペースト層上に、導電ペーストを所定のパターンに塗布し、必要に応じて乾燥することで行われる。下層のセラミックペースト層が、導電ペーストに含まれる有機溶媒を吸収するため、塗布された導電ペーストは流れたりにじんだりすることがない。
したがって、このような導電ペースト層の形成工程を含む本発明の製造方法によれば、例えば、導電体ライン(配線)間の間隔(スペース)が80〜10μm、好ましくは50〜10μm、最も好ましくは30〜15μmといったファインなパターンの導電層(メタライズ層)を有するメタライズドセラミック基板、さらにはラインアンドスペースが、好ましくは80/80μm以下、より好ましくは50/50μm以下、特に好ましくは30/30μm以下であるファインパターンのメタライズ層を有するメタライズドセラミック基板を高い歩留まりで製造することができる。そして、このようなメタライズドセラミック基板を回路基板として使用した場合には、当該回路基板はファインパターンで回路のショートがなく信頼性の高いものになる。なお、ラインアンドスペースがX/Yμmであるとは、線幅Xμmの複数の導電体ライン(配線)をYμmの間隔をほぼ保って形成できることを意味する。
また、メタライズ層は、配線としてだけではなくメタライズド基板の認識マーカー(実装時の位置合わせ用マーク)として形成されることもあるが、本発明の方法により認識マーカーを形成した場合には、マーカーの形状がクリアに認識できるのでマーカーの誤認率
が低くなるといったメリットもある。
本発明で使用する導電ペーストとしては、金属粉末、有機バインダー、有機溶媒、分散剤、可塑剤などの成分からなる公知の導電ペーストが特に制限なく使用可能である。また、導電ペーストには、前記セラミックペーストに含まれるものと同種のセラミック粉末が含有されていることが好ましい。セラミックペーストと導電ペーストに同種のセラミック粉末を含有されていると、焼結後の両者の密着性が向上する。
導電ペーストに含まれる金属粉末としては、たとえばタングステン、モリブデン、金、銀、銅などの金属粉末が挙げられ、中でも焼成の際の高温に対する耐熱性があるタングステンおよびモリブデンなどの高融点金属の粉末が特に好ましい。
導電ペーストに含まれる有機バインダーとしては、公知のものが特に制限なく使用可能である。たとえば、ポリアクリル酸エステル、ポリメタクリル酸エステル等のアクリル樹脂、メチルセルロース、ヒドロキシメチルセルロース、ニトロセルロース、セルロースアセテートブチレート等のセルロース系樹脂、ポリビニルブチラール、ポリビニルアルコール、ポリ塩化ビニル等のビニル基含有樹脂、ポリオレフィン等の炭化水素樹脂、ポリエチレンオキサイド等の含酸素樹脂などを一種または二種以上混合して使用することができる。
導電ペーストに含まれる有機溶媒としては、公知のものが特に制限なく使用可能である。たとえば、トルエン、酢酸エチル、テルピネオール、ブチルカルビトールアセテート、テキサノールなどを使用することができ、セラミックペーストの樹脂を溶解しやすい溶媒を選択することがより好ましい。なお、セラミックペーストと導電ペーストは、同種の有機バインダー、有機溶媒を選択する方が有機バインダーと有機溶媒とのなじみが良くなるためより好ましい。
導電ペーストに含まれる分散剤としては、公知のものが特に制限なく使用可能である。たとえば、リン酸エステル系、ポリカルボン酸系などの分散剤を使用することができる。
導電ペーストに含まれる可塑剤としては、公知のものが特に制限なく使用可能である。例えばフタル酸ジオクチル、フタル酸ジブチル、フタル酸ジイソノニル、フタル酸ジイソデシル、アジピン酸ジオクチルなどを使用することができる。
導電ペーストの塗布は、たとえばスクリーン印刷やカレンダー印刷、パッド印刷などの公知の手法により行うことができる。形成される導電ペースト層の厚さは、特に限定されないが、一般的には1〜100μm、好ましくは5〜30μm程度である。
本発明の製造方法では、上記のようにして作製された、メタライズドセラミック基板前駆体を焼成する(工程(C))ことで本発明における製造物であるメタライズドセラミック基板が得られる。なお必要に応じて、焼成の前には脱脂を行っても何ら差し支えはない。
脱脂は、酸素や空気などの酸化性ガス、あるいは水素などの還元性ガス、アルゴンや窒素などの不活性ガス、二酸化炭素およびこれらの混合ガスあるいは水蒸気を混合した加湿ガス雰囲気中でメタライズドセラミック基板前駆体を熱処理することにより行われる。また、熱処理条件は、メタライズドセラミック基板前駆体に含まれる有機成分の種類や量に応じて温度:250℃〜1200℃、保持時間:1分〜1000分の範囲から適宜選択すればよい。
脱脂処理に引き続き行なわれる焼成は、使用したセラミックペーストの種類(より具体
的にはその原料として用いたセラミック粉末の種類)に応じて、通常採用される条件が適宜採用される。たとえば、セラミックペースト層に含まれるセラミック粉末が窒化アルミニウム系セラミックからなる場合には、1600〜2000℃、好ましくは、1700〜1850℃の温度で、1時間〜20時間、好ましくは、2〜10時間の時間焼成すればよい。この焼成の際の雰囲気としては、窒素ガス等の非酸化性ガスの雰囲気下で、常圧で行えばよい。
本発明の製造方法で得られるメタライズドセラミック基板は、メタライズ層のパターンが明瞭(クリア)で、例えばそのパターンが回路パターンである場合、ラインアンドスペースが80/80μm以下、好ましくは50/50μm以下、より好ましくは30/30μm以下のファインパターンであってもライン間の短絡がないという優れた特徴を有する。従来のポストファイア法やコファイア法で得られるメタライズド基板は、導電パターンのファイン化に限界があり、あえて導電パターンをファイン化した場合には、歩留まりの点で問題があり、低コストで効率よくこのような基板を製造できるという点で本発明の方法は優れている。
本発明の製造方法では、前記したように原料基板のセラミック焼結体基板としては、好適には平均粒子径が0.5〜20μm(より好適には1〜15μm)のセラミック粒子で構成されたものが用いられる。本発明の製造方法において、このようなセラミック焼結体基板を用いるとともに、平均粒子径0.1〜15μm(好ましくは0.5〜5μm)のセラミック粉末を用いて調製したセラミックペーストを使用して製造したメタライズドセラミック基板、好ましくは(B)工程において厚さ1〜50μmの厚さのセラミックペースト層を少なくとも1つ形成して得たメタライズドセラミック基板は、従来のコファイア法やポストファイア法で製造したメタライズドセラミック基板には見られない構造的な特徴を有する新規なものである。
即ち、上記の新規な基板は、セラミック焼結体基板上に、当該基板を構成するセラミックと同種の「セラミックの焼結体層」を介して導電層が接合されたメタライズドセラミック基板であって、前記「セラミックの焼結体層」を構成するセラミック粒子の平均粒径が、前記セラミック焼結体基板を構成するセラミック粒子の平均粒径の10〜80%であるという特徴を有する。なお、「セラミックの焼結体層」を複数有する場合には、少なくとも1つの層を構成するセラミック粒子の平均粒径が、前記セラミック焼結体基板を構成するセラミック粒子の平均粒径の10〜80%であればよい。一般に、「セラミックの焼結体層」を構成するセラミック粒子の平均粒径は、その前駆体となるセラミックペースト層の厚さに依存する(したがって、セラミックの焼結体層の厚さに依存する)が、セラミックペースト層の厚さが50μm以下であれば上記条件を満足する。
ここで、前記「セラミックの焼結体層」は、本発明の製造方法で原料基板上に形成されたセラミックペースト層が焼結されて形成されたものであり、その厚さはセラミックペースト層の厚さに依存する。焼結時に収縮が起こるため、焼結体層の厚さは、通常、セラミックペースト層の厚さの20〜80%となる。したがって、所望の厚みのセラミック焼結体層を得るためには、セラミックペースト層の厚みを適宜に調整すればよい。前記したように、少なくとも導電体ライン(配線)間の間隔(スペース)が50〜10μm、好ましくは30〜15μmといったファインなパターンの導電層を形成するために形成される導電ペースト層の直下のセラミックペースト層に関しては、その厚さは、1〜50μm、特に3〜15μmとするのが好ましいので、このようなファインパターンの導電層の直下に位置するセラミック焼結体層の厚みは、0.2〜40μm、特に0.6〜12μmとするのが好適である。
また、後述するように、導電層を多層化する場合には、導電層の間に介在するセラミッ
ク焼結体層の厚みの制御が重要となる。すなわち、セラミック焼結体層が厚過ぎると、この厚みが邪魔をして導電層へのチップマウントができなくなったり、またデバイス全体の厚みが嵩張ることになる。また、セラミック焼結体層が薄すぎると、デバイスの信頼性に影響を与えることがある。このような観点から、最終的に得られるセラミック焼結体層の厚みは、好ましくは1〜1000μm、さらに好ましくは10〜800μm程度に調整することが望ましい。
また、セラミック焼結体を構成するセラミック粒子の平均径D(μm)は、コード法により次のようにして求めることができる。即ち、先ず、セラミック焼結体の断面について、走査型電子顕微鏡写真を撮影する。このときの倍率は、写真にセラミック焼結体の厚さ方向に対して垂直な方向(セラミック焼結体が板状体である場合には、その主表面に対して平行となる方向)に、任意の特定の長さL(mm){通常は、写真の幅と同じ長さ}の直線を引いたときに、該直線とセラミック粒子の粒界との交点の数が10〜50となるような倍率{通常は1000〜5000倍}とする。そして、倍率から実際の長さ1(μm)に対応する写真上の長さU(mm)を求める。次に、写真に所定の間隔(通常3〜7mm、特に5mm)で上記直線と平行な長さLの直線をn本引く。このとき直線の数nは、全ての直線におけるセラミック粒子の粒界との交点の数の合計εが100〜300となるようにする。n本の直線を引いたら、各直線と粒界との交点に印をつけ、その印の総数εを求める。そして、下記式に基づきDを求めることができる。
D=(1.57×L×n)/(U×ε)
本発明の製造方法で得ることができる上記のメタライズドセラミック基板、特に導電体ライン(配線)間の間隔(スペース)が80〜10μm、好ましくは50〜10μm、最も好ましくは30〜15μmといったファインなパターンの導電層(メタライズ層)を有するメタライズドセラミック基板は、ファインパターンを有するにも拘わらず(例えば本発明の方法を採用することにより)高い歩留まりで製造することが容易であるという、従来のメタライズドセラミック基板には見られない優れた特徴を有するものである。
したがって、本発明の製造方法によれば、配線デザインの自由度が飛躍的に向上し、デバイス設計上の制約が低減され、またデバイス自体の小型化も可能になる。
さらに、本発明の製法によれば、導電層の多層化も容易になる。導電層の多層化は、以下に示す2つの方法によって行なわれる。即ち、工程(B)におけるセラミックペースト層の形成と導電ペースト層の形成を交互に複数回繰り返す方法(第一の方法)又は、本発明の製造方法で得られたメタライズドセラミック基板を原料基板として使用する方法(第二の方法)によって行われる。なお、上記第一の方法における複数回とは、セラミックペーストの形成のみを2回行い、導電ペーストの形成を1回行なう態様も含む。このような態様においては最上層をセラミック焼結体層とすることができる。一般にダイシングブレードを用いて得られたメタライズドセラミック基板を切断加工する場合において、導電層上を切断する場合、導電層がタングステンやモリブデンのような高融点金属からなる場合には切断時に導電層の剥がれが起こることがあるが、切断予定ライン上にセラミック焼結体層を形成し、この部分を切断することによりこのような剥がれを防止することができる。また、最上層にセラミック焼結体層を枠状に形成することで、メタライズド基板上に実装される素子や部品の位置決めや、更に枠状層を実装部品よりも高くすることで、実装部品を保護することが可能となる。このとき最上層に形成されるセラミック焼結体層は、好ましくは1〜1000μm、さらに好ましくは10〜800μm程度の厚みに調整することが望ましい。
本発明の製造方法においては、工程(C)によって得られたメタライズドセラミック基板の導電層上にセラミックペースト層を形成する工程と、該工程により得られた表面にセラミックペースト層を有するメタライズドセラミック基板を焼成する工程を更に含ませる
ことにより、最上層にセラミック焼結体層を形成することができ、同様な効果を得ることができる。
何ら限定されるものではないが、以下に本発明の製法による導電層の多層化について、具体的な例をあげて説明する。
なお、セラミック基板、セラミックペースト、導電ペースト等の具体例、厚み等は前述したとおりである。
図1に示す例では、まずセラミック基板1上に、セラミックペースト1Aを所定パター
ンに塗布し、必要に応じ乾燥する。次いでセラミックペースト1A上に導電ペースト1Bを所定パターンに塗布し、必要に応じ乾燥する。その後、導電ペースト1B上に、セラミッ
クペースト2A、導電ペースト2Bを順次形成し、焼成することで、2層の導電層と2層のセラミック焼結層からなる積層構造を有する多層メタライズド基板が得られる。なお、導電ペースト1Bの形成後に焼成し、得られた導電層上に、セラミックペースト2A、導電ペースト2Bを順次形成し、焼成してもよい。この場合には、表面上にセラミックペースト
1A及び導電ペースト1Bを順次形成し、焼成したセラミック基板がセラミックペースト2Aを形成する原料基板となる。
また、セラミックペースト1Aを形成する場合の原料基板としては、前述したように、
予め従来法により導電層が形成されたメタライズド基板を使用することも可能である。
図2に示す例では、導電層11が予め形成されたメタライズ基板10を用い、導電層11上に、セラミックペースト1Aを所定パターンに塗布し、必要に応じ乾燥する。次いで
セラミックペースト1A上に導電ペースト1Bを所定パターンに塗布し、必要に応じ乾燥する。その後、焼成することで、2層の導電層と1層のセラミック焼結層からなる積層構造を有する多層メタライズド基板が得られる。
さらに、図2に示す例では、導電層11に代えて、未焼成の導電ペースト層を用いてもよい。導電ペースト層を直接セラミック基板上に形成すると、前述したようにペーストの“流れ”や“にじみ”が起き、ファインパターンの形成が困難ではあるが、最下層の導電層がファインパターンであることを要しないデバイス設計である場合には、導電ペースト層を直接セラミック基板上に形成してもよい。
また、本発明においては、導電層同士を電気的に接合するビアホールも容易に設けることができる。この場合には、導電ペースト層の間(または導電層と導電ペースト層の間)に介在するセラミックペースト層の一部に柱状の導電ペーストを設けて置けばよい。
図3には、導電層同士を導通させ、かつ最上層としてセラミック焼結体層を形成する例を示した。この例では、導電層11が予め形成されたメタライズ基板10を用いているが、前述したように、導電層11は、導電ペースト層であってもよい。まず、導電層11上の所定位置に、柱状の導電ペースト層1Bを形成する。次いで、導電ペースト層1Bの上表面と一致する厚さで、セラミックペースト層1Aを形成する。すなわち、セラミックペー
スト層1Aの厚みは、導電層11上では導電ペースト層1Bの厚みと等しく、セラミック基板10上では、導電層11と導電ペースト層1Bとの合計厚みに等しい。なお、セラミッ
クペースト層および導電ペースト層は、焼成により収縮するので、最終的な厚みを勘案してセラミックペースト層および導電ペースト層の厚みを適宜に設定することが好ましい。導通を確実に行う点で、セラミックペースト層1Aの焼成により形成されるセラミック焼
結体層表面から、導電層がやや突出することが好ましいため、導電ペースト層1Bの焼成
により形成される導電層の厚みが、セラミックペースト層1Aの焼成により形成されるセ
ラミック焼結体層の厚みよりもやや厚くなるように、セラミックペースト層および導電ペースト層の厚みを設定する。
次いでセラミックペースト1A上に導電ペースト2Bを所定パターンに塗布し、必要に応じ乾燥する。その後、導電ペースト2B上に、セラミックペースト2Aを形成し、焼成することで、互いに導通した2層の導電層を含む積層構造を有する多層メタライズド基板が得られる。なお、導電ペースト2Bの形成後に焼成し、得られた導電層上に、セラミックペ
ースト2Aを形成し、焼成してもよい。
本発明の製造方法を用いれば、セラミック基板上に導電ペースト層を形成する際に導電ペーストが流れたりにじんだりしない。したがって、配線デザインの自由度および信頼性の高いセラミック回路基板、および、微細な回路パターンを有するセラミック基板を製造することができる。
<実施例>
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
(実施例1)
平均粒径1.5μmの窒化アルミニウム粉末および焼結助剤として酸化イットリウムを添加し焼結して得た窒化アルミニウム焼結体基板からなる原料基板の表面に平均粒径1.5μmの窒化アルミニウム粉末100重量部、平均粒径0.5μmの酸化イットリウム粉末5重量部とエチルセルロース9重量部、テルピネオール40重量部を混練し25℃における粘度を3500Pに調整した窒化アルミニウムペーストをスクリーン印刷し、図4に示すように幅200μm、長さ1mmのパターン(厚さ10μm)の窒化アルミニウムペースト層21を100個と、配線幅が200μmのT字型のパターンを形成し、80℃で5分乾燥を行なった。
次いで、平均粒径0.8μmのタングステン100重量部、平均粒径1.5μmの窒化アルミニウム粉末5重量部、酸化イットリウム0.3重量部、エチルセルロース2重量部、テルピネオール10重量部を混練し、導電ペーストを作製した。その後、この導電ペーストを用いてスクリーン印刷法にて、各窒化アルミニウムペースト層21上に図4に示すような幅50μm、長さ500μmのパターン(厚さ15μm)の導電体ペースト層22を2本形成すると共に、T型パターンの窒化アルミニウムペースト層の上に配線幅が100μmのT字型の導電ペースト層を形成し、乾燥を行なった。なお、図4に示すパターンにおいて、2本の線状の導電体ペース層22どうしの隙間(スペース)は30μmとした。
上記のようにして得られた基板を、窒素ガス中、1800℃にて4時間焼成を行ない、メタライズド基板を得た。得られた基板について、T字型のメタライズ層が形成された表面をビデオマイクロスコープで観察した。その写真を図5に示す。図5に示されるように、焼結後の窒化アルミニウムペースト層24上に“にじみ”等によるパターンの変形の少ないきれいなメタライズパターン23が形成されていることが分かった。また、図4に示す配線間の抵抗を確認することにより各メタライズ配線間に短絡があるか否かを調べたところ、短絡は見られなかった。
また、得られた基板について、原料基板上に窒化アルミニウムペースト層の焼結体層が接合した部分であってその上にメタライズ層が形成されていない部分の破断面を走査型電子顕微鏡で観察した。その写真を図6に示す。図6から、窒化アルミニウムペースト層が焼結されて形成された層25の厚さは5μmであり、該層25を構成する窒化アルミニウム粒子の平均粒径は2.1μm(コード法により求めた。)であること、さらに原料基板として使用した窒化アルミニウム焼結体基板26を構成する窒化アルミニウム粒子の平均粒径は5.4μm(コード法により求めた。)であることが分かった。
(比較例1)
窒化アルミニウムペースト層を形成しない他は実施例1と同様にしてメタライズド基板を作製し、実施例1と同様の評価を行なった。得られた基板のメタライズ層が形成されていない部分の破断面を図7に示す。また、図8に示すようにT字型に形成したメタライズパターン23には“にじみ”等に由来する変形が見られ、図4に示すパターン100個のうち83個には配線間に短絡が見られた。
本図は、本発明により得られるメタライズド基板の一態様を示す。 本図は、本発明により得られるメタライズド基板の一態様を示す。 本図は、本発明により得られるメタライズド基板の一態様を示す。 本図は、実施例1で形成した窒化アルミニウムペースト層および導電ペースト層のパターンを示す図である。 本図は、実施例1のメタライズド基板上に形成されたT字型メタライズ層のビデオマイクロスコープの写真である。 本図は、実施例1のメタライズド基板の断面の走査型電子顕微鏡写真である。 本図は、比較例1のメタライズド基板の断面の走査型電子顕微鏡写真である。 本図は、比較例1のメタライズド基板上に形成されたT字型メタライズ層のビデオマイクロスコープの写真である。
符号の説明
1・・・セラミック基板
1A、2A・・・セラミックペースト層
1B、2B・・・導電ペースト層
10・・・導電層が形成されたセラミック基板
11・・・導電層
21・・・窒化アルミニウムスペースト層
22・・・導電ペースト層
23・・・焼成後のメタライズパターン
24・・・焼成後のセラミックペースト層(表面)
25・・・焼結後のセラミックペースト層(断面)
26・・・原材料基板(窒化アルミニウム焼結体基板)(断面)

Claims (11)

  1. 表面に導体層又は導体ペースト層を有していてもよいセラミック焼結体基板からなる原料基板を準備する工程(A)と、
    該原料基板上に、セラミック粉末、有機バインダー、及び有機溶媒を含むセラミックペースト層を形成する工程(B1)と、該セラミックペースト層を40℃〜150℃で乾燥する工程(B2)と、乾燥された該セラミックペースト層上に、前記セラミックペーストに含まれるものと同種の有機バインダー及び有機溶媒、並びに金属粉末を含む導電ペースト層を形成する工程(B3)と、を含むメタライズドセラミック基板前駆体調製工程(B)と、
    前記工程で得られたメタライズドセラミック基板前駆体を焼成する工程(C)と、を含むメタライズドセラミック基板の製造方法。
  2. 工程(C)によって得られたメタライズドセラミック基板の導電層上にセラミックペースト層を形成する工程と、該工程により得られた表面にセラミックペースト層を有するメタライズドセラミック基板を焼成する工程を更に含む請求項1に記載のメタライズドセラミック基板の製造方法。
  3. 工程(B)において、セラミックペースト層を形成する工程(B1)、該セラミックペースト層を乾燥する工程(B2)、及び乾燥された該セラミックペースト層上に導体ペースト層を形成する工程(B3)からなる一連の工程を複数回繰り返すことを含む請求項1又は2に記載のメタライズドセラミック基板の製造方法。
  4. 請求項1〜3の何れかの製造方法で得られたメタライズドセラミック基板を原料基板として使用する請求項1〜3の何れかに記載のメタライズドセラミック基板の製造方法。
  5. 請求項2〜4の何れかの製造方法において、導電ペースト層又は導電ペースト層を焼成して得られた導電層上に形成されるセラミックペースト層がこれら下地層の一部を覆う厚さ1〜2000μmのセラミックペースト層であるメタライズドセラミック基板の製造方法。
  6. セラミック焼結体基板が、窒化アルミニウム焼結体からなる請求項1〜5の何れかに記載のメタライズドセラミック基板の製造方法。
  7. セラミックペースト層が、窒化アルミニウム系セラミックを含む請求項1〜6の何れかに記載のメタライズドセラミック基板の製造方法。
  8. 導電ペースト層が、タングステンまたはモリブデンを含む請求項1〜7の何れかに記載のメタライズドセラミック基板の製造方法。
  9. 工程(B)に含まれる少なくとも1つの工程(B1)おいて、厚さ3〜15μmのセラミックペースト層を形成する請求項1〜8のいずれかに記載のメタライズドセラミック基板の製造方法。
  10. 工程(B1)で形成された厚さ3〜15μmのセラミックペースト層を乾燥した後に引き続き行われる工程(B3)において、工程(C)の焼成後に得られる導電層が、導体ライン間の間隔が50〜10μmであるファインパターンとなるパターンの導体ペースト層を形成する請求項9に記載のメタライズドセラミック基板の製造方法。
  11. 請求項1〜10の何れかに記載の製造方法により得られるメタライズドセラミック基板。
JP2005123616A 2004-12-15 2005-04-21 メタライズドセラミック基板の製造方法 Expired - Fee Related JP4731976B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005123616A JP4731976B2 (ja) 2004-12-15 2005-04-21 メタライズドセラミック基板の製造方法
KR1020077014599A KR101022723B1 (ko) 2004-12-15 2005-12-13 메탈라이즈드 세라믹 기판의 제조 방법
EP05816735A EP1829848A4 (en) 2004-12-15 2005-12-13 PROCESS FOR PRODUCING A METALLIC CERAMIC SUBSTRATE
PCT/JP2005/022856 WO2006064793A1 (ja) 2004-12-15 2005-12-13 メタライズドセラミック基板の製造方法
TW094144202A TW200619016A (en) 2004-12-15 2005-12-14 Process for preparing metallized ceramic substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004363004 2004-12-15
JP2004363004 2004-12-15
JP2005123616A JP4731976B2 (ja) 2004-12-15 2005-04-21 メタライズドセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006196854A JP2006196854A (ja) 2006-07-27
JP4731976B2 true JP4731976B2 (ja) 2011-07-27

Family

ID=36587848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123616A Expired - Fee Related JP4731976B2 (ja) 2004-12-15 2005-04-21 メタライズドセラミック基板の製造方法

Country Status (5)

Country Link
EP (1) EP1829848A4 (ja)
JP (1) JP4731976B2 (ja)
KR (1) KR101022723B1 (ja)
TW (1) TW200619016A (ja)
WO (1) WO2006064793A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937738B2 (ja) * 2004-06-21 2012-05-23 株式会社トクヤマ 窒化物焼結体、及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059478B2 (ja) 2007-04-26 2012-10-24 日本電波工業株式会社 表面実装用の圧電発振器及び圧電振動子
KR100896601B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
JP5052380B2 (ja) * 2008-03-27 2012-10-17 京セラ株式会社 セラミック配線基板の製造方法
JP5213494B2 (ja) * 2008-03-27 2013-06-19 京セラ株式会社 セラミック基板の製造方法
EP2416356A1 (en) 2009-03-30 2012-02-08 Tokuyama Corporation Process for producing metallized substrate and metallized substrate
EP2544515A4 (en) 2010-03-02 2014-07-30 Tokuyama Corp METHOD FOR PRODUCING A METAL-COATED SUBSTRATE
JP4980439B2 (ja) 2010-03-02 2012-07-18 株式会社トクヤマ メタライズドセラミック基板の製造方法
JP5388946B2 (ja) * 2010-05-18 2014-01-15 株式会社トクヤマ メタライズド窒化アルミニウム基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08119742A (ja) * 1994-10-25 1996-05-14 Toshiba Corp セラミックス基板およびその製造方法
JPH09221375A (ja) * 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JPH11349390A (ja) * 1998-04-10 1999-12-21 Taiheiyo Cement Corp メタライズ層及びその形成方法
JP2000138428A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板
JP2002187776A (ja) * 2000-12-21 2002-07-05 Toshiba Corp AlNメタライズ基板およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876059A (ja) * 1972-01-14 1973-10-13
JP2004335508A (ja) * 2003-04-30 2004-11-25 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08119742A (ja) * 1994-10-25 1996-05-14 Toshiba Corp セラミックス基板およびその製造方法
JPH09221375A (ja) * 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JPH11349390A (ja) * 1998-04-10 1999-12-21 Taiheiyo Cement Corp メタライズ層及びその形成方法
JP2000138428A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 配線基板
JP2002187776A (ja) * 2000-12-21 2002-07-05 Toshiba Corp AlNメタライズ基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937738B2 (ja) * 2004-06-21 2012-05-23 株式会社トクヤマ 窒化物焼結体、及びその製造方法

Also Published As

Publication number Publication date
EP1829848A4 (en) 2011-04-06
TW200619016A (en) 2006-06-16
KR20070088743A (ko) 2007-08-29
KR101022723B1 (ko) 2011-03-22
WO2006064793A1 (ja) 2006-06-22
JP2006196854A (ja) 2006-07-27
EP1829848A1 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
JP4731976B2 (ja) メタライズドセラミック基板の製造方法
US5370759A (en) Method for producing multilayered ceramic substrate
JP4980439B2 (ja) メタライズドセラミック基板の製造方法
JP4699225B2 (ja) メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ
JP4938018B2 (ja) セラミック基板の製造方法、および、セラミック基板
JP3351043B2 (ja) 多層セラミック基板の製造方法
JPH05327218A (ja) 多層セラミック基板の製造方法
US20080131673A1 (en) Method for Producing Metallized Ceramic Substrate
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP2004228410A (ja) 配線基板
JP4099837B2 (ja) 低温焼成セラミック多層基板の製造方法
JP2007221115A (ja) 導体ペースト及び多層セラミック基板の製造方法
JPH11157945A (ja) セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート
JP5052380B2 (ja) セラミック配線基板の製造方法
JPH0697659A (ja) 低温焼成セラミックス多層基板及びその製造方法
JP2000277372A (ja) セラミックコンデンサの製造方法およびこれに用いられる塗料
JP3151920B2 (ja) セラミックス多層基板の製造方法
JP2855959B2 (ja) 多層セラミック基板の製造方法
JP2001308527A (ja) ガラスセラミック基板の製造方法
JP2001233677A (ja) ガラスセラミック基板の製造方法
JP3928645B2 (ja) 絶縁ペースト及び絶縁ペーストを用いた絶縁層の形成方法
JP2004281989A (ja) ガラスセラミック配線基板の製造方法
JP4831492B2 (ja) セラミック基板の製造方法
JPS63155693A (ja) セラミツク多層配線板の製造法
JPH10341067A (ja) 無機多層基板およびビア用導体ペースト

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees