JP4726470B2 - 増幅回路、および、光受信装置 - Google Patents
増幅回路、および、光受信装置 Download PDFInfo
- Publication number
- JP4726470B2 JP4726470B2 JP2004337297A JP2004337297A JP4726470B2 JP 4726470 B2 JP4726470 B2 JP 4726470B2 JP 2004337297 A JP2004337297 A JP 2004337297A JP 2004337297 A JP2004337297 A JP 2004337297A JP 4726470 B2 JP4726470 B2 JP 4726470B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- output
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
初段増幅回路は受光素子10からの入力電流信号を電圧に変化する増幅回路11と、この増幅回路11の入出力端子間に接続されている帰還抵抗101と、帰還抵抗101と並列に接続された制御電圧により抵抗値が変化する可変抵抗201がある。
図12において、受光素子10からの入力電流Iinと増幅回路の出力電圧Voと、さらにスイッチ104とスイッチ105の開閉状態(ON/OFF状態)のみ表している。また、入力電流Iinは大きな電流値を想定し、ゲインが2段階切り換わるようになっている。
[第1の例]
本発明の第1の実施の形態を、図1〜図4に基づいて説明する。
<回路構成>
図1は、本発明に係る増幅回路100の構成例を示す。
この増幅回路において、可変抵抗13,14は、制御電圧生成回路16の出力電圧をゲート又はベースに印加されるトランジスタからなることを特徴とする。
受光素子10から出力された入力電流信号Iinを出力電圧Voに変換する増幅器11と、増幅器11の入出力端子間に接続され初期状態の利得を決める帰還抵抗12と、入力される信号振幅により抵抗値が変化する可変抵抗となるトランジスタ13及び14と、増幅器11の出力電圧Voが判別基準電圧V1と比較して判別基準電圧を超えた場合には超えている期間だけ出力電圧値Vjが変わる判別回路20と、判別回路20の判別結果を記憶するレジスタ回路15と、レジスタ回路15の出力D0及びD1によってトランジスタ13及び14を制御する制御電圧Vg1及びVg2が変化する機能を持つ制御電圧生成回路16とを備えたものである。
図1の回路動作について説明する。
リセット信号Resetが入力されると、レジスタ回路15内部の記憶素子が初期状態となり、そのレジスタ回路15の出力D0及びD1が論理回路部34に入力されると、SW1及び3が閉じ、SW2及び4が開き、結果としてトランジスタ13及び14のゲート制御電圧Vg1及びVg2には電圧Vg03が印加された状態となる。
ここで、固定帰還抵抗12の抵抗値をR12、ゲート電圧Vg1及びVg2に電圧Vg03が印加された状態のトランジスタ13及び14の抵抗値をR13(Vg03)及びR14(Vg03)とすると、各抵抗の関係は、R12≪R13(Vg03)またはR14(Vg03)となり、固定帰還抵抗12とトランジスタ13及び14による合成抵抗はほぼR12そのままの値となるように電圧Vg03は決める。
基準トランジスタ31のゲート又はベースに印加する電圧を用いて可変抵抗13,14の制御電圧を生成するため、基準トランジスタ31の抵抗値と可変抵抗13,14の抵抗値はトランジスタのサイズ比に反比例した関係となる。
本例では、最大で入力パルス2つを使って利得調整を行う構成となっている。以下、図1及び図2に基づき動作の説明をする。
なお、タイミングチャートには信号の変化だけではなく、SW1〜4の開閉状態(ON/OFF状態)と増幅回路11の入出力端子間に接続された帰還抵抗12とトランジスタ13及び14からなる帰還合成抵抗値の定性的な変化状態も表している。
図3の回路動作について説明する。
図3は、図2で示した場合より入力電流信号Iinが若干小さな中レベルの場合のタイミングチャートの例である。
図4の回路動作について説明する。
図4は、入力電流信号Iinが比較的小さな小レベルの場合のタイミングチャートの例である。
また、可変抵抗13,14に印加する直流電圧は予め生成されているものを切り換えて与えており、切り換わる電圧幅も比較的小さいため、切り換わり時に発生するノイズも小さく、高速応答に適した回路構成となっている。
本発明の第2の実施の形態を、図5〜図8に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。
受光素子10から出力された入力電流信号Iinを出力電圧Voに変換する増幅器11と、増幅器11の入出力端子間に接続され初期状態の利得を決める固定帰還抵抗12と、入力される信号振幅により抵抗値が変化する可変抵抗となるトランジスタ13及び14とを備えていることは第1の実施形態と同様である。ただし、第2の実施形態では固定帰還抵抗12もトランジスタとなっておりそのゲートには制御電圧生成回路16で発生したゲート基準電圧Vg01が印加されている(以降、固定帰還抵抗12をトランジスタ12と言い換える)。
ここで、具体的なトランジスタサイズの決定方法の例について説明する。
制御電圧生成回路16の基準トランジスタ31の抵抗値R31は、増幅器30の直流電流入力がゼロの時の増幅器30の出力電圧をV30とし、増幅器30の直流電流入力がIin2の時の出力電圧をV30inとする。増幅器30及び31による帰還回路は直流電圧Vr1と出力電圧V30inが等しくなるような直流電圧Vg01を生成する。ここで、基準電圧Vr1は増幅器30の電流入力がゼロの時の出力電圧V30を考慮した電圧とすることで可変抵抗の抵抗値の精度を高めることができる。
ゲート基準電圧Vg01がゲートに印加されている基準トランジスタ31の抵抗値R31は、R31=(V30in−V30)÷Iin2となる。
仮にトランジスタ12の抵抗値R12をR31と同じ値にする場合には、トランジスタのサイズを基準トランジスタ31と同じにするだけでよい。
初期状態の帰還抵抗値がほぼR12である場合を基準の1とすると、R12:(R12とR13(Vg01)が並列接続時):(R12とR13(Vg01)とR14(Vg01)が並列接続時)=9:3:1となる。
図6は、バースト信号を受信した時の動作例を示すタイミングチャートである。
本例では、1つの入力パルスで利得調整を完了する構成となっている。以下、図5及び図6に基づいて動作を説明する。
図7の回路動作について説明する。
図7は、図6で示した場合より入力電流信号Iinが若干小さな中レベルの場合のタイミングチャートの例である。
リセット信号Resetが入力後、最初の受光素子10から出力されたパルス状の入力電流信号Iinは、増幅器11で信号出力電圧Voに変換され、信号出力電圧Voは判別回路20及び23で判別基準電圧V1及びV2とそれぞれ比較される。
図8の回路動作について説明する。
図8は、入力電流信号Iinが小さな小レベルの場合のタイミングチャートの例である。
本発明の第3の実施の形態を、図9に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
近年、インターネットの急速な普及と発展に見られるように情報伝送には高速・大容量化が求められている。その中で主流となってきているのが光を用いた光伝送である。光伝送方式として種々の方式が提案されているが、受信装置に共通して求められる特性は伝送距離が短距離から長距離まで安定して受信できること(ダイナミックレンジ広いこと)である。
光受信装置200は、プリアンプ部40と、リミッタアンプ部41と、CDR(クロックデータリカバリ)部42とからなる。
リミッタアンプ部41は、前段の出力をさらに増幅し、信号をディジタル信号化する部分である。
10 受光素子
11 増幅器(第1の増幅器)
12、帰還抵抗
13,14 トランジスタ(可変抵抗)
15 レジスタ回路
16 制御電圧生成回路
20,23 コンパレータ(判別回路)
21,22 DFF(記憶素子)
30 増幅器(第2の増幅器)
31 トランジスタ(基準トランジスタ)
32 増幅器(第3の増幅器)
33 ゲート電圧生成部
34 論理回路部
40 プリアンプ部
41 リミッタアンプ部
42 CDR部
D0,D1 信号出力(レジスタ回路出力)
Iin 入力信号電流
Iin2 直流電流(直流基準電流)
V1、V2 直流電圧
Vr1 直流電圧(第2の基準電圧)
Vg01 直流電圧(第1の基準電圧)
Vg02,Vg03 直流電圧
Vg1,Vg2 直流電圧(制御電圧)
Vj,Vj1,Vj2 信号電圧(判別回路出力電圧)
Vo 信号電圧(第1の増幅器出力電圧)
VCC 電源電圧
VSS グランド電圧
Claims (4)
- 入力信号を、可変増幅された出力信号に変換する第1の増幅手段と、
前記第1の増幅手段の入出力端子間に接続され、制御信号に応じて抵抗値が変化する少なくとも1つの可変抵抗生成手段と、
前記第1の増幅手段から出力される前記出力信号が、所定の閾値を超えているか否かを判別する判別手段と、
前記判別手段により判別された判別結果を記憶する記憶手段と、
前記記憶手段に記憶された前記判別結果に基づいて、前記可変抵抗生成手段に入力される前記制御信号を生成する制御信号生成手段と
を具え、
前記可変抵抗生成手段は、前記制御信号の値に応じて抵抗値が線形的に変化する少なくとも1つのトランジスタからなり、
前記制御信号生成手段は、
所定の大きさの電圧を作成する電圧作成手段と、
前記作成された電圧を、前記記憶手段に記憶された前記判別結果に基づいて所定の大きさに変換して前記制御信号として出力する信号出力手段と
を具え、
前記電圧作成手段は、
基準電流を生成する基準電流生成手段と、
前記基準電流生成手段により生成された前記基準電流を、可変増幅された出力信号に変換する第2の増幅手段と、
前記第2の増幅手段の入出力端子間に接続され、基準抵抗を生成する基準抵抗生成手段と、
所定の閾値に対する前記第2の増幅手段から出力される前記出力信号の差が小さくなるように基準信号を生成し、該生成された基準信号を前記基準抵抗生成手段の入力制御端子に入力する第3の増幅手段と、
前記第3の増幅手段から前記基準信号が入力され、所定の大きさの電圧を発生する電圧発生手段と
を具えたことを特徴とする増幅回路。 - 入力信号を、可変増幅された出力信号に変換する第1の増幅手段と、
前記第1の増幅手段の入出力端子間に接続され、制御信号に応じて抵抗値が変化する少なくとも1つの可変抵抗生成手段と、
前記第1の増幅手段から出力される前記出力信号が、所定の閾値を超えているか否かを判別する判別手段と、
前記判別手段により判別された判別結果を記憶する記憶手段と、
前記記憶手段に記憶された前記判別結果に基づいて、前記可変抵抗生成手段に入力される前記制御信号を生成する制御信号生成手段と
を具え、
前記可変抵抗生成手段は、前記制御信号の値に応じて抵抗値が線形的に変化する少なくとも1つのトランジスタからなり、
前記制御信号生成手段は、
所定の大きさの電圧を作成する電圧作成手段と、
前記作成された電圧を、前記記憶手段に記憶された前記判別結果に基づいて所定の大きさに変換して前記制御信号として出力する信号出力手段と
を具え、
前記電圧発生手段は、
所定の大きさの複数の電圧信号を発生するものであり、
前記信号出力手段は、
前記記憶手段に記憶された前記判別結果に基づいて、所定の選択信号を生成する論理回路と、前記選択信号に従って、前記複数の電圧信号から所定の電圧信号を選択し、前記制御信号として出力する出力選択手段と
を具えたことを特徴とする増幅回路。 - 前記入力信号として通信信号を受信して、所定の電気信号に変換する受信手段をさらに具えたことを特徴とする請求項1または2に記載の増幅回路。
- 請求項1ないし3のいずれかに記載の増幅回路を具え、
該増幅回路は、光信号を前記入力信号とすることを特徴とする光受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337297A JP4726470B2 (ja) | 2004-11-22 | 2004-11-22 | 増幅回路、および、光受信装置 |
US11/282,480 US7323938B2 (en) | 2004-11-22 | 2005-11-21 | Amplifier circuit and light receiving apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337297A JP4726470B2 (ja) | 2004-11-22 | 2004-11-22 | 増幅回路、および、光受信装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006148651A JP2006148651A (ja) | 2006-06-08 |
JP2006148651A5 JP2006148651A5 (ja) | 2007-10-11 |
JP4726470B2 true JP4726470B2 (ja) | 2011-07-20 |
Family
ID=36460395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337297A Expired - Fee Related JP4726470B2 (ja) | 2004-11-22 | 2004-11-22 | 増幅回路、および、光受信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7323938B2 (ja) |
JP (1) | JP4726470B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2112249A1 (en) * | 2005-05-26 | 2009-10-28 | Nanocomp Technologies, Inc. | Systems and methods for thermal management of electronic components |
JPWO2009066690A1 (ja) * | 2007-11-19 | 2011-04-07 | 株式会社フジクラ | 光バースト信号受信装置 |
KR100972033B1 (ko) * | 2008-08-13 | 2010-07-23 | 한국전자통신연구원 | 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기 |
JP5714924B2 (ja) | 2011-01-28 | 2015-05-07 | ラピスセミコンダクタ株式会社 | 電圧識別装置及び時計制御装置 |
JP6426406B2 (ja) * | 2014-08-29 | 2018-11-21 | 株式会社東芝 | 光受信回路および光結合装置 |
US10355655B2 (en) * | 2017-06-29 | 2019-07-16 | Avago Technologies International Sales Pte. Limited | Transimpedance amplifier (TIA) circuit having reduced power consumption, improved linearization and reduced peaking |
CN108521305A (zh) * | 2018-06-11 | 2018-09-11 | 广西电网有限责任公司柳州供电局 | 光纤信号接收电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151290A (ja) * | 1998-11-05 | 2000-05-30 | Nec Corp | 初段増幅回路 |
JP2000165165A (ja) * | 1998-11-25 | 2000-06-16 | Nec Corp | 前置増幅装置及びゲイン制御方法 |
JP2001168659A (ja) * | 1999-12-08 | 2001-06-22 | Yokogawa Electric Corp | 可変利得増幅回路 |
JP2003198296A (ja) * | 2001-12-28 | 2003-07-11 | Nec Corp | 光受信装置 |
JP2004032200A (ja) * | 2002-06-24 | 2004-01-29 | Mitsubishi Electric Corp | バーストモードapd光受信回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3456574B2 (ja) | 1999-11-10 | 2003-10-14 | 日本電気株式会社 | バーストモード光受信システム及び方法 |
JP4206672B2 (ja) * | 2002-03-01 | 2009-01-14 | 日本電気株式会社 | 受信回路 |
US20060087378A1 (en) * | 2004-10-26 | 2006-04-27 | Hiroshi Hayakawa | Preamplifier circuit having a variable feedback resistance |
-
2004
- 2004-11-22 JP JP2004337297A patent/JP4726470B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-21 US US11/282,480 patent/US7323938B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151290A (ja) * | 1998-11-05 | 2000-05-30 | Nec Corp | 初段増幅回路 |
JP2000165165A (ja) * | 1998-11-25 | 2000-06-16 | Nec Corp | 前置増幅装置及びゲイン制御方法 |
JP2001168659A (ja) * | 1999-12-08 | 2001-06-22 | Yokogawa Electric Corp | 可変利得増幅回路 |
JP2003198296A (ja) * | 2001-12-28 | 2003-07-11 | Nec Corp | 光受信装置 |
JP2004032200A (ja) * | 2002-06-24 | 2004-01-29 | Mitsubishi Electric Corp | バーストモードapd光受信回路 |
Also Published As
Publication number | Publication date |
---|---|
US20060109057A1 (en) | 2006-05-25 |
JP2006148651A (ja) | 2006-06-08 |
US7323938B2 (en) | 2008-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5606284A (en) | Automatic gain control device for producing constant amplitude output signal | |
US6643472B1 (en) | APD bias circuit | |
US6246282B1 (en) | First stage amplifier circuit | |
JP3893969B2 (ja) | 光受信装置 | |
US20090225803A1 (en) | Apparatus and method for measurement of dynamic laser signals | |
KR102332993B1 (ko) | 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기 | |
US7323938B2 (en) | Amplifier circuit and light receiving apparatus | |
KR100630083B1 (ko) | 버스트모드 광 수신기의 자동이득조절 장치 | |
US20030202802A1 (en) | Automatic threshold control device for burst mode optical receiver | |
US20030194244A1 (en) | Burst-mode optical receiver of differential output structure | |
CN104685786A (zh) | 接收器以及接收方法 | |
JP2008236455A (ja) | トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法 | |
US8144813B2 (en) | Receiving method and receiving circuit | |
US9559655B2 (en) | Amplification circuit | |
JPS5911215B2 (ja) | 光受信回路 | |
US5874861A (en) | Amplifier circuit | |
US20040145419A1 (en) | Circuit and method for switching gains of preamplifier | |
US7539424B2 (en) | Burst mode optical receiver for maintaining constant signal amplitude | |
US8593920B1 (en) | Calibration based DC coupled analog front end for optical storage system | |
JP4593467B2 (ja) | 前置増幅器の利得切り替え回路 | |
JP4597718B2 (ja) | バースト光受信回路 | |
JP2007159020A (ja) | 電流電圧変換回路 | |
JP3532633B2 (ja) | 光受信装置 | |
JP2008211808A (ja) | レファレンス電圧発生回路とそれを用いた電圧増幅器 | |
JP2005045560A (ja) | 光信号受信方法、光信号受信装置、光通信装置、及び光通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4726470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |