JP2000165165A - 前置増幅装置及びゲイン制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、リセット信号と入力信号が重なっ
た場合でも、出力が飽和することがなく線形性を保つこ
とができ、ダイナミックレンジを広げることができる前
置増幅装置及びゲイン制御方法を提供することを課題と
する。 【解決手段】 利得切り替え型のトランスインピーダン
ス型前置増幅装置１００に、帰還抵抗を初期状態に戻す
リセット信号入力時にのみ動作するコンパレータ９を付
加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、前置増幅装置及び
ゲイン制御方法に関し、特に、入力電流を電圧に変換し
ながら増幅するトランスインピーダンス型の前置増幅装
置及びそこで用いられるゲイン制御方法に関する。

【０００２】

【従来の技術】一般に、受光した光信号を電気信号に変
換し増幅する前置増幅器では、微弱な電流を電圧に増幅
変換するトランスインピーダンス型の増幅器が使用され
る。

【０００３】このような増幅器としては、例えば、特開
平９−８５６３号公報に記載のものがある。すなわち、
従来技術の光受信前置増幅器は、受光素子からの電流信
号を増幅する光受信前置増幅器において、電流信号の大
きに応じて第１の制御信号により利得位相特性を可変す
る帰還増幅回路と、帰還増幅回路の出力を基準電圧と比
較し第１の制御信号を帰還増幅回路に出力する大入力制
御回路とを備えている。帰還増幅回路は、電流信号を増
幅する増幅器と、増幅器の出力をバッファリングするバ
ッファ回路と、増幅器の利得を切替える帰還用の第１の
抵抗および第２の抵抗と、増幅器の位相補償を行なう位
相補償コンデンサと、利得および位相補償の切替え動作
を行なう第１のスイッチ素子および第２のスイッチ素子
とから構成されている。大入力制御回路は、基準電圧と
帰還増幅回路の出力とを比較し第２の制御信号を出力す
る制御回路と、第２の制御信号およびリセット信号によ
りセットリセットされ第１の制御信号を出力するフリッ
プフロップとから構成されている。制御回路は、基準電
圧より電圧値が低い第２の基準電圧を出力する基準電圧
発生回路と、帰還増幅回路の出力と基準電圧および第２
の基準電圧とをそれぞれ比較する第１の比較器および第
２の比較器と、第２の比較器の出力である比較出力信号
とリセット信号とによりセットリセットされるフリップ
フロップと、フリップフロップの出力を保持するＤフリ
ップフロップと、第２の比較器の出力を反転する反転器
と、フリップフロップの出力信号とＤフリップフロップ
の出力信号との排他的論理和をとる排他的論理和回路
と、排他的論理話回路の出力信号と第１の比較器の出力
である比較出力信号との論理積をとる論理積回路とから
構成されている。制御回路は、帰還増幅回路の出力のピ
ーク電圧を保持するピークホールド回路と、基準電圧発
生回路と、ピークホールド回路の出力と基準電圧とを比
較する第１の比較器と、帰還増幅回路の出力と第２の基
準電圧とを比較する第２の比較器と、第２の比較器の出
力である比較出力信号とリセット信号とによりセットリ
セットされるフリップフロップと、フリップフロップの
出力を保持する第１のＤフリップフロップと、第２の比
較器の出力を反転する反転器と、第１のＤフリップフロ
ップの出力信号と第１の比較器の出力である比較出力信
号とを入力する第２のＤフリップフロップとから構成さ
れている。また制御回路は、基準電圧発生回路と、帰還
増幅回路の出力と基準電圧および第２の基準電圧とをそ
れぞれ比較する第１の比較器および第２の比較器と、第
２の比較器の出力である比較出力信号とリセット信号と
によりセットリセットされるフリップフロップと、フリ
ップフロップの出力信号を遅延させる遅延回路と、遅延
回路の出力とフリップフロップの出力信号との排他的論
理和をとる排他的論理和回路と、排他的論理話回路の出
力信号と第１の比較器の出力である比較出力信号との論
理積をとる論理積回路とから構成されている。このよう
な従来技術では、ＦＥＴスイッチで増幅器とバッファ回
路の間の帰還抵抗を切替え、また位相補償コンデンサを
切替える制御回路を有するので、大信号入力時に増幅器
のオフセットの変化を最小に押さえることができ、トラ
ンスインピーダンス利得の変動がなく安定動作が期待で
き、またバースト状データの入力時にデータの振幅差を
押さえることができることが記載されている。

【０００４】図６は、従来技術のトランスインピーダン
ス型前置増幅装置を説明するための回路図である。図６
に示すトランスインピーダンス型前置増幅装置は、リセ
ット信号入力時には、ピークホールド回路（ＰＤ）、閾
値作成回路及び大入力保護回路によってＭＯＳトランジ
スタを制御し、電流電圧変換増幅回路（ＰＲＥ）の利得
が最大となるように規定帰還抵抗２または３を選択して
いた。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術には、システム立ち上げ時等に、トランスインピーダ
ンス型前置増幅装置の出力が飽和するような大信号入力
とリセット信号とが同時に入力された場合、トランスイ
ンピーダンス型前置増幅装置は最大利得のまま固定とな
るため、出力が飽和してしまい線形性が保てずに受信不
能となるという問題点や、ダイナミックレンジが狭くな
り最大入力レベルが１５ｄＢｍ程度に制限されてしまう
という問題点があった。

【０００６】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、前置増幅装置に、
帰還抵抗を初期状態に戻すリセット信号入力時にのみ動
作するコンパレータを付加することにより、リセット信
号と入力信号が重なった場合でも、出力が飽和すること
がなく線形性を保つことができ、ダイナミックレンジを
広げることができる前置増幅装置及びゲイン制御方法を
提供する点にある。

【０００７】

【課題を解決するための手段】本発明の請求項１に記載
の要旨は、入力端子に電流形態で入力される入力信号を
電圧に変換しながら増幅する前置増幅装置であって、出
力信号を入力端子に所定の帰還量だけ帰還させるための
規定帰還抵抗及びゲイン制限用帰還抵抗を備え、前記入
力信号を当該帰還抵抗を介して電圧に変換しながら増幅
する電流電圧変換増幅回路と、入力レベルが前記電流電
圧変換増幅回路が飽和するような出力振幅レベル以下で
ある前記入力信号が入力されたときまたは外部供給リセ
ット信号が入力されたときに前記規定帰還抵抗を選択
し、入力レベルが前記電流電圧変換増幅回路が飽和する
ような出力振幅レベルより大きい前記入力信号が入力さ
れたときに前記規定帰還抵抗及び前記ゲイン制限用帰還
抵抗を選択するとともに当該規定帰還抵抗に当該ゲイン
制限用帰還抵抗を並列に接続して前記電流電圧変換増幅
回路の利得を低下させる制御回路とを有し、前記制御回
路は、入力レベルが前記電流電圧変換増幅回路が飽和す
るような出力振幅レベルより大きい前記入力信号が入力
された場合であって前記外部供給リセット信号が入力さ
れたときに前記規定帰還抵抗及び前記ゲイン制限用帰還
抵抗を選択するとともに当該規定帰還抵抗に当該ゲイン
制限用帰還抵抗を並列に接続して前記電流電圧変換増幅
回路の利得を低下させるように構成されていることを特
徴とする前置増幅装置に存する。また本発明の請求項２
に記載の要旨は、前記ゲイン制限用帰還抵抗と直列に前
記電流電圧変換増幅回路の入出力間に接続されたスイッ
チ手段と、入力レベルが前記電流電圧変換増幅回路の利
得切替レベルより大きいか否かを判定する閾値作成回路
及び大入力保護回路とを有し、前記制御回路は、入力レ
ベルが前記電流電圧変換増幅回路が飽和するような出力
振幅レベル以下である前記入力信号が入力されたときま
たは前記外部供給リセット信号が入力されたときに当該
スイッチ手段を非導通状態として当該ゲイン制限用帰還
抵抗を帰還ループから外して前記規定帰還抵抗を選択
し、入力レベルが前記電流電圧変換増幅回路が飽和する
ような出力振幅レベルより大きい前記入力信号が入力さ
れたとき、または入力レベルが前記電流電圧変換増幅回
路が飽和するような出力振幅レベルより大きい前記入力
信号が入力された場合であって前記外部供給リセット信
号が入力されたときに当該スイッチ手段を導通状態とし
て当該ゲイン制限用帰還抵抗を当該規定帰還抵抗に並列
に接続して前記電流電圧変換増幅回路の利得を低下させ
るように構成されていることを特徴とする請求項１に記
載の前置増幅装置に存する。また本発明の請求項３に記
載の要旨は、前記制御回路は、前記外部供給リセット信
号とは独立に前記電流電圧変換増幅回路が飽和するよう
な出力振幅の前記入力信号が入力されたか否かを判定す
るコンパレータを有することを特徴とする請求項２に記
載の前置増幅装置に存する。また本発明の請求項４に記
載の要旨は、前記制御回路は、入力レベルが前記電流電
圧変換増幅回路が飽和するような出力振幅レベルより大
きい前記入力信号が入力された場合であって入力レベル
が前記電流電圧変換増幅回路の利得切替レベルより大き
い前記入力信号が入力されたこと、または前記外部供給
リセット信号が入力されたことを検出するフリップフロ
ップ回路を有することを特徴とする請求項２に記載の前
置増幅装置に存する。また本発明の請求項５に記載の要
旨は、前記制御回路は、入力レベルが前記電流電圧変換
増幅回路が飽和するような出力振幅レベルより大きい前
記入力信号が入力された場合であって前記外部供給リセ
ット信号が入力されたことを検出する排他的論理和回路
を有することを特徴とする請求項２に記載の前置増幅装
置に存する。また本発明の請求項６に記載の要旨は、前
記制御回路は、入力レベルが前記電流電圧変換増幅回路
が飽和するような出力振幅レベルより大きくかつ当該入
力レベルが前記電流電圧変換増幅回路の利得切替レベル
より大きい前記入力信号が入力された場合であって前記
外部供給リセット信号が入力されたことを検出するフリ
ップフロップ回路を有することを特徴とする請求項２に
記載の前置増幅装置に存する。また本発明の請求項７に
記載の要旨は、入力端子に電流形態で入力される入力信
号を電圧に変換しながら増幅する際の増幅率を制御する
ゲイン制御方法であって、出力信号を入力端子に所定の
帰還量だけ帰還させるための規定帰還抵抗及びゲイン制
限用帰還抵抗を備え、前記入力信号を当該帰還抵抗を介
して電圧に変換しながら増幅する電流電圧変換増幅回路
に対し、入力レベルが前記電流電圧変換増幅回路が飽和
するような出力振幅レベル以下である前記入力信号が入
力されたときまたは外部供給リセット信号が入力された
ときに前記規定帰還抵抗を選択し、入力レベルが前記電
流電圧変換増幅回路が飽和するような出力振幅レベルよ
り大きい前記入力信号が入力されたときに前記規定帰還
抵抗及び前記ゲイン制限用帰還抵抗を選択するとともに
当該規定帰還抵抗に当該ゲイン制限用帰還抵抗を並列に
接続して前記電流電圧変換増幅回路の利得を低下させる
制御工程とを有し、前記制御工程は、入力レベルが前記
電流電圧変換増幅回路が飽和するような出力振幅レベル
より大きい前記入力信号が入力された場合であって前記
外部供給リセット信号が入力されたときに前記規定帰還
抵抗及び前記ゲイン制限用帰還抵抗を選択するとともに
当該規定帰還抵抗に当該ゲイン制限用帰還抵抗を並列に
接続して前記電流電圧変換増幅回路の利得を低下させる
工程を含むことを特徴とするゲイン制御方法に存する。
また本発明の請求項８に記載の要旨は、前記ゲイン制限
用帰還抵抗と直列に前記電流電圧変換増幅回路の入出力
間に接続されたスイッチ手段と、入力レベルが前記電流
電圧変換増幅回路の利得切替レベルより大きいか否かを
判定する閾値作成回路及び大入力保護回路とを有する前
置増幅装置に対し、前記制御工程は、入力レベルが前記
電流電圧変換増幅回路が飽和するような出力振幅レベル
以下である前記入力信号が入力されたときまたは前記外
部供給リセット信号が入力されたときに当該スイッチ手
段を非導通状態として当該ゲイン制限用帰還抵抗を帰還
ループから外して前記規定帰還抵抗を選択する工程と、
入力レベルが前記電流電圧変換増幅回路が飽和するよう
な出力振幅レベルより大きい前記入力信号が入力された
とき、または入力レベルが前記電流電圧変換増幅回路が
飽和するような出力振幅レベルより大きい前記入力信号
が入力された場合であって前記外部供給リセット信号が
入力されたときに当該スイッチ手段を導通状態として当
該ゲイン制限用帰還抵抗を当該規定帰還抵抗に並列に接
続して前記電流電圧変換増幅回路の利得を低下させる工
程とを含むことを特徴とする請求項７に記載のゲイン制
御方法に存する。また本発明の請求項９に記載の要旨
は、前記制御工程は、前記外部供給リセット信号とは独
立に前記電流電圧変換増幅回路が飽和するような出力振
幅の前記入力信号が入力されたか否かを判定するコンパ
レート工程とを含むことを特徴とする請求項８に記載の
ゲイン制御方法に存する。また本発明の請求項１０に記
載の要旨は、前記制御工程は、入力レベルが前記電流電
圧変換増幅回路が飽和するような出力振幅レベルより大
きい前記入力信号が入力された場合であって入力レベル
が前記電流電圧変換増幅回路の利得切替レベルより大き
い前記入力信号が入力されたこと、または前記外部供給
リセット信号が入力されたことを検出する工程を含むこ
とを特徴とする請求項８に記載のゲイン制御方法に存す
る。また本発明の請求項１１に記載の要旨は、前記制御
工程は、入力レベルが前記電流電圧変換増幅回路が飽和
するような出力振幅レベルより大きい前記入力信号が入
力された場合であって前記外部供給リセット信号が入力
されたことを検出する排他的論理和工程を含むことを特
徴とする請求項８に記載のゲイン制御方法に存する。ま
た本発明の請求項１２に記載の要旨は、前記制御工程
は、入力レベルが前記電流電圧変換増幅回路が飽和する
ような出力振幅レベルより大きくかつ当該入力レベルが
前記電流電圧変換増幅回路の利得切替レベルより大きい
前記入力信号が入力された場合であって前記外部供給リ
セット信号が入力されたことを検出する工程を含むこと
を特徴とする請求項８に記載のゲイン制御方法に存す
る。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。前置増幅装置１００として
トランスインピーダンス型前置増幅装置１００を例にと
って説明を進める。

【０００９】（第１実施形態）図１は、本発明のトラン
スインピーダンス型前置増幅装置１００の第１実施形態
を説明するための回路図である。第１実施形態のトラン
スインピーダンス型前置増幅装置１００は、入力端子Ｉ
Ｎに接続された電流電圧変換増幅回路１（図中でＰＲＥ
と表記）、ＭＯＳトランジスタ４、ピークホールド回路
５（図中でＰＤと表記）、閾値作成回路６、大入力保護
回路７、制御回路５０を有している。

【００１０】制御回路５０は、基準電圧を作る基準電圧
生成回路（図中でＲＥＦ電圧と表記）８、コンパレータ
（図中でＣＯＭＰと表記）９、フリップフロップ回路
（図中でＦ／Ｆと表記）１０、否定論理演算回路１１、
論理和回路（図中でＯＲと表記）１２、フリップフロッ
プ回路（図中でＦ／Ｆと表記）１３、排他的論理和回路
（図中でＥＸＯＲと表記）１４を有している。

【００１１】次に、図１に基づき、制御回路５０を説明
する。

【００１２】電流電圧変換増幅回路１の入出力間には規
定帰還抵抗２が接続されている。電流電圧変換増幅回路
１の入出力間には、スイッチとして動作するＭＯＳトラ
ンジスタ４とゲイン制限用帰還抵抗３が接続されてい
る。

【００１３】閾値作成回路６は、ピークホールド回路５
の出力（図中でＢと表記）を基準電圧とし大信号入力の
判定閾値を作る。

【００１４】大入力保護回路７は、電流電圧変換増幅回
路１の出力（図中でＡと表記）と閾値作成回路６の出力
（図中でＣと表記）とが入力され、過大入力を検知した
ときにその旨（図中でＤと表記）を論理和回路１２に出
力する。

【００１５】コンパレータ９は、基準電圧生成回路８の
出力（図中でＥと表記）と電流電圧変換増幅回路１の出
力とを比較し、その比較結果（図中でＦと表記）をフリ
ップフロップ回路１０のクロック端子Ｃに出力する。

【００１６】フリップフロップ回路１０は、データ端子
Ｄが電源電位ＶDDにプルアップされ、クロック端子Ｃに
コンパレータ９の出力（図中でＦと表記）が接続され、
リセット端子Ｒに否定論理演算回路１１の出力（すなわ
ち、外部供給リセット信号の反転信号）が接続され、出
力端子Ｑが論理和回路１２の入力端子の一方に接続され
ている。

【００１７】論理和回路１２は、大入力保護回路７の出
力（図中でＤと表記）とフリップフロップ回路１０の出
力とを比較してその比較結果信号（図中でＨと表記）を
フリップフロップ回路１３のクロック端子Ｃに出力す
る。

【００１８】フリップフロップ回路１３は、データ端子
Ｄが電源電位ＶDDにプルアップされ、クロック端子Ｃに
論理和回路１２の出力（図中でＨと表記）が接続され、
リセット端子Ｒに排他的論理和回路１４の出力（図中で
Ｉと表記）が接続され、出力端子Ｑからの出力（図中で
Ｊと表記）がＭＯＳトランジスタ４のゲート端子に接続
されている。

【００１９】排他的論理和回路１４は、外部供給リセッ
ト信号とフリップフロップ回路１０の出力端子Ｑからの
出力（図中でＧと表記）との排他的論理和演算を実行し
てその演算結果（図中でＩと表記）をフリップフロップ
回路１３のリセット端子Ｒに出力する。

【００２０】外部供給リセット信号が出力されると、ピ
ークホールド回路５はボルテージフォロア回路になり、
フリップフロップ回路１３は論理値”０”を出力端子Ｑ
の出力信号（図中でＪと表記）として出力する。フリッ
プフロップ回路１０のリセット端子Ｒには、外部供給リ
セット信号を否定論理演算回路１１で反転した信号が入
力される。

【００２１】フリップフロップ回路１３は、コンパレー
タ９の出力（図中でＦと表記）（すなわち、フリップフ
ロップ回路１０の端子Ｑの出力（図中でＧと表記））と
外部供給リセット信号と排他的論理和演算結果が論理値
Ｈのときに通常動作状態となり、論理値Ｌのときに論理
値”０”を出力端子Ｑの出力信号（図中でＪと表記）と
して出力する。

【００２２】次に、第１実施形態のトランスインピーダ
ンス型前置増幅装置１００で実行される本発明のゲイン
制御方法の一実施形態を説明する。

【００２３】本実施形態のゲイン制御方法は、制御回路
５０が実行する工程であって、入力端子ＩＮに電流形態
で入力される入力信号を電圧に変換しながら増幅する際
の増幅率を制御するゲイン制御方法であって、出力信号
を入力端子ＩＮに所定の帰還量だけ帰還させるための規
定帰還抵抗２及びゲイン制限用帰還抵抗３を備え、入力
信号を帰還抵抗２，３を介して電圧に変換しながら増幅
する電流電圧変換増幅回路１に対し、入力レベルが電流
電圧変換増幅回路１が飽和するような出力振幅レベル以
下である入力信号が入力されたときまたは外部供給リセ
ット信号が入力されたときに規定帰還抵抗２を選択し、
入力レベルが電流電圧変換増幅回路１が飽和するような
出力振幅レベルより大きい入力信号が入力されたときに
規定帰還抵抗２及びゲイン制限用帰還抵抗３を選択する
とともに規定帰還抵抗２にゲイン制限用帰還抵抗３を並
列に接続して電流電圧変換増幅回路１の利得を低下させ
る制御工程を有している。

【００２４】この制御工程は、入力レベルが電流電圧変
換増幅回路１が飽和するような出力振幅レベルより大き
い入力信号が入力された場合であって外部供給リセット
信号が入力されたときに規定帰還抵抗２及びゲイン制限
用帰還抵抗３を選択するとともに規定帰還抵抗２にゲイ
ン制限用帰還抵抗３を並列に接続して電流電圧変換増幅
回路１の利得を低下させる工程を有している。

【００２５】また制御工程は、ゲイン制限用帰還抵抗３
と直列に電流電圧変換増幅回路１の入出力間に接続され
たスイッチ手段と、入力レベルが電流電圧変換増幅回路
１の利得切替レベルより大きいか否かを判定する閾値作
成回路６及び大入力保護回路７とを有するトランスイン
ピーダンス型前置増幅装置１００に対し、入力レベルが
電流電圧変換増幅回路１が飽和するような出力振幅レベ
ル以下である入力信号が入力されたときまたは外部供給
リセット信号が入力されたときにスイッチ手段を非導通
状態としてゲイン制限用帰還抵抗３を帰還ループから外
して規定帰還抵抗２を選択する工程、入力レベルが電流
電圧変換増幅回路１が飽和するような出力振幅レベルよ
り大きい入力信号が入力されたとき、または入力レベル
が電流電圧変換増幅回路１が飽和するような出力振幅レ
ベルより大きい入力信号が入力された場合であって外部
供給リセット信号が入力されたときにスイッチ手段を導
通状態としてゲイン制限用帰還抵抗３を規定帰還抵抗２
に並列に接続して電流電圧変換増幅回路１の利得を低下
させる工程を有している。

【００２６】また制御工程は、コンパレータ９が実行す
る工程であって、外部供給リセット信号とは独立に電流
電圧変換増幅回路１が飽和するような出力振幅の入力信
号が入力されたか否かを判定するコンパレート工程を有
している。

【００２７】また制御工程は、フリップフロップ回路１
０が実行する工程であって、入力レベルが電流電圧変換
増幅回路１が飽和するような出力振幅レベルより大きい
入力信号が入力された場合であって入力レベルが電流電
圧変換増幅回路１の利得切替レベルより大きい入力信号
が入力されたこと、または外部供給リセット信号が入力
されたことを検出する工程を有している。

【００２８】また制御工程は、排他的論理和回路１４が
実行する工程であって、入力レベルが電流電圧変換増幅
回路１が飽和するような出力振幅レベルより大きい入力
信号が入力された場合であって外部供給リセット信号が
入力されたことを検出する排他的論理和工程を有してい
る。

【００２９】また制御工程は、フリップフロップ回路１
３が実行する工程であって、入力レベルが電流電圧変換
増幅回路１が飽和するような出力振幅レベルより大きく
かつ入力レベルが電流電圧変換増幅回路１の利得切替レ
ベルより大きい入力信号が入力された場合であって外部
供給リセット信号が入力されたことを検出する工程を有
している。

【００３０】次に、第１実施形態のトランスインピーダ
ンス型前置増幅装置１００の基本動作について図面を用
いて説明する。図１の回路図において、今、規定帰還抵
抗２の抵抗値を４０ＫΩ、ゲイン制限用帰還抵抗３の抵
抗値を３ＫΩとする。また閾値作成回路６の出力Ｃの電
圧を５００ｍＶ、基準電圧生成回路８の出力Ｅの電圧を
４００ｍＶ、トランスインピーダンス型前置増幅装置１
００の出力の無信号時の直流電圧を一般的な１Ｖと仮定
してみる。

【００３１】ここで、制御回路５０における基準電圧生
成回路８の出力Ｅの電圧を閾値作成回路６の出力Ｃの電
圧より低めに設定する理由を記す。トランスインピーダ
ンス型前置増幅装置１００の利得切替は大入力保護回路
７で行い、制御回路５０のコンパレータ９ではトランス
インピーダンス型前置増幅装置１００の飽和を検出させ
る。本実施形態ではトランスインピーダンス型前置増幅
装置１００の飽和だけを検出すればよいことから、制御
回路５０の基準電圧生成回路８の出力Ｅの精度は低くて
よい。ただし、大入力保護回路７が動作しないような入
力レベルでは動作してはならないことから、トランスイ
ンピーダンス型前置増幅装置１００の無信号時の直流電
圧の製造条件や環境条件の変動を考慮し、制御回路５０
の基準電圧生成回路８の出力Ｅが閾値作成回路６の出力
Ｃの電圧を上回らない設定が必要である。

【００３２】第１実施形態のトランスインピーダンス型
前置増幅装置１００の静的な動作について説明する。図
２は、第１実施形態のトランスインピーダンス型前置増
幅装置１００のＤＣ特性（直流特性）を表す図である。
横軸はトランスインピーダンス型前置増幅装置１００の
入力レベル（単位は［ｍＡp-p］）、縦軸は出力振幅電
圧（図中でプリアンプ出口振幅（ノードＡ）と表記）
（単位は［ｍＶp-p］）である。入力レベルが、トラン
スインピーダンス型前置増幅装置１００の利得切替レベ
ルであるおおよそ１２．５μＡp-p以下では、規定帰還
抵抗２のみが制御回路５０によって選択される。一方、
入力レベルがおおよそ１２．５μＡp-pより大きくなる
とゲイン制限用帰還抵抗３が制御回路５０によって選択
されて規定帰還抵抗２に並列に接続されることにより利
得が低下し、その結果、トランスインピーダンス型前置
増幅装置１００の飽和を防ぐことができる。

【００３３】次に、第１実施形態のトランスインピーダ
ンス型前置増幅装置１００の過渡的な動作について説明
する。図３は、リセット信号と入力信号が同時入力され
ない場合の、第１実施形態のトランスインピーダンス型
前置増幅装置１００の波形動作図である。ここでの入力
レベルは、トランスインピーダンス型前置増幅装置１０
０の利得が制御回路５０によって切り替わるようなおお
よそ１２．５μＡp-p以上のレベルである（図２参
照）。

【００３４】リセット信号の入力後、入力信号が入力端
子ＩＮから入力されると、この入力信号がおおよそ１
２．５μＡp-pを越えた時点でトランスインピーダンス
型前置増幅装置１００の出力信号振幅が５００ｍＶp-p
以上となり（図２参照）、制御回路５０が動作して利得
切り替えを行う。

【００３５】具体的には、まず、リセット信号に一度論
理値”１”が入力された後に論理値”０”になると、ま
ず、制御回路５０のピークホールド回路５が、電流電圧
変換増幅回路１の出力のピーク（”０”レベル）（図中
でＢと表記）を保持する。続いて、ピークホールド回路
５の出力を入力とする制御回路５０の閾値作成回路６
が、５００ｍＶp-p低下したレベルにトランスインピー
ダンス型前置増幅装置１００の利得切替閾値（図中でＣ
と表記）を設定する。その後、信号が入力され、制御回
路５０の大入力保護回路７においてトランスインピーダ
ンス型前置増幅装置１００の出力信号が閾値（図中でＣ
と表記）を越えているとき、利得切替信号（図中でＤと
表記）として論理値”１”が出力される。

【００３６】このとき、制御回路５０のフリップフロッ
プ回路１０の出力（図中でＧと表記）はリセットがかか
っているため、その出力は”０”（＝リセット時の出
力）となり、これに応じて、制御回路５０の論理和回路
１２が論理値”１”を出力（図中でＨと表記）する。

【００３７】制御回路５０のフリップフロップ回路１３
は、リセット出力（図中でＩと表記）が論理値”０”と
なっているので、通常動作状態を維持している。

【００３８】制御回路５０の論理和回路１２の出力（図
中でＨと表記）が論理値”１”に変化すると、制御回路
５０のフリップフロップ回路１３の出力（図中でＪと表
記）が論理値”０”から論理値”１”に変化する。これ
によって、ＭＯＳトランジスタ４が導通状態（ＯＮ状態
＝活性化状態）となり、帰還抵抗の抵抗値が制御回路５
０によって４０ＫΩから３ＫΩに切り替わる結果、トラ
ンスインピーダンス型前置増幅装置１００の出力は飽和
せずに線形性が保たれることになる。

【００３９】次に、リセット信号と入力信号が重なった
場合の、第１実施形態のトランスインピーダンス型前置
増幅装置１００の動作について説明する。図４は、リセ
ット信号と入力信号が同時入力された場合の、第１実施
形態のトランスインピーダンス型前置増幅装置１００の
動作波形図である。リセット信号が入力されている状態
では、制御回路５０のピークホールド回路５はボルテー
ジフォロア回路になっているため、ピークホールド回路
出力（図中でＢと表記）はトランスインピーダンス型前
置増幅装置１００の出力信号に追従してしまう。利得切
替閾値（図中でＣと表記）はピークホールド回路出力
（Ｂ）に基づいて閾値を作成しているため、制御回路５
０の大入力保護回路７は大信号入力にも拘わらず閾値を
越えることがない。このため、大入力保護回路７の出力
（図中でＤと表記）は論理値”０”を維持することにな
る。

【００４０】一方、制御回路５０の基準電圧出力回路８
の出力（図中でＥと表記）は直流固定電圧であるため、
トランスインピーダンス型前置増幅装置１００がリセッ
ト信号とは独立に飽和するような出力振幅のとき、制御
回路５０のコンパレータ９の出力（図中でＦと表記）が
論理値”１”となる。

【００４１】制御回路５０のフリップフロップ回路１０
はデータ端子Ｄが電源電位ＶDDに接続され、クロック端
子Ｃがコンパレータ９の出力（図中でＦと表記）に接続
される。フリップフロップ回路１０のリセット信号は、
外部リセット信号入力中のみリセットが解除される。ま
た、図４に示すように、リセット信号が論理値”１”で
あって、かつコンパレータ９の出力（図中でＦと表記）
が”０”→”１”に遷移したとき、フリップフロップ回
路１０の出力（図中でＧと表記）は論理値”１”とな
り、これに応じて、制御回路５０の論理和回路１２の出
力（図中でＨと表記）も”１”となる。

【００４２】制御回路５０のフリップフロップ回路１３
は、データ端子Ｄが電源電位ＶDDに接続され、クロック
端子Ｃが論理和回路１２の出力（図中でＨと表記）に接
続され、リセット端子Ｒが排他的論理和回路１４の出力
（図中でＩと表記）に接続される。

【００４３】制御回路５０の排他的論理和回路１４に
は、リセット信号とフリップフロップ回路１０の出力
（図中でＧと表記）が入力される。

【００４４】今考えているようなリセット信号入力時に
トランスインピーダンス型前置増幅装置１００を飽和さ
せるような大入力信号が入力された場合には、図４に示
すように、リセット信号が”１”の間に、フリップフロ
ップ回路１０の出力（Ｇ）が”１”になり、このフリッ
プフロップ回路１０の出力（Ｇ）である”１”が排他的
論理和回路１４に入力される。排他的論理和回路１４
は、リセット信号の論理値”１”とフリップフロップ回
路１０の出力（Ｇ）の論理値”１”との排他的論理和演
算を実行した結果、論理値”１”をフリップフロップ回
路１３のリセット端子Ｒに出力する結果、フリップフロ
ップ回路１３のリセット状態は解除される。

【００４５】そのため、フリップフロップ回路１３は通
常動作状態となり、制御回路５０の論理和回路１２の出
力（Ｈ）が論理値”０”→”１”に遷移するのに応じて
フリップフロップ回路１３の出力（Ｊ）が論理値”１”
に変化し、ＭＯＳトランジスタ４が導通状態となり、制
御回路５０がトランスインピーダンス型前置増幅装置１
００の利得を切り替える。これによって、帰還抵抗が４
０ＫΩから３ＫΩに切り替わる。

【００４６】さらに、リセット信号が論理値”０”に戻
ると、図４に示すように、フリップフロップ回路１０の
リセット端子Ｒは論理値”１”となってフリップフロッ
プ回路１０にリセットがかかり、フリップフロップ回路
１０は論理値”０”を出力するが、制御回路５０の排他
的論理和回路１４は両入力が論理値”０”なのでその出
力が論理値”０”で変化しない。その結果、フリップフ
ロップ回路１３の出力は論理値”１”を維持し、変化し
ない。このように本実施形態のトランスインピーダンス
型前置増幅装置１００では、リセット信号と入力信号が
重なった場合でもトランスインピーダンス型前置増幅装
置１００の出力は飽和せず線形性が保たれる。

【００４７】（第２実施形態）図５は、本発明のトラン
スインピーダンス型前置増幅装置１００の第２実施形態
を説明するための回路図である。第２実施形態のトラン
スインピーダンス型前置増幅装置１００は、第１実施形
態におけるコンパレータ９の接続を、ピークホールド回
路５の出力（Ｂ）と基準電圧生成回路８出力（Ｅ）に変
更した点に特徴を有している。これによって、反応時間
がピークホールド回路５の帯域分だけ遅くなるものの、
トランスインピーダンス型前置増幅装置１００の負荷が
軽くなるため、主信号の帯域確保には有効であるといっ
た効果を奏する。

【００４８】第２実施形態のトランスインピーダンス型
前置増幅装置１００の動作波形図は図４と同じであり、
コンパレータ９への入力が電流電圧変換増幅回路１の出
力（Ａ）からピークホールド回路５の出力（Ｂ）に変更
されているものの、その主要な動作自体は第１実施形態
と同じため説明を省略する。

【００４９】なお、本実施の形態においては、本発明は
トランスインピーダンス型前置増幅装置に限定されず、
本発明を適用する上で好適な信号増幅装置のゲイン制御
技術に適用することができる。また、上記構成部材の
数、位置、形状等は上記実施の形態に限定されず、本発
明を実施する上で好適な数、位置、形状等にすることが
できる。また、各図において、同一構成要素には同一符
号を付している。

【００５０】

【発明の効果】本発明は以上のように構成されているの
で、リセット信号と入力信号が重なった場合でも、出力
が飽和することがなく線形性を保つことができ、その結
果、ダイナミックレンジを広げることができるようにな
るといった効果を奏する。

【図面の簡単な説明】

【図１】本発明のトランスインピーダンス型前置増幅装
置の第１実施形態を説明するための回路図である。

【図２】第１実施形態のトランスインピーダンス型前置
増幅装置のＤＣ特性（直流特性）を表す図である。

【図３】リセット信号と入力信号が同時入力されない場
合の、第１実施形態のトランスインピーダンス型前置増
幅装置の波形動作図である。

【図４】リセット信号と入力信号が同時入力された場合
の、第１実施形態のトランスインピーダンス型前置増幅
装置の動作波形図である。

【図５】本発明のトランスインピーダンス型前置増幅装
置の第２実施形態を説明するための回路図である。

【図６】従来技術のトランスインピーダンス型前置増幅
装置を説明するための回路図である。

【符号の説明】

１…電流電圧変換増幅回路（ＰＲＥ） ２…規定帰還抵抗 ３…ゲイン制限用帰還抵抗 ４…ＭＯＳトランジスタ（スイッチ手段） ５…ピークホールド回路（ＰＤ） ６…閾値作成回路 ７…大入力保護回路 ８…基準電圧生成回路（ＲＥＦ電圧） ９…コンパレータ（ＣＯＭＰ） １０…フリップフロップ回路（Ｆ／Ｆ） １１…否定論理演算回路 １２…論理和回路（ＯＲ） １３…フリップフロップ回路（Ｆ／Ｆ） １４…排他的論理和回路（ＥＸＯＲ） ５０…制御回路 １００…前置増幅装置（トランスインピーダンス型前置
増幅装置） ＶDD…電源電位

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 勇一 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内 Ｆターム(参考） 5J092 AA01 AA56 CA21 CA32 FA18 HA10 HA25 HA39 KA03 KA04 KA11 KA17 KA19 KA27 KA33 KA36 MA05 MA11 SA01 TA02 TA06 5J100 JA01 LA00 LA09 LA10 LA13 QA01 SA00

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力端子に電流形態で入力される入力信
   号を電圧に変換しながら増幅する前置増幅装置であっ
   て、 出力信号を入力端子に所定の帰還量だけ帰還させるため
   の規定帰還抵抗及びゲイン制限用帰還抵抗を備え、前記
   入力信号を当該帰還抵抗を介して電圧に変換しながら増
   幅する電流電圧変換増幅回路と、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベル以下である前記入力信号が入力された
   ときまたは外部供給リセット信号が入力されたときに前
   記規定帰還抵抗を選択し、入力レベルが前記電流電圧変
   換増幅回路が飽和するような出力振幅レベルより大きい
   前記入力信号が入力されたときに前記規定帰還抵抗及び
   前記ゲイン制限用帰還抵抗を選択するとともに当該規定
   帰還抵抗に当該ゲイン制限用帰還抵抗を並列に接続して
   前記電流電圧変換増幅回路の利得を低下させる制御回路
   とを有し、 前記制御回路は、入力レベルが前記電流電圧変換増幅回
   路が飽和するような出力振幅レベルより大きい前記入力
   信号が入力された場合であって前記外部供給リセット信
   号が入力されたときに前記規定帰還抵抗及び前記ゲイン
   制限用帰還抵抗を選択するとともに当該規定帰還抵抗に
   当該ゲイン制限用帰還抵抗を並列に接続して前記電流電
   圧変換増幅回路の利得を低下させるように構成されてい
   ることを特徴とする前置増幅装置。
2. 【請求項２】 前記ゲイン制限用帰還抵抗と直列に前記
   電流電圧変換増幅回路の入出力間に接続されたスイッチ
   手段と、入力レベルが前記電流電圧変換増幅回路の利得
   切替レベルより大きいか否かを判定する閾値作成回路及
   び大入力保護回路とを有し、 前記制御回路は、入力レベルが前記電流電圧変換増幅回
   路が飽和するような出力振幅レベル以下である前記入力
   信号が入力されたときまたは前記外部供給リセット信号
   が入力されたときに当該スイッチ手段を非導通状態とし
   て当該ゲイン制限用帰還抵抗を帰還ループから外して前
   記規定帰還抵抗を選択し、入力レベルが前記電流電圧変
   換増幅回路が飽和するような出力振幅レベルより大きい
   前記入力信号が入力されたとき、または入力レベルが前
   記電流電圧変換増幅回路が飽和するような出力振幅レベ
   ルより大きい前記入力信号が入力された場合であって前
   記外部供給リセット信号が入力されたときに当該スイッ
   チ手段を導通状態として当該ゲイン制限用帰還抵抗を当
   該規定帰還抵抗に並列に接続して前記電流電圧変換増幅
   回路の利得を低下させるように構成されていることを特
   徴とする請求項１に記載の前置増幅装置。
3. 【請求項３】 前記制御回路は、 前記外部供給リセット信号とは独立に前記電流電圧変換
   増幅回路が飽和するような出力振幅の前記入力信号が入
   力されたか否かを判定するコンパレータを有することを
   特徴とする請求項２に記載の前置増幅装置。
4. 【請求項４】 前記制御回路は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベルより大きい前記入力信号が入力された
   場合であって入力レベルが前記電流電圧変換増幅回路の
   利得切替レベルより大きい前記入力信号が入力されたこ
   と、または前記外部供給リセット信号が入力されたこと
   を検出するフリップフロップ回路を有することを特徴と
   する請求項２に記載の前置増幅装置。
5. 【請求項５】 前記制御回路は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベルより大きい前記入力信号が入力された
   場合であって前記外部供給リセット信号が入力されたこ
   とを検出する排他的論理和回路を有することを特徴とす
   る請求項２に記載の前置増幅装置。
6. 【請求項６】 前記制御回路は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベルより大きくかつ当該入力レベルが前記
   電流電圧変換増幅回路の利得切替レベルより大きい前記
   入力信号が入力された場合であって前記外部供給リセッ
   ト信号が入力されたことを検出するフリップフロップ回
   路を有することを特徴とする請求項２に記載の前置増幅
   装置。
7. 【請求項７】 入力端子に電流形態で入力される入力信
   号を電圧に変換しながら増幅する際の増幅率を制御する
   ゲイン制御方法であって、 出力信号を入力端子に所定の帰還量だけ帰還させるため
   の規定帰還抵抗及びゲイン制限用帰還抵抗を備え、前記
   入力信号を当該帰還抵抗を介して電圧に変換しながら増
   幅する電流電圧変換増幅回路に対し、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベル以下である前記入力信号が入力された
   ときまたは外部供給リセット信号が入力されたときに前
   記規定帰還抵抗を選択し、入力レベルが前記電流電圧変
   換増幅回路が飽和するような出力振幅レベルより大きい
   前記入力信号が入力されたときに前記規定帰還抵抗及び
   前記ゲイン制限用帰還抵抗を選択するとともに当該規定
   帰還抵抗に当該ゲイン制限用帰還抵抗を並列に接続して
   前記電流電圧変換増幅回路の利得を低下させる制御工程
   とを有し、 前記制御工程は、入力レベルが前記電流電圧変換増幅回
   路が飽和するような出力振幅レベルより大きい前記入力
   信号が入力された場合であって前記外部供給リセット信
   号が入力されたときに前記規定帰還抵抗及び前記ゲイン
   制限用帰還抵抗を選択するとともに当該規定帰還抵抗に
   当該ゲイン制限用帰還抵抗を並列に接続して前記電流電
   圧変換増幅回路の利得を低下させる工程を含むことを特
   徴とするゲイン制御方法。
8. 【請求項８】 前記ゲイン制限用帰還抵抗と直列に前記
   電流電圧変換増幅回路の入出力間に接続されたスイッチ
   手段と、入力レベルが前記電流電圧変換増幅回路の利得
   切替レベルより大きいか否かを判定する閾値作成回路及
   び大入力保護回路とを有する前置増幅装置に対し、 前記制御工程は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベル以下である前記入力信号が入力された
   ときまたは前記外部供給リセット信号が入力されたとき
   に当該スイッチ手段を非導通状態として当該ゲイン制限
   用帰還抵抗を帰還ループから外して前記規定帰還抵抗を
   選択する工程と、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
   な出力振幅レベルより大きい前記入力信号が入力された
   とき、または入力レベルが前記電流電圧変換増幅回路が
   飽和するような出力振幅レベルより大きい前記入力信号
   が入力された場合であって前記外部供給リセット信号が
   入力されたときに当該スイッチ手段を導通状態として当
   該ゲイン制限用帰還抵抗を当該規定帰還抵抗に並列に接
   続して前記電流電圧変換増幅回路の利得を低下させる工
   程とを含むことを特徴とする請求項７に記載のゲイン制
   御方法。
9. 【請求項９】 前記制御工程は、 前記外部供給リセット信号とは独立に前記電流電圧変換
   増幅回路が飽和するような出力振幅の前記入力信号が入
   力されたか否かを判定するコンパレート工程とを含むこ
   とを特徴とする請求項８に記載のゲイン制御方法。
10. 【請求項１０】 前記制御工程は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
    な出力振幅レベルより大きい前記入力信号が入力された
    場合であって入力レベルが前記電流電圧変換増幅回路の
    利得切替レベルより大きい前記入力信号が入力されたこ
    と、または前記外部供給リセット信号が入力されたこと
    を検出する工程を含むことを特徴とする請求項８に記載
    のゲイン制御方法。
11. 【請求項１１】 前記制御工程は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
    な出力振幅レベルより大きい前記入力信号が入力された
    場合であって前記外部供給リセット信号が入力されたこ
    とを検出する排他的論理和工程を含むことを特徴とする
    請求項８に記載のゲイン制御方法。
12. 【請求項１２】 前記制御工程は、 入力レベルが前記電流電圧変換増幅回路が飽和するよう
    な出力振幅レベルより大きくかつ当該入力レベルが前記
    電流電圧変換増幅回路の利得切替レベルより大きい前記
    入力信号が入力された場合であって前記外部供給リセッ
    ト信号が入力されたことを検出する工程を含むことを特
    徴とする請求項８に記載のゲイン制御方法。