JP2000152032A - ディジタルカメラのアナログ信号処理装置 - Google Patents
ディジタルカメラのアナログ信号処理装置Info
- Publication number
- JP2000152032A JP2000152032A JP11313637A JP31363799A JP2000152032A JP 2000152032 A JP2000152032 A JP 2000152032A JP 11313637 A JP11313637 A JP 11313637A JP 31363799 A JP31363799 A JP 31363799A JP 2000152032 A JP2000152032 A JP 2000152032A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- black level
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/165—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level to maintain the black level constant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】ディジタルビデオ信号に基づいて、適正なブラ
ックレベルクランピングを行い得るディジタルカメラの
アナログ信号処理装置を提供する。 【解決手段】ＣＣＤからの電気信号を所定のブラックレ
ベル値により調整してアナログビデオ信号に変換するＣ
ＤＳ回路１００と、ＣＤＳ回路１００からのアナログビ
デオ信号の利得を自動調節するＡＧＣ回路２００と、Ａ
ＧＣ回路２００からのアナログビデオ信号をディジタル
ビデオ信号に変換するＡ／Ｄ変換部３００と、Ａ／Ｄ変
換部３００からのディジタルビデオ信号のブラックレベ
ル値を、タイミング信号発生部７００からの第１，第２
クロック信号/Φ１，/Φ２及びブラックレベルクランピ
ング信号ＢＬＫＣＬＰを用いて所定時間間隔でクランピ
ングして所定のブラックレベル値を調整し、ＣＤＳ回路
１００へフィードバックさせるブラックレベルクランプ
回路４００と、を包含する。
ックレベルクランピングを行い得るディジタルカメラの
アナログ信号処理装置を提供する。 【解決手段】ＣＣＤからの電気信号を所定のブラックレ
ベル値により調整してアナログビデオ信号に変換するＣ
ＤＳ回路１００と、ＣＤＳ回路１００からのアナログビ
デオ信号の利得を自動調節するＡＧＣ回路２００と、Ａ
ＧＣ回路２００からのアナログビデオ信号をディジタル
ビデオ信号に変換するＡ／Ｄ変換部３００と、Ａ／Ｄ変
換部３００からのディジタルビデオ信号のブラックレベ
ル値を、タイミング信号発生部７００からの第１，第２
クロック信号/Φ１，/Φ２及びブラックレベルクランピ
ング信号ＢＬＫＣＬＰを用いて所定時間間隔でクランピ
ングして所定のブラックレベル値を調整し、ＣＤＳ回路
１００へフィードバックさせるブラックレベルクランプ
回路４００と、を包含する。
Description
【０００１】
【発明の属する技術分野】本発明は、電気信号に基づい
てブラックレベルクランピングを行い得るディジタルカ
メラのアナログ信号処理装置に関するものである。
てブラックレベルクランピングを行い得るディジタルカ
メラのアナログ信号処理装置に関するものである。
【０００２】
【従来の技術】一般に、ディジタルカメラでは、レンズ
を介して入力された光がＣＣＤ（Charge Coupled Devic
e）によって電気信号に変換され、ブラックレベルを基
準にサンプリングされて、アナログビデオ信号が生成さ
れる。該アナログビデオ信号は、各種アナログビデオ信
号処理過程を経由してディジタルビデオ信号に変換さ
れ、該ディジタルビデオ信号はＤＳＰ（Digital Signal
Processor）を経由して表示されるようになっている。
を介して入力された光がＣＣＤ（Charge Coupled Devic
e）によって電気信号に変換され、ブラックレベルを基
準にサンプリングされて、アナログビデオ信号が生成さ
れる。該アナログビデオ信号は、各種アナログビデオ信
号処理過程を経由してディジタルビデオ信号に変換さ
れ、該ディジタルビデオ信号はＤＳＰ（Digital Signal
Processor）を経由して表示されるようになっている。
【０００３】このような従来のディジタルカメラのアナ
ログ信号処理装置は、図６に示したように、所定のブラ
ックレベル値を基準にして、ＣＣＤ（未図示）から印加
される電気信号の直流電圧レベルを調整し、アナログビ
デオ信号に変換して出力するＣＤＳ（Correlated Doubl
e Sampling）回路１０と、該ＣＤＳ回路１０から出力さ
れるアナログビデオ信号の利得（Gain）を調節して、所
定利得だけ増幅されたアナログビデオ信号を出力するＡ
ＧＣ（Automatic Gain Control）回路２０と、該ＡＧＣ
回路２０から出力されたアナログビデオ信号をディジタ
ル映像信号に変換してＤＳＰ（未図示）に出力するアナ
ログ／ディジタル変換部（以下、Ａ／Ｄ変換部という）
３０と、前記ＡＧＣ回路２０から出力されるアナログビ
デオ信号のブラックレベル値と、予め設定されたブラッ
クレベル基準値ＶREFとを比較して、ブラックレベルク
ランピングを行うブラックレベルクランプ回路４０と、
を包含して構成されていた。
ログ信号処理装置は、図６に示したように、所定のブラ
ックレベル値を基準にして、ＣＣＤ（未図示）から印加
される電気信号の直流電圧レベルを調整し、アナログビ
デオ信号に変換して出力するＣＤＳ（Correlated Doubl
e Sampling）回路１０と、該ＣＤＳ回路１０から出力さ
れるアナログビデオ信号の利得（Gain）を調節して、所
定利得だけ増幅されたアナログビデオ信号を出力するＡ
ＧＣ（Automatic Gain Control）回路２０と、該ＡＧＣ
回路２０から出力されたアナログビデオ信号をディジタ
ル映像信号に変換してＤＳＰ（未図示）に出力するアナ
ログ／ディジタル変換部（以下、Ａ／Ｄ変換部という）
３０と、前記ＡＧＣ回路２０から出力されるアナログビ
デオ信号のブラックレベル値と、予め設定されたブラッ
クレベル基準値ＶREFとを比較して、ブラックレベルク
ランピングを行うブラックレベルクランプ回路４０と、
を包含して構成されていた。
【０００４】前記ブラックレベルクランプ回路４０は、
クロック発生器（未図示）から所定時間間隔で印加され
るブラックレベルクランピング信号ＢＬＫＣＬＰによっ
てオン／オフ（Ｏｎ／Ｏｆｆ）制御され、前記ＡＧＣ回
路２０からのアナログビデオ信号の入力を制御するスイ
ッチ４１と、該スイッチ４１がオンされたときに、前記
ＡＧＣ回路２０から出力されるアナログビデオ信号のブ
ラックレベル値と、予め設定されたブラックレベル基準
値ＶREFとを比較するアナログ比較器４２と、該アナロ
グ比較器４２からの比較結果によって、前記ＣＤＳ回路
１０で電気信号の直流電圧レベルを調整するために必要
なブラックレベル値を設定して、前記ＣＤＳ回路１０に
印加する積分器４３と、から構成されていた。
クロック発生器（未図示）から所定時間間隔で印加され
るブラックレベルクランピング信号ＢＬＫＣＬＰによっ
てオン／オフ（Ｏｎ／Ｏｆｆ）制御され、前記ＡＧＣ回
路２０からのアナログビデオ信号の入力を制御するスイ
ッチ４１と、該スイッチ４１がオンされたときに、前記
ＡＧＣ回路２０から出力されるアナログビデオ信号のブ
ラックレベル値と、予め設定されたブラックレベル基準
値ＶREFとを比較するアナログ比較器４２と、該アナロ
グ比較器４２からの比較結果によって、前記ＣＤＳ回路
１０で電気信号の直流電圧レベルを調整するために必要
なブラックレベル値を設定して、前記ＣＤＳ回路１０に
印加する積分器４３と、から構成されていた。
【０００５】このように構成された従来のディジタルカ
メラのアナログ信号処理装置において、アナログビデオ
信号をディジタルビデオ信号に変換する処理について説
明すると、以下のようである。
メラのアナログ信号処理装置において、アナログビデオ
信号をディジタルビデオ信号に変換する処理について説
明すると、以下のようである。
【０００６】先ず、ＣＣＤから出力される電気信号は、
ＣＤＳ回路１０によってアナログビデオ信号に変換され
る。このとき、アナログビデオ信号の直流電圧レベル
は、ブラックレベル値を基準に調整され、該ブラックレ
ベル値は後述するようにブラックレベルクランプ回路４
０で所定時間間隔で調整されて出力される。
ＣＤＳ回路１０によってアナログビデオ信号に変換され
る。このとき、アナログビデオ信号の直流電圧レベル
は、ブラックレベル値を基準に調整され、該ブラックレ
ベル値は後述するようにブラックレベルクランプ回路４
０で所定時間間隔で調整されて出力される。
【０００７】前記ＣＤＳ回路１０で変換されたアナログ
ビデオ信号はＡＧＣ回路２０に出力され、所定の利得値
だけ増幅されて出力される。この後、Ａ／Ｄ変換部３０
によってディジタルビデオ信号に変換される。
ビデオ信号はＡＧＣ回路２０に出力され、所定の利得値
だけ増幅されて出力される。この後、Ａ／Ｄ変換部３０
によってディジタルビデオ信号に変換される。
【０００８】一方、前記ＡＧＣ回路２０の出力端にはス
イッチ４１が接続されている。該スイッチ４１は、クロ
ック発生器（未図示）から所定時間間隔で入力されるブ
ラックレベルクランピング信号ＢＬＫＣＬＰによってオ
ン／オフ制御されて、前記ＡＧＣ回路２０からのアナロ
グビデオ信号をアナログ比較器４２に伝達する。
イッチ４１が接続されている。該スイッチ４１は、クロ
ック発生器（未図示）から所定時間間隔で入力されるブ
ラックレベルクランピング信号ＢＬＫＣＬＰによってオ
ン／オフ制御されて、前記ＡＧＣ回路２０からのアナロ
グビデオ信号をアナログ比較器４２に伝達する。
【０００９】ここで、前記ブラックレベルクランピング
信号ＢＬＫＣＬＰは、図７に示したように、ディジタル
カメラの画面のライン区間Ａの間の無映像区間Ｂでアク
ティブにされる信号である。即ち、前記ブラックレベル
クランピング信号ＢＬＫＣＬＰがアクティブにされる無
映像区間Ｂで前記スイッチ４１がオンされ、前記ＡＧＣ
回路２０から出力されるアナログビデオ信号が、前記ア
ナログ比較器４２に印加される。
信号ＢＬＫＣＬＰは、図７に示したように、ディジタル
カメラの画面のライン区間Ａの間の無映像区間Ｂでアク
ティブにされる信号である。即ち、前記ブラックレベル
クランピング信号ＢＬＫＣＬＰがアクティブにされる無
映像区間Ｂで前記スイッチ４１がオンされ、前記ＡＧＣ
回路２０から出力されるアナログビデオ信号が、前記ア
ナログ比較器４２に印加される。
【００１０】アナログ比較器４２は、ＡＧＣ回路２０か
ら入力されるアナログビデオ信号のブラックレベル値と
予め設定されたブラックレベル基準値ＶREFとを比較し
て、比較結果を積分器４３に出力する。積分器４３は、
前記比較結果に応じて、２つの値が一致するように、電
気信号をアナログビデオ信号に変換するときの基準とな
るブラックレベル値をアップ又はダウンさせて調整し、
前記ＣＤＳ回路１０にフィードバックする。
ら入力されるアナログビデオ信号のブラックレベル値と
予め設定されたブラックレベル基準値ＶREFとを比較し
て、比較結果を積分器４３に出力する。積分器４３は、
前記比較結果に応じて、２つの値が一致するように、電
気信号をアナログビデオ信号に変換するときの基準とな
るブラックレベル値をアップ又はダウンさせて調整し、
前記ＣＤＳ回路１０にフィードバックする。
【００１１】前記ＣＤＳ回路１０は、前記積分器４３か
らの出力信号によって、ＣＣＤから入力される電気信号
の直流電圧レベルを正確に調整して、アナログビデオ信
号を出力する。
らの出力信号によって、ＣＣＤから入力される電気信号
の直流電圧レベルを正確に調整して、アナログビデオ信
号を出力する。
【００１２】このような従来のディジタルカメラのアナ
ログ信号処理装置においては、各信号処理回路の処理に
おけるタイミング誤差及びオフセット電圧などによっ
て、設定されたブラックレベル値を継続して維持するこ
とが難しいので、それを補正するために、所定時間間隔
でブラックレベル値をクランピングするブラックレベル
クランプ回路４０を備えるようになっていた。
ログ信号処理装置においては、各信号処理回路の処理に
おけるタイミング誤差及びオフセット電圧などによっ
て、設定されたブラックレベル値を継続して維持するこ
とが難しいので、それを補正するために、所定時間間隔
でブラックレベル値をクランピングするブラックレベル
クランプ回路４０を備えるようになっていた。
【００１３】
【発明が解決しようとする課題】然るに、このような従
来のディジタルカメラのアナログ信号処理装置において
は、ブラックレベルクランプ回路４０及びＡ／Ｄ変換部
３０でオフセット電圧が発生するため、該オフセット電
圧を補正するためには、信号補正回路をさらに追加しな
ければならないという不都合な点があった。
来のディジタルカメラのアナログ信号処理装置において
は、ブラックレベルクランプ回路４０及びＡ／Ｄ変換部
３０でオフセット電圧が発生するため、該オフセット電
圧を補正するためには、信号補正回路をさらに追加しな
ければならないという不都合な点があった。
【００１４】本発明は、このような従来の課題に鑑みて
なされたもので、ディジタルビデオ信号に基づいて、適
正なブラックレベルクランピングを行い得るディジタル
カメラのアナログ信号処理装置を提供することを目的と
する。
なされたもので、ディジタルビデオ信号に基づいて、適
正なブラックレベルクランピングを行い得るディジタル
カメラのアナログ信号処理装置を提供することを目的と
する。
【００１５】
【課題を解決するための手段】このような目的を達成す
るため、本発明の請求項１に係るディジタルカメラのア
ナログ信号処理装置は、ディジタルカメラのＣＣＤから
印加された電気信号の直流電圧レベルを、所定のブラッ
クレベル値を基準にして調整し、アナログビデオ信号に
変換して出力する電圧レベル変換手段と、該電圧レベル
変換手段から出力されたアナログビデオ信号の利得を調
節する利得調節手段と、該利得調節手段から出力された
アナログビデオ信号をディジタルビデオ信号に変換する
Ａ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されたデ
ィジタルビデオ信号のブラックレベル値と所定のブラッ
クレベル基準値とを所定時間間隔で比較し、前記２つの
値が一致するように、前記電圧レベル変換手段の前記所
定のブラックレベル値を増減制御してクランピングする
ブラックレベルクランプ手段と、該ブラックレベルクラ
ンプ手段のクランプ動作のタイミングを制御するための
第１，第２クロック信号及びブラックレベルクランピン
グ信号を発生するタイミング信号発生手段と、を包含し
て構成される。
るため、本発明の請求項１に係るディジタルカメラのア
ナログ信号処理装置は、ディジタルカメラのＣＣＤから
印加された電気信号の直流電圧レベルを、所定のブラッ
クレベル値を基準にして調整し、アナログビデオ信号に
変換して出力する電圧レベル変換手段と、該電圧レベル
変換手段から出力されたアナログビデオ信号の利得を調
節する利得調節手段と、該利得調節手段から出力された
アナログビデオ信号をディジタルビデオ信号に変換する
Ａ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力されたデ
ィジタルビデオ信号のブラックレベル値と所定のブラッ
クレベル基準値とを所定時間間隔で比較し、前記２つの
値が一致するように、前記電圧レベル変換手段の前記所
定のブラックレベル値を増減制御してクランピングする
ブラックレベルクランプ手段と、該ブラックレベルクラ
ンプ手段のクランプ動作のタイミングを制御するための
第１，第２クロック信号及びブラックレベルクランピン
グ信号を発生するタイミング信号発生手段と、を包含し
て構成される。
【００１６】請求項２に記載の発明では、前記ブラック
レベルクランプ回路は、前記Ａ／Ｄ変換手段から出力さ
れたディジタルビデオ信号のブラックレベル値と、予め
設定された所定のブラックレベル基準値とを比較して、
該比較結果に応じたレベルの信号を出力するディジタル
比較回路と、該ディジタル比較回路から出力された信号
レベルに基づいて前記所定のブラックレベル値を増減制
御し、前記電圧レベル変換手段に出力する積分回路と、
を備えて構成される。
レベルクランプ回路は、前記Ａ／Ｄ変換手段から出力さ
れたディジタルビデオ信号のブラックレベル値と、予め
設定された所定のブラックレベル基準値とを比較して、
該比較結果に応じたレベルの信号を出力するディジタル
比較回路と、該ディジタル比較回路から出力された信号
レベルに基づいて前記所定のブラックレベル値を増減制
御し、前記電圧レベル変換手段に出力する積分回路と、
を備えて構成される。
【００１７】請求項３に記載の発明では、前記積分回路
は、前記ディジタル比較回路の出力信号レベルによって
所定の基準電圧を選択的に出力する電圧印加部と、該電
圧印加部で選択された電圧を前記第１，第２制御信号に
よって充電又は放電し、所定時間積分して出力するスイ
ッチドキャパシタ積分器と、前記タイミング信号発生手
段の第１，第２クロック信号及びブラックレベルクラン
ピング信号を入力し、前記第１，第２制御信号を生成し
て前記スイッチドキャパシタ積分器に出力する制御信号
生成部と、を備えて構成される。
は、前記ディジタル比較回路の出力信号レベルによって
所定の基準電圧を選択的に出力する電圧印加部と、該電
圧印加部で選択された電圧を前記第１，第２制御信号に
よって充電又は放電し、所定時間積分して出力するスイ
ッチドキャパシタ積分器と、前記タイミング信号発生手
段の第１，第２クロック信号及びブラックレベルクラン
ピング信号を入力し、前記第１，第２制御信号を生成し
て前記スイッチドキャパシタ積分器に出力する制御信号
生成部と、を備えて構成される。
【００１８】請求項４に記載の発明では、前記電圧印加
部は、前記ディジタル比較回路の出力信号レベルに応じ
てオン／オフ制御され、前記電圧レベル変換手段に出力
する所定のブラックレベル値の電圧を増加させるための
上位基準電圧を前記スイッチドキャパシタ積分器に供給
する第１スイッチング手段と、前記ディジタル比較回路
の出力信号レベルを反転させるインバータと、該インバ
ータの出力信号レベルに応じてオン／オフ制御され、前
記電圧レベル変換手段に出力する所定のブラックレベル
値の電圧を低下させるための下位基準電圧を前記スイッ
チドキャパシタ積分器に供給する第２スイッチング手段
と、を備えて構成される。
部は、前記ディジタル比較回路の出力信号レベルに応じ
てオン／オフ制御され、前記電圧レベル変換手段に出力
する所定のブラックレベル値の電圧を増加させるための
上位基準電圧を前記スイッチドキャパシタ積分器に供給
する第１スイッチング手段と、前記ディジタル比較回路
の出力信号レベルを反転させるインバータと、該インバ
ータの出力信号レベルに応じてオン／オフ制御され、前
記電圧レベル変換手段に出力する所定のブラックレベル
値の電圧を低下させるための下位基準電圧を前記スイッ
チドキャパシタ積分器に供給する第２スイッチング手段
と、を備えて構成される。
【００１９】請求項５に記載の発明では、前記スイッチ
ドキャパシタ積分器は、第１キャパシタと、前記制御信
号生成部から出力される第１制御信号がハイレベルのと
きに前記電圧印加部からの選択された基準電圧を前記第
１キャパシタに供給する第３スイッチング手段と、前記
制御信号生成部から出力される第２制御信号がハイレベ
ルのときに前記第１キャパシタを放電させる第４スイッ
チング手段と、前記第４スイッチング手段を介した電圧
が一方の入力端子に印加され、他方の入力端子は接地さ
れ、前記一方の入力端子に入力する電圧を増幅して出力
する演算増幅器と、該演算増幅器の前記一方の入力端子
と出力端子間に連結される第２キャパシタと、を備えて
構成される。
ドキャパシタ積分器は、第１キャパシタと、前記制御信
号生成部から出力される第１制御信号がハイレベルのと
きに前記電圧印加部からの選択された基準電圧を前記第
１キャパシタに供給する第３スイッチング手段と、前記
制御信号生成部から出力される第２制御信号がハイレベ
ルのときに前記第１キャパシタを放電させる第４スイッ
チング手段と、前記第４スイッチング手段を介した電圧
が一方の入力端子に印加され、他方の入力端子は接地さ
れ、前記一方の入力端子に入力する電圧を増幅して出力
する演算増幅器と、該演算増幅器の前記一方の入力端子
と出力端子間に連結される第２キャパシタと、を備えて
構成される。
【００２０】請求項６に記載の発明では、前記電圧印加
部は、前記ディジタル比較回路の出力信号レベルに応じ
てオン／オフ制御され、前記電圧レベル変換手段に出力
する所定のブラックレベル値の電圧を増加させるための
上位基準電圧を、一方の出力端子を介して前記スイッチ
ドキャパシタ積分器に供給し、前記電圧レベル変換手段
に出力する所定のブラックレベル値の電圧を低下させる
ための下位基準電圧を、他方の出力端子を介して前記ス
イッチドキャパシタ積分器に供給する第１スイッチング
手段と、前記ディジタル比較回路の出力信号レベルを反
転させるインバータと、該インバータの出力信号レベル
に応じてオン／オフ制御され、前記上位基準電圧を前記
他方の入力端子を介して前記スイッチドキャパシタ積分
器に供給し、前記下位基準電圧を前記一方の入力端子を
介して前記スイッチドキャパシタ積分器に供給する第２
スイッチング手段と、を備えて構成される。
部は、前記ディジタル比較回路の出力信号レベルに応じ
てオン／オフ制御され、前記電圧レベル変換手段に出力
する所定のブラックレベル値の電圧を増加させるための
上位基準電圧を、一方の出力端子を介して前記スイッチ
ドキャパシタ積分器に供給し、前記電圧レベル変換手段
に出力する所定のブラックレベル値の電圧を低下させる
ための下位基準電圧を、他方の出力端子を介して前記ス
イッチドキャパシタ積分器に供給する第１スイッチング
手段と、前記ディジタル比較回路の出力信号レベルを反
転させるインバータと、該インバータの出力信号レベル
に応じてオン／オフ制御され、前記上位基準電圧を前記
他方の入力端子を介して前記スイッチドキャパシタ積分
器に供給し、前記下位基準電圧を前記一方の入力端子を
介して前記スイッチドキャパシタ積分器に供給する第２
スイッチング手段と、を備えて構成される。
【００２１】請求項７に記載の発明では、前記スイッチ
ドキャパシタ積分器は、第１キャパシタと、前記制御信
号生成部から出力される第１制御信号がハイレベルのと
きに、前記第１キャパシタの両端子を前記電圧印加部の
両出力端子と夫々接続して、前記上位基準電圧及び下位
基準電圧を前記第１キャパシタに供給する第３スイッチ
ング手段と、前記制御信号生成部から出力される第２制
御信号がハイレベルのときに、前記第１キャパシタを両
端子から放電させる第４スイッチング手段と、前記第１
キャパシタの両端子が前記第４スイッチング手段を介し
て各入力端子に接続され、前記各入力端子に入力する電
圧差を増幅して出力する演算増幅器と、該演算増幅器の
一方の入力端子と出力端子間に連結される第２キャパシ
タと、該演算増幅器の他方の入力端子と出力端子間に連
結される第３キャパシタと、を備えて構成される。
ドキャパシタ積分器は、第１キャパシタと、前記制御信
号生成部から出力される第１制御信号がハイレベルのと
きに、前記第１キャパシタの両端子を前記電圧印加部の
両出力端子と夫々接続して、前記上位基準電圧及び下位
基準電圧を前記第１キャパシタに供給する第３スイッチ
ング手段と、前記制御信号生成部から出力される第２制
御信号がハイレベルのときに、前記第１キャパシタを両
端子から放電させる第４スイッチング手段と、前記第１
キャパシタの両端子が前記第４スイッチング手段を介し
て各入力端子に接続され、前記各入力端子に入力する電
圧差を増幅して出力する演算増幅器と、該演算増幅器の
一方の入力端子と出力端子間に連結される第２キャパシ
タと、該演算増幅器の他方の入力端子と出力端子間に連
結される第３キャパシタと、を備えて構成される。
【００２２】請求項８に記載の発明では、前記制御信号
生成部は、前記タイミング信号発生部から出力される第
１クロック信号とブラックレベルクランピング信号とを
否定論理積演算して第１制御信号を出力するＮＡＮＤゲ
ートと、前記タイミング信号発生部から出力される、前
記第１クロック信号の位相と相補な位相を有する第２ク
ロック信号を反転させるインバータと、該インバータの
出力信号と前記ブラックレベルクランピング信号とを論
理積演算して第２制御信号を出力するＡＮＤゲートと、
を備えて構成される。
生成部は、前記タイミング信号発生部から出力される第
１クロック信号とブラックレベルクランピング信号とを
否定論理積演算して第１制御信号を出力するＮＡＮＤゲ
ートと、前記タイミング信号発生部から出力される、前
記第１クロック信号の位相と相補な位相を有する第２ク
ロック信号を反転させるインバータと、該インバータの
出力信号と前記ブラックレベルクランピング信号とを論
理積演算して第２制御信号を出力するＡＮＤゲートと、
を備えて構成される。
【００２３】請求項９に記載の発明では、前記ブラック
レベル基準値のビット数は、ディジタルビデオ信号のブ
ラックレベル値のビット数以下とする。
レベル基準値のビット数は、ディジタルビデオ信号のブ
ラックレベル値のビット数以下とする。
【００２４】
【発明の実施の形態】以下、本発明の実施形態を、図面
を用いて説明する。本実施形態に係るディジタルカメラ
のアナログ信号処理装置は、図１に示したように、ディ
ジタルカメラのＣＣＤ（未図示）から印加された電気信
号の直流電圧レベルを、後述する所定のブラックレベル
値を基準にして調整し、アナログビデオ信号に変換して
出力する電圧レベル変換手段としてのＣＤＳ（Correlat
ed Double Sampling）回路１００と、該ＣＤＳ回路１０
０から出力されたアナログビデオ信号の利得（Gain）を
調節する利得調節手段としてのＡＧＣ（Automatic Gain
Control）回路２００と、該ＡＧＣ回路２００から出力
されたアナログビデオ信号をディジタルビデオ信号に変
換するＡ／Ｄ変換手段としてのＡ／Ｄ変換部３００と、
該Ａ／Ｄ変換部３００から出力されたディジタルビデオ
信号のブラックレベル値と所定のブラックレベル基準値
ＶREFとを所定時間間隔で比較し、該比較結果に応じ
て、前記２つの値が一致するように、前記ＣＤＳ回路１
００に出力するブラックレベル値を増減制御してクラン
ピングし、ＣＤＳ回路１００へフィードバックさせるブ
ラックレベルクランプ手段としてのブラックレベルクラ
ンプ回路４００と、該ブラックレベルクランプ回路４０
０のクランプ動作のタイミングを制御するための第１，
第２クロック信号/Φ１，/Φ２及びＡ／Ｄ変換部３００
から出力されるディジタルビデオ信号の入力タイミング
を制御するためのブラックレベルクランピング信号ＢＬ
ＫＣＬＰを発生するタイミング信号発生部７００と、を
包含して構成されている。
を用いて説明する。本実施形態に係るディジタルカメラ
のアナログ信号処理装置は、図１に示したように、ディ
ジタルカメラのＣＣＤ（未図示）から印加された電気信
号の直流電圧レベルを、後述する所定のブラックレベル
値を基準にして調整し、アナログビデオ信号に変換して
出力する電圧レベル変換手段としてのＣＤＳ（Correlat
ed Double Sampling）回路１００と、該ＣＤＳ回路１０
０から出力されたアナログビデオ信号の利得（Gain）を
調節する利得調節手段としてのＡＧＣ（Automatic Gain
Control）回路２００と、該ＡＧＣ回路２００から出力
されたアナログビデオ信号をディジタルビデオ信号に変
換するＡ／Ｄ変換手段としてのＡ／Ｄ変換部３００と、
該Ａ／Ｄ変換部３００から出力されたディジタルビデオ
信号のブラックレベル値と所定のブラックレベル基準値
ＶREFとを所定時間間隔で比較し、該比較結果に応じ
て、前記２つの値が一致するように、前記ＣＤＳ回路１
００に出力するブラックレベル値を増減制御してクラン
ピングし、ＣＤＳ回路１００へフィードバックさせるブ
ラックレベルクランプ手段としてのブラックレベルクラ
ンプ回路４００と、該ブラックレベルクランプ回路４０
０のクランプ動作のタイミングを制御するための第１，
第２クロック信号/Φ１，/Φ２及びＡ／Ｄ変換部３００
から出力されるディジタルビデオ信号の入力タイミング
を制御するためのブラックレベルクランピング信号ＢＬ
ＫＣＬＰを発生するタイミング信号発生部７００と、を
包含して構成されている。
【００２５】前記ブラックレベルクランプ回路４００
は、Ａ／Ｄ変換部３００から出力されたディジタルビデ
オ信号のブラックレベル値と、予め設定されたブラック
レベル基準値ＶREFとを比較するディジタル比較回路５
００と、該ディジタル比較回路５００の出力信号レベル
に基づいて前記ＣＤＳ回路１００に入力する所定のブラ
ックレベル値を増減制御し、この増減されたブラックレ
ベル値をＣＤＳ回路１００へフィードバックさせる積分
回路６００と、を備えて構成されている。
は、Ａ／Ｄ変換部３００から出力されたディジタルビデ
オ信号のブラックレベル値と、予め設定されたブラック
レベル基準値ＶREFとを比較するディジタル比較回路５
００と、該ディジタル比較回路５００の出力信号レベル
に基づいて前記ＣＤＳ回路１００に入力する所定のブラ
ックレベル値を増減制御し、この増減されたブラックレ
ベル値をＣＤＳ回路１００へフィードバックさせる積分
回路６００と、を備えて構成されている。
【００２６】前記ディジタル比較回路５００の一実施形
態として、キャリー伝播論理回路（Carry Propagation
Logic：ＣＰＬ）を用いることが可能である。このキャ
リー伝播論理回路は、図２に示したように、ディジタル
ビデオ信号のうちの第９番目〜第６番目ビットＤ＜９
＞，Ｄ＜８＞，Ｄ＜７＞，Ｄ＜６＞を論理和演算するＯ
Ｒゲート５０１と、ディジタルビデオ信号の第５番目ビ
ットＤ＜５＞とブラックレベル基準値ＶREFの第５番目
ビットの反転ビット／Ｂ＜５＞とを排他的論理和演算す
るＸＯＲゲート５０２と、ディジタルビデオ信号の第５
番目ビットＤ＜５＞とブラックレベル基準値ＶREFの第
５番目ビットの反転ビット／Ｂ＜５＞とを否定論理積演
算するＮＡＮＤゲート５０３と、ディジタルビデオ信号
の第４番目ビットＤ＜４＞とブラックレベル基準値Ｖ
REFの第４番目ビットの反転ビット／Ｂ＜４＞とを排他
的論理和演算するＸＯＲゲート５０４と、ディジタルビ
デオ信号の第４番目ビットＤ＜４＞とブラックレベル基
準値ＶREFの第４番目ビットの反転ビット／Ｂ＜４＞と
を論理積演算するＡＮＤゲート５０５と、ディジタルビ
デオ信号の第３番目ビットＤ＜３＞とブラックレベル基
準値ＶREFの第３番目ビットの反転ビット／Ｂ＜３＞と
を排他的論理和演算するＸＯＲゲート５０６と、ディジ
タルビデオ信号の第３番目ビットＤ＜３＞とブラックレ
ベル基準値ＶREFの第３番目ビットの反転ビット／Ｂ＜
３＞とを論理積演算するＡＮＤゲート５０７と、ディジ
タルビデオ信号の第２番目ビットＤ＜２＞とブラックレ
ベル基準値ＶREFの第２番目ビットの反転ビット／Ｂ＜
２＞とを排他的論理和演算するＸＯＲゲート５０８と、
ディジタルビデオ信号の第２番目ビットＤ＜２＞とブラ
ックレベル基準値ＶREFの第２番目ビットの反転ビット
／Ｂ＜２＞とを否定論理積演算するＮＡＮＤゲート５０
９と、ディジタルビデオ信号の第１番目ビットＤ＜１＞
とブラックレベル基準値ＶREFの第１番目ビットの反転
ビット／Ｂ＜１＞とを排他的論理和演算するＸＯＲゲー
ト５１０と、ディジタルビデオ信号の第１番目ビットＤ
＜１＞とブラックレベル基準値ＶREFの第１番目ビット
の反転ビット／Ｂ＜１＞とを論理積演算するＡＮＤゲー
ト５１１と、ディジタルビデオ信号の第０番目ビットＤ
＜０＞とブラックレベル基準値ＶREFの第０番目ビット
の反転ビット／Ｂ＜０＞とを論理積演算するＡＮＤゲー
ト５１３と、ＸＯＲゲート５０８，５１０及びＡＮＤゲ
ート５１３の各出力信号を否定論理積演算するＮＡＮＤ
ゲート５１４と、ＸＯＲゲート５０８及びＡＮＤゲート
５１１の各出力信号を否定論理積演算するＮＡＮＤゲー
ト５１５と、ＮＡＮＤゲート５０９，５１４，５１５の
各出力信号を否定論理積演算するＮＡＮＤゲート５１６
と、ＸＯＲゲート５０２及びＡＮＤゲート５０５の各出
力信号を否定論理積演算するＮＡＮＤゲート５１７と、
ＸＯＲゲート５０２，５０４及びＡＮＤゲート５０７の
各出力信号を否定論理積演算するＮＡＮＤゲート５１８
と、ＸＯＲゲート５０２，５０４，５０６及びＮＡＮＤ
ゲート５１６の各出力信号を否定論理積演算するＮＡＮ
Ｄゲート５１９と、ＮＡＮＤゲート５０３，５１７，５
１８，５１９の各出力信号を否定論理積演算するＮＡＮ
Ｄゲート５２０と、ＸＯＲゲート５０１及びＮＡＮＤゲ
ート５２０の各出力信号を論理和演算して信号Ｓ１を出
力するＯＲゲート５２１と、から構成されている。
態として、キャリー伝播論理回路（Carry Propagation
Logic：ＣＰＬ）を用いることが可能である。このキャ
リー伝播論理回路は、図２に示したように、ディジタル
ビデオ信号のうちの第９番目〜第６番目ビットＤ＜９
＞，Ｄ＜８＞，Ｄ＜７＞，Ｄ＜６＞を論理和演算するＯ
Ｒゲート５０１と、ディジタルビデオ信号の第５番目ビ
ットＤ＜５＞とブラックレベル基準値ＶREFの第５番目
ビットの反転ビット／Ｂ＜５＞とを排他的論理和演算す
るＸＯＲゲート５０２と、ディジタルビデオ信号の第５
番目ビットＤ＜５＞とブラックレベル基準値ＶREFの第
５番目ビットの反転ビット／Ｂ＜５＞とを否定論理積演
算するＮＡＮＤゲート５０３と、ディジタルビデオ信号
の第４番目ビットＤ＜４＞とブラックレベル基準値Ｖ
REFの第４番目ビットの反転ビット／Ｂ＜４＞とを排他
的論理和演算するＸＯＲゲート５０４と、ディジタルビ
デオ信号の第４番目ビットＤ＜４＞とブラックレベル基
準値ＶREFの第４番目ビットの反転ビット／Ｂ＜４＞と
を論理積演算するＡＮＤゲート５０５と、ディジタルビ
デオ信号の第３番目ビットＤ＜３＞とブラックレベル基
準値ＶREFの第３番目ビットの反転ビット／Ｂ＜３＞と
を排他的論理和演算するＸＯＲゲート５０６と、ディジ
タルビデオ信号の第３番目ビットＤ＜３＞とブラックレ
ベル基準値ＶREFの第３番目ビットの反転ビット／Ｂ＜
３＞とを論理積演算するＡＮＤゲート５０７と、ディジ
タルビデオ信号の第２番目ビットＤ＜２＞とブラックレ
ベル基準値ＶREFの第２番目ビットの反転ビット／Ｂ＜
２＞とを排他的論理和演算するＸＯＲゲート５０８と、
ディジタルビデオ信号の第２番目ビットＤ＜２＞とブラ
ックレベル基準値ＶREFの第２番目ビットの反転ビット
／Ｂ＜２＞とを否定論理積演算するＮＡＮＤゲート５０
９と、ディジタルビデオ信号の第１番目ビットＤ＜１＞
とブラックレベル基準値ＶREFの第１番目ビットの反転
ビット／Ｂ＜１＞とを排他的論理和演算するＸＯＲゲー
ト５１０と、ディジタルビデオ信号の第１番目ビットＤ
＜１＞とブラックレベル基準値ＶREFの第１番目ビット
の反転ビット／Ｂ＜１＞とを論理積演算するＡＮＤゲー
ト５１１と、ディジタルビデオ信号の第０番目ビットＤ
＜０＞とブラックレベル基準値ＶREFの第０番目ビット
の反転ビット／Ｂ＜０＞とを論理積演算するＡＮＤゲー
ト５１３と、ＸＯＲゲート５０８，５１０及びＡＮＤゲ
ート５１３の各出力信号を否定論理積演算するＮＡＮＤ
ゲート５１４と、ＸＯＲゲート５０８及びＡＮＤゲート
５１１の各出力信号を否定論理積演算するＮＡＮＤゲー
ト５１５と、ＮＡＮＤゲート５０９，５１４，５１５の
各出力信号を否定論理積演算するＮＡＮＤゲート５１６
と、ＸＯＲゲート５０２及びＡＮＤゲート５０５の各出
力信号を否定論理積演算するＮＡＮＤゲート５１７と、
ＸＯＲゲート５０２，５０４及びＡＮＤゲート５０７の
各出力信号を否定論理積演算するＮＡＮＤゲート５１８
と、ＸＯＲゲート５０２，５０４，５０６及びＮＡＮＤ
ゲート５１６の各出力信号を否定論理積演算するＮＡＮ
Ｄゲート５１９と、ＮＡＮＤゲート５０３，５１７，５
１８，５１９の各出力信号を否定論理積演算するＮＡＮ
Ｄゲート５２０と、ＸＯＲゲート５０１及びＮＡＮＤゲ
ート５２０の各出力信号を論理和演算して信号Ｓ１を出
力するＯＲゲート５２１と、から構成されている。
【００２７】また、前記積分回路６００の一実施形態と
して、単一（single）の入出力部を有する積分器を利用
することが可能である。この積分回路６００は、図３に
示したように、タイミング信号発生部７００から出力さ
れる第１クロック信号/Φ１とブラックレベルクランピ
ング信号ＢＬＫＣＬＰとを否定論理積演算して第１制御
信号を出力するＮＡＮＤゲート６１１と、タイミング信
号発生部７００から出力される、第１クロック信号/Φ
の位相と相補な位相を有する第２クロック信号/Φ２を
反転させるインバータ６１２と、該インバータ６１２の
出力信号とブラックレベルクランピング信号ＢＬＫＣＬ
Ｐとを論理積演算して第２制御信号を出力するＡＮＤゲ
ート６１３とにより構成された制御信号生成部６１０
と、ディジタル比較回路５００の出力信号Ｓ１の論理レ
ベルによってオン／オフ制御され、ＣＤＳ回路１００に
出力する所定のブラックレベル値の電圧を増加させるた
めの上位基準電圧ＶTを、スイッチドキャパシタ積分器
６３０に選択的に供給する第１スイッチ手段としてのス
イッチ６２１と、ディジタル比較回路５００の出力信号
Ｓ１の論理レベルを反転させるインバータ６２３と、該
インバータ６２３の出力信号の論理レベルによってオン
／オフ制御され、ＣＤＳ回路１００に出力する所定のブ
ラックレベル値の電圧を低下させるための下位基準電圧
ＶBを、スイッチドキャパシタ積分器６３０に選択的に
供給する第２スイッチング手段としてのスイッチ６２２
とにより構成された電圧印加部６２０と、制御信号生成
部６１０のＮＡＮＤゲート６１１から出力される第１制
御信号によってオン／オフ制御される第３スイッチ手段
としてのスイッチ６３１と、制御信号生成部６１０のＡ
ＮＤゲート６１３から出力される第２制御信号によって
オン／オフ制御される第４スイッチング手段としてのス
イッチ６３２と、スイッチ６３１とスイッチ６３２間に
接続され、各スイッチ６３１，６３２のオン／オフ動作
によって充電及び放電される第１キャパシタ６３３と、
スイッチ６３２から出力される電圧が反転入力端子に印
加され、非反転入力端子は接地され、反転入力端子の電
圧を所定増幅率に増幅して出力する演算増幅器６３４
と、該演算増幅器６３４の反転入力端子と出力端子間に
連結される第２キャパシタ６３５と、により構成される
スイッチドキャパシタ積分器６３０と、を備えて構成さ
れている。
して、単一（single）の入出力部を有する積分器を利用
することが可能である。この積分回路６００は、図３に
示したように、タイミング信号発生部７００から出力さ
れる第１クロック信号/Φ１とブラックレベルクランピ
ング信号ＢＬＫＣＬＰとを否定論理積演算して第１制御
信号を出力するＮＡＮＤゲート６１１と、タイミング信
号発生部７００から出力される、第１クロック信号/Φ
の位相と相補な位相を有する第２クロック信号/Φ２を
反転させるインバータ６１２と、該インバータ６１２の
出力信号とブラックレベルクランピング信号ＢＬＫＣＬ
Ｐとを論理積演算して第２制御信号を出力するＡＮＤゲ
ート６１３とにより構成された制御信号生成部６１０
と、ディジタル比較回路５００の出力信号Ｓ１の論理レ
ベルによってオン／オフ制御され、ＣＤＳ回路１００に
出力する所定のブラックレベル値の電圧を増加させるた
めの上位基準電圧ＶTを、スイッチドキャパシタ積分器
６３０に選択的に供給する第１スイッチ手段としてのス
イッチ６２１と、ディジタル比較回路５００の出力信号
Ｓ１の論理レベルを反転させるインバータ６２３と、該
インバータ６２３の出力信号の論理レベルによってオン
／オフ制御され、ＣＤＳ回路１００に出力する所定のブ
ラックレベル値の電圧を低下させるための下位基準電圧
ＶBを、スイッチドキャパシタ積分器６３０に選択的に
供給する第２スイッチング手段としてのスイッチ６２２
とにより構成された電圧印加部６２０と、制御信号生成
部６１０のＮＡＮＤゲート６１１から出力される第１制
御信号によってオン／オフ制御される第３スイッチ手段
としてのスイッチ６３１と、制御信号生成部６１０のＡ
ＮＤゲート６１３から出力される第２制御信号によって
オン／オフ制御される第４スイッチング手段としてのス
イッチ６３２と、スイッチ６３１とスイッチ６３２間に
接続され、各スイッチ６３１，６３２のオン／オフ動作
によって充電及び放電される第１キャパシタ６３３と、
スイッチ６３２から出力される電圧が反転入力端子に印
加され、非反転入力端子は接地され、反転入力端子の電
圧を所定増幅率に増幅して出力する演算増幅器６３４
と、該演算増幅器６３４の反転入力端子と出力端子間に
連結される第２キャパシタ６３５と、により構成される
スイッチドキャパシタ積分器６３０と、を備えて構成さ
れている。
【００２８】以下、このように構成された本実施形態に
係るディジタルカメラのアナログ信号処理装置の動作
を、図面を用いて説明する。先ず、ＣＣＤ（未図示）か
ら入力される電気信号は、ＣＤＳ回路１００によってア
ナログビデオ信号に変換される。このとき、アナログビ
デオ信号の直流電圧レベルは、ブラックレベルクランプ
回路４００から所定時間間隔で出力される所定のブラッ
クレベル値を基準に調整される。
係るディジタルカメラのアナログ信号処理装置の動作
を、図面を用いて説明する。先ず、ＣＣＤ（未図示）か
ら入力される電気信号は、ＣＤＳ回路１００によってア
ナログビデオ信号に変換される。このとき、アナログビ
デオ信号の直流電圧レベルは、ブラックレベルクランプ
回路４００から所定時間間隔で出力される所定のブラッ
クレベル値を基準に調整される。
【００２９】ＣＤＳ回路１００から出力されたアナログ
ビデオ信号は、ＡＧＣ回路２００に入力され、所定の利
得値に調節された後、Ａ／Ｄ変換部３００によってディ
ジタルビデオ信号に変換されて、ＤＳＰ（未図示）に伝
達されると共に、ブラックレベルクランプ回路４００の
ディジタル比較回路５００に印加される。
ビデオ信号は、ＡＧＣ回路２００に入力され、所定の利
得値に調節された後、Ａ／Ｄ変換部３００によってディ
ジタルビデオ信号に変換されて、ＤＳＰ（未図示）に伝
達されると共に、ブラックレベルクランプ回路４００の
ディジタル比較回路５００に印加される。
【００３０】ディジタル比較回路５００は、ディジタル
ビデオ信号のブラックレベル値と、予め設定されたブラ
ックレベル基準値ＶREFとを比較し、その比較結果を
“ハイ”レベル又は“ロー”レベルの信号Ｓ１として出
力する。
ビデオ信号のブラックレベル値と、予め設定されたブラ
ックレベル基準値ＶREFとを比較し、その比較結果を
“ハイ”レベル又は“ロー”レベルの信号Ｓ１として出
力する。
【００３１】ここで、ブラックレベル基準値ＶREFのビ
ット数は所望に応じて変化されるが、ディジタルビデオ
信号のブラックレベル値のビット数よりも小さいか又は
同数が好ましい。
ット数は所望に応じて変化されるが、ディジタルビデオ
信号のブラックレベル値のビット数よりも小さいか又は
同数が好ましい。
【００３２】図２に示すディジタル比較回路５００は、
Ａ／Ｄ変換部３００から出力されるディジタルビデオ信
号を１０ビットと仮定し、６ビットのブラックレベル基
準値ＶREFを設定した場合の回路構成を示している。デ
ィジタル比較回路５００は、ディジタルビデオ信号のブ
ラックレベル値の上位４ビット中何れか１つが“１”で
あるか、又は、ディジタルビデオ信号のブラックレベル
値の下位６ビットがブラックレベル基準値ＶREFよりも
大きい場合は、“ハイ”レベルの信号Ｓ１を出力する
が、それ以外の場合は、“ロー”レベルの信号Ｓ１を出
力するようになっている。
Ａ／Ｄ変換部３００から出力されるディジタルビデオ信
号を１０ビットと仮定し、６ビットのブラックレベル基
準値ＶREFを設定した場合の回路構成を示している。デ
ィジタル比較回路５００は、ディジタルビデオ信号のブ
ラックレベル値の上位４ビット中何れか１つが“１”で
あるか、又は、ディジタルビデオ信号のブラックレベル
値の下位６ビットがブラックレベル基準値ＶREFよりも
大きい場合は、“ハイ”レベルの信号Ｓ１を出力する
が、それ以外の場合は、“ロー”レベルの信号Ｓ１を出
力するようになっている。
【００３３】ディジタル比較回路５００の比較結果であ
る出力信号Ｓ１が積分回路６００に出力されると、積分
回路６００は、予め設定された上位基準電圧ＶT又は下
位基準電圧ＶBによって現在のブラックレベル値をアッ
プ又はダウンさせて、ＣＤＳ回路１００にフィードバッ
クさせる。
る出力信号Ｓ１が積分回路６００に出力されると、積分
回路６００は、予め設定された上位基準電圧ＶT又は下
位基準電圧ＶBによって現在のブラックレベル値をアッ
プ又はダウンさせて、ＣＤＳ回路１００にフィードバッ
クさせる。
【００３４】即ち、積分回路６００は、ディジタル比較
回路５００の出力信号Ｓ１が“ハイ”レベルである場合
は、現在の電気信号のブラックレベル値が予め設定され
たブラックレベル基準値ＶREFよりも大きいので、ブラ
ックレベル値を低下させるように動作するが、反対に、
出力信号Ｓ１が“ロー”レベルである場合は、現在の電
気信号のブラックレベル値が予め設定されたブラックレ
ベル基準値ＶREFより小さいので、ブラックレベル値を
上昇させるように動作する。このような過程を反復して
行い、適正なブラックレベル値に近づかせる。
回路５００の出力信号Ｓ１が“ハイ”レベルである場合
は、現在の電気信号のブラックレベル値が予め設定され
たブラックレベル基準値ＶREFよりも大きいので、ブラ
ックレベル値を低下させるように動作するが、反対に、
出力信号Ｓ１が“ロー”レベルである場合は、現在の電
気信号のブラックレベル値が予め設定されたブラックレ
ベル基準値ＶREFより小さいので、ブラックレベル値を
上昇させるように動作する。このような過程を反復して
行い、適正なブラックレベル値に近づかせる。
【００３５】ここで、積分回路６００の動作をより詳し
く説明すると、以下のようである。ディジタル比較回路
５００の出力信号Ｓ１が“ロー”レベルであるときは、
電圧印加部６２０のスイッチ６２１がオンされて、上位
基準電圧ＶTがスイッチドキャパシタ積分器６３０に供
給される。ディジタル比較回路５００の出力信号Ｓ１が
“ハイ”レベルであるときは、スイッチ６２２がオンさ
れて、下位基準電圧ＶBがスイッチドキャパシタ積分器
６３０に供給される。
く説明すると、以下のようである。ディジタル比較回路
５００の出力信号Ｓ１が“ロー”レベルであるときは、
電圧印加部６２０のスイッチ６２１がオンされて、上位
基準電圧ＶTがスイッチドキャパシタ積分器６３０に供
給される。ディジタル比較回路５００の出力信号Ｓ１が
“ハイ”レベルであるときは、スイッチ６２２がオンさ
れて、下位基準電圧ＶBがスイッチドキャパシタ積分器
６３０に供給される。
【００３６】スイッチドキャパシタ積分器６３０の各ス
イッチ６３１，６３２は、制御信号生成部６１０から出
力される第１，第２制御信号によって所定時間間隔でオ
ン／オフ制御されるので、第１キャパシタ６３３は、電
圧印加部６２０から印加された電圧を充電及び放電する
ようになる。
イッチ６３１，６３２は、制御信号生成部６１０から出
力される第１，第２制御信号によって所定時間間隔でオ
ン／オフ制御されるので、第１キャパシタ６３３は、電
圧印加部６２０から印加された電圧を充電及び放電する
ようになる。
【００３７】制御信号生成部６１０は、タイミング信号
発生部７００から発生された第１，第２クロック信号/
Φ１，/Φ２及びブラックレベルクランピング信号ＢＬ
ＫＣＬＰを受けて第１，第２制御信号を生成する。
発生部７００から発生された第１，第２クロック信号/
Φ１，/Φ２及びブラックレベルクランピング信号ＢＬ
ＫＣＬＰを受けて第１，第２制御信号を生成する。
【００３８】ここで、クロック発生部７００から発生さ
れる第１，第２クロック信号/Φ１，/Φ２及びブラック
レベルクランピング信号ＢＬＫＣＬＰの波形を図４に示
す。第１，第２クロック信号/Φ１，/Φ２は、ＣＤＳ回
路１００内部で使用するサンプリングクロック信号と同
様の周波数で発生される。ブラックレベルクランピング
信号ＢＬＫＣＬＰは、従来のディジタルカメラと同様
に、ディジタルカメラの画面のライン区間Ａの間の無映
像区間Ｂでアクティブにされる信号である。
れる第１，第２クロック信号/Φ１，/Φ２及びブラック
レベルクランピング信号ＢＬＫＣＬＰの波形を図４に示
す。第１，第２クロック信号/Φ１，/Φ２は、ＣＤＳ回
路１００内部で使用するサンプリングクロック信号と同
様の周波数で発生される。ブラックレベルクランピング
信号ＢＬＫＣＬＰは、従来のディジタルカメラと同様
に、ディジタルカメラの画面のライン区間Ａの間の無映
像区間Ｂでアクティブにされる信号である。
【００３９】制御信号生成部６１０は、タイミング信号
発生部７００から出力される第１クロック信号/Φ１と
ブラックレベルクランピング信号ＢＬＫＣＬＰとを否定
論理積演算して第１制御信号を出力し、第２クロック信
号/Φ２の反転信号とブラックレベルクランピング信号
ＢＬＫＣＬＰとを論理積演算して第２制御信号を出力す
る。第１制御信号がハイレベルのときにスイッチ６３１
はオンされ、第２制御信号がハイレベルのときにスイッ
チ６３２がオンされる。
発生部７００から出力される第１クロック信号/Φ１と
ブラックレベルクランピング信号ＢＬＫＣＬＰとを否定
論理積演算して第１制御信号を出力し、第２クロック信
号/Φ２の反転信号とブラックレベルクランピング信号
ＢＬＫＣＬＰとを論理積演算して第２制御信号を出力す
る。第１制御信号がハイレベルのときにスイッチ６３１
はオンされ、第２制御信号がハイレベルのときにスイッ
チ６３２がオンされる。
【００４０】スイッチ６３１がオンされると、電圧印加
部６２０から印加された電圧により第１キャパシタ６３
３は充電されるが、反対に、スイッチ６３２がオンされ
ると、第１キャパシタ６３３は放電される。このような
第１キャパシタ６３３の充電及び放電が反復して行われ
る。
部６２０から印加された電圧により第１キャパシタ６３
３は充電されるが、反対に、スイッチ６３２がオンされ
ると、第１キャパシタ６３３は放電される。このような
第１キャパシタ６３３の充電及び放電が反復して行われ
る。
【００４１】演算増幅器６３４は、入力端子に印加され
た電圧を所定増幅率で増幅して出力する。このとき、演
算増幅器６３４の増幅率は、第１キャパシタ６３３と第
２キャパシタ６３５とのキャパシタンス比によって設定
される。
た電圧を所定増幅率で増幅して出力する。このとき、演
算増幅器６３４の増幅率は、第１キャパシタ６３３と第
２キャパシタ６３５とのキャパシタンス比によって設定
される。
【００４２】このように、スイッチドキャパシタ積分器
６３０によって所定時間積分されて出力されるブラック
レベル値はＣＤＳ回路１００にフィードバックされ、Ｃ
ＤＳ回路１００は、フィードバックされたブラックレベ
ル値を基準にして、入力される電気信号の直流電圧レベ
ルを調整する。
６３０によって所定時間積分されて出力されるブラック
レベル値はＣＤＳ回路１００にフィードバックされ、Ｃ
ＤＳ回路１００は、フィードバックされたブラックレベ
ル値を基準にして、入力される電気信号の直流電圧レベ
ルを調整する。
【００４３】また、積分回路６００の他の実施形態とし
て、差動（Differential）の入出力部を有するスイッチ
ッドキャパシタ積分器を利用することが可能である。こ
の積分回路６００は、図５に示したように、タイミング
信号発生部７００から出力される第１クロック信号/Φ
１とブラックレベルクランピング信号ＢＬＫＣＬＰとを
否定論理積演算して第１制御信号を出力するＮＡＮＤゲ
ート６１１’と、タイミング信号発生部７００から出力
される第２クロック信号/Φ２を反転させるインバータ
６１２’と、インバータ６１２’の出力信号とブラック
レベルクランピング信号ＢＬＫＣＬＰとを論理積演算し
て第２制御信号を出力するＡＮＤゲート６１３’とによ
り構成された制御信号生成部６１０’と、ディジタル比
較回路５００の出力信号Ｓ１の論理レベルによって上位
基準電圧ＶT及び下位基準電圧ＶBを各出力端子としての
各ノードＮ１，Ｎ２を介してスイッチドキャパシタ積分
器６３０’に供給する第１スイッチング手段としての各
スイッチ６２１’，６２２’と、ディジタル比較回路５
００の出力信号Ｓ１の論理レベルを反転させるインバー
タ６２５’と、インバータ６２５’の出力信号の論理レ
ベルによって上位基準電圧ＶT及び下位基準電圧ＶBを、
スイッチ６２１’，６２２’とは反対に、各ノードＮ
２，Ｎ１を介してスイッチドキャパシタ積分器６３０’
に供給する第２スイッチング手段としての各スイッチ６
２３’，６２４’とにより構成された電圧印加部６２
０’と、後述する各スイッチ６３１’，６３２’，６３
４’，６３５’のオン／オフ動作によって充電及び放電
される第１キャパシタ６３３’と、前記制御信号生成部
６１０’のＮＡＮＤゲート６１１’から出力される第１
制御信号によってオン／オフ制御され、第１制御信号が
ハイレベルのときに、第１キャパシタ６３３’の両端子
を前記電圧印加部６２０’のノードＮ１，Ｎ２と夫々接
続して、上位基準電圧ＶT及び下位基準電圧ＶBを第１キ
ャパシタ６３３’に供給する第３スイッチング手段とし
てのスイッチ６３１’，６３４’と、制御信号生成部６
１０’のＡＮＤゲート６１３’から出力される第２制御
信号によってオン／オフ制御され、第２制御信号がハイ
レベルのときに、第１キャパシタ６３３’を両端子から
放電させる第４スイッチング手段としてのスイッチ６３
２’，６３５’と、第１キャパシタ６３３’の両端子が
スイッチ６３２’，６３５’を介して反転，非反転入力
端子にそれぞれ連結され、各入力端子の電圧差を所定の
増幅率に増幅して出力する演算増幅器６３６’と、演算
増幅器６３６’の反転，非反転入力端子と出力端子間に
それぞれ連結される第２，第３キャパシタ６３７’，６
３８’とにより構成されるスイッチドキャパシタ積分器
６３０’と、を備えて構成されている。
て、差動（Differential）の入出力部を有するスイッチ
ッドキャパシタ積分器を利用することが可能である。こ
の積分回路６００は、図５に示したように、タイミング
信号発生部７００から出力される第１クロック信号/Φ
１とブラックレベルクランピング信号ＢＬＫＣＬＰとを
否定論理積演算して第１制御信号を出力するＮＡＮＤゲ
ート６１１’と、タイミング信号発生部７００から出力
される第２クロック信号/Φ２を反転させるインバータ
６１２’と、インバータ６１２’の出力信号とブラック
レベルクランピング信号ＢＬＫＣＬＰとを論理積演算し
て第２制御信号を出力するＡＮＤゲート６１３’とによ
り構成された制御信号生成部６１０’と、ディジタル比
較回路５００の出力信号Ｓ１の論理レベルによって上位
基準電圧ＶT及び下位基準電圧ＶBを各出力端子としての
各ノードＮ１，Ｎ２を介してスイッチドキャパシタ積分
器６３０’に供給する第１スイッチング手段としての各
スイッチ６２１’，６２２’と、ディジタル比較回路５
００の出力信号Ｓ１の論理レベルを反転させるインバー
タ６２５’と、インバータ６２５’の出力信号の論理レ
ベルによって上位基準電圧ＶT及び下位基準電圧ＶBを、
スイッチ６２１’，６２２’とは反対に、各ノードＮ
２，Ｎ１を介してスイッチドキャパシタ積分器６３０’
に供給する第２スイッチング手段としての各スイッチ６
２３’，６２４’とにより構成された電圧印加部６２
０’と、後述する各スイッチ６３１’，６３２’，６３
４’，６３５’のオン／オフ動作によって充電及び放電
される第１キャパシタ６３３’と、前記制御信号生成部
６１０’のＮＡＮＤゲート６１１’から出力される第１
制御信号によってオン／オフ制御され、第１制御信号が
ハイレベルのときに、第１キャパシタ６３３’の両端子
を前記電圧印加部６２０’のノードＮ１，Ｎ２と夫々接
続して、上位基準電圧ＶT及び下位基準電圧ＶBを第１キ
ャパシタ６３３’に供給する第３スイッチング手段とし
てのスイッチ６３１’，６３４’と、制御信号生成部６
１０’のＡＮＤゲート６１３’から出力される第２制御
信号によってオン／オフ制御され、第２制御信号がハイ
レベルのときに、第１キャパシタ６３３’を両端子から
放電させる第４スイッチング手段としてのスイッチ６３
２’，６３５’と、第１キャパシタ６３３’の両端子が
スイッチ６３２’，６３５’を介して反転，非反転入力
端子にそれぞれ連結され、各入力端子の電圧差を所定の
増幅率に増幅して出力する演算増幅器６３６’と、演算
増幅器６３６’の反転，非反転入力端子と出力端子間に
それぞれ連結される第２，第３キャパシタ６３７’，６
３８’とにより構成されるスイッチドキャパシタ積分器
６３０’と、を備えて構成されている。
【００４４】このように構成された差動の入出力部を有
する積分回路６００の動作を説明すると、以下のようで
ある。ディジタル比較回路５００の出力信号Ｓ１が“ロ
ー”レベルであるときは、電圧印加部６２０’の各スイ
ッチ６２１’，６２２’がオンされて、ノードＮ１には
上位基準電圧ＶTが印加され、ノードＮ２には下位基準
電圧ＶBが印加される。ディジタル比較回路５００の出
力信号Ｓ１が“ハイ”レベルであるときは、電圧印加部
６２０’の各スイッチ６２３’，６２４’がオンされ
て、ノードＮ１には下位基準電圧ＶBが印加され、ノー
ドＮ２には上位基準電圧ＶTが印加される。よって、ス
イッチドキャパシタ積分器６３０’の第１キャパシタ６
３３’は、ノードＮ１，Ｎ２にそれぞれ印加される電圧
差を所定時間間隔で充電及び放電する。
する積分回路６００の動作を説明すると、以下のようで
ある。ディジタル比較回路５００の出力信号Ｓ１が“ロ
ー”レベルであるときは、電圧印加部６２０’の各スイ
ッチ６２１’，６２２’がオンされて、ノードＮ１には
上位基準電圧ＶTが印加され、ノードＮ２には下位基準
電圧ＶBが印加される。ディジタル比較回路５００の出
力信号Ｓ１が“ハイ”レベルであるときは、電圧印加部
６２０’の各スイッチ６２３’，６２４’がオンされ
て、ノードＮ１には下位基準電圧ＶBが印加され、ノー
ドＮ２には上位基準電圧ＶTが印加される。よって、ス
イッチドキャパシタ積分器６３０’の第１キャパシタ６
３３’は、ノードＮ１，Ｎ２にそれぞれ印加される電圧
差を所定時間間隔で充電及び放電する。
【００４５】一方、制御信号生成部６１０’は、タイミ
ング信号発生部７００から印加される第１クロック信号
/Φ１とブラックレベルクランピング信号ＢＬＫＣＬＰ
とをＮＡＮＤゲート６１１’で否定論理積演算して第１
制御信号を出力し、第２クロック信号/Φ２がインバー
タ６１２’を介して反転された信号とブラックレベルク
ランピング信号ＢＬＫＣＬＰとをＡＮＤゲート６１３’
で論理積演算して第２制御信号を出力する。第１制御信
号がハイレベルのときに、スイッチ６３１’、６３４’
はオンされ、第２制御信号がハイレベルのときにスイッ
チ６３２’，６３５’がオンされる。
ング信号発生部７００から印加される第１クロック信号
/Φ１とブラックレベルクランピング信号ＢＬＫＣＬＰ
とをＮＡＮＤゲート６１１’で否定論理積演算して第１
制御信号を出力し、第２クロック信号/Φ２がインバー
タ６１２’を介して反転された信号とブラックレベルク
ランピング信号ＢＬＫＣＬＰとをＡＮＤゲート６１３’
で論理積演算して第２制御信号を出力する。第１制御信
号がハイレベルのときに、スイッチ６３１’、６３４’
はオンされ、第２制御信号がハイレベルのときにスイッ
チ６３２’，６３５’がオンされる。
【００４６】ディジタル比較回路５００の出力信号Ｓ１
が“ハイ”レベルである場合は、現在の電気信号のブラ
ックレベル値が予め設定されたブラックレベル基準値Ｖ
REFよりも大きいので、スイッチ６２３’，６２４’が
オンされて、ノードＮ１に下位基準電圧ＶBが印加さ
れ、ノードＮ２に上位基準電圧ＶTが印加されて、スイ
ッチドキャパシタ積分器６３０’はブラックレベル値を
低下させるように動作する。反対に、出力信号Ｓ１が
“ロー”レベルである場合は、現在のアナログビデオ信
号のブラックレベル値が予め設定されたブラックレベル
基準値ＶREFより小さいので、スイッチ６２１’，６２
２’がオンされて、ノードＮ１に上位基準電圧ＶTが印
加され、ノードＮ２に下位基準電圧ＶBが印加されて、
スイッチドキャパシタ積分器６３０’はブラックレベル
値を上昇させるように動作する。
が“ハイ”レベルである場合は、現在の電気信号のブラ
ックレベル値が予め設定されたブラックレベル基準値Ｖ
REFよりも大きいので、スイッチ６２３’，６２４’が
オンされて、ノードＮ１に下位基準電圧ＶBが印加さ
れ、ノードＮ２に上位基準電圧ＶTが印加されて、スイ
ッチドキャパシタ積分器６３０’はブラックレベル値を
低下させるように動作する。反対に、出力信号Ｓ１が
“ロー”レベルである場合は、現在のアナログビデオ信
号のブラックレベル値が予め設定されたブラックレベル
基準値ＶREFより小さいので、スイッチ６２１’，６２
２’がオンされて、ノードＮ１に上位基準電圧ＶTが印
加され、ノードＮ２に下位基準電圧ＶBが印加されて、
スイッチドキャパシタ積分器６３０’はブラックレベル
値を上昇させるように動作する。
【００４７】スイッチドキャパシタ積分器６３０’の演
算増幅器６３６’は、反転及び非反転入力端子に印加さ
れた電圧差を所定増幅率で増幅して出力する。このと
き、演算増幅器６３６’の増幅率は、第２キャパシタ６
３７’と第３キャパシタ６３８’とのキャパシタンス比
によって設定される。スイッチドキャパシタ積分器６３
０’によって所定時間積分されて出力されるブラックレ
ベル値はＣＤＳ回路１００にフィードバックされ、ＣＤ
Ｓ回路１００は、フィードバックされたブラックレベル
値を基準にして、入力される電気信号の直流電圧レベル
を調整する。
算増幅器６３６’は、反転及び非反転入力端子に印加さ
れた電圧差を所定増幅率で増幅して出力する。このと
き、演算増幅器６３６’の増幅率は、第２キャパシタ６
３７’と第３キャパシタ６３８’とのキャパシタンス比
によって設定される。スイッチドキャパシタ積分器６３
０’によって所定時間積分されて出力されるブラックレ
ベル値はＣＤＳ回路１００にフィードバックされ、ＣＤ
Ｓ回路１００は、フィードバックされたブラックレベル
値を基準にして、入力される電気信号の直流電圧レベル
を調整する。
【００４８】上述したように、本実施形態にかかるディ
ジタルカメラのアナログ信号処理装置は、ブラックレベ
ルクランプ回路４００でディジタルビデオ信号を用いて
ブラックレベルクランピング動作を行うので、従来のよ
うにオフセット電圧の影響を受けない適正なブラックレ
ベル値にクランピングできる。
ジタルカメラのアナログ信号処理装置は、ブラックレベ
ルクランプ回路４００でディジタルビデオ信号を用いて
ブラックレベルクランピング動作を行うので、従来のよ
うにオフセット電圧の影響を受けない適正なブラックレ
ベル値にクランピングできる。
【００４９】
【発明の効果】以上説明したように、本発明に係るディ
ジタルカメラのアナログ信号処理装置は、Ａ／Ｄ変換手
段を経由したディジタルビデオ信号に対してブラックレ
ベルクランピングを行うので、従来のブラックレベルク
ランプ回路及びＡ／Ｄ変換部から発生するオフセット電
圧のための信号補正回路を追加することなく、従来より
も適正なブラックレベルクランピングを行うことができ
るという効果がある。
ジタルカメラのアナログ信号処理装置は、Ａ／Ｄ変換手
段を経由したディジタルビデオ信号に対してブラックレ
ベルクランピングを行うので、従来のブラックレベルク
ランプ回路及びＡ／Ｄ変換部から発生するオフセット電
圧のための信号補正回路を追加することなく、従来より
も適正なブラックレベルクランピングを行うことができ
るという効果がある。
【００５０】また、回路構成が複雑なアナログ比較器の
代わりに、回路構成が簡易なディジタル比較回路を使用
するので、半導体チップサイズが縮小され、消耗電力も
低減し得るという効果がある。
代わりに、回路構成が簡易なディジタル比較回路を使用
するので、半導体チップサイズが縮小され、消耗電力も
低減し得るという効果がある。
【図１】本発明に係るディジタルカメラのアナログ信号
処理装置の一実施形態を示したブロック図である。
処理装置の一実施形態を示したブロック図である。
【図２】図１のディジタル比較回路を示した回路図であ
る。
る。
【図３】図１の積分回路の一実施例を示した回路図であ
る。
る。
【図４】図１の積分回路のタイミングを制御するため入
力するクロック信号の波形図である。
力するクロック信号の波形図である。
【図５】図１の積分回路の他の実施例を示した回路図で
ある。
ある。
【図６】従来のディジタルカメラのアナログ信号処理装
置を示したブロック図である。
置を示したブロック図である。
【図７】ブラックレベルクランピング信号の波形図であ
る。
る。
１００：ＣＤＳ回路 ２００：ＡＧＣ回路 ３００：Ａ／Ｄ変換部 ４００：ブラックレベルクランプ回路 ５００：ディジタル比較回路 ６００：積分回路 ６１０，６１０’：制御信号生成部 ６２０，６２０’：電圧印加部 ６３０，６３０’：スイッチドキャパシタ積分器 ７００：タイミング信号発生部
Claims (9)
- 【請求項１】ディジタルカメラのＣＣＤから印加された
電気信号の直流電圧レベルを、所定のブラックレベル値
を基準にして調整し、アナログビデオ信号に変換して出
力する電圧レベル変換手段と、 該電圧レベル変換手段から出力されたアナログビデオ信
号の利得を調節する利得調節手段と、 該利得調節手段から出力されたアナログビデオ信号をデ
ィジタルビデオ信号に変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換手段から出力されたディジタルビデオ信号
のブラックレベル値と所定のブラックレベル基準値とを
所定時間間隔で比較し、前記２つの値が一致するよう
に、前記電圧レベル変換手段の前記所定のブラックレベ
ル値を増減制御してクランピングするブラックレベルク
ランプ手段と、 該ブラックレベルクランプ手段のクランプ動作のタイミ
ングを制御するための第１，第２クロック信号及びブラ
ックレベルクランピング信号を発生するタイミング信号
発生手段と、を包含して構成されることを特徴とするデ
ィジタルカメラのアナログ信号処理装置。 - 【請求項２】前記ブラックレベルクランプ回路は、 前記Ａ／Ｄ変換手段から出力されたディジタルビデオ信
号のブラックレベル値と、予め設定された所定のブラッ
クレベル基準値とを比較して、該比較結果に応じたレベ
ルの信号を出力するディジタル比較回路と、 該ディジタル比較回路から出力された信号レベルに基づ
いて前記所定のブラックレベル値を増減制御し、前記電
圧レベル変換手段に出力する積分回路と、を備えて構成
されたことを特徴とする請求項１に記載のディジタルカ
メラのアナログ信号処理装置。 - 【請求項３】前記積分回路は、 前記ディジタル比較回路の出力信号レベルによって所定
の基準電圧を選択的に出力する電圧印加部と、 該電圧印加部で選択された電圧を前記第１，第２制御信
号によって充電又は放電し、所定時間積分して出力する
スイッチドキャパシタ積分器と、 前記タイミング信号発生手段の第１，第２クロック信号
及びブラックレベルクランピング信号を入力し、前記第
１，第２制御信号を生成して前記スイッチドキャパシタ
積分器に出力する制御信号生成部と、を備えて構成され
たことを特徴とする請求項２に記載のディジタルカメラ
のアナログ信号処理装置。 - 【請求項４】前記電圧印加部は、 前記ディジタル比較回路の出力信号レベルに応じてオン
／オフ制御され、前記電圧レベル変換手段に出力する所
定のブラックレベル値の電圧を増加させるための上位基
準電圧を前記スイッチドキャパシタ積分器に供給する第
１スイッチング手段と、 前記ディジタル比較回路の出力信号レベルを反転させる
インバータと、 該インバータの出力信号レベルに応じてオン／オフ制御
され、前記電圧レベル変換手段に出力する所定のブラッ
クレベル値の電圧を低下させるための下位基準電圧を前
記スイッチドキャパシタ積分器に供給する第２スイッチ
ング手段と、を備えて構成されたことを特徴とする請求
項３に記載のディジタルカメラのアナログ信号処理装
置。 - 【請求項５】前記スイッチドキャパシタ積分器は、 第１キャパシタと、 前記制御信号生成部から出力される第１制御信号がハイ
レベルのときに前記電圧印加部からの選択された基準電
圧を前記第１キャパシタに供給する第３スイッチング手
段と、 前記制御信号生成部から出力される第２制御信号がハイ
レベルのときに前記第１キャパシタを放電させる第４ス
イッチング手段と、 前記第４スイッチング手段を介した電圧が一方の入力端
子に印加され、他方の入力端子は接地され、前記一方の
入力端子に入力する電圧を増幅して出力する演算増幅器
と、 該演算増幅器の前記一方の入力端子と出力端子間に連結
される第２キャパシタと、を備えて構成されたことを特
徴とする請求項３又は請求項４に記載のディジタルカメ
ラのアナログ信号処理装置。 - 【請求項６】前記電圧印加部は、 前記ディジタル比較回路の出力信号レベルに応じてオン
／オフ制御され、前記電圧レベル変換手段に出力する所
定のブラックレベル値の電圧を増加させるための上位基
準電圧を、一方の出力端子を介して前記スイッチドキャ
パシタ積分器に供給し、前記電圧レベル変換手段に出力
する所定のブラックレベル値の電圧を低下させるための
下位基準電圧を、他方の出力端子を介して前記スイッチ
ドキャパシタ積分器に供給する第１スイッチング手段
と、 前記ディジタル比較回路の出力信号レベルを反転させる
インバータと、 該インバータの出力信号レベルに応じてオン／オフ制御
され、前記上位基準電圧を前記他方の入力端子を介して
前記スイッチドキャパシタ積分器に供給し、前記下位基
準電圧を前記一方の入力端子を介して前記スイッチドキ
ャパシタ積分器に供給する第２スイッチング手段と、を
備えて構成されたことを特徴とする請求項３に記載のデ
ィジタルカメラのアナログ信号処理装置。 - 【請求項７】前記スイッチドキャパシタ積分器は、 第１キャパシタと、 前記制御信号生成部から出力される第１制御信号がハイ
レベルのときに、前記第１キャパシタの両端子を前記電
圧印加部の両出力端子と夫々接続して、前記上位基準電
圧及び下位基準電圧を前記第１キャパシタに供給する第
３スイッチング手段と、 前記制御信号生成部から出力される第２制御信号がハイ
レベルのときに、前記第１キャパシタを両端子から放電
させる第４スイッチング手段と、 前記第１キャパシタの両端子が前記第４スイッチング手
段を介して各入力端子に接続され、前記各入力端子に入
力する電圧差を増幅して出力する演算増幅器と、 該演算増幅器の一方の入力端子と出力端子間に連結され
る第２キャパシタと、 該演算増幅器の他方の入力端子と出力端子間に連結され
る第３キャパシタと、 を備えて構成されたことを特徴とする請求項６に記載の
ディジタルカメラのアナログ信号処理装置。 - 【請求項８】前記制御信号生成部は、 前記タイミング信号発生部から出力される第１クロック
信号とブラックレベルクランピング信号とを否定論理積
演算して第１制御信号を出力するＮＡＮＤゲートと、 前記タイミング信号発生部から出力される、前記第１ク
ロック信号の位相と相補な位相を有する第２クロック信
号を反転させるインバータと、 該インバータの出力信号と前記ブラックレベルクランピ
ング信号とを論理積演算して第２制御信号を出力するＡ
ＮＤゲートと、を備えて構成されたことを特徴とする請
求項１〜請求項７のいずれか１つに記載のディジタルカ
メラのアナログ信号処理装置。 - 【請求項９】前記ブラックレベル基準値のビット数は、
ディジタルビデオ信号のブラックレベル値のビット数以
下であることを特徴とする請求項１〜請求項８のいずれ
か１つに記載のディジタルカメラのアナログ信号処理装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047297A KR100284284B1 (ko) | 1998-11-05 | 1998-11-05 | 디지털 카메라의 아날로그 신호 처리 장치 |
| KR47297/1998 | 1998-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000152032A true JP2000152032A (ja) | 2000-05-30 |
| JP4477720B2 JP4477720B2 (ja) | 2010-06-09 |
Family
ID=19557236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31363799A Expired - Lifetime JP4477720B2 (ja) | 1998-11-05 | 1999-11-04 | ディジタルカメラのアナログ信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6587144B1 (ja) |
| JP (1) | JP4477720B2 (ja) |
| KR (1) | KR100284284B1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940548B2 (en) * | 1998-07-15 | 2005-09-06 | Texas Instruments Incorporated | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range |
| US6707492B1 (en) * | 1999-03-31 | 2004-03-16 | Cirrus Logic, Inc. | Successive approximation calibration apparatus, system, and method for dynamic range extender |
| US6753913B1 (en) * | 1999-09-03 | 2004-06-22 | Texas Instruments Incorporated | CMOS analog front end architecture with variable gain for digital cameras and camcorders |
| JP2001086414A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | 撮像装置及び信号処理方法 |
| US6774941B1 (en) * | 1999-10-26 | 2004-08-10 | National Semiconductor Corporation | CCD output processing stage that amplifies signals from colored pixels based on the conversion efficiency of the colored pixels |
| TW514876B (en) * | 2000-01-31 | 2002-12-21 | Sony Corp | Digital picture signal processing apparatus, method thereof, digital picture recording apparatus, method thereof, transmitting method thereof, and data record medium thereof |
| US6783073B2 (en) * | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
| JP3751187B2 (ja) * | 2000-06-26 | 2006-03-01 | 松下電器産業株式会社 | 固体撮像装置 |
| KR100498594B1 (ko) * | 2000-12-30 | 2005-07-01 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
| US7492394B2 (en) * | 2001-04-06 | 2009-02-17 | Aptina Imaging Corporation | System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion |
| JP3831940B2 (ja) * | 2001-11-26 | 2006-10-11 | ソニー株式会社 | 固体撮像装置およびそのクランプ制御方法 |
| JP3969190B2 (ja) * | 2002-05-30 | 2007-09-05 | ソニー株式会社 | 撮像信号処理方法、撮像信号処理装置、撮像装置 |
| JP3918635B2 (ja) * | 2002-05-30 | 2007-05-23 | ソニー株式会社 | 直流レベル制御方法、クランプ回路、撮像装置 |
| KR100576821B1 (ko) * | 2002-12-05 | 2006-05-10 | 주식회사 애트랩 | 이미지 신호처리 시스템 |
| KR100574891B1 (ko) * | 2003-01-13 | 2006-04-27 | 매그나칩 반도체 유한회사 | 클램프 회로를 갖는 이미지센서 |
| US7259787B2 (en) * | 2003-03-27 | 2007-08-21 | Eastman Kodak Company | Digital black clamp circuit in electronic imaging systems |
| US7015742B2 (en) * | 2003-06-20 | 2006-03-21 | Media Tek Inc. | Switched capacitor circuit capable of eliminating clock feedthrough by complementary control signals for digital tuning VCO |
| JP2005086784A (ja) * | 2003-09-11 | 2005-03-31 | Sanyo Electric Co Ltd | デジタルクランプ回路 |
| JP2005101870A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 信号調整回路 |
| US7075475B1 (en) * | 2004-08-13 | 2006-07-11 | National Semiconductor Corporation | Correlated double sampling modulation system with reduced latency of reference to input |
| US7750955B2 (en) * | 2004-08-31 | 2010-07-06 | Canon Kabushiki Kaisha | Image signal processing apparatus, image signal processing method and camera using the image signal processing apparatus |
| US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
| US7652690B2 (en) * | 2006-03-16 | 2010-01-26 | Panasonic Corporation | Front-end signal processing circuit and imaging device |
| TWI404407B (zh) * | 2009-06-03 | 2013-08-01 | Himax Imagimg Inc | 黑階補償電路 |
| US8130290B2 (en) * | 2009-06-03 | 2012-03-06 | Himax Imaging, Inc. | Black level compensation circuit |
| CN101931737B (zh) * | 2009-06-22 | 2013-05-01 | 英属开曼群岛商恒景科技股份有限公司 | 黑电平补偿电路 |
| US8253827B2 (en) * | 2009-09-08 | 2012-08-28 | Himax Imaging, Inc. | Signal chain of an imaging system |
| US8179455B2 (en) * | 2010-03-11 | 2012-05-15 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Optical black-level cancellation for optical sensors using open-loop sample calibration amplifier |
| KR102092904B1 (ko) * | 2013-11-06 | 2020-03-24 | 삼성전자주식회사 | 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들 |
| US11206392B1 (en) * | 2020-07-16 | 2021-12-21 | Omnivision Technologies, Inc. | Image sensor with frame level black level calibration |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121117A (en) * | 1991-03-19 | 1992-06-09 | Zenith Electronics Corporation | Balanced A/D converter |
| JP3221967B2 (ja) | 1993-03-31 | 2001-10-22 | 富士写真フイルム株式会社 | 撮像装置 |
| JPH07162713A (ja) * | 1993-12-03 | 1995-06-23 | Texas Instr Japan Ltd | クランプ回路 |
| JP3384673B2 (ja) * | 1996-03-12 | 2003-03-10 | 三洋電機株式会社 | ディジタルビデオカメラ |
| US6005613A (en) * | 1996-09-12 | 1999-12-21 | Eastman Kodak Company | Multi-mode digital camera with computer interface using data packets combining image and mode data |
-
1998
- 1998-11-05 KR KR1019980047297A patent/KR100284284B1/ko not_active IP Right Cessation
-
1999
- 1999-02-02 US US09/241,444 patent/US6587144B1/en not_active Expired - Lifetime
- 1999-11-04 JP JP31363799A patent/JP4477720B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4477720B2 (ja) | 2010-06-09 |
| KR20000031319A (ko) | 2000-06-05 |
| US6587144B1 (en) | 2003-07-01 |
| KR100284284B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4477720B2 (ja) | ディジタルカメラのアナログ信号処理装置 | |
| USRE41926E1 (en) | Output circuit for adjusting output voltage slew rate | |
| JP3580555B2 (ja) | 補聴器装置 | |
| JP4139447B2 (ja) | 電圧ランプ信号発生回路 | |
| KR100618216B1 (ko) | 펄스폭 변조기와 그에 따른 로딩시스템 | |
| US20060012428A1 (en) | Class-D amplifier | |
| JPH09130245A (ja) | ゲイン可変回路 | |
| TW201401765A (zh) | 用於動態誤差向量值增強之整合型起動偏壓升壓器 | |
| JP2000078435A (ja) | ビデオカメラのブラックレベル調整装置 | |
| US7005901B1 (en) | Process, temperature and supply insensitive trapezoidal pulse generator | |
| TWI392224B (zh) | 音頻處理晶片及其音頻訊號處理方法 | |
| US6515602B2 (en) | Clamp circuit and method for increasing dynamic range of input image signal and minimizing line noise | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| US10819291B2 (en) | Operational amplifier and control method thereof | |
| US6803798B1 (en) | Output control apparatus of pulse width modulator | |
| WO2004015866A2 (en) | Control loop for minimal tailnode excursion of differential switches | |
| JP3369609B2 (ja) | ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 | |
| JP2852282B2 (ja) | クロックジェネレータ | |
| KR101334866B1 (ko) | 입력 신호 듀티 사이클 변화에 관계없이 지연을 가지는 지연-로킹 루프 | |
| US7113031B2 (en) | Audio amplifier circuit with suppression of unwanted noise when powered on from standby | |
| JPH10276088A (ja) | Ａ／ｄ変換装置 | |
| KR20010015332A (ko) | 위상 조정 회로 및 이를 내장한 반도체 기억장치 | |
| JP4056659B2 (ja) | 直流クランプ回路 | |
| JP3326150B2 (ja) | 無線通信装置 | |
| JPH09247497A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4477720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |