JP4704278B2 - 試験装置および試験方法 - Google Patents

Description

本発明は、試験装置および試験方法に関する。特に本発明は、同一周波数のキャリア信号により変調された複数の変調信号を出力する被試験デバイスを試験する試験装置および試験方法に関する。

無線通信の空間多重伝送技術として、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）が知られている。ＭＩＭＯを利用した通信装置は、同一のキャリア周波数の複数の変調信号を同時に無線送信する。ＭＩＭＯは、例えば、ＩＥＥＥ８０２．１１ｎ等への採用が予定されている。

また、特許文献１には、空間内の電波到来方向探索を計測することを目的として、複数のアンテナで受信した同一周波数の信号のうち、ある一つの信号を基準信号として、他の信号の振幅および位相を測定する測定方法が記載されている。
特許第３６９６３７９号公報

ＭＩＭＯを利用した通信装置を試験する試験装置は、当該通信装置から複数の変調信号を同時に出力させ、これら複数の変調信号を同時に復調およびアナログデジタル変換して良否判定する。従って、当該試験装置は、複数の変調信号のそれぞれに対応した複数の復調器および複数のアナログデジタル変換器を備えなければならなかった。これにより、ＭＩＭＯを利用した通信装置を試験する従来の試験装置は、構成が大きくなり、高価となっていた。

そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、複数のベースバンド信号を同一の周波数のキャリア信号により変調した複数の変調信号を出力する被試験デバイスを試験する試験装置であって、複数の変調信号のそれぞれが複数のベースバンド信号のサイクル期間内に少なくとも１回選択されるように、複数の変調信号のそれぞれを順次選択することにより、複数の変調信号を時分割多重化した時分割信号を生成する切替部と、サイクル期間内における各変調信号が含まれる部分期間のそれぞれがデジタル信号列とされた、時分割信号に応じたデジタル出力信号を生成するＡＤ変換部と、デジタル出力信号における対応した変調信号が含まれる部分期間のデジタル信号列に基づいて、被試験デバイスが出力した複数の変調信号のそれぞれを良否判定する判定部とを備える試験装置を提供する。

ＡＤ変換部は、時分割信号に対して所定の周波数のローカル信号を乗じて、時分割信号の周波数を低下させる周波数変換部を有してよい。ＡＤ変換部は、周波数変換部により周波数が低下された時分割信号をサンプリングしてデジタル化することにより、デジタル時分割信号を生成するＡＤ変換器と、デジタル時分割信号を直交復調してデジタル出力信号を生成するデジタル直交復調器とを更に有してよい。

ＡＤ変換部は、デジタル出力信号のデータ値を間引きすることにより、デジタル出力信号のサンプリング周波数を低下させるデシメーションフィルタ部を更に有してよい。ＡＤ変換部は、時分割信号を直交復調して出力信号を出力する復調器と、出力信号の同相成分をサンプリングしてデジタル化することにより、デジタル出力信号の同相成分を生成する第１ＡＤ変換器と、出力信号の直交成分をサンプリングしてデジタル化することにより、デジタル出力信号の直交成分を生成する第２ＡＤ変換器とを有してよい。

切替部は、第１サイクル期間と、第１サイクル期間と異なる第２サイクル期間とで、変調信号を選択する順番を変更してよい。試験装置は、乱数を発生する乱数発生部を更に備え、切替部は、乱数に応じて変調信号を選択する順番を変更してよい。

切替部は、被試験デバイスから出力される複数の変調信号のうち一部を良否判定する場合、良否判定の対象外の変調信号を選択せず、良否判定の対象の変調信号に対応した部分期間を、全ての変調信号に対して部分期間を割り当てた場合の各部分期間と比較して長くしてよい。試験装置は、被試験デバイスを再試験する場合において、前試験で異常と判定された変調信号を良否判定の対象の変調信号とする良否判定対象決定部を更に備えてよい。

本発明の第２形態においては、複数のベースバンド信号を同一の周波数のキャリア信号により変調した複数の変調信号を出力する被試験デバイスを試験する試験方法であって、複数の変調信号のそれぞれが複数のベースバンド信号のサイクル期間内に少なくとも１回選択されるように、複数の変調信号のそれぞれを順次選択することにより、複数の変調信号を時分割多重化した時分割信号を生成する切替段階と、サイクル期間内における各変調信号が含まれる部分期間のそれぞれがデジタル信号列とされた、時分割信号に応じたデジタル出力信号を生成するＡＤ変換段階と、デジタル出力信号における対応した変調信号が含まれる部分期間のデジタル信号列に基づいて、被試験デバイスが出力した複数の変調信号のそれぞれを良否判定する判定段階とを備える試験方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、同一周波数のキャリア信号により変調された複数の変調信号を出力する被試験デバイスを、簡単な構成により試験することができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を、被試験デバイス１００とともに示す。試験装置１０は、被試験デバイス１００を試験する。被試験デバイス１００は、複数のベースバンド信号を同一の周波数のキャリア信号により変調した複数の変調信号を出力する。本実施形態において、被試験デバイス１００は、複数の出力データを同一周波数のキャリア信号に対してそれぞれ直交変調して複数の変調信号を生成し、生成したこれら複数の変調信号を受信側の機器に対して出力する。被試験デバイス１００は、一例として、ＩＥＥＥ８０２．１１ｎにおいて採用されるＭＩＭＯ方式に対応した複数の変調信号（例えば、キャリア周波数ｆｃが５．２ＧＨｚ、帯域幅が２０ＭＨｚまたは４０ＭＨｚの信号）を出力してよい。

試験装置１０は、試験信号発生部１２と、切替部１４と、ＡＤ変換部１６と、判定部１８とを備える。試験信号発生部１２は、試験信号を被試験デバイス１００に対して供給して、当該被試験デバイス１００に複数の変調信号を同時出力させる。切替部１４は、複数の変調信号を入力し、入力した複数の変調信号のそれぞれを順次選択することにより、複数の変調信号を時分割多重化した１つの時分割信号を生成する。さらに、切替部１４は、複数の変調信号のそれぞれが複数のベースバンド信号のサイクル期間（１シンボルの伝送期間）内に少なくとも１回選択されるように、複数の変調信号を選択する。

ＡＤ変換部１６は、切替部１４により生成された時分割信号をサンプリングして、サイクル期間内における各変調信号が含まれる部分期間のそれぞれがデジタル信号列とされた、時分割信号に応じたデジタル出力信号を生成する。ＡＤ変換部１６は、一例として、第１周波数変換部２２と、アンチエイリアシングフィルタ２４と、ＡＤ変換器２６と、デジタル直交復調器２８と、デシメーションフィルタ部３０とを有してよい。

第１周波数変換部２２は、時分割信号に対して所定の周波数のローカル信号を乗じて、時分割信号の周波数を低下させる。第１周波数変換部２２は、一例として、時分割信号に対してローカル信号を乗算する乗算器３２を含んでよい。アンチエイリアシングフィルタ２４は、第１周波数変換部２２により周波数が低下された時分割信号に含まれるエイリアスを除去する。ＡＤ変換器２６は、第１周波数変換部２２により周波数が低下された時分割信号をサンプリングしてデジタル化することにより、デジタル時分割信号を生成する。デジタル直交復調器２８は、デジタル時分割信号を直交復調してベースバンドのデジタル出力信号（Ｉ、Ｑ）を生成する。

デシメーションフィルタ部３０は、デジタル直交復調器２８から出力されたデジタル出力信号のデータ値を間引きすることにより、デジタル出力信号のサンプリング周波数を低下させる。以上の構成のＡＤ変換部１６によれば、並列に入力された複数の変調信号に対して変調されていた複数のベースバンド信号を、サイクル期間毎に順次に時系列に並べたデジタル出力信号を出力することができる。

判定部１８は、ＡＤ変換部１６により出力されたデジタル出力信号における対応した変調信号が含まれる部分期間のデジタル信号列に基づいて、被試験デバイス１００が出力した複数の変調信号のそれぞれを良否判定する。そして、判定部１８は、良否判定結果を外部に出力する。判定部１８は、一例として、デジタル出力信号記憶部３４と、期待値記憶部３６と、演算部３８とを有してよい。デジタル出力信号記憶部３４は、ＡＤ変換部１６から出力されたデジタル出力信号を記憶する。期待値記憶部３６は、試験信号に応じて被試験デバイス１００から出力されるべき期待値を、各変調信号に対応させて記憶する。期待値記憶部３６は、一例として、複数の変調信号のそれぞれに変調されるべき複数のベースバンド信号の信号値を、期待値として記憶してよい。演算部３８は、デジタル出力信号記憶部３４に記憶されたデジタル出力信号における各部分期間の信号値と、期待値記憶部３６に記憶された対応する変調信号の期待値とを比較して、被試験デバイス１００から出力された複数の変調信号をそれぞれ良否判定する。

図２は、切替部１４が入力する変調信号および切替部１４が生成する時分割信号を示す。切替部１４は、複数の変調信号（例えば、Ｓ１、Ｓ２、Ｓ３、Ｓ４の４つの変調信号）を、１サイクル期間内において全て少なくとも１個ずつ選択するように順次切替を行うことによって、時分割信号を生成する。例えば、ｎ本の変調信号を切り替える場合であれば、切替部１４は、ベースバンド信号の１サイクル周期の１／ｎ期間毎に切り替える。これにより、切替部１４は、被試験デバイス１００から送信された複数の変調信号に含まれる全ての情報を、１本の時分割信号に含めることができる。また、切替部１４は、サイクル期間の境界を含んだ所定期間（マージン期間）を除いた期間において、変調信号を順次選択してよい。これにより、切替部１４は、各変調信号の品質の良い部分を時分割信号に含めることができる。

以上のような試験装置１０によれば、複数の変調信号を時分割多重化した時分割信号に対して良否判定するので、アナログデジタル変換処理および復調または周波数変換に必要となる回路の規模を小さくして、コストを下げることができる。さらに、このような試験装置１０によれば、複数のアナログデジタル変換処理回路等の間の特性を合せる作業を不要とするので、精度良く良否判定をすることができる。

図３は、ＡＤ変換部１６の構成の一例を示す。ＡＤ変換部１６は、一例として、直交復調器４２と、第１アンチエイリアシングフィルタ４４と、第２アンチエイリアシングフィルタ４６と、第１ＡＤ変換器４８と、第２ＡＤ変換器５０と、デシメーションフィルタ部５２とを有してよい。直交復調器４２は、時分割信号を直交復調して出力信号を出力する。第１アンチエイリアシングフィルタ４４は、デジタル出力信号の同相成分（Ｉ）に含まれるエイリアスを除去する。第２アンチエイリアシングフィルタ４６は、デジタル出力信号の直交成分（Ｑ）に含まれるエイリアスを除去する。第１ＡＤ変換器４８は、出力信号の同相成分（Ｉ）をサンプリングしてデジタル化することにより、デジタル出力信号の同相成分を生成する。第２ＡＤ変換器５０は、出力信号の直交成分をサンプリングしてデジタル化することにより、デジタル出力信号の直交成分（Ｑ）を生成する。デシメーションフィルタ部５２は、第１ＡＤ変換器４８および第２ＡＤ変換器５０から出力されたデジタル出力信号のデータ値を間引きすることにより、デジタル出力信号のサンプリング周波数を低下させる。このような構成のＡＤ変換部１６によれば、並列に入力された複数の変調信号に対して変調されていた複数のベースバンド信号を、サイクル期間毎に順次に時系列に並べたデジタル出力信号を出力することができる。

図４は、本実施形態の第１変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。なお、第１変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の機能および構成を採るので、以下、図１に示す試験装置１０との相違点を除き説明を省略する。

本変形例に係る試験装置１０は、被試験デバイス１００と切替部１４との間に設けられた、第２周波数変換部５４を更に備える。第２周波数変換部５４は、複数の変調信号のそれぞれに対して所定の周波数のローカル信号を乗じて、複数の変調信号の周波数を低下させる。第２周波数変換部５４は、一例として、複数の乗算器５６を有してよい。複数の乗算器５６のそれぞれは、被試験デバイス１００から出力された複数の変調信号に対応して設けられ、対応する変調信号に対して所定の周波数のローカル信号を乗じて、変調信号の周波数を低下させる。

本変形例において、切替部１４は、第２周波数変換部５４により周波数が低下された複数の変調信号を入力し、入力した複数の変調信号のそれぞれを順次選択することにより、複数の変調信号を時分割多重化した１つの時分割信号を生成する。また、本変形例において、ＡＤ変換部１６は、第１周波数変換部２２等の周波数変換をする機能を有さなくてよい。このような本変形例に係る試験装置１０によれば、複数の変調信号の周波数を低下させた後に、複数の変調信号のそれぞれを選択して時分割信号を生成することができる。

図５は、本実施形態の第２変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。なお、第２変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の機能および構成を採るので、以下、図１に示す試験装置１０との相違点を除き説明を省略する。

本変形例に係る試験装置１０は、乱数発生部６２と、選択順序制御部６４とを更に備える。乱数発生部６２は、乱数を発生する。選択順序制御部６４は、切替部１４による１サイクル期間内における変調信号の選択順序を制御する。選択順序制御部６４の制御に応じて、切替部１４は、第１サイクル期間と、第１サイクル期間と異なる第２サイクル期間とで、変調信号を選択する順番を変更する。選択順序制御部６４は、一例として、乱数発生部６２により発生された乱数に応じて変調信号を選択する順番を変更してよい。これにより、切替部１４は、第１サイクル期間と第２サイクル期間とで変調信号を選択する順番をランダムに変更することができる。

このような本変形例に係る試験装置１０によれば、サイクル期間内における変調信号を選択する順番を切り替えるので、変調信号の切替周期に同期して発生する周期性のある歪みを低減することができる。この結果、本変形例に係る試験装置１０によれば、精度良く被試験デバイス１００を試験することができる。

図６は、本実施形態の第３変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。図７は、変調信号および第３変形例に係る試験装置１０により切り替えられた時分割信号を示す。なお、第３変形例に係る試験装置１０は、図１に示した試験装置１０と略同一の機能および構成を採るので、以下、図１に示す試験装置１０との相違点を除き説明を省略する。

本変形例に係る試験装置１０は、良否判定対象決定部７０を更に備える。良否判定対象決定部７０は、被試験デバイス１００から出力される複数の変調信号のうち、良否判定の対象となる変調信号を決定する。良否判定対象決定部７０は、一例として、被試験デバイス１００を再試験する場合において、前試験で異常と判定された変調信号を良否判定の対象の変調信号としてよい。

本変形例において、切替部１４は、被試験デバイス１００から出力される複数の変調信号のうち一部を良否判定する場合、良否判定対象決定部７０により決定された良否判定の対象外の変調信号を選択せず、良否判定の対象の変調信号に対応した部分期間を、全ての変調信号に対して部分期間を割り当てた場合の各部分期間と比較して長くする。例えば、図７に示すように、Ｓ１〜Ｓ４の４つの変調信号のうち、Ｓ２、Ｓ４が良否判定の対象外である場合、切替部１４は、良否判定の対象となっているＳ１、Ｓ２の変調信号の部分期間を、１サイクル期間内の部分期間を４つの変調信号に均等に割り当てた場合の各部分期間よりも長くする。

このような本変形例に係る試験装置１０によれば、時分割信号における良否判定対象の変調信号が含まれている期間を長くすることができる。この結果、本変形例に係る試験装置１０によれば、良否判定対象となっている変調信号を精度良く試験することができる。

図８は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。

ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。

入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。

また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラムや、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０や、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。

ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。

コンピュータ１９００にインストールされ、コンピュータ１９００を試験装置１０として機能させるプログラムは、試験信号発生部モジュールと、切替部モジュールと、ＡＤ変換部モジュールと、判定部モジュールとを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、試験信号発生部１２、切替部１４、ＡＤ変換部１６および判定部１８としてそれぞれ機能させる。

以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤやＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の実施形態に係る試験装置１０の構成を、被試験デバイス１００とともに示す。 変調信号および時分割信号を示す。 ＡＤ変換部１６の構成の一例を示す。 本実施形態の第１変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。 本実施形態の第２変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。 本実施形態の第３変形例に係る試験装置１０の構成を、被試験デバイス１００とともに示す。 変調信号および第３変形例に係る試験装置１０により切り替えられた時分割信号を示す。 本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。

符号の説明

１０ 試験装置
１２ 試験信号発生部
１４ 切替部
１６ ＡＤ変換部
１８ 判定部
２２ 第１周波数変換部
２４ アンチエイリアシングフィルタ
２６ ＡＤ変換器
２８ デジタル直交復調器
３０、５２ デシメーションフィルタ部
３２、５６ 乗算器
３４ デジタル出力信号記憶部
３６ 期待値記憶部
３８ 演算部
４２ 直交復調器
４４ 第１アンチエイリアシングフィルタ
４６ 第２アンチエイリアシングフィルタ
４８ 第１ＡＤ変換器
５０ 第２ＡＤ変換器
５４ 第２周波数変換部
６２ 乱数発生部
６４ 選択順序制御部
７０ 良否判定対象決定部
１００ 被試験デバイス
１９００ コンピュータ
２０００ ＣＰＵ
２０１０ ＲＯＭ
２０２０ ＲＡＭ
２０３０ 通信インターフェイス
２０４０ ハードディスクドライブ
２０５０ フレキシブルディスク・ドライブ
２０６０ ＣＤ−ＲＯＭドライブ
２０７０ 入出力チップ
２０７５ グラフィック・コントローラ
２０８０ 表示装置
２０８２ ホスト・コントローラ
２０８４ 入出力コントローラ
２０９０ フレキシブルディスク
２０９５ ＣＤ−ＲＯＭ

Claims (10)

1. 複数のベースバンド信号を同一の周波数のキャリア信号により変調した複数の変調信号を出力する被試験デバイスを試験する試験装置であって、
   前記複数の変調信号のそれぞれが前記複数のベースバンド信号のサイクル期間内に少なくとも１回選択されるように、前記複数の変調信号のそれぞれを順次選択することにより、前記複数の変調信号を時分割多重化した時分割信号を生成する切替部と、
   前記サイクル期間内における各変調信号が含まれる部分期間のそれぞれがデジタル信号列とされた、前記時分割信号に応じたデジタル出力信号を生成するＡＤ変換部と、
   前記デジタル出力信号における対応した前記変調信号が含まれる部分期間のデジタル信号列に基づいて、前記被試験デバイスが出力した前記複数の変調信号のそれぞれを良否判定する判定部と
   を備える試験装置。
2. 前記ＡＤ変換部は、前記時分割信号に対して所定の周波数のローカル信号を乗じて、前記時分割信号の周波数を低下させる周波数変換部を有する請求項１に記載の試験装置。
3. 前記ＡＤ変換部は、
   前記周波数変換部により周波数が低下された時分割信号をサンプリングしてデジタル化することにより、デジタル時分割信号を生成するＡＤ変換器と、
   前記デジタル時分割信号を直交復調して前記デジタル出力信号を生成するデジタル直交復調器と
   を更に有する請求項２に記載の試験装置。
4. 前記ＡＤ変換部は、前記デジタル出力信号のデータ値を間引きすることにより、前記デジタル出力信号のサンプリング周波数を低下させるデシメーションフィルタ部を更に有する請求項３に記載の試験装置。
5. 前記ＡＤ変換部は、
   前記時分割信号を直交復調して出力信号を出力する復調器と、
   前記出力信号の同相成分をサンプリングしてデジタル化することにより、前記デジタル出力信号の同相成分を生成する第１ＡＤ変換器と、
   前記出力信号の直交成分をサンプリングしてデジタル化することにより、前記デジタル出力信号の直交成分を生成する第２ＡＤ変換器と
   を有する請求項１に記載の試験装置。
6. 前記切替部は、第１サイクル期間と、前記第１サイクル期間と異なる第２サイクル期間とで、前記変調信号を選択する順番を変更する請求項１に記載の試験装置。
7. 乱数を発生する乱数発生部を更に備え、
   前記切替部は、前記乱数に応じて前記変調信号を選択する順番を変更する請求項６に記載の試験装置。
8. 前記切替部は、前記被試験デバイスから出力される複数の変調信号のうち一部を良否判定する場合、良否判定の対象外の変調信号を選択せず、良否判定の対象の変調信号に対応した部分期間を、全ての変調信号に対して部分期間を割り当てた場合の各部分期間と比較して長くする請求項１に記載の試験装置。
9. 前記被試験デバイスを再試験する場合において、前試験で異常と判定された前記変調信号を良否判定の対象の変調信号とする良否判定対象決定部を更に備える請求項８に記載の試験装置。
10. 複数のベースバンド信号を同一の周波数のキャリア信号により変調した複数の変調信号を出力する被試験デバイスを試験する試験方法であって、
    前記複数の変調信号のそれぞれが前記複数のベースバンド信号のサイクル期間内に少なくとも１回選択されるように、前記複数の変調信号のそれぞれを順次選択することにより、前記複数の変調信号を時分割多重化した時分割信号を生成する切替段階と、
    前記サイクル期間内における各変調信号が含まれる部分期間のそれぞれがデジタル信号列とされた、前記時分割信号に応じたデジタル出力信号を生成するＡＤ変換段階と、
    前記デジタル出力信号における対応した前記変調信号が含まれる部分期間のデジタル信号列に基づいて、前記被試験デバイスが出力した前記複数の変調信号のそれぞれを良否判定する判定段階と
    を備える試験方法。
    

Images