JPS62229349A - 周辺回路試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は時分割多重方式で複数の周辺回路がらの信号を
受信するシステムにおいて、例えばそのシステム立上げ
時に上記周辺回路と伝送路の動作確認試験を効果的に行
い得る周辺回路試験方式（従来の技術） 近時、半導体技術の目覚ましい発展に伴って各種のプロ
セッサ（ＣＰ　Ｕ）やメモリの高性能化、低価格化が図
られている。

このような背景の下で、例えば複数のプロセッサを用い
て情報処理システムに要求される処理機能やその負荷（
処理負ｍ　＞を階層的に分散させ、全体的に処理能力を
高めるマルチプロセッサ・システムが種々開発されてい
る。

例えば主プロセツサと複数の副プロセツサとをそれぞれ
伝送装置を介して双方向伝送路に接続し、上記各伝送装
置から双方向伝送路を介して上記プロセッサ間で相互に
データ伝送して所定の情報処理を分散的に進めるシステ
ムが開発されている。

またディジタル電子交換機にあっても、加入者回路等の
種々の周辺回路の機能と、その中央制御装置との機能を
分け、それらをそれぞれ独立したプロセッサにて構成し
て各プロセッサ間をデータ伝送路を介して結ぶことが行
われている。

しかしてこのようなシステムにあっては、一般的に複数
の周辺回路（副プロセツサが接続された伝送装置）のそ
れぞれ出力側ｇＩＪＨを設け、各周辺回路からデータ伝
送路に出力されるデータの送出タイミングを時分割に制
御し、中央制御装置側のインターフェース部ではこれを
時分割に受信する如く構成される。

上記出力制御部は、伝送路を介するデータ伝送の自己に
割当てられたタイムスロットを検出し、そのとき周辺回
路に送信すべきデータがある場合には、これを伝送路を
介して中央制御部に対して送信することになる。

ところでこのように構成されたシステムにおいて、中央
制御部にあっては、そのシステム立上げ時に複数の周辺
回路がそれぞれ正常に動作するか否か、またその伝送路
に異常がないか否をを確認することが非常に重要となる
。

然し乍ら一般に、このような確認を行うことは非常に困
難である。例えば中央制御部のインターフェース受信装
置に、各タイムスロット毎に受信データが得られても、
それがそのタイムスロットが割当てられた周辺回路から
のものであるか否かを判定することは非常に困難である
。

そこで中央制御部側から複数の周辺回路の各出力制御部
を個々に制御して、その動作確認を行うこと等が考えら
れているが、その構成が相当複雑化することが否ず、ま
たその制御が大掛りとなることも否めない。

（発明が解決しようとする問題点） 本発明は、このように従来システムにあってはその構成
の複雑化や制御の複雑化を招来することなく周辺回路に
対する試験が困難であったことを考慮してなされたもの
で、その目的とするところは、簡易に、しかも効率良く
複数の周辺回路の動作確認や伝送路の状態確認を行うこ
とのできる周辺回路試験方式を提供することにある。

［発明の構成コ （問題点を解決するための手段） 本発明は、伝送路に接続された複数の周辺回路から上記
伝送路を介して時分割に伝送される信号を受信するシス
テムにおいて、 上記各周辺回路にそれぞれ設けられた出力制御部に対し
て、前記各周辺回路からの信号出力を一斉に禁止する制
御信号を発生する出力制御信号発生回路と、前記各周辺
回路からの信号出力が一斉に禁止されている期間に前記
伝送路に所定の情報を出力する送信装置とを受信装置側
のインターフェース部に設け、 例えばシステムの立上げ時に前記各周辺回路からの信号
出力を一斉に禁止し、この期間に受信装置にて受信され
る信号から前記複数の周辺回路や伝送路の機能を試験す
るようにしたものである。

（作用） かくして本発明によれば、各周辺回路からの信号出力が
一斉に禁止される期間に受信される信号が送信装置から
の正常な信号である場合、これを以て前記各周辺回路の
出力制御部がそれぞれ正常に機能し、また伝送路および
受信装置に異常がないことを簡易に判定することが可能
となる。しかも中央制御部側の制御だけによって簡易に
その試験を実行することができ、この試験の為に中央制
御部側のインターフェースの構成が大幅に複雑化するこ
ともない。

つまり中央制御部側のインターフェース部に、複数の周
辺回路の各出力制御部に対して一斉にその出力を禁止さ
せる為の制御信号発生回路と、これに応動して所定のデ
ータを伝送路に出力する送信装置を設けるだけで簡易に
システムを構成し、これによって周辺回路の状態を効果
的に試験することができる。

（実施例） 以下、図面を参照して本発明の一実施例につき説明する
。

第１図は実施例方式を適用して構成されるデータ伝送シ
ステム、例えばディジタル電子交換機の周辺回路部と中
央制御部のインターへフェース部とを示す要部概略構成
図である。

加入者回路等からなる周辺回路１ａ、〜１ｎはそれぞれ
プロセッサを持ち、中央制御部とは独立にその処理動作
を実行する。そして中央制御部に対してデータ伝送すべ
きとき、その出力制御部２ａ、〜２ｎの制御を受けて所
定のタイムスロットに上記送信データを伝送路３に出力
するものとなっている。

一方、中央制御部のインターフェース部４は、基本的に
は上記伝送路３を介して複数の周辺回路ｌａ、〜１ｎか
ら時分割に伝送されてくるデータをそれぞれ受信する受
信装置５ａ、〜５ｎを備えて構成される。そしてその受
信データを解析して該中央制御部のブセッサに与えるも
のとなっている。

しかして本システムが特徴とするところは、上記インタ
ーフェース部４に出力制御信号発生回路７と、送信装置
８ａ、〜８ｎとを設けた点にある。上記出力制御信号発
生回路７は、例えばシステムの立上げ時に起動されるも
ので、前記複数の周辺回路１ａ、〜１ｎの各出力制御部
２ａ、〜２ｎに対して一斉に出力禁止制御信号を出力し
、各周辺回路１ａ、〜１ｎからの伝送路３へのデータ出
力を一斉に禁止制御するものである。また送信装置８ａ
、〜８ｎは上記出力制御信号発生回路７に応動し、前記
複数の周辺回路１ａ、〜ｌｎからのデータ送信が禁止さ
れている期間に、伝送路３に対して所定の信号をそれぞ
れ出力する如く構成されている。つまり送信装置８ａ、
〜８ｎは各周辺回路１ａ、〜ｌｎからのデータ出力が一
斉に禁止された期間、各周辺回路１ａ、〜１ｎから伝送
路３に送信されるデータに代えて、該伝送路３にそれぞ
れ所定の信号を送信するものとなっている。

インターフェース部４ではこのようにして周辺回路１ａ
、〜ｉｎからのデータ出力が禁止されている期間に、前
記送信装置８ａ、〜８ｎから送信されるデータ（送信デ
ータ）と、そのときに受信装置５ａ。

〜５ｎによって受信されるデータ（受信データ）とを照
合して前記周辺回路１ａ、〜Ｉｎの各出力制御部２ａ、
〜２ｎの動作機能、および伝送路３の状態を試験するも
のとなっている。

かくしてこのように構成された本システムは次のように
動作する。

第２図（ａ）は通常の動作モード時における動作状態を
示すもので、第２図（ｂ）は試験モード時における動作
状態を示している。

通常の動作モード時にあっては、第２図（ａ）に示すよ
うに複数の周辺回路１ａ、〜ｌｎ、例えば２つの周辺回
路１ａ、　ｌｂはそれぞれ定められたタイムスロットで
出力制御部２ａ、　２ｎをゲート開成し、そのときに各
周辺回路Ｌａ、　ｌｂに蓄えられている送信データをそ
れぞれ出力する。

この結果、伝送路３には上記各周辺回路１ａ、　ｌｂか
らの送信データが時分割に伝送される。中央制御部のイ
ンターフェース部４においては、この時分割に伝送され
た各データをそれぞれそのタイムスロットに同期して受
信装置５ａ、　５ｂにてそれぞれ受信することになる。

これに対して試験モード時には、前記出力制御信号発生
回路７が起動され、第２図（ｂ）に示すように出力制御
部２ａ、　２ｂに対する出力制御信号の発生が阻止され
る。この為、各周辺回路１ａ、　Ｌｂがそれぞれ送信す
べきデータを持つ場合であっても、その出力が阻止され
る。

しかしてこのときには、前記送信装置８ａ、　８ｂが所
定のタイミングでそれぞれ起動され、第２図（ｂ）に示
すように各送信装置２ａ、　２ｂからそれぞれ所定のデ
ータが伝送路３に対して時分割に出力される。従ってこ
のときには、前記受信装置５ａ。

５ｂは送信装置１１ａａ、８ｂからの送信データをそれ
ぞれ受信することになる。

ここで、この試験モード時に送信装置８ａ、　８ｂから
出力される信号と、受信装置５ａ、　５ｂによって受信
される信号とは本来同じものであると云える。

然し乍ら、前記周辺回路１ａ、　ｌｂの出力制御部２ａ
。

２ｂが正常に機能せず、周辺回路１ａ、　ｌｂからのデ
ータ出力が完全に阻止されていないものとすれば、その
周辺回路１ａ、　ｌｂからの送信データと前記送信装置
ｉ￥８ａ、　８ｂからの送信データが伝送路３上で衝突
し、伝送路３上の信号に乱れが生じることになる。

つまり送信装置８ａ、　８ｂから送信された信号と受信
装置５ａ、　５ｂにて受信された信号との間に違いが生
じることになる。

インターフェース部４では、このようにして各周辺回路
１ａ、〜１ｎからのデータ出力を禁止した期間に送信装
置８ａ、〜８ｎから送信出力する信号と、このときに受
信装置５ａ、　５ｎにて受信される信号とを照合して次
のように各部の機能を調べている。

即ち、送信信号と受信信号とが一致している場合、前記
周辺回路１ａ、〜１ｎの出力制御部２ａ、〜２ｎがそれ
ぞれ正常に機能しており（障害がない）、同時に受信装
置５ａ、〜５ｎもそれぞれ正常に機能していると判定し
ている。そしてその後の通常の動作モードで各タイムス
ロット毎に周辺回路１ａ、〜１ｎからの信号が受信され
ることを確認して、伝送路３にも異常がないことを判定
している。

一方、上記送信信号と受信信号に違いがある場合には、
上述したいずれかに障害があると判定している。そして
この場合にはインターフェース部４において、その受信
装置５ａ、〜５ｂ、送信装置８ａ。

〜８ｎおよび出力制御信号発生部７がそれぞれ正常に機
能しているか否かがローカルに調べられる。

そしてこれらの各部の機能の正常性が確認された場合、
上述した信号の違いが前記周辺回路１ａ、〜ｌｎの出力
制御部２ａ、〜２ｎｓまた伝送路３に障害に起因するも
のであると判定される。

そしてこの場合には、各タイムスロット毎に個々に送信
信号と受信信号との照合が行われる。そして、例えば成
るタイムスロットにのみ信号の不一致がある場合には、
伝送路３に障害がなく、そのタイムスロットが割当てら
れた周辺回路の出力制御部に障害があると判定している
。これに対して全てのタイムスロットに亙って信号の不
一致がある場合には、各周辺回路１ａ、〜１ｎについて
それぞれその障害の発生が調べられることになる。

一方、前記送信信号と受信信号との一致が確認された場
合であっても、その後の通常の動作モードにおいて各周
辺回路１ａ、〜ｌｎからの信号が受信されない場合、ま
たこの状態が長く続く場合には、現数の周辺回路１ａ、
〜１ｎの全てから長期間に亙って全くデータが伝送され
ないことが無いことから、伝送路３に何等かの障害が成
ると判定される。また特定の周辺回路（タイムスロット
）からのみ、長期間に亙ってデータ伝送が無い場合には
、その周辺回路の出力制御部に障害があると判定される
。

そしてその周辺回路に対して、個別に機能試験が行われ
ることになる。

このように本システムにあっては、全ての周辺回路から
のデータ出力を一斉に禁止し、その期間、インターフェ
ース部４の送信装置８ａ、〜８ｎから内部的にデータを
送信してその信号を受信装置５ａ。

〜５ｎにて受信してその信号の照合を行うので、伝送路
３の状態、周辺回路１ａ、〜ｉｎの各出力制御部２ａ、
〜２ｎの機能、および受信装置５ａ、〜５ｎの機能をそ
れぞれ簡易に試験すことができる。しかもシステムの立
上げ時等にその試験を簡易に実施することができる。

またこの試験を行うに際しては、インターフェース部４
に前述した出力制御信号発生回路７と送信装置８ａ、〜
８ｎとをそれぞれ設けるだけでよいので、その構成が複
雑化することがない。また周辺回路１ａ、〜ｉｎの各出
力制御部２ａ、〜２ｎの構成を本質的に変更する必要も
ない。従って非常に簡易に、且つ効率良く周辺回路の試
験を行うことが可能となる。

尚、本発明は上述した実施例に限定されるものではない
。例えば中央制御部のインターフェース部４に伝送路３
を介して接続される周辺回路の数は、その仕様に応じて
定めれば良いものである。

またそのタイムスロットの割当ても、その仕様に応じて
定めれば良いものである。更には試験モード時に送信信
号と受信信号とを照合した結果に基く、各部の機能状態
の判定アルゴリズムも種々変形可能なものである。また
ここで説明した電子交換機システム以外の各種マルチプ
ロセッサーシステムにおける複数の伝送装置の試験にも
同様に適用可能である。要するに本発明はその要旨を逸
脱しない範囲で種々変形して実施することができる。

［発明の効果］ 以上説明したように、本発明によれば中央制御部側のイ
ンターフェース部に複数の周辺回路からのデータ出力を
一斉に禁止制御する為の制御回路と、この制御回路に応
動して伝送路に所定の信号を出力する送信装置とを設け
、その送信装置から送信信号とそのときの受信信号とを
照合して各部の機能試験を行うので、簡易に、且つ効率
良く周辺回路等の試験を行うことができる。しかもイン
ターフェース側でその試験を効率良く制御することがで
きる等の実用上多大なる効果が奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例方式を適用して構成されるデ
ータ伝送システムの要部概略構成図、第２図はその動作
を示すタイミング図である。 ｌａ、〜１ｎ・・・周辺回路、２ａ、〜２ｎ・・・出力
制御部、３・・・伝送路、４・・・インターフェース部
、５ａ、〜５０・・・受信装置、７・・・出力制御信号
発生回路、８ａ、〜８ｎ・・・送信装置。 出願人代理人　弁理士　鈴江武彦 第１図 （ａ） 出力制御信号Ａ、−一−−一一一一一一一一一一一一一
−−一−−−−−−−−−−（ｂ） 第２図

Claims (2)

【特許請求の範囲】
1. （１）伝送路に接続された複数の周辺回路と、これらの
   周辺回路から上記伝送路を介して時分割に伝送される信
   号を受信する受信装置とを備えたシステムにおいて、 上記各周辺回路にそれぞれ設けられ、その周辺回路から
   伝送路への信号出力を制御する出力制御部に対して、前
   記各周辺回路からの信号出力を一斉に禁止する制御信号
   を発生する、出力制御信号発生回路と、この出力制御信
   号発生回路が前記各周辺回路からの信号出力を禁止して
   いる期間に前記伝送路に所定の情報を出力する送信装置
   とを前記受信装置に設け、 前記各周辺回路からの信号出力を禁止している期間に前
   記受信装置にて受信される信号を判定して前記複数の周
   辺回路の各出力制御回路と伝送路の機能を試験してなる
   ことを特徴とする周辺回路試験方式。
2. （２）各周辺回路からの信号出力の一斉禁止は、システ
   ムの立上げ時に行われるものである特許請求の範囲第１
   項記載の周辺回路試験方式。