KR0155000B1 - 서로 상이한 전송방식의 직렬 버스 정합장치 - Google Patents

서로 상이한 전송방식의 직렬 버스 정합장치

Info

Publication number
KR0155000B1
KR0155000B1 KR1019940040814A KR19940040814A KR0155000B1 KR 0155000 B1 KR0155000 B1 KR 0155000B1 KR 1019940040814 A KR1019940040814 A KR 1019940040814A KR 19940040814 A KR19940040814 A KR 19940040814A KR 0155000 B1 KR0155000 B1 KR 0155000B1
Authority
KR
South Korea
Prior art keywords
bus
duplex
full
path
connection
Prior art date
Application number
KR1019940040814A
Other languages
English (en)
Other versions
KR960025075A (ko
Inventor
신용구
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940040814A priority Critical patent/KR0155000B1/ko
Publication of KR960025075A publication Critical patent/KR960025075A/ko
Application granted granted Critical
Publication of KR0155000B1 publication Critical patent/KR0155000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

1.청구범위에 기재된 발명이 속한 기술분야
서로 상이한 전송방식의 직렬버스 정합장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
서로 상이한 전송방식에서 이중화 구조의 직렬버스를 정합하고자 한다.
3. 발명의 해결방법의 요지
반이중통신방식연결부(10) 및 전이중통신방식연결부(12)로 인가되는 데이타정보를 분석하여 이중화구조의 어느 직렬버스가 양호한 상태인가를 버스감시부(14)에서 감시하고 버스선택부(16)에서는 양호한 직렬버스로 버스가 연결되도록 제어한다. 그에 따라 반이중통신방식연결부(10) 및 전이중통신방식연결부(12)는 데이타정보가 양호하도록 전송되게 연결된다.
4. 발명의 중요한 용도
직렬버스 인테페이스

Description

서로 상이한 전송방식의 직렬버스 정합장치
제1도는 본 발명의 실시예에 따른 직렬버스 정합장치를 보여주는 도면.
본 발명은 직렬버스 인터페이스장치에 관한 것으로, 특히 서로 상이한 전송방식의 직렬버스를 정합하기 위한 장치에 관한 것이다.
일반적으로 프로세서간의 통신에 이용되는 직렬버스의 구조는 이중화 구조로 구현되어 있다. 그것은 데이타 통신중에 하나의 버스가 고장으로 인하여 유지보수가 필요할 때 대기상태에 있는 버스를 사용하여 수행하고 있는 통신을 계속 유지하고 고장난 버스를 보수하기 위함이다. 그리고 상기 직렬버스의 구성은 프로세서를 구성하는 SIO(Serial Input Output)의 특성과 시스템의 구조 및 사용하고 있는 디바이스의 종류에 따라 여러가지 방법으로 구성할 수 있다.
그러나 이러한 이중화 구조의 직렬버스로 시스템이 구현되어 있더라도 각각의 프로세서에서 수용되고 있는 전송방식이 다르면 사용하는 이중화 버스구조의 정합이 어렵게 되는 문제점이 있었다. 즉 이중화구조를 가진 직렬버스를 사용하는 프로세서들에서 하나의 프로세서에서는 반이중 통신방식을 취하고 있고 다른 하나의 프로세서는 전이중 통신방식을 취하고 있다면 상기 프로세서들은 서로 정합되지 않는다.
따라서 본 발명의 목적은 서로 다른 전송방식을 사용하는 프로세서간의 이중화 구조의 직렬버스의 정합하는 장치를 제공함에 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 서로 상이한 전송방식의 직렬버스 정합장치이다.
제1도를 참조하면, 반이중통신방식 연결부(10)는 반이중통신방식의 하드웨어(프로세서 등)과 연결을 담당하며 데이타통신을 위하여 클럭신호 CLK 및 데이타 그리고 제어신호를 타시스템과 연결하고 연결된 버스상태를 검출하여 그 내용을 버스감시부(14)로 전송한다. 상기 반이중통신방식 연결부(10)는 A연결부(10A)와 B연결부(10B)로 이중화되어 있으며, 상기 A연결부(10A)는 반이중통신방식의 프로세서에 연결된 반이중 제1버스 HBUS1과 연결되어 있고 상기 B연결부(10B)는 반이중통신방식의 프로세서에 연결된 반이중 제2버스 HBUS2와 연결되어 있다. 또한 상기 반이중통신방식 연결부(10)의 A의 연결부(10A)는 반이중A연결버스 HAB를 통해 버스선택부(16)와 연결되어 있고, 상기 반이중통신방식 연결부(10)의 B 연결부(10B)는 반이중B연결버스 HBB를 통해 버스선택부(16)와 연결되어 있다.
전이중통신방식 연결부(12)는 전이중통신방식의 하드웨어(프로세서 등)와 연결을 담당하며 데이타통신을 위하여 클럭신호 CLK 및 데이타 그리고 제어신호를 타시스템과 연결하고 연결된 버스상태를 검출하여 그 내용을 버스감시부(14)로 전송한다. 상기 전이중통신방식 연결부(12)는 A연결부(12A)와 B연결부(12B)로 이중화되어 있으며, 상기 A연결부(12A)는 전이중통신방식의 프로세서에 연결된 양방향 전이중 제1버스들 FBUS1과 연결되어 있고 상기 B연결부(12B)는 전이중통신방식의 프로세서에 연결된 양방향 전이중 제2버스들 FBUS2과 연결되어 있다. 또한 상기 전이중통신방식 연결부(12)의 A연결부(12A)는 전이중A연결부 FAB를 통해 버스선택부(16)와 연결되어 있고, 상기 전이중통신방식 연결부(12)의 B연결부(12B)는 전이중B연결버스 FBB를 통해 버스선택부(16)와 연결되어 진다.
한편 버스감시부(14)는 반이중통신방식 연결부(10) 및 전이중통신방식 연결부(12)로부터 전송되는 버스상태를 버스고장신호 CF-1,2를 이용해 감시하고, 사용 가능한 버스를 선택하기 위한 버스선택신호 BSL을 버스선택부(16)로 출력한다.
버스선택부(16)는 상기 버스선택신호 BSL에 응답하여 반이중통신방식 연결부(10)에서 사용 가능한 버스(HAB 또는 HBB)와 전이중통신방식 연결부(12)에서 사용가능한 버스(FAB 또는 FBB)를 연결시켜, 반이중 통신방식 연결부(10)와 전이중통신방식 연결부(12)가 상호 데이타 통신하도록 한다. 또한 상기 버스선택부(16)는 전이중통신방식 연결부(12)로부터 버스상태 시험 루프테스트 제어에 의하여 버스상태 시험을 위한 루프를 형성하여 준다.
이하 제1도를 참조하여 본 발명의 실시예에 따른 동작을 더욱 상세히 설명한다.
먼저 반이중통신방식의 프로세서가 전이중통신방식의 프로세서로 데이타를 전달할 때의 동작을 설명한다. 반이중통신방식의 프로세서는 SIO를 통하여 반이중통신방식를 취하는 이중구조 직렬버스 즉 제1버스 HBUS1, 제2버스 HBUS2를 통하여 클럭 CLK, 데이타 및 제어신호를 반이중통신방식 연결부(10)로 인가한다. 이 때 이중구조의 제1버스 HBUS1는 반이중통신방식 연결부(10)의 A연결부(10A)에 연결되고, 제2버스 HBUS2는 반이중통신방식 연결부(10)의 B연결부(10B)에 연결된다. 상기 A연결부(10A)는 정상상태일 때 버스연결 동작하는 주동작부이고, B연결부(10B)는 주동작하는 A연결부(10A)의 버스가 고장될 때 버스연결 동작하는 보조동작부이다. 그러므로 정상적인 동작에서는 상기 A연결부(10A)는 버스연결 동작을 수행하도록 제어되나 B연결부(10B)는 그 동작이 수행되지 않도록 제어된다. 이러한 버스연결동작 제어는 반이중통신방식 연결부(10)에서 제공하는 버스고장신호 CF1에 따른 버스선택부(16)의 버스선택에 의하여 이루어진다. 전이중통신방식연결부(12)도 상기한 반이중통신방식연결부(10)와 마찬가지로 유사하게 연결되나, 전이중통신방식을 취하는 이중구조 직렬버스의 양방향 전이중 제1,2버스들 FBUS1 및 FBUS2는 동시에 송신과 수신할 수 있는 양방향의 신호라인들을 가진다. 정상적인 데이타 통신상태에서, 버스선택부(16)는 반이중통신방식 연결부(10)의 A연결부(10A)와 전이중통신방식 연결부(12)의 A연결부(12A)의 연결버스가 서로 연결되게 한다.
즉, 정상적인 데이타 통신상태에서 반이중통신방식의 프로세서에서 전이중통신방식의 프로세서로 데이타가 전송되는 경로는, 반이중통신장치의 제1버스 HBUS1→반이중통신방식연결부(10)의 A연결부(10A)→반이중A연결부버스 HAB→버스선택부(16)→반이중연결버스 HB→전이중통신방식 연결부(12)의 A연결부(12A)→양방향 전이중 제1버스 FBUS1의 순으로 형성되고, 전달한 데이타정보 즉 클럭신호 CLK, 데이타 및 제어신호는 SIO를 통하여 전이중통신방식으로 수행하는 프로세서로 전달된다.
그러나 만약 반이중통신방식의 이중화구조 버스의 제1버스 HBUS1가 고장이 난 경우에는 동작제어되는 반이중통신방식 연결부(10)의 A연결부(10A)가 수신한 제1버스 HBUS1를 통하여 수신될 데이타정보의 클럭신호 CLK는 없게 된다. 그에 의하여 반이중통신방식연결부(10)의 A연결부(10A)에서는 A연결부(10A)의 고장에 관련된 버스고장신호 CF1를 버스감시부(14)로 출력한다. 버스감시부(14)는 상기 버스감고장신호 CF1에 응답하여 버스선택부(16)로 B연결부(10B)를 선택케하는 버스선택신호 BSL을 출력한다. 그에 따라 버스선택부(16)는 상기 버스선택신호 BSL에 응답하여 반이중B연결버스 HBB를 반이중통신방식 연결부(10)의 B연결부(10B)에 연결시킨다. 따라서 반이중통신방식의 제2버스를 HBUS2를 통하여 수신되는 정보 즉 클럭 CLK, 데이타 및 제어신호는 반이중통신방식연결부(10)의 B연결부(10B)→반이중B연결부버스 HBB→버스선택부(16)→반이중연결버스 HB→전이중통신방식연결부(12)의 A연결부를 통하여 전송되어, 전이중통신방식를 취하는 이중구조 직렬버스 즉 양방향 전이중 제1버스 FBUS1에 실린다. 상기 제1버스 FBUS1에 실린 데이타 정보 즉 클럭신호 CLK, 데이타 및 제어신호는 SIO를 통하여 전이중통신방식으로 수행하는 프로세서로 전달된다.
한편 전이중통신방식 연결부(12)의 A연결부(12A)가 고장으로 인하여 버스연결되지 않으면, 전이중통신방식 연결부(12)의 A연결부(12A)는 그에 상응하는 버스고장신호 CF2를 버스감시부(14)로 출력하고, 버스감시부(14)는 그에 응답하는 버스선택신호 BSL을 버스선택부(16)로 출력한다. 이때 버스선택부(16)는 반이중A연결부버스 HAB를 전이중통신방식 연결부(12)의 B연결부(12B)의 버스에 연결시켜준다. 이때 반이중통신방식의 프로세서로부터 출력되는 데이타정보는 반이중통신방식 제1버스 HBUS1→반이중통신방식연결부(10)의 A연결부(10A)→반이중A연결부버스 HAB→버스선택부(16)→반이중연결버스 HB→전이중통신방식 연결부(12)의 B연결부(12B)→전이중통신방식의 제2버스 FBUS2의 경로를 통해 전이중통신 방식의 프로세서에 전달된다.
다른 한편 반이중통신방식의 이중화구조 버스의 제1버스 HBUS1 및 전이중통신방식 연결부(12)의 A연결부(12A)에서 발생되면, 버스감시부(14)는 먼저 발생한 곳으로부터의 버스고장신호 CF1,CF2를 각각 받아 버스선택부(16)에 그에 해당하는 버스선택부 BSL을 출력한다. 그에 따라 버스선택부(16)는 반이중통신방식연결부(10)와 전이중통신방식 연결부(12)의 B연결부(10B,12B)에 대응된 버스 HBB, FBB를 연결한다. 이때의 반이중통신방식의 프로세서로부터 출력되는 데이타정보는 반이중통신방식의 제2버스 HBUS2→반이중통신방식연결부(10)의 B연결부(10B)→반이중B연결부버스 HBB→버스선택부(16)→반이중연결버스 HB→전이중통신방식 연결부(12)의 B연결부(12B)→전이중통신방식의 양방향 제2버스 FBUS2의 경로를 통해 전이중통신방식의 프로세서에 전달된다.
전이중통신방식의 프로세서가 반이중통신방식의 프로세서로 데이타를 전달할때의 동작은 전술한 경우와 흐름에 반대로 수행되며, 본 발명의 실시예에 따라 버스정합의 동작수행은 전술한 경우와 동일하다.
전이중통신방식의 프로세서가 자체 버스상태 시험을 하기 위한 제어신호를 전이중통신방식의 제1버스 FBUS1에 실어 전이중통신방식 연결부(12)의 A연결부(12A)에 인가하면, A연결부(12A)는 자체 버스상태 시험을 하기 위한 제어신호에 응답하여 버스감시부(14)로 루프형성에 대응된 제어신호를 출력한다. 버스감시부(14)는 루프형성에 대응된 제어신호에 상응하는 버스선택신호 BSL을 버스선택부(16)로 출력하며, 상기 버스선택부(16)는 전이중통신방식연결부(12)의 A연결부(12A)와 B연결부(12B)의 버스(FAB,HB)가 연결되도록 루프를 형성한다. 제1도에서, 점선표시의 화살표(­­­­­→)(20)는 자체 버스상태 시험을 위한 루프가 형성되었음을 보여 주는 것이다. 따라서, 전이중 통신방식의 프로세서는 전이중 통신방식의 제1버스 FBUS1의 하위에 있는 버스에 데이타정보를 실어 전이중통신방식 연결부(12)의 A연결부(12A)→전이중A연결부버스 FAB→버스선택부(16)로 인가되고, 상기 연결된 루프(20)를 통하여 버스 HB→전이중통신방식 연결부(12)의 A연결부(12A)→전이중 통신방식의 제1버스 FBUS1의 상위에 있는 버스의 경로를 통하여 상기 데이타정보를 되돌려받고 이를 분석하므로 버스상태의 기능 시험을 할 수 있다.
상술한 바와 같이 본 발명은 서로 상이한 전송방식 즉, 전이중통신방식과 반이중통신방식를 취하는 이중구조의 직렬버스를 정합하여 서로 상이한 전송방식을 사용하는 프로세서간에 데이타 통신을 할 수 있도록 제공하는 장점이 있다.

Claims (3)

  1. 서로 상이한 전송방식의 버스 이중구조 데이타정합장치에 있어서, 반이중통신방식의 제어수단과 연결되며 상기 버스이중구조의 반이중 데이타통신의 데이타 정보를 제1 및 제2경로로 연결하기 위한 반이중통신방식연결수단과, 전이중통신방식의 제어수단과 연결되며 상기 버스이중구조의 전이중 데이타통신의 데이타 정보를 제1경로 및 제2경로로 연결하기 위한 전이중통신방식연결수단과, 상기 반이중통신방식의 데이타 정보 및 전이중통신방식의 데이타정보에 의하여 상기 제1경로 및 제2경로의 상태를 감시하는 경로감시수단과, 상기 경로감시수단의 경로상태 감시에 의하여 상기 전이중통신방식 연결수단과 반이중통신방식 연결수단에 양호한 경로를 확보하고 연결하는 경로 연결수단으로 구성함을 특징으로 하는 서로 상이한 전송방식의 직렬버스 정합장치.
  2. 제1항에 있어서, 상기 경로감시수단은 상기 데이타정보를 클럭인가유무에 의하여 상기 제1경로 및 제2경로의 상태를 감시함을 특징으로 하는 전송방식 직렬버스 정합장치.
  3. 제1항에 있어서, 상기 경로 연결수단은 상기 경로감시수단의 경로상태 감시에 의하여 상기 전이중통신방식 연결수단의 입출력이 루프가 형성되도록 경로를 연결함을 특징으로 하는 서로 상이한 전송방식의 직렬버스 정합장치.
KR1019940040814A 1994-12-31 1994-12-31 서로 상이한 전송방식의 직렬 버스 정합장치 KR0155000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040814A KR0155000B1 (ko) 1994-12-31 1994-12-31 서로 상이한 전송방식의 직렬 버스 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040814A KR0155000B1 (ko) 1994-12-31 1994-12-31 서로 상이한 전송방식의 직렬 버스 정합장치

Publications (2)

Publication Number Publication Date
KR960025075A KR960025075A (ko) 1996-07-20
KR0155000B1 true KR0155000B1 (ko) 1998-11-16

Family

ID=19406314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040814A KR0155000B1 (ko) 1994-12-31 1994-12-31 서로 상이한 전송방식의 직렬 버스 정합장치

Country Status (1)

Country Link
KR (1) KR0155000B1 (ko)

Also Published As

Publication number Publication date
KR960025075A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5678005A (en) Cable connect error detection system
KR100293950B1 (ko) 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법
KR0155000B1 (ko) 서로 상이한 전송방식의 직렬 버스 정합장치
JP2001060160A (ja) 制御装置のｃｐｕ二重化システム
KR100299673B1 (ko) 프로세서간 통신장치의 스탠바이 링크 테스트 방법
JP3149047B2 (ja) 二重化データ処理装置
KR100733971B1 (ko) 결함허용 전이중방식 분산제어시스템
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
JPH0944280A (ja) データ処理システムにおけるモジュール交換方法および自己診断方法
JP2001092683A (ja) ネットワークシステム
JPH06175868A (ja) 二重化計算機故障監視方法
KR0175468B1 (ko) 이중 시스템 버스 정합 장치
JPH0255443A (ja) データ伝送装置の伝送路故障点判断装置
JP3291729B2 (ja) 二重化計算機システム
JPH04101255A (ja) バスバックアップ機構
JPH02231603A (ja) ２重化切換方式
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
KR100271299B1 (ko) Mk５０２５칩의자동절체방법
JPS58131844A (ja) デ−タ伝送装置
JPS61238136A (ja) デ−タ回線切替方式
JPH05250200A (ja) バス交絡回路
JP2001186217A (ja) 系間接続部の断線検出機能を有する多重化制御システム
JPH0282737A (ja) 二重化バスの診断方法
JPS63142741A (ja) 二重制御システム
JPS58111545A (ja) 伝送路の監視方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee