JP4670972B2 - 集積回路装置、及び電子機器 - Google Patents

Description

本発明は、集積回路装置、及び電子機器等に関する。

近年、半導体集積回路装置の高集積化及び低消費電力化を図るために、電源電圧の異なる複数のＬＳＩが接続されたり、あるいは電源電圧の異なる回路が同一チップ上に搭載されることがある。このため、入出力回路は入出力端子に電源電圧より高い電圧の入力信号が入力されても支障なく動作するトレラント入出力回路とする必要がある。このようなトレラント入出力回路の一例として、回路内部の電源電位とは異なる、より高電位の電位を外部から受ける可能性のある入出力回路として使用される電圧トレラント回路が特許文献１に開示されている。このような半導体集積回路装置のＩ／Ｏ部に設けられるＩ／Ｏセルには、外部からの静電誘導電圧や過電流などの電気的なストレスに対して当該半導体集積回路装置を保護するための静電保護素子（静電保護ダイオード等）が設けられている。

特開２０００−７７９９６号公報

本発明の発明者は、絶縁性異物の付着等によって、グランド線（低電位電源線）がオープン状態（フローティング状態）となった場合における、集積回路装置（ＩＣ）の内部回路の挙動について検討した。この結果、グランド線がオープン状態となった場合においても、静電保護ダイオードを経由する電流パスが構成されて、内部回路が動作してしまう場合があることが明らかとなった。

但し、電流パスが構成されるのは、静電保護ダイオードに接続される端子（グランド端子以外の端子）の電位がＬ（＝ＧＮＤ）のときだけであり、その端子の電位がＨとなると電流パスは形成されず、内部回路は動作しなくなる。

すなわち、グランド線がオープン状態となったとき、他の端子の電位がＬレベルのときは内部回路が動作し、Ｈレベルのときは内部回路が動作しないという、正常ではない回路動作が生じる場合があることがわかった。この場合、ＩＣの内部回路の動作／非動作は、静電保護ダイオードに接続される端子の電位によって決定されることになり、ＩＣの信頼性を担保できなくなる。

本発明に係る幾つかの態様によれば、例えば、グランド線がオープン状態となった場合であっても、グランド端子以外の端子の電位に応じて、内部回路の動作／非動作が決定されてしまうような不都合が生じないようにすることができ、ＩＣの信頼性を向上することができる。

本発明の一態様は、内部回路と、グランド端子と、前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第１信号が供給される第１端子と、前記第１端子の電圧と、前記グランド端子の電圧とを比較することによって、前記グランド端子のオープン状態を検出する検出回路と、前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定する設定回路と、を含む集積回路装置に関係する。

グランド端子がオープン状態になった状態において、他の端子を経由した非正規の電流パスを経由して動作電流（グランド電流）が流れるときは、グランド端子のレベルは、正規のグランドレベルとは一致しない。よって、正規のグランド端子の電位を、リファレンス信号としての第１信号が入力される第１端子の電位と比較することによって、グランド端子の電位が、正常なグランドレベル（リファレンスとしての第１信号のグランドレベル）と一致するか異なっているかを検出することができる。電圧が異なっている場合には、グランド端子がオープン状態となっているため、内部回路をリセットまたはディスエーブル状態とする。これによって、内部回路の誤動作が防止される。第１信号は、グランド端子に供給されるグランドとは別系統のグランドであってよく、また、Ｌレベルがグランドレベルであるクロック信号等であってもよい。

また、本発明の第２の態様は、第２の端子と、前記第２の端子を介して入力される第２信号を受けるＩ／Ｏセルと、を含み、前記Ｉ／Ｏセルは、前記第２の端子と前記グランドとの間に設けられた静電保護素子を含み、前記第２信号は、前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる信号である集積回路装置に関係する。

グランド端子がオープン状態のときに、第２端子がグランドレベルとなると、その第２端子が疑似的なグランド端子として機能し、Ｉ／Ｏセルに含まれる静電保護素子（静電保護ダイオード等を含む）を経由した非正規の電流パスが形成され、動作電流（グランド電流）が流れてしまう。この場合でも、検出回路がグランド端子のオープン状態を確実に検出し、これに伴い、内部回路がリセット状態（ディスエーブル状態）になるため、内部回路の誤動作は確実に防止される。

また、本発明の他の態様は、前記検出回路は、前記第１端子の電圧が制御ノードに供給される、第１導電型の第１トランジスターと、前記グランド端子の電圧が制御ノードに供給され、第１導電型であり、かつ、前記第１トランジスターと差動対を構成する第２トランジスターと、前記第１トランジスターと前記第２トランジスターとで構成される前記差動対の負荷であるカレントミラー回路と、前記差動対および前記カレントミラー回路の動作電流を供給する電流源トランジスターとしての第３トランジスターと、を有する電圧比較回路を含む集積回路装置に関係する。

差動対トランジスターとカレントミラー負荷、ならびに電流源トランジスターによって構成される電圧比較回路を、検出回路として用いることによって、コンパクトな回路で、グランド端子のオープン状態を確実に検出することができる。

また、本発明の他の態様は、前記設定回路は、前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定するための動作状態制御信号のレベルを、前記内部回路がイネーブル状態となっている期間中においてアクティブレベルに保持するラッチ回路を有する集積回路装置に関係する。

内部回路の動作中において、１回でもグランド端子のオープンが検出されたときは、その内部回路が、イネーブル信号によってイネーブル状態とされる期間中、リセットまたはディスエーブル状態に保持するのが好ましい。したがって、本態様では、内部回路をリセットまたはディスエーブル状態に設定するための動作状態制御信号のレベルを、内部回路がイネーブル状態となっている期間中においてアクティブレベルに保持するためのラッチ回路を設ける。これによって、一旦、グランド端子のオープンが検出されて内部回路がリセット状態等になると、その後のグランド端子の状態に関係なく、一律に内部回路は動作できなくなるため、内部回路の誤動作は確実に防止される。

また、本発明の他の態様は、前記内部回路のイネーブル／ディスエーブルを切り換えるためのイネーブル信号を入力するためのイネーブル端子を有し、前記イネーブル信号がアクティブレベルから非アクティブレベルに変化して、前記内部回路がイネーブル状態からディスエーブル状態となると、前記ラッチ回路もリセットされる集積回路装置に関係する。

イネーブル信号が非アクティブとなって内部回路がディスエーブル状態になったときは、内部回路の誤動作する可能性はなくなるため、設定回路に設けられるラッチ回路も、そのタイミングでリセットするものである。

また、本発明の他の態様は、前記第１の端子は、前記第１信号としてのクロック信号が入力されるクロック端子である集積回路装置に関係する。

第１信号（電圧比較のためのリファレンス）として、Ｌレベルがグランドレベルであるクロック信号を使用することによって、リファレンス信号を別途、用意する必要がなく、実用上、有利となる。

また、本発明の他の態様は、上記いずれかの集積回路装置を含む電子機器に関係する。

本発明にかかる集積回路装置は、電圧トレラント構造を有し、静電破壊耐量が高く、かつ、グランドオープン時の対策も万全であって信頼性が高い。よって、本発明にかかる集積回路装置を搭載する電子機器の信頼性も、同様に向上する。

図１（Ａ）および図１（Ｂ）は、グランドオープンに伴って内部回路の誤動作が生じる現象を説明するための図 本発明の第１実施形態にかかる集積回路装置の要部構成を示す図 本発明の第２実施形態にかかる集積回路装置の要部構成を示す図 本発明の第３実施形態にかかる集積回路装置の要部の具体的な構成を示す図 図５（Ａ）〜図５（Ｃ）は、図４に示される検出回路の動作を説明するための図 図４に示される検出回路および設定回路の動作を説明するためのタイミング図 本発明の第４実施形態にかかる集積回路装置の要部構成を示す図

以下、本発明の好適な実施の形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．内部回路の誤動作が生じる現象についての説明
本発明は、本発明前に、本発明の発明者によって明らかとされたグランド端子がオープンとなった場合の回路の動作不良の問題となった現象に関する知見に基づいてなされたものである。よって、本発明の実施形態にかかる集積回路装置の構成と動作について説明する前に、本発明前に、本発明者によって検討された回路、及びグランド端子がオープンとなったときに生じた問題の発生原因等について説明する。

以下、図１（Ａ）、図１（Ｂ）を用いて、本発明前に、本発明者によって検討された回路および検討結果等について説明する。

集積回路装置のＩ／Ｏ部に設けられるＩ／Ｏセル１３には、外部からの静電誘導電圧や過電流などの電気的なストレスに対して当該集積回路装置や内部回路等を保護するための静電気保護素子（静電保護ダイオードＤ３１、Ｄ３２、電流制限抵抗Ｒ３等）設けられている。また、ＢＦ３は、信号入力用の入力バッファである。

このため、低電位側電源となるグランド（ＧＮＤ）の入力端子であるグランド端子ＴＧに絶縁物ＯＢ等が付着して電源がオープンになった時でも、図１（Ａ）に示されるように、静電保護ダイオードＤ３２に接続される端子Ｔ２に供給される信号ＳＧ２がＬレベル（グランドレベル）である場合には、端子Ｔ２が疑似的なグランド端子として機能し、動作電流（グランド電流）Ｉ１が流れる場合がある。この場合、グランド線Ｌ１の電位は、ＧＮＤ＋Ｖｆ（Ｄ３２）（Ｖｆ（Ｄ３２）は、静電保護ダイオードＤ３２の順方向電圧である）となるが、Ｖｆ（Ｄ３２）が例えば、数百ｍＶ程度と低い場合には、グランド線Ｌ１の電位はそれほど上昇せず、よって、内部回路２００は動作してしまう。

一方、図１（Ｂ）に示されるように、端子Ｔ２に供給される信号ＳＧ２がＨレベル（例えば、ＶＤＤレベル）である場合には、非正規の電流パスは構成されない。よって、内部回路２００は動作しない。

上述のケースでは、ＩＣの内部回路の動作／非動作は、静電保護ダイオードＤ３２に接続される端子Ｔ２の電位によって決定されることになり、ＩＣの信頼性を担保できなくなる。

２．集積回路装置
２．１．第１の実施形態
図２は、本発明の第１の実施形態における集積回路装置の構成を示す図であり、本発明の集積回路装置の基本的な構成例を示す。図２では、電圧比較を行う比較回路２１を有する検出回路２０と、ラッチ回路３２を含む設定回路３０とが設けられている。

グランド端子がオープン状態になった状態において、グランド端子ＴＧとは別の他の端子Ｔ２を経由した非正規の電流パスを経由して動作電流（グランド電流）が流れるときは、グランド端子ＴＧの電圧レベルは、正規のグランドレベル（ＧＮＤ）とは一致しない。つまり、静電保護ダイオードＤ３２の順方向電圧Ｖｆ（Ｄ３２）分だけ上昇する。よって、正規のグランド端子ＴＧの電位を、リファレンス信号としての第１信号（ＧＮＤ２）が入力される第１端子Ｔ１の電位と比較することによって、グランド端子ＴＧの電位が、正常なグランドレベル（リファレンスとしての第１信号ＧＮＤ２のグランドレベル）と一致するか異なっているかを検出することができる。

この電圧比較は、検出回路２０に含まれる比較回路２１によって実行される。その電圧比較の結果、電圧が異なっている場合（つまり、グランド端子ＴＧの電位が、リファレンスとしての第１信号ＧＮＤ２のグランドレベルよりも高い場合）には、グランド端子ＴＧがオープン状態となっている。よって、この場合には、設定回路３０は、リセット信号ＲＸまたはディスエーブル設定信号ＤＸを内部回路２００に向けて出力して、内部回路２００をリセット状態またはディスエーブル状態とする。なお、設定回路３０は、内部回路２００の動作状態を設定する働きをする。

これによって、内部回路２００の誤動作が防止される。電圧比較時のリファレンスとして機能する第１信号（ＧＮＤ２）は、グランド端子ＴＧに供給されるグランド（ＧＮＤ）とは別系統のグランド（ＧＮＤ２）であってよく、また、Ｌレベルがグランドレベルであるクロック信号等であってもよい。

また、設定回路３０は、検出回路２０によってグランド端子ＴＧのオープン状態が検出されると、内部回路２００をリセットまたはディスエーブル状態に設定するための動作状態制御信号（上述のＲＸやＤＸ）の電圧レベルを、内部回路２００がイネーブル状態（つまり、動作可能状態）となっている期間中においてアクティブレベルに保持するラッチ回路３２を有している。

すなわち、内部回路２００の動作中において、１回でもグランド端子ＴＧのオープンが検出されたときは、その内部回路２００が、イネーブル状態とされる期間中、リセットまたはディスエーブル状態に保持するのが好ましい。したがって、図２の例では、内部回路２００をリセットまたはディスエーブル状態に設定するための動作状態制御信号（ＲＸやＤＸ）の電圧レベルを、内部回路２００がイネーブル状態となっている期間中においてアクティブレベルに保持するためのラッチ回路３２が設けられる。これによって、一旦、グランド端子ＴＧのオープンが検出されて内部回路２００がリセット状態等になると、その後のグランド端子ＴＧの状態に関係なく、一律に内部回路２００は動作できなくなるため、内部回路２００の誤動作は確実に防止される。

２．２．第２の実施形態
図３に、本発明にかかる集積回路装置の第２の実施形態が示される。図３では、比較回路２１による電圧比較に用いられるリファレンスとしての第１信号として、Ｌレベルがグランドレベルであるクロック信号ＳＧ１を使用する。つまり、図３においては、第１の端子Ｔ１は、第１信号としてのクロック信号ＳＧ１が入力されるクロック端子である。

第１信号（電圧比較のためのリファレンス）として、Ｌレベルがグランドレベルであるクロック信号ＳＧ１を使用することによって、特別なリファレンス信号を別途、用意する必要がなく、実用上、有利となる。

２．３．第３実施形態
図４に、本発明にかかる集積回路装置の第３の実施形態が示される。図４においては、第１信号端子Ｔ１、グランド端子ＴＧの他に、イネーブル信号ＥＮが入力されるイネーブル端子ＴＥと、第２信号ＳＧ２が入力される第２端子Ｔ２と、が設けられる。イネーブル信号ＥＮによって、内部回路２００のイネーブル／ディスエーブルが切り換えられる。これによって、内部回路２００の消費電力を削減することができる。また、イネーブル信号ＥＮは、設定回路３０内のラッチ回路３２にも供給される。イネーブル信号ＥＮが非アクティブとなって内部回路２００がディスエーブル状態になったときは、内部回路２００の誤動作する可能性はなくなるため、設定回路に設けられるラッチ回路も、そのタイミングでリセットするものである。

また、第２信号としてのＳＧ２は、内部回路２００が動作している期間（イネーブル信号によって動作可能とされる期間）の少なくとも一部の期間においてグランドレベルとなる信号であり、図４の場合、第２信号ＳＧ２は、内部回路２００に設けられるメモリ２１０への書き込みデータである。書き込みデータが０（Ｌ）は、グランドレベルに対応する。

また、図４において、各信号の入力部には、静電保護回路を備えるＩ／Ｏセル１１〜１３が設けられている。Ｉ／Ｏセル１１、１２の構成は、先に説明したＩ／Ｏセル１３の構成と同様である。

また、図４に示される検出回路２０は、差動対トランジスター、カレントミラー、電流源トランジスター等で構成される電圧比較回路２１を有している。すなわち、電圧比較回路２１は、第１端子Ｔ１の電圧が制御ノード（ゲート）に供給される、第１導電型（Ｐ型）の第１トランジスターＰＴ１と、グランド端子ＴＧの電圧が制御ノード（ゲート）に供給され、第１導電型（Ｐ型）であり、かつ、第１トランジスターＰＴ１と差動対を構成する第２トランジスターＰＴ２と、第１トランジスターＰＴ１と第２トランジスターＰＴ２とで構成される差動対の負荷であるカレントミラー回路（Ｎ型の第３および第４トランジスターＮＴ１、ＮＴ２により構成される）と、差動対およびカレントミラー回路の動作電流を供給する電流源トランジスターとしての第５トランジスター（Ｎ型トランジスター）ＮＴ３と、を有する。差動対トランジスターとカレントミラー負荷、ならびに電流源トランジスターによって構成される電圧比較回路２１を、検出回路２０として用いることによって、コンパクトな回路で、グランド端子のオープン状態を確実に検出することができる。なお、電圧比較回路２１からは、シングルエンド検出出力Ｑ１が得られ、この検出出力Ｑ１は、出力バッファとしてのインバーターＩＮＶ１、ＩＮＶ２を経由して、検出出力Ｑ２として出力される。

図５（Ａ）〜図５（Ｃ）の各々は、図４に示される検出回路２０の動作を説明するための図である。図５（Ａ）では、グランド端子ＴＧは、オープン状態とはなっていないため、差動トランジスターＰＴ１、ＰＴ２の各々に同量の電流Ｉｄ２、Ｉｄ１が流れ、差動回路はバランスするため、検出出力Ｑ１、Ｑ２はＬレベルとなる（バランス状態においては、出力がＬになるように差動回路が構成されている）。

図５（Ｂ）では、先に説明したように、絶縁性異物ＯＢの付着等によって、グランド端子ＴＧがオープン状態となり、かつ、第２信号であるＳＧ２がＬレベルとなって、非正規の電流パスが構成され、動作電流Ｉ１が流れる。この場合、グランド端子ＴＧの電圧レベルは、ダイオードＤ３２の順方向電圧分だけ上昇することから、差動回路における左右のバランスがくずれ、Ｉｄ２＞Ｉｄ１となる。よって、検出出力Ｑ１、Ｑ２はＬレベルからＨレベルに反転し、これによって、グランド端子ＴＧのオープン状態が検出される。

また、図５（Ｃ）では、絶縁性異物ＯＢの付着等によって、グランド端子ＴＧがオープン状態となり、かつ、第２信号であるＳＧ２がＨレベルであるため、動作電流（グランド電流）が流れることができない。よって、検出回路２０自体が正常に動作し得ない。但し、高電位電源電圧ＶＤＤは検出回路２０に印加されていることから、結果的に、検出出力Ｑ１、Ｑ２はＨレベルとなる。

図５（Ｂ）、図５（Ｃ）からわかるように、グランド端子ＴＧがオープン状態となったときは、検出出力Ｑ１、Ｑ２はＨを維持するため、グランドのオープンを確実に検出することができる。

図６は、図４に示される回路の動作を説明するための図である。時刻ｔ１において、イネーブル信号ＥＮがＬレベルからＨレベル（アクティブレベル）に変化すると、内部回路２００がイネーブル状態（動作可能状態）となる。また、第２端子Ｔ２に供給される第２信号のレベルが、時刻ｔ２において、例えばＨからＬに変化する。グランド端子ＴＧがオープン状態となっていると、グランド端子ＴＧのレベルはフローティング状態となるものの、上述のとおり、例えば、静電保護ダイオードを経由して電流パスが構成されることから、その電位が上昇する傾向が生じる。先に説明したように、電圧比較回路におけるリファレンスとして機能する第１信号ＳＧ１がＬレベルの期間において、グランド端子ＴＧの電圧レベルを、リファレンスとしてのグランドレベルと比較することができる。よって、第１信号ＳＧ１がＬレベルの期間が検出期間（Ｔ（ＤＥ））となる。時刻ｔ４において、検出出力Ｑ２がＨレベルに反転する。この時刻ｔ４のタイミングで、設定回路３０内のラッチ回路３２において、検出結果が保持される。よって、時刻ｔ４において、内部回路２００のリセット信号ＤＸ（あるいはディスエーブル信号ＤＸ）がアクティブレベルとなる。時刻ｔ６において、イネーブル信号ＥＮが非アクティブレベル（Ｌ）となると、内部回路２００のリセット信号ＤＸ（あるいはディスエーブル信号ＤＸ）も非アクティブとなる。

２．４．第４実施形態
図７は、本発明の第４実施形態にかかる集積回路装置の要部構成を示す図である。図７においては、外部からリセット信号ＸＲＳＴを、端子Ｔ４を経由してＩＣ内に入力することができる。また、内部回路２００は、リセット信号を受ける内部リセット端子Ｔ（ＲＳＴ）を有している。

また、外部から供給されるリセット信号ＸＲＳＴ、および、設定回路３０から出力されるリセット信号ＤＸ（あるいはディスエーブル信号ＤＸ）は各々、ゲート回路２１５を経由して、内部回路２００の内部リセット端子Ｔ（ＲＳＴ）に入力される。本実施形態では、グランド端子ＴＧのオープンが検出されたときに、内部リセット端子Ｔ（ＲＳＴ）を活用して内部回路２００をリセットする。よって、内部的なリセット端子を特別に設ける必要がない。

３．電子機器
図４に示されるように、電子機器９００は、本発明にかかる集積回路装置（ＩＣ）１０を含んでいる。本発明にかかる集積回路装置１０は、電圧トレラント構造を有し、静電破壊耐量が高く、かつ、グランドオープン時の対策も万全であって信頼性が高い。よって、本発明にかかる集積回路装置１０を搭載する電子機器９００の信頼性も、同様に向上する。電子機器９００は、例えば、携帯電話機、ＰＤＡ等の携帯型情報端末である。

以上、本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０、１００ 集積回路装置、１１、１２、１３、１４ Ｉ／Ｏセル、
２０ 検出回路、２１ 比較回路（電圧比較回路）３０ 設定回路、
３２ ラッチ回路、２００ 内部回路、 ９００ 電子機器、
Ｄ１１〜Ｄ４２ 静電保護素子（ダイオード）

Claims (6)

1. 内部回路と、
   グランド端子と、
   前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第１信号が供給される第１端子と、
   前記第１端子の電圧と、前記グランド端子の電圧とを比較することによって、前記グランド端子のオープン状態を検出する検出回路と、
   前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定する設定回路と、
   第２の端子と、
   前記第２の端子を介して入力される第２信号を受けるＩ／Ｏセルと、を含み、
   前記Ｉ／Ｏセルは、前記第２の端子と前記グランドとの間に設けられた静電保護素子を含み、
   前記第２信号は、前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる信号であることを特徴とする集積回路装置。
2. 請求項１において、
   前記検出回路は、
   前記第１端子の電圧が制御ノードに供給される、第１導電型の第１トランジスターと、
   前記グランド端子の電圧が制御ノードに供給され、第１導電型であり、かつ、前記第１トランジスターと差動対を構成する第２トランジスターと、
   前記第１トランジスターと前記第２トランジスターとで構成される前記差動対の負荷であるカレントミラー回路と、
   前記差動対および前記カレントミラー回路の動作電流を供給する電流源トランジスターとしての第３トランジスターと、
   を有する電圧比較回路を含むことを特徴とする集積回路装置。
3. 請求項１又は請求項２において、
   前記設定回路は、前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定するための動作状態制御信号のレベルを、前記内部回路がイネーブル状態となっている期間中においてアクティブレベルに保持するラッチ回路を有することを特徴とする集積回路装置。
4. 請求項３において、
   前記内部回路のイネーブル／ディスエーブルを切り換えるためのイネーブル信号を入力するためのイネーブル端子を有し、
   前記イネーブル信号がアクティブレベルから非アクティブレベルに変化して、前記内部回路がイネーブル状態からディスエーブル状態となると、前記ラッチ回路もリセットされることを特徴とする集積回路装置。
5. 内部回路と、
   グランド端子と、
   前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第１信号が供給される第１端子と、
   前記第１端子の電圧と、前記グランド端子の電圧とを比較することによって、前記グランド端子のオープン状態を検出する検出回路と、
   前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定する設定回路と、を含み、
   前記第１の端子は、前記第１信号としてのクロック信号が入力されるクロック端子であることを特徴とする集積回路装置。
6. 請求項１〜請求項５のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。

Images