CN101273507B - 保护ic组件的系统和方法 - Google Patents

保护ic组件的系统和方法 Download PDF

Info

Publication number
CN101273507B
CN101273507B CN2006800352447A CN200680035244A CN101273507B CN 101273507 B CN101273507 B CN 101273507B CN 2006800352447 A CN2006800352447 A CN 2006800352447A CN 200680035244 A CN200680035244 A CN 200680035244A CN 101273507 B CN101273507 B CN 101273507B
Authority
CN
China
Prior art keywords
pin
circuit
signal
voltage
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800352447A
Other languages
English (en)
Other versions
CN101273507A (zh
Inventor
H·J·比亚吉
R·巴拉辛格姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101273507A publication Critical patent/CN101273507A/zh
Application granted granted Critical
Publication of CN101273507B publication Critical patent/CN101273507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

一个实施例提供用于保护集成电路(IC)(100)中至少一个组件的系统。所述系统包括断开元件(104)，该断开元件被串联电连接在所述IC的终端和所述至少一个组件(108)之间。所述断开元件被配置为具有第一状态和第二状态，该第一状态允许电信号从所述终端传播到所述至少一个组件，该第二状态对应于高阻抗条件以使所述终端相对于所述至少一个组件在电学上断开。控制系统(110)被配置为基于至少一个预定的激活条件使所述断开元件从所述第一状态转换到所述第二状态。

Description

保护IC组件的系统和方法
技术领域
本发明涉及电子电路，而更具体地涉及用于保护集成电路中的组件的系统。
背景技术
集成电路(IC)在很多应用中被广泛使用。IC可以包括各种不同的电路，这些电路可以作为独立系统或与其它电路元件相结合工作。IC包括引脚的布置，这些引脚提供用于接收功率以及用于和该IC进行信息交流的装置。因此，IC通过这些引脚容易受到外部环境的影响而损坏。例如，IC会遭受静电放电(ESD)事件而被损坏，在静电放电中，大电流流过IC，且一般发生于一个或多于一个引脚处。
IC芯片在面对ESD或其它事件的脆弱性已经产生对ESD保护电路的需求。因此，在IC芯片的整体设计中常常添加ESD保护电路。IC的很多传统ESD保护方案使用外围专用电路来通过提供低阻抗通路而传送从装置的引脚或焊盘到地的ESD电流。以这种方式，ESD电流流过ESD保护电路而不通过芯片中更易被损坏的电路。
图1描述部分IC 2的示例，该部分包括电可擦除可编程只读存储器(EEPROM)4。EEPROM 4可以通过在引脚(ENB)6提供使能输入信号而被编程。引脚6也可以向其它电路提供使能信号，如使能内部逻辑块。一个或多个ESD保护电路8可以与引脚6相连。例如，第一ESD保护电路可以直接连接在引脚6处。另一个ESD保护电路8可以连接到电阻器R和EEPROM 4之间的信号通路上。例如，ESD保护电路8可以包括快速开关或嵌位及RC滤波器，该RC滤波器在引脚6处的信号作用下被激活，从而在ESD事件过程中将电流分流到EEPROM 4之外。ESD保护电路8可以转移来自输入端的电流并通过ESD保护电路对该电流进行放电，从而保护EEPROM 4免于遭受由ESD事件所导致的损坏。
但是，传统ESD保护不可能在所有情况下都提供充分的保护。例如，一些类型的IC包括可编程电路，如电可编程只读存储器(EPROM)等，该电路可能需要在一个或多个引脚处施加更高的电压来实现某些工作模式(例如，编程模式)。由于对IC施加更高的电压，传统ESD保护必须被修改以允许在更高的电压下进行操作并因此在抑制某些瞬态事件时变得失效。因此，输入引脚处的输入电压中的尖峰，如可能由于施加外部电压或由于寄生条件而引起的尖峰，会导致某些IC芯片出现不注意的重复编程或不良的场保持(field retention)。
发明内容
本发明涉及电子电路，而更具体地涉及用于保护集成电路(IC)中的电路组件免受施加在输入引脚处的电压影响的系统和方法。该系统根据激活条件通过使引脚与IC的内部组件在电学上断开来进行操作，如可以基于输入引脚处的电压和受保护电路组件的工作模式。
一个实施例提供用于保护集成电路(IC)中至少一个组件的系统。该系统包含断开元件，该断开元件串行电连接在该IC的终端和所述至少一个组件之间。该断开元件被配置为具有第一状态以允许电信号从所述终端传播到所述至少一个组件，以及对应于高阻抗状况的第二状态，该高阻抗状况使所述终端相对于所述至少一个组件在电学上断开。控制系统被配置为基于至少一个预定的激活条件使所述断开元件从所述第一状态转换到所述第二状态。
本发明的另一个实施例提供一种集成电路(IC)芯片，该集成电路芯片包含第一引脚和电连接在该第一引脚和受保护电路之间的断开元件。该断开元件被配置为具有第一条件(condition)以电连接所述第一引脚到所述受保护电路，以及使所述第一引脚相对于所述受保护电路在电学上断开的第二条件。第一信号在所述IC的稳定电压和超过所述稳定电压(例如，EEPROM的编程电压，其一般是所述稳定电压的两倍)的电压二者之一的电压下被正常提供到所述第一引脚。第二引脚被连接以提供为该受保护电路所使用的第二信号。第二信号在处于或低于所述稳定电压下被正常提供(例如，向该受保护电路提供编程数据)。控制系统被配置为使所述断开元件从第一状态转换到第二状态，并响应检测到激活条件永久地保持所述第二状态。
本发明的另一个方面提供一种集成电路(IC)，该集成电路包括第一引脚和断开元件，该断开元件被电连接在该第一引脚和该IC内的可编程电路之间。所述断开元件被配置为具有第一条件，以电连接所述第一引脚到所述可编程电路，以及使所述第一引脚相对于所述可编程电路电绝缘的第二条件。信号在所述IC正常操作的稳定电压和超过所述稳定电压的更高编程电压下被提供给所述第一引脚，以实现对所述可编程电路的编程。寄存器接收具有用于对所述可编程电路进行编程的数据的第二信号，第二信号是在处于或低于所述稳定电压下被正常提供的。控制系统被配置为响应检测到激活条件来使所述断开元件从第一状态转换到第二状态，所述激活条件是基于所述第一信号和所述第二信号检测的。
附图说明
图1(现有技术)图示说明部分IC的示例，其包含现有技术中的ESD检测和保护电路。
图2图示说明依照本发明的一方面用于保护电路组件的系统的示例。
图3图示说明依照本发明的一方面用于保护电路组件的系统的另一个示例。
图4图示说明依照本发明的一方面用于保护电路组件的系统的又一个示例。
图5图示说明依照本发明的一方面用于保护电路组件的系统的另一个示例。
图6图示说明依照本发明的一方面用于保护电路组件的系统的另一个示例。
图7图示说明依照本发明的一方面实现保护系统的部分集成电路。
图8图示说明依照本发明的一方面实现另一类型保护系统的部分集成电路。
具体实施方式
本发明涉及电子电路，而且更具体地涉及用于保护集成电路(IC)中的电路组件免受施加在一个或多于一个引脚处的电压影响的系统和方法。该系统响应激活条件通过使引脚与IC的内部组件在电学上断开来工作。引脚与内部组件之间的断开可以是永久的，或者可以是可编程的。该断开可以在IC中的一个位置处实现，该位置仍然允许施加在所述引脚处的信号被提供给其它不太易受损坏的电路。
图2图示说明根据本发明的一方面实现保护系统102的部分IC 100的示例。该保护系统102包括连接在引脚106和一个或多于一个内部组件108之间的断开元件104。该断开元件104可以被实现为一装置，该装置被配置为当处于第一状态时允许电信号无阻碍地从引脚106传播到内部组件108，而当处于第二状态时提供阻止电信号传递的实质伽伐尼/电势垒(galvanic barrier)。“伽伐尼/电势垒”意味着断开元件104在引脚106和所述一个或多个组件108之间提供物理隔离势垒(例如，非常高的阻抗，如在千兆欧姆的量级上)。例如，断开元件104可以是熔断体。也可以利用其它类型的断开元件104，如传输门(t门)器件或其它IC组件，它们可以被触发以便在引脚106和内部组件108之间提供适当的高阻抗通路。
保护系统102还包括控制系统110，该控制系统基于至少一个预定的激活条件，通过使从第一状态到第二状态的跃迁来控制断开元件104。控制系统110可以包括控制逻辑块和驱动电路，该驱动电路被配置为激活断开元件104到第二状态以便在引脚106和所述一个或多于一个电路组件108之间提供期望的隔离势垒。所述激活条件可以对应于与所述一个或多于一个组件108相关的条件和/或对应于引脚106处的电气条件。引脚处的电气条件可以被检测为断开元件104和所述一个或多个电路组件108之间的节点处(如114处所示)的电压。IC100还包括可以被用于向内部组件108提供第二信号(例如，数据信号)的另一个引脚116。
例如，控制系统110可以接收来自内部组件108的输入信号112，并监控引脚106处的电压。当输入信号112达到预定值的同时引脚106处的电压超过预定阈值时，控制系统110可以检测激活条件。输入信号112可以被提供为具有某数值的单位或多位信号，该数值被设置以便定义与受保护电路组件108相关的工作条件。输入信号112的数值可以作为输入数据输入，如通过IC 100的另一个引脚116。
如这里和所附权利要求所用，短语“超过预定阈值”及其变体被认为包括大于正的阈值和小于负的阈值。可以根据保护系统102的配置和IC 100内的电压水平来建立阈值和引脚106处的电压之间的适当关系。还应认识到保护系统可以被配置为如果引脚106处的电压大于正阈值或者小于负阈值时触发断开元件104。
通过进一步的示例，内部元件108可以包括具有多个工作模式的可编程存储器件(例如，EEPROM)。输入信号112可以设为某值，该数值定义可编程存储器件的工作模式，如包括加载模式、预览模式、编程模式或保护激活模式等。例如，可以在存储器已通过数据被成功编程后对保护激活模式进行设置(例如，通过引脚116)。引脚106可以对应于使能引脚，向该引脚提供相应编程电压(例如，时钟信号)来对可编程存储器件进行编程。引脚106处的电压可以根据可编程存储器的工作模式变化。例如，在正常工作模式过程中，包括加载模式和预览模式，引脚106处的电压可以被提供为时钟信号，该时钟信号在电接地和IC 100的稳定电压之间交替变换(例如，一般在约5V至5.5V范围内)。而在编程模式下可以向引脚106提供明显较高的峰值电压(例如，在12V至约15V或更高的范围内的编程电压)的电压，以便将数据编程到存储器中。也可以利用编程电压来触发激活条件。相反，在所有模式过程中引脚116处的电压保持小于或等于稳定电压。引脚116可以对应于数据引脚，其被用于输入数据来编程存储器和用于设置存储器的工作模式。
传统ESD保护电路(未图示)通常在限制引脚116处的瞬态方面有效，但是可能不完全有效地限制引脚106处的瞬态，因为在此处经常施加高电压，如在编程过程中。因此，内部组件108会变得易受引脚106处的电压尖峰和其它瞬态的影响。即使没有来自ESD事件的损坏，编程内容也会丢失。激活条件可以被用于触发针对内部组件108的额外保护，如在内部电路已被编程或被配置到期望的状态之后。响应检测到激活条件，控制系统110将断开元件104激活到第二状态，其中在引脚106和内部组件108之间提供物理隔离势垒(例如，很高的阻抗结构)。该物理隔离势垒可以是永久的，可替代地，它也可以是可编程的。该物理隔离有效地减轻内部组件在面对随后可能发生于引脚106处的尖峰或其它电压增大时的脆弱性。
图3描述根据本发明的一个方面实现保护系统152的部分IC150的示例。该保护系统152包括连接在使能输入引脚156和内部电路158之间的传输门(t门)154。传输门由并联连接且受到相反栅电压控制的N型晶体管和一个P型晶体管组成。控制系统160被连接来响应检测到激活条件而控制t门154的工作。例如，激活条件可以被检测为控制输入162的状态和引脚156处的电压的函数。在图3的示例中，在引脚156处提供ESD保护电路166，引脚156可以在IC 150内部或外部。也可以在t门154和内部电路组件158之间的节点处连接额外的ESD保护电路168。
可以通过IC 150的数据寄存器164来提供控制输入162。该控制输入可以对应于数据寄存器的一个或多于一个位。作为一个示例，内部电路158可以包括EEPROM，且来自数据寄存器的控制输入162可以对应于代表EEPROM状态的控制位的两个数据位。数据寄存器164也可以包含其它数据位，如作为数据信号165提供给内部电路158的数据位。
例如，可以基于另一个输入信号170对控制输入162和数据信号165进行编程。该输入信号170，例如，可以对应于由IC的另一个引脚(未图示)所提供的位于或低于稳定电压的输入信号。也就是说，由数据寄存器164提供的控制输入信号162可以根据输入信号170来设置。相反，在引脚156处所提供的信号可以对应于在多于一个电压模式中正常提供的使能信号(例如，时钟信号)。例如，正常工作模式可以向引脚156提供等于或低于稳定电压的使能信号来作为时钟信号。此外，在引脚156处提供的电压可以被提供为几乎高于稳定电压的升高电压。因此，ESD保护装置166和168被配置为允许引脚156处有升高的电压。
t门154可以工作在从引脚156自由传送使能输入信号到内部电路158的第一(例如，导通)状态，也可工作在提供很高的阻抗来阻挡使能输入信号被传输穿过该t门的第二(例如，截止)状态。控制系统160可以包括逻辑块，该逻辑块被配置为基于控制输入信号162和基于引脚156处超过预定电压阈值的使能信号的电平来检测激活条件。控制系统160也可以包括被配置为关断t门154的电路，基于在其中所实现的控制电路该关断可以是永久的或可编程的。可能的控制电路的示例通过图5进行显示和描述。
图4描述实现保护系统202的部分集成电路200的示例，该保护系统可以根据本发明的一个方面来实现。在图4的示例中，断开元件被描述为连接在IC 200的引脚206和内部电路208之间的熔断体204。因此该熔断体204提供永久的电的(gavlanic)方案来使输入引脚206与内部电路208断开。
控制系统210基于由数据寄存器214所提供的控制输入信号212来控制熔断体204。例如，数据寄存器214被配置为基于相应的输入信号216来向内部电路组件208提供数据215。由于熔断体204可以被激活以便在引脚206和内部电路208之间提供永久的物理隔离势垒，所以在引脚206和电路组件208之间不需要ESD保护装置。但是，仍然可以在引脚206处提供传统的ESD保护，如218处所示。
在图4的示例中，控制系统210包括耦合到晶体管器件222的逻辑块220。晶体管器件222被连接在一节点与电接地之间，该节点将熔断体204和内部电路208互联在一起。逻辑块220被配置为基于测定(determine)激活条件的发生来提供逻辑输出信号以便操作晶体管222。逻辑块220被配置为基于控制输入信号212和基于在引脚206处所提供的信号电压来确定(accertain)激活条件的发生。因此，当逻辑块检测到激活条件时，逻辑块驱动晶体管器件222的栅极以便传导电流从内部节点通过晶体管器件到达电接地。通过以这种方式分流电流穿过晶体管器件222，充足的电流被驱使通过熔断体204以熔断该熔断体，并因此在引脚206和内部电路208之间提供实质的伽伐尼/电势垒。即使具有熔断体204所提供的伽伐尼/电势垒，在引脚206处所提供的使能信号仍然可能通过其它内部电路连接(未图示)提供给其它电路。但是，引脚206处的潜在尖峰和瞬态变化被永久地与内部电路208隔离。
图5描述实现保护系统225的部分集成电路224的示例，该保护系统可以根据本发明的一个方面来实现。类似于图4的示例，断开元件被描述为连接在IC 224的引脚228和内部电路230之间的熔断体226。但是，在图5的示例中，熔断体226响应被施加于引脚228处的大的负电压的发生而被激活以便使引脚228与内部电路230断开。通过熔断熔断体226(与图4的示例类似)，提供永久的伽伐尼/电势垒来将输入引脚228从内部电路230断开。
保护系统225包括控制系统232，该控制系统被配置为基于由数据寄存器234所提供的控制输入信号233和引脚228处的电压来控制熔断体226。例如，数据寄存器234被配置为基于相应的输入信号236来向内部电路230提供数据235。由于熔断体226可以被激活以便在引脚228和内部电路230之间提供永久的物理隔离势垒，在引脚228和电路组件208之间不需要ESD保护装置。但是，仍然可以在引脚228处提供ESD保护，如238处所示。可以在熔断体226和内部电路230之间串联连接额外的电阻器(例如，约10KΩ或更大)240以帮助保护内部电路。
在图5的示例中，控制系统232包括逻辑块242，该逻辑块被耦合来控制晶体管器件244以便熔断熔断体226。晶体管器件244被连接在VIN(例如，IC的正电源导轨)和内部节点之间，该内部节点在电阻器240和熔断体226之间。逻辑块242被配置为基于测定激活条件的发生而提供输出信号以翻转(turn)晶体管244。在图5的示例中，晶体管器件被实现为P沟道场效应晶体管(PFET)，从而来自逻辑块的输出提供足以导通PFET的栅-源电压和用于熔断熔断体226的源极电流。如果可用电荷泵栅电压(charge pump gate voltage)，也可以利用NFET来熔断熔断体。
逻辑块242被配置为基于控制输入信号233和基于在引脚228处所提供的信号的电压来确定激活条件的发生，如熔断体226和电阻器240之间的内部节点处的电压表示的。特别地，晶体管器件246(例如，N沟道场效应晶体管(NFET))被连接在该内部节点和逻辑块242之间，而电阻器248被连接在该内部节点和电接地之间。晶体管246的栅极被连接到某一电压电平(例如，电接地)，且该晶体管要求所述内部节点处的负电压来建立必需的栅-源电压以便将该晶体管偏置到导通状态。因此，应该认识到晶体管246的栅电压可以被设置为任何电压以便在引脚228处建立对应于激活条件的期望负电压阈值。因此，当逻辑块242检测到激活条件时(例如，所述内部节点处足够负的电压和控制输入信号233)，该逻辑块驱动晶体管器件244的栅极以便传导电流从VIN穿过晶体管器件到引脚228，其中对引脚228施加负电压。通过以这种方式将电流分流通过晶体管器件222，充足的电流通过熔断体226以熔断该熔断体，并因此在引脚228和内部电路230之间提供实质的伽伐尼/电势垒。即使具有熔断体226所提供的伽伐尼/电势垒，在引脚228处所提供的信号仍然可能通过其它内部电路连接(未图示)提供给其它电路。但是，引脚228处的潜在尖峰和瞬态变化被永久地从内部电路230隔离。虽然分别描述了图4和图5的示例，但应理解可以配置IC来实现两种方法，从而提供更宽的熔断熔断体的选择范围。
图6依照本发明的一个方面描述实现保护系统252的部分集成电路250的示例。在图6的示例中，图示说明的保护系统252包括连接在输入引脚256和EEPROM 258之间的t门254，但这一方法并不限于使用t门类型的断开元件。控制系统260被连接以便基于数据寄存器264所提供的控制输入信号262，如模式控制信号，来控制t门254。例如，控制输入信号262可以具有指示EEPROM 258的工作模式的数值，如对应于数据寄存器264的一个或多于一个位。作为一个示例，控制输入信号262可以被实现为定义EEPROM的工作模式的两位的字，如表1列出的。
表1
数据寄存器264也可以向EEPROM 258提供与被编程到该EEPROM中的数据相对应的其它多位数据266。基于被输入到数据寄存器254中(如通过数据引脚(未图示))的输入数据270来提供编程数据266以及控制输入信号262的控制位。数据引脚提供位于或低于稳定电压的数据信号260。例如，根据在引脚256处所提供的使能信号，在数据引脚所提供的数据可以作为函数并以一速率被定时输入进数据寄存器264。在正常工作模式过程中，引脚256处的使能信号以较低的稳定电压提供，而在较高的编程电压下用于将数据编程到EEPROM内。
由于要求ESD保护电路272应允许引脚256处有较高电压以允许对EEPROM的编程，在缺少保护系统252时EEPROM面对引脚256处的电压尖峰会变得脆弱。控制系统260被配置为响应检测到激活条件来关断或去激活t门254。如此处所述，可以通过控制输入信号262和引脚256处的电压来检测激活条件。例如，只要控制输入信号262同时具有定义激活模式的值(例如，11)，也可以利用引脚256处的较高编程电压来触发对t门154的去激活。控制系统260可以被配置为永久关断t门254，或者控制系统260可以是可编程的以改变t门的状态。
控制系统260可以通过一个或多个控制电路来实现，如图6中所示。第一控制电路276包括逻辑块280，该逻辑块基于来自数据寄存器262的控制输入信号(例如，控制位)262和基于引脚256处的信号电压来检测激活条件。例如，逻辑块280可以包括比较器，该比较器对256处的电压和预定高压阈值进行比较并基于这一比较提供比较器输出信号(例如，一逻辑信号)。如果256处的电压超过预定阈值电压且控制输入信号262具有一预定值，则激活条件存在。
一测定到激活条件存在，逻辑块280就被耦合以驱动晶体管器件282。晶体管器件282和熔断体284被串联连接在稳定电压(标示为VIN)和电接地之间。因此，当逻辑块280驱动晶体管282以传导电流通过该器件时，熔断体284被熔断。当熔断体284被熔断时，t门254的控制输入通过晶体管282被下拉到低电位，从而永久关断t门。本领域技术人员应理解并认识到针对t门254可以利用其它实施方式和结构，其可能需要不同的电压水平来关断t门。也可以利用其它永久方案来替换熔断体284。
另一个控制电路290对应于一次(one-time)可编程网络。控制电路290包括可操作以检测激活条件的逻辑块280。为了简化说明，通过与控制电路276中的逻辑块相同的参考数字来识别逻辑块280。应该理解并认识到这些逻辑块可以是相同的或不同的。逻辑块280驱动与电流源294并联连接在节点198和电接地之间的晶体管器件292。电流源294可以是利用适当配置和尺寸设计的晶体管器件所实现的弱电流源(例如，约20nA)。浮栅晶体管器件(例如，浮栅PMOS器件)296被连接在稳定电压(VIN)和节点298之间。根据指示激活模式的控制输入262和引脚256处超过预定高压阈值的电压(例如，大于约12-14V)，逻辑块280使晶体管器件292导通。当晶体管器件292被激活，浮栅P沟道器件296的栅极充电，并依次激活该P沟道器件以提供电流(P沟道器件强于电流源294)，从而使节点298通过浮栅P沟道上拉到高电位。298处的信号可以通过反相器300被反转(假定需要逻辑低电位来关断t门)并被提供作为相应的控制信号来关断t门254。
虽然已经在控制t门254的背景中描述了图6的控制系统，但应该理解并认识到控制电路276和290中的每一个均可用作依照本发明的一方面所实现的其它类型保护系统的控制。控制电路276和290中的每一个可以单独使用或组合起来作为部分控制系统，以便实现依照本发明的一方面的保护系统。可替代地，两种类型的控制系统均可被使用以便能够进行以下选择：t门254的永久去激活，或通过一次可编程器件290来将引脚256从EEPROM 258断开的可编程连接类型。
作为又一个例子，为生成一次可逆势垒，我们可以使用与逻辑排列相一致的多个熔断体或多个晶体管292。例如，可以提供逻辑控制输入011(例如，假定三位排列)来将输入引脚256与EEPROM 258断开，控制输入001可以重新连接该引脚和EEPROM，而随后可以提供000来再次将该引脚从EEPROM断开。本领域技术人员应理解并认识到基于此处所包含的教导可以利用各种其它方法来实现其它形式的保护。
图7描述依照本发明的一方面可以包括保护系统302的另一类型集成电路300的示例。在包含IC 300的一对引脚304和306的情况下提供图7的示例，这一对引脚被用于编程EEPROM 308。因此，图7的电路描述了与实现对EEPROM的编程和测试相关的附加电路以及保护系统302的相关电路。
在图7中，保护系统302包括连接在使能引脚304和EEPROM 308之间的t门310。该t门310在正常操作过程中被配置为提供304处所提供的使能信号给EEPROM和给相关使能网络312。使能网络312被配置为提供使能信号给相关的编程和预览逻辑块314。例如，当使能引脚304处所提供的编程电压处于第一电平时，如对应于稳定电压电平(VDD)，使能网络312可以提供预览使能(PREVIEW_EN)信号给逻辑块314。VDD可以在IC 300中内部生成或者可以由外部电路通过另一个引脚提供给该IC。此外，当引脚304处所提供的信号具有更高的编程电压时，使能网络312可以提供编程使能(PROGRAM_EN)信号314。使能网络312也可以帮助提供内部CLOCK信号给IC 300的相关电路。
输入数据(INPUT DATA)可以在数据引脚306处被输入以便对EEPROM 308进行编程，该输入数据包括编程数据和模式控制数据。寄存器318存储在数据引脚306处所输入的数据。寄存器318可以被实现为多位移位寄存器，其提供包括数据(DATA)位和控制(CONTROL)位的多位输出。DATA位作为多位输出被提供给EEPROM 308并包含可以被编程到EEPROM 308内的值(例如，微调值)。寄存器318的CONTROL位可以被提供给编程预览逻辑块314来控制EEPROM的相应模式。例如，CONTROL位可以对应于多位字，如表1所显示和描述的。编程预览逻辑块314接着提供编程(PROGRAM)和预览(PREVIEW)控制信号给EEPROM 308。因此，当寄存器318所提供的CONTROL位和PROGRAM_EN信号具有某些预定值时，EEPROM 308可以用DATA被编程。类似地，当CONTROL位和PREVIEW_EN信号具有其它预定值时编程预览逻辑块314可以激活对将要写入EEPROM 308中的数据的预览。
CONTROL位也被提供给控制系统320，该控制系统被配置为控制t门310。控制系统320包括逻辑块和驱动电路，二者响应检测到激活条件来共同控制t门310。额外的逻辑输入可以由阈值检测电路322来提供。该阈值检测电路322监控在使能引脚304处所提供的电压并基于该引脚电压与预定编程阈值的比较来提供相应的逻辑输出(例如，当达到或超过阈值时为逻辑高电位(HIGH))。本领域技术人员应理解并认识到阈值检测电路322可以利用各种类型的比较器电路和各种阈值电平来提供相应的输出给控制系统320。
当移位寄存器318所提供的CONTROL位已经被设置为指示出EEPROM 308的编程已经完成的某个值(例如，11)，且当来自阈值检测电路322的信号指示出引脚304处的编程电压超过预定阈值时，则控制系统320提供控制信号来关断t门，所述预定阈值实际高于稳定电压。控制系统320可以被配置为永久关断t门310，或者作为替代，该控制系统可以是可编程的，从而该t门可以被重新导通以连接使能引脚304和EEPROM 308。此外，可以在t门310和EEPROM之间将编程输入端提供的ESD保护装置326提供至EEPROM，以便提供本领域已知的相应ESD保护。
IC 300也可以包括使能内部逻辑块324，该使能内部逻辑块可以提供相应时钟信号来使能IC 300的其它内部组件。例如，使能内部逻辑块324可以是电路，该电路被配置为不管使能引脚304处所提供的信号的电压电平如何都提供处于或低于相应稳定电平(VDD)的时钟信号。因此数据可以作为串行数据流被提供给数据引脚306，基于所述时钟信号在该数据引脚处的数据流被定时输入进寄存器318。在适当的数据流已被加载到寄存器318内之后，可以对数据进行校验，如通过经由CONTROL位输入预览模式并观察数据(例如，通过编程工具)。如果在预览模式下已输入进移位寄存器内的数据被校验，可以输入适当的CONTROL位到移位寄存器318内以便输入相应的编程模式。作为示例，编程电压电平(例如，一般约为两倍的VDD)可以被提供给使能引脚304，同时编程控制位被移位给移位寄存器，从而利用移位寄存器的数据输出来对EEPROM的相应位进行编程。但是，由于控制位不对应于激活条件，控制系统320不会关断t门310。在编程已结束之后，可以将相应CONTROL位(例如，11)移位到移位寄存器318内并在使能引脚304处提供相应的编程电压电平，从而激活条件存在且控制系统320关断t门310。在EEPROM 308已被编程后，相应的输出EEPROM数据位328，如IC 300的微调参数，可以被提供给IC中的其它电路。
图8描述部分IC 400，其大部分几乎与图7所描述的电路相同。因此，为了简练，已增加了100的相似参考数字指示之前关于图7所描述的相应组件和电路。因此对于这些组件的附加信息可以参考之前关于图7所描述的IC 400的部分。
参考图8，IC 400包括根据本发明一方面的保护系统402。图8所描述的保护系统402包括连接在使能引脚404和EEPROM 408之间的熔断体430。该保护系统402还包括被配置为控制熔断体430的控制系统420。该控制系统420被耦合到连接在熔断体430和电接地之间的NMOS器件432上。在这种结构中，该NMOS器件必须能够承受实质上高于引脚228的稳定电压的漏极电压。另一个可能的结构通过图5进行描述。控制系统420提供相应的输出信号给NMOS器件432的栅极，以便一检测到激活条件就使电流流过该器件。
如上面提到的，当控制位(通过DATA信号来定义)已被设置以指示激活条件且当提供给使能引脚404的电压已超过预定电压阈值时，激活条件会存在。当被激活时，熔断体430以图4所示和所述的方式进行操作(尽管它也可以被配置为如图5所示)；即，在使能引脚404和EEPROM 408之间提供永久的和实质的电隔离势垒。本领域技术人员应理解和认识到可以利用根据本发明一个方面的保护系统的电路类型的其它实现方式。
上面已经描述的是本发明的示例。当然，不可能为了描述本发明而描述组件或方法的每一个可能的组合，但是本领域技术人员应认识到本发明的很多进一步的组合和排列是可能的。因此，旨在本发明所要求保护的范围内包括所有的这些更动、修改和变化。

Claims (12)

1.一种用于保护集成电路即IC中至少一个组件的系统，该系统包含：
一断开元件，其串联电连接在所述IC的终端和所述至少一个组件之间，所述断开元件被配置为具有第一状态和第二状态，该第一状态允许电信号从所述终端传播到所述至少一个组件，该第二状态对应于高阻抗条件以使所述终端相对于所述至少一个组件在电学上断开；和
一控制系统，其被配置为基于至少一个预定的激活条件使所述断开元件从所述第一状态转换到所述第二状态；
其中所述至少一个组件包含一可编程存储器件，所述系统进一步包含一数据寄存器，所述数据寄存器存储要编程到所述可编程存储器件和控制位中的数据，所述控制位具有定义多个工作模式的一个数值，其中一个所述工作模式包括在所述可编程存储器件已被编程后设置的激活模式，所述控制系统基于对应于所述激活模式的所述控制位并基于所述IC的所述终端处超过预定阈值的信号来检测所述激活条件。
2.根据权利要求1所述的系统，其中所述终端是第一引脚且所述可编程存储器件包含电可擦写可编程只读存储器件EEPROM，所述EEPROM是利用数据可编程的，该数据被提供给处于或低于所述IC的稳定电压的第二引脚，同时超过所述IC的所述稳定电压的升高的编程电压被提供给所述第一引脚。
3.根据权利要求1所述的系统，其中所述控制系统进一步包含：
一逻辑块，其被配置为确定所述至少一个激活条件的发生并提供指示其发生的逻辑信号；和
一电路，其被耦合到所述断开元件并被配置为基于所述逻辑信号使所述断开元件实现所述高阻抗条件。
4.根据权利要求3所述的系统，其进一步包含一阈值检测器，该阈值检测器提供一输出信号，该输出信号具有基于所述终端处的电压相对于预定阈值的比较而改变的状态，所述逻辑块基于来自所述阈值检测器的输出信号和控制信息来检测所述激活条件，所述控制信息被设置以定义所述至少一个组件的工作模式。
5.根据权利要求4所述的系统，其中所述终端是所述IC的第一引脚，所述系统进一步包含一数据寄存器，该数据寄存器被配置为基于在所述IC的第二引脚处输入的数据来存储控制数据，所述控制数据包含所述控制信息，所述逻辑块响应具有预定状态的所述输出信号和对应于具有预定值的控制位的所述控制信息来检测所述激活条件的发生。
6.根据权利要求5所述的系统，其中所述电路包含可编程电路，所述可编程电路响应指示所述激活条件发生的所述逻辑信号而被激活，从而所述高阻抗条件几乎永久保持，除非通过接收来自所述数据寄存器的去激活信号而被反转。
7.一种集成电路即IC芯片，其包含：
一第一引脚；
一断开元件，其电连接在所述第一引脚和受保护电路之间，所述断开元件被配置为具有第一状态以电连接所述第一引脚到所述受保护电路，以及具有使所述第一引脚相对于所述受保护电路在电学上断开的第二状态，第一信号在所述IC的稳定电压和超过所述稳定电压的电压二者之一的电压下被正常提供到所述第一引脚；
一第二引脚，其被连接以提供为所述受保护电路使用的第二信号，所述第二信号在处于或低于所述稳定电压下被正常提供；和
一控制系统，其被配置为使所述断开元件从第一状态转换到第二状态，并响应检测到激活条件永久地保持所述第二状态，其中所述控制系统进一步包含：
一逻辑块，其被配置为基于所述第一信号和与所述受保护电路相关的模式控制数据来检测所述激活条件的发生；和
一控制电路，其被耦合到所述断开元件，并被配置为响应所述逻辑块检测到所述激活条件的发生来使所述断开元件转换到所述第二状态。
8.根据权利要求7所述的IC芯片，其中所述断开元件包含一传输门，所述控制系统响应检测到所述激活条件永久地关闭所述传输门。
9.根据权利要求7所述的IC芯片，其中所述断开元件包含一熔断体，所述控制系统响应检测到所述激活条件提供电流以熔断所述熔断体。
10.根据权利要求7所述的IC芯片，其中所述控制电路包含一熔断体，该熔断体响应所述逻辑块检测到所述激活条件的发生被熔断，所述激活条件是基于被设置以定义激活模式的模式控制数据和超过预定电压阈值的所述第一信号的。
11.一种集成电路即IC，其包含：
一第一引脚；
一断开元件，其电连接在所述第一引脚和所述IC内的可编程电路之间，所述断开元件被配置为具有第一状态以电连接所述第一引脚到所述可编程电路，以及具有使所述第一引脚相对于所述可编程电路电隔离的第二状态，
在所述IC正常操作的稳定电压和超过所述稳定电压的更高编程电压下，第一信号被提供以实现对所述可编程电路的编程；
一寄存器，其接收具有用于对所述可编程电路进行编程的数据的第二信号，所述第二信号是在处于或低于所述稳定电压下被正常提供的；和
一控制系统，其被配置为响应检测到激活条件来使所述断开元件从第一状态转换到第二状态，所述激活条件是基于所述第一信号和所述第二信号被检测的。
12.根据权利要求11所述的IC，其中所述断开元件进一步包含一熔断体，响应超过预定电压阈值的所述第一信号，同时控制位设置到激活模式的所述第二信号，所述激活条件被检测。
CN2006800352447A 2005-07-26 2006-07-26 保护ic组件的系统和方法 Active CN101273507B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/190,149 US7359173B2 (en) 2005-07-26 2005-07-26 System and method for protecting IC components
US11/190,149 2005-07-26
PCT/US2006/029021 WO2007014270A2 (en) 2005-07-26 2006-07-26 System and method for protecting ic components

Publications (2)

Publication Number Publication Date
CN101273507A CN101273507A (zh) 2008-09-24
CN101273507B true CN101273507B (zh) 2010-12-29

Family

ID=37683953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800352447A Active CN101273507B (zh) 2005-07-26 2006-07-26 保护ic组件的系统和方法

Country Status (6)

Country Link
US (1) US7359173B2 (zh)
EP (1) EP1913668A4 (zh)
JP (1) JP2009503868A (zh)
KR (1) KR100992712B1 (zh)
CN (1) CN101273507B (zh)
WO (1) WO2007014270A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302845A (ja) * 2003-03-31 2004-10-28 Canon Inc 不正アクセス防止方法
US20060167811A1 (en) * 2005-01-24 2006-07-27 Microsoft Corporation Product locker for multi-merchant purchasing environment for downloadable products
US7551413B2 (en) * 2005-08-26 2009-06-23 Texas Instruments Incorporated Transient triggered protection of IC components
US7616460B2 (en) * 2005-12-22 2009-11-10 Continental Automotive Systems Us, Inc. Apparatus, system, and method for AC bus loss detection and AC bus disconnection for electric vehicles having a house keeping power supply
US7821402B2 (en) * 2006-05-05 2010-10-26 Quality Electrodynamics IC tags/RFID tags for magnetic resonance imaging applications
US7630184B2 (en) * 2006-09-25 2009-12-08 Agere Systems Inc. Method and apparatus for an over-voltage detection circuit
KR102310121B1 (ko) * 2015-10-15 2021-10-08 삼성전자주식회사 Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
CN105305565B (zh) * 2015-11-26 2018-02-23 英特格灵芯片(天津)有限公司 一种充电保护及识别电路及待充电设备
JP6661342B2 (ja) * 2015-11-26 2020-03-11 Ｄｙｎａｂｏｏｋ株式会社 ポート接続回路、ポート接続制御方法、電子機器
CN106998062B (zh) * 2016-01-25 2018-11-16 敦泰电子股份有限公司 电路系统
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
WO2018018436A1 (zh) * 2016-07-26 2018-02-01 华为技术有限公司 一种静电保护电路
CN106356683A (zh) * 2016-10-31 2017-01-25 维沃移动通信有限公司 一种保护装置和移动终端
US10861845B2 (en) * 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
CN108363476A (zh) * 2018-02-01 2018-08-03 上海康斐信息技术有限公司 系统上电启动的usb设备保护电路及系统电路和电子设备
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
EP3742486A1 (en) * 2019-05-21 2020-11-25 Infineon Technologies AG Circuit including configuration terminal and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309394A (en) * 1990-09-13 1994-05-03 Ncr Corporation Single element security fusible link
CN1213178A (zh) * 1997-09-12 1999-04-07 日本电气株式会社 半导体集成电路
US5943254A (en) * 1995-02-22 1999-08-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
CN1373513A (zh) * 2001-02-28 2002-10-09 世界先进积体电路股份有限公司 适用于静电放电防护的电压控制元件及其保护电路
US6483344B2 (en) * 2001-01-31 2002-11-19 Stmicroelectronics, Inc. Interconnect circuitry for implementing logic functions in a field programmable gate array and method of operation
CN1388583A (zh) * 2001-05-30 2003-01-01 世界先进积体电路股份有限公司 加速次级导通的二级式静电放电防护电路
CN1447427A (zh) * 2002-03-26 2003-10-08 华邦电子股份有限公司 一种静电放电保护电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670548A1 (en) * 1994-02-28 1995-09-06 STMicroelectronics, Inc. Method and structure for recovering smaller density memories from larger density memories
KR100268882B1 (ko) * 1998-04-02 2000-10-16 김영환 반도체 메모리 장치의 보안 회로
US6518823B1 (en) * 1999-08-31 2003-02-11 Sony Computer Entertainment Inc. One-time programmable logic device
US6342807B1 (en) * 2000-06-26 2002-01-29 Microchip Technology Incorporated Digital trimming of analog components using non-volatile memory
US6703885B1 (en) * 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309394A (en) * 1990-09-13 1994-05-03 Ncr Corporation Single element security fusible link
US5943254A (en) * 1995-02-22 1999-08-24 International Business Machines Corporation Multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
CN1213178A (zh) * 1997-09-12 1999-04-07 日本电气株式会社 半导体集成电路
US6483344B2 (en) * 2001-01-31 2002-11-19 Stmicroelectronics, Inc. Interconnect circuitry for implementing logic functions in a field programmable gate array and method of operation
CN1373513A (zh) * 2001-02-28 2002-10-09 世界先进积体电路股份有限公司 适用于静电放电防护的电压控制元件及其保护电路
CN1388583A (zh) * 2001-05-30 2003-01-01 世界先进积体电路股份有限公司 加速次级导通的二级式静电放电防护电路
CN1447427A (zh) * 2002-03-26 2003-10-08 华邦电子股份有限公司 一种静电放电保护电路

Also Published As

Publication number Publication date
WO2007014270A2 (en) 2007-02-01
KR20080037053A (ko) 2008-04-29
WO2007014270A3 (en) 2007-07-12
KR100992712B1 (ko) 2010-11-05
EP1913668A4 (en) 2011-09-14
EP1913668A2 (en) 2008-04-23
JP2009503868A (ja) 2009-01-29
US20070025038A1 (en) 2007-02-01
CN101273507A (zh) 2008-09-24
US7359173B2 (en) 2008-04-15

Similar Documents

Publication Publication Date Title
CN101273507B (zh) 保护ic组件的系统和方法
CN101297451A (zh) Ic组件的瞬态触发保护
US7495872B2 (en) Semiconductor unit
US8254198B2 (en) Anti-fuse element
CN102117793B (zh) 电熔丝巨集
KR102310121B1 (ko) Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
CN102035166B (zh) 负电压保护系统及方法
US20080316660A1 (en) Electrostatic discharge avoiding circuit
CN101241764A (zh) 电熔丝电路
CN106451385A (zh) 静电放电保护电路与集成电路
US20040046575A1 (en) Semiconductor device protecting built-in transistor from the voltage applied at test mode
JP3928908B2 (ja) 半導体装置
US6509598B2 (en) Semiconductor memory device having a redundant block and reduced power consumption
US8363366B2 (en) Electrostatic discharge protection circuit
CN100505102C (zh) 熔丝修整电路与其操作方法
US20230155589A1 (en) Chip interface circuit and chip
KR20110060737A (ko) 반도체 장치
KR100866129B1 (ko) 반도체 장치용 정전기 보호장치
CN112068649A (zh) 一种实现服务器Flash正反放置的装置及方法
KR100323456B1 (ko) 입력 보호회로
CN113809726A (zh) 信号端口的静电浪涌防护电路及电子设备
US20150084670A1 (en) SONOS FPGA Architecture Having Fast Data Erase and Disable Feature
KR20000010083A (ko) 오입력 전원 차단기능을 갖는 집적회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant