JP4646826B2 - フルチップ層に関して照明を最適化するための方法、プログラム製品、及び装置 - Google Patents

フルチップ層に関して照明を最適化するための方法、プログラム製品、及び装置 Download PDF

Info

Publication number
JP4646826B2
JP4646826B2 JP2006045415A JP2006045415A JP4646826B2 JP 4646826 B2 JP4646826 B2 JP 4646826B2 JP 2006045415 A JP2006045415 A JP 2006045415A JP 2006045415 A JP2006045415 A JP 2006045415A JP 4646826 B2 JP4646826 B2 JP 4646826B2
Authority
JP
Japan
Prior art keywords
pitch frequency
full
chip layer
pitch
illumination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006045415A
Other languages
English (en)
Other versions
JP2006237611A (ja
Inventor
ソハ ロバート
フン チェン ジャン
Original Assignee
エーエスエムエル マスクツールズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル マスクツールズ ビー.ブイ. filed Critical エーエスエムエル マスクツールズ ビー.ブイ.
Publication of JP2006237611A publication Critical patent/JP2006237611A/ja
Application granted granted Critical
Publication of JP4646826B2 publication Critical patent/JP4646826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70125Use of illumination settings tailored to particular mask patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/703Non-planar pattern areas or non-planar masks, e.g. curved masks or substrates
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Wire Bonding (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Description

本特許出願、及びそこから生じる(1つ又は複数の)任意の特許は、本明細書に参照として全体を組み込む2005年2月23日出願の米国仮特許出願第60/654962号に対する優先権を主張するものである。
本開示は、一般にマイクロリソグラフィ像形成に関する。より詳細には、本開示は、層上の設計のピッチ周波数を解析し、次いでそのピッチ周波数を利用して照明を最適化することによる、フルチップ像形成のための照明の最適化に関する。
リソグラフィ装置は、例えば、集積回路(IC)の製造で使用することができる。そのような場合、マスクは、ICの個々の層に対応する回路パターンを含むことができ、このパターンを、感放射線材料(レジスト)の層で被覆された基板(シリコン・ウェハ)上の目標部分(例えば、1つ又は複数のダイを備える)に像形成することができる。一般に、単一のウェハが、全体として網の目状の隣接する目標部分を含み、この隣接する目標部分が、投影システムによって一度に1つずつ、相次いで照射される。リソグラフィ投影装置の1タイプでは、全マスク・パターンを一回で目標部分に露光することによって各目標部分が照射される。そのような装置は、一般にウェハ・ステッパと呼ばれる。ステップアンドスキャン装置と一般に呼ばれる代替の装置では、投影ビームの下でマスク・パターンを所与の基準方向(「走査」方向)に漸進的に走査し、それと同時に、同期して、この方向に対して平行又は逆平行に基板テーブルを走査することによって各目標部分が照射される。一般に、投影システムは、拡大率M(通常、>1)を有するので、基板テーブルが走査される速度Vは、マスク・テーブルが走査される速度の因数M倍となる。ここで説明したようなリソグラフィ・デバイスに関して、例えば本明細書に参照として組み込む米国特許第6046792号から、より多くの情報を得ることができる。
リソグラフィ投影装置を使用する製造プロセスでは、マスク・パターンは、感放射線材料(レジスト)の層によって少なくとも部分的に覆われた基板に像形成される。この像形成ステップの前に、下塗り、レジスト被覆、及びソフト・ベークなど様々な手順を基板に施すことができる。露光後に、露光後ベーク(PEB)、現像、ハード・ベーク、及び形成されたフィーチャの測定/検査など他の手順を基板に施すことができる。この一連の手順は、デバイス、例えばICの個々の層をパターン形成する基礎として使用される。次いで、そのようなパターン形成層に、エッチング、イオン打込み(ドーピング)、メタライゼーション、酸化、化学機械研磨など、全て個々の層を仕上げるために意図された様々なプロセスを施すことができる。複数の層が必要とされる場合、全手順又はその変形を、新たな層ごとに繰り返さなければならない。最終的に、基板(ウェハ)上にデバイスのアレイが存在するようになる。次いで、ダイシング又はソーイングなどの技法によって、これらのデバイスが互いに分離され、その後、個々のデバイスを、ピンなどに接続されたキャリアに取り付けることができる。
簡潔にするために、投影システムを本明細書では以後「光学系」と呼ぶことがある。しかし、この用語は、例えば屈折光学系、反射光学系、及び反射屈折光学系を含む様々なタイプの投影システムを包含するものと広く解釈すべきである。また、放射システムは、放射の投影ビームを方向付ける、成形する、又は制御するための任意のこれらの設計タイプに従って動作する構成要素を含むことができ、以下、そのような構成要素を総称して、又は個々に「レンズ」と呼ぶ場合もある。さらに、リソグラフィ装置は、2つ以上の基板テーブル(及び/又は2つ以上のマスク・テーブル)を有するタイプのものにすることができる。そのような「マルチ・ステージ」のデバイスでは、追加のテーブルを並行して使用することができ、或いは、1つ又は複数のテーブルで準備ステップを行い、1つ又は複数の他のテーブルを露光用に使用することができる。ツイン・ステージ・リソグラフィ装置は、例えば本明細書に参照として組み込む米国特許第5969441号に記載されている。
上で言及したフォトリソグラフィ・マスクは、シリコン・ウェハ上に集積すべき回路構成要素に対応する幾何学的パターンを備える。そのようなマスクを作成するために使用されるパターンは、CAD(計算機援用設計)プログラムを利用して生成され、このプロセスはしばしば、EDA(電子設計自動化)と呼ばれる。ほとんどのCADプログラムは、機能的なマスクを作成するように、1組の所定の設計基準に従う。これらの基準は、処理及び設計の制限によって設定される。例えば、設計基準は、回路デバイス(ゲート、コンデンサなど)又は相互接続ライン間の間隔公差を定義して、回路デバイス又はラインが望ましくない形で互いに相互作用しないことを保証する。回路の限界寸法は、ライン又はホールの最小の幅、或いは2つのライン又は2つのホール間の最小間隔と定義することができる。したがって、CDが、設計される回路の全体サイズ及び密度を決定する。
照明システムが、従来の製造から環状の、さらには四極子及びより複雑な照明構成に進化したので、それと並行して、制御パラメータがより多数になっている。従来の照明パターンでは、光軸を含む円形領域が照明され、パターンに対する単なる調節が外側半径(σ)を変える。環状照明は、照明されるリングを定義するために、内側半径(σ)の定義を必要とする。多極パターンに関して、制御することができるパラメータの数は増加し続ける。例えば、四極子照明構成では、2つの半径に加えて、極角度αが、選択される内側半径と外側半径との間で各極によって成される角度を定義する。
同時に、マスク技術も同様に進化している。バイナリ強度マスクは、位相シフト・マスク及び他の先進設計に取って代わられている。バイナリ・マスクは、単に、所与の点で像形成放射を透過、反射、又は阻止するが、位相シフト・マスクは、いくらかの放射を減衰することができ、又は位相シフトを与えた後に光を透過又は反射することができ、或いはその両方を行うことができる。位相シフト・マスクは、像形成放射の波長又はそれよりも小さいオーダのフィーチャを像形成するために使用されている。これは、それらの解像度での回折効果が、とりわけ、弱いコントラスト及びライン末端誤差の問題をもたらす可能性があるからである。
解像度、焦点深度、コントラスト、及び印刷される像の他の特性の改良を提供するために、様々なタイプの照明構成を使用することができる。しかし、各照明タイプに、いくらかの妥協がある。例えば、改良されたコントラストは、焦点深度を犠牲にして得られる場合がある。また、各タイプのマスクが、像形成すべきパターンに依存する性能を有する。
従来、ウェハ上に像形成すべき所与のパターンに関する最適照明モードを選択するために、一連の試験ウェハが露光され、計画性なく比較されている。上述したように、現代の照明システムは、操作することができる変数をますます多く有している。変数設定の様々な変更が増えるので、照明構成の試行錯誤最適化のコストが非常に大きくなり、照明構成を選択する定量的方法が必要とされる。さらに、メモリ内の特定のセルなど小さな領域のみが最適化される照明最適化方法が提案されているが、フルチップ層に関して照明を最適化する方法を開発することが望ましい。
本開示は、フルチップ層の照明を最適化するための方法、コンピュータ・プログラム製品、及び装置に関する。本開示の照明最適化プロセスによれば、フルチップ層内に含まれるフィーチャのピッチ周波数が求められて、フルチップ層のピッチ周波数ヒストグラムを生成する。全てのピッチを、ピッチ周波数ヒストグラムにおいて均一に重み付けすることができる。ピッチ周波数は、フルチップ層上で所与のピッチがどれほど頻繁に現れるかを示す。次いで、ピッチ周波数ヒストグラムが、変換交差係数のコヒーレント・システムの合計表現の第1の固有関数となるように均一化される。その後、変換交差係数の第1の固有関数に関する積分式が解かれて、所与のフルチップ層に関する最適化された照明を提供する。
例えば、変換交差係数の第1の固有関数に関する積分式は、第1の固有関数がピッチ周波数と実質的に同一になるように解くことができる。ピッチ周波数と第1の固有関数との差は、変換交差係数の第1の固有関数に関する積分式を解くためにメリット関数を使用することによって最小にすることができる。メリット関数は、本質的に、第1の固有関数とピッチ周波数との畳込みであってよい。別法として、変換交差係数の第1の固有関数に関する積分式は、第1の固有関数が、ピッチ周波数でのあらゆる非ゼロ値に関して1の値を有するように解くことができる。
一実施例では、ピッチ周波数は、コヒーレンス半径内にあるフルチップ層上の隣接するフィーチャ間の離隔距離を求めることによって得ることができる。コヒーレンス半径は、放射源及び投影光学系によって設定される。別の実施例では、ピッチ周波数は、ディラック・デルタ関数を用いてフルチップ層上の隣接するフィーチャを表現し、ディラック・デルタ関数間の離隔距離を測定することによって得ることができる。例えば、ランダムなホール・パターン又は周期的なホール・パターンに関するピッチ周波数を、ホール離隔距離の関数及び角度離隔距離の関数として得ることができる。
さらに、最適化された照明を使用することによって、ピッチ周波数が第1の固有関数の負の領域内に入るかどうかを判定することが可能である。負の領域内に入るピッチ周波数は、第2の露光によって像形成すべき別の層に分離することができ、それにより別の層に関する照明を最適化する。
本明細書では、ICの製造における本発明の使用に特に言及する場合があるが、本発明が他にも多くの可能な用途を有することも明らかに理解されたい。例えば、本発明は、集積光システム、磁区メモリ用の誘導及び検出パターン、液晶ディスプレイ・パネル、薄膜磁気ヘッドなどの製造で採用することができる。そのような別の用途の文脈では、本明細書における用語「レチクル」、「ウェハ」、又は「ダイ」の使用は、それぞれより一般的な用語「マスク」、「基板」、又は「目標部分」によって置き換えられると考えることができることを当業者は理解されよう。
本発明自体は、さらなる目的及び利点と共に、以下の詳細な説明及び添付図面を参照することによってより良く理解することができる。
本発明のフルチップ層のための照明最適化プロセスを、添付図面を参照して説明する。このプロセスは、明視野ゲート又は暗視野金属層など任意の層、及び任意の目標パターンに適用可能であるが、この例示的な実施例は、コンタクト層の照明の最適化に対処する。このプロセスは、ランダムなコンタクト・パターン又はメモリなど周期的なコンタクト・パターンに関して照明を最適化するために適用可能である。メモリ・パターンでは、照明は、コアと周辺部とに関して同時に最適化される。小さな領域に関して照明が最適化される現行の技法とは異なり、このプロセスでの照明は、フルチップに関して最適化される。一般に、照明は、コンタクト・ホール層のピッチ周波数を解析することによって最適化することができる。ピッチ周波数は、コンタクト層上で特定のピッチがどれほど頻繁に現れるかを表す。ピッチ周波数は、例えばMaskToolのMask Weaver(商標)などのEDAツールを使用することによって、フルチップに関して計算することができる。
コンタクト層のピッチ周波数は、所与のコヒーレンス半径内にある隣接するコンタクト間の離隔距離を求めることによって計算することができる。コヒーレンス半径は、放射源及び投影光学系によって設定される。コヒーレント放射源に関しては、コヒーレンス半径は、投影光学系のエアリー関数を使用することによって計算される。エアリー関数が特定の値未満に低下するとき、そのエアリー関数を特定の長さに切ることができる。その長さよりも大きい距離だけ離隔された任意のフィーチャは、像形成すべき所与のフィーチャに対する影響を持たない。この長さが、コヒーレンス半径と呼ばれる。また、コヒーレンス半径は、放射源照明の形状によって影響を及ぼされる。双極子などの放射源形状は、従来の放射源形状よりも大きなコヒーレンス半径を有する。コヒーレンス半径に関する一般的な経験則は4λ/NAであり、これは放射源照明に依存しない。
別法として、コンタクト層のピッチ周波数は、ディラック・デルタ関数を用いて隣接するコンタクトを表現し、次いでこれらのデルタ関数間の離隔距離を測定することによって計算することができる。ゲート又は金属などコンタクト以外の層に関しては、ラインを有する層のピッチ周波数は、チップ上の重要なラインをディラック・ライン関数で置き換えることによって計算することができる。これらのライン関数間の離隔距離が測定されて、所与の層のピッチ周波数を生成する。
次いで、このピッチ周波数を、この実施例の一例としてコンタクト・ホールに関して設計された以下に概説する放射源最適化方法で使用することができる。ここでも、本発明の方法は、コンタクト・ホール・パターンでの使用に限定されず、本質的に任意の目標パターンに関して照明を最適化するために利用することができることに留意されたい。
ランダムなホール・パターン又は周期的なホール・パターンに関して、例えば、ピッチ周波数は、ホール離隔距離の関数及び角度離隔距離の関数として計算することができる。このピッチ周波数を使用して、最適な照明が計算される。最適な照明は、コヒーレント・システムの合計(SOCS)法を使用することによって計算される。SOCS法では、コンタクト・ホール・パターンに関する像形成の大部分を、第1の固有関数を用いて表現することができる。最大のコントラストを実現するために、第1の固有関数は、コンタクト・ホール・パターンのピッチ周波数と等価であるべきである。別の可能性は、第1の固有関数が、ピッチ周波数でのあらゆる非ゼロ値に関して1の値を有するというものである。以下に述べる方法では、照明は、第1の固有関数がピッチ周波数と等価であるように最適化される。投影レンズが物体を低域フィルタリングするので、最適化に必要とされる変数の数が限定される。したがって、空間周波数領域で最適化を行うのに、計算効率がより良くなる。また、投影レンズの低域フィルタリングにより、第1の固有関数がピッチ周波数と等価であるように照明を最適化することはかなり難しい。それゆえ、低域フィルタリングにより、より物理的な最適化測定基準が望まれる。1つのそのような適切な最適化測定基準は、ピッチ周波数に第1の固有関数を掛けた値の和が最大化されるように照明を最適化するものである。この測定基準は、マスク・パターンと第1の固有関数との畳込みと実質的に同じであるので、物理的な意味をもつ。
図1は、本発明の一実施例による、フルチップ層に関して照明を最適化する方法を例示する例示的な流れ図である。透過交差係数(TCC)は、例えば、本明細書に参照として組み込むM.Born及びE.Wolf著「Principles of Optics 530」(6th ed.,Pergamon Press)によって説明される、照明瞳孔と投影瞳孔との自己相関である。TCCは、光学システムの像転写関数を表す。マスクからのウェハ像を計算する際にTCC形式を使用することは、TCCがマスクに依存していないので有利である。TCCがマスクに依存していないので、TCC形式は、しばしばOPC及びRET法で使用される。ウェハ上の像は、TCCとマスクとの積にわたって積分することによって計算される。プロセスでの第1のステップ(ステップ5)は、照明すべき目標パターン(すなわち、フルチップ層)を決定することである。次のステップ(ステップ10)は、この例ではコンタクト・ホール・パターンである目標パターンのピッチ周波数を求めることである。ピッチ周波数は、例えば、水平方向と垂直方向との両方でパターン内の各フィーチャに関して隣接するフィーチャ間の間隔を解析することによって計算される。この解析を行うことによって、目標パターン内で特定のピッチがどれほど頻繁に生じるか、及びピッチが有する向きの様子又は種類、すなわち水平か、垂直か、若しくは回転型かを求めることが可能である。
次いで、プロセスでの次のステップ(ステップ12)は、ステップ10で求められたピッチ周波数に基づいて、空間領域における関数の形でピッチ周波数ヒストグラムを生成することである。空間領域でのヒストグラム関数では全てのピッチを均一に重み付けすることが望ましく、それにより、所与の実施例では、所与のピッチが生じる周波数に関わらず、最適化プロセスにおいて全てのピッチが同じものとして取り扱われる。これは、目標パターン内に含まれる全てのピッチの照明最適化を可能にし、それにより「フルチップ」のための照明が最適化される。
プロセスでの次のステップ(ステップ14)は、式1によって示されるように、空間領域でのヒストグラム関数を周波数領域に変換することである。上述したように、この実施例では、第1の固有関数がピッチ周波数を表すように照明が最適化される。
Φ(m,n)=FT{φ(x,y)} 式1
式1を参照すると、φは、コンタクト・ホール設計(すなわち目標パターン)のピッチ周波数ヒストグラム関数であり、Φは、投影レンズが収集することができる空間周波数の数によって制限される。x方向での空間周波数の最大数mmaxは、

によって与えられる。y方向での空間周波数の最大数nmaxは、

によって与えられる。ここで、Pはxでのピッチであり、Pはyでのピッチであり、NAは開口数であり、σmaxは照明の最大可能シグマであり、λは波長である。P及びPは、できる限り大きく設定されて、P及びPよりも大きな距離だけ離隔されたコンタクトが像形成に影響を及ぼさないことを保証する。P及びPに関する典型的な値は、P=P=8λ/NAであり、これは、コヒーレンス半径4λ/NAの2倍である。
プロセスでの次のステップ(ステップ16)は、式4によって表されるように、周波数領域でのピッチ周波数ヒストグラム関数を、変換交差係数(TCC)のコヒーレント・システムの合計(SOSC)表現の第1の固有関数となるように均一化することである。

ここで、TCC(m,n,p,q)は以下のようなものである。

式5を参照すると、Jは照明瞳孔(求めるべき量)であり、α及びβは照明瞳孔の方向余弦座標であり、Kは投影瞳孔であり、m及びpは、空間周波数でのx方向の別個の回折次数であり、n及びqは、空間周波数でのy方向の別個の回折次数である。
式5は、TCCの積分式を表す。照明を表す放射源J(α,β)は、TCCの積分式を解くことによって最適化される。TCCは、照明瞳孔の自己相関である。式5は、(0,0)に中心を取られた照明瞳孔と、

に中心を取られた投影瞳孔、及び

に中心を取られた投影瞳孔の複素共役との自己相関を示し、ここで、λは照明光学系の波長を表す。
式4によって示されるように、TCCは、SOCSによって1組の固有関数Φに分解することができる。照明瞳孔Jが、最適化すべきパラメータであるので、上のTCCの積分式は、固有関数の直交性を使用することによって解くことができる。直交性の原理では、式4に示されるように、SOCSの第1の固有関数Φが、ピッチ周波数ヒストグラム関数φの低域フィルタされたフーリエ変換と等価となるように設定される。
式5におけるTCCの積分式が直交式4に代入され、式6が得られる。
式6での加算及び積分が並べ替えられて、式7が得られる。
式7の括弧[]内の量は、式8で与えられるF(α,β)で置換される。F(α,β)を事前計算することができるので、この置換は明示的に行われる。
上の式を代入した後、このプロセスでの次のステップ(ステップ18)は、照明瞳孔Jに関するTCCの以下の積分式を解くことである。
しかし、投影瞳孔の低域フィルタリング及び照明器の有限サイズが、ピッチ周波数のフーリエ変換による第1の固有関数Φの表現を妨げるので、上の積分式は正確に解くことができない。しかし、Φは、Φ’によって近似することができる。
次いで、式11で開示されるようなメリット関数を最大にするΦ’を計算することによって、照明瞳孔Jが解かれる。メリット関数は、式10でのΦ’(m,n)をピッチ周波数のフーリエ変換Φ(m,n)と比較し、Φ(m,n)とΦ’(m,n)との差を最小にすることを試みる。最適な照明J(α,β)は、Φ’(m,n)が最も少ない誤差でΦ(m,n)を近似するように計算される。例えば、最も少ない誤差は、絶対誤差、二乗平均誤差、又は最小誤差によって定量化することができる。式11のメリット関数は、Φ(m,n)とΦ’(m,n)との絶対誤差を最小にする。メリット関数は当技術分野でよく知られており、式11で例示したものとは異なるメリット関数を本発明で利用することもできることに留意されたい。
f=∫∫φ’(x,y)φ(x,y)dxdy 式11
φ’(x,y)=FT−1{Φ’(m,n)} 式12
式12は、式10における第1の固有関数の逆フーリエ変換である。したがって、φ’(x,y)は、空間領域での第1の固有関数である。この最適化式は、本質的に、第1の固有関数φ’とピッチ周波数φとの畳込みである。
TCCの積分式が解かれた後、このプロセスでの次のステップ(ステップ20)は、フルチップ層のための最適な照明を定義することである。最適な照明の例は、実施例1〜5を参照することによって述べる。
本実施例で説明したプロセスは、設計を複数の露光部に分離するように拡張することもできる。ピッチ周波数が計算された後、照明が最適化される。最適化された照明と共に第1の固有関数φ’(x,y)を使用して、第1の固有関数の負の領域に入るピッチ周波数が、第2の露光で像形成すべき別のコンタクト層に分離される。次いで、この第2のコンタクト層に関して、照明が最適化される。ここでも、この第2の照明に関する第1の固有関数φ’(x,y)を使用して、負の領域に入るピッチ周波数が、別のコンタクト層に分離される。この分離技法は、複数の露光部に関して複数のマスクを生成するように複数回行われる。照明最適化によって設計を分離することによって複数の露光部が作成されることに留意することが重要である。
「実施例1:250nmピッチ設計基準を有するフラッシュ・メモリ・パターン」
図2A〜2Cに、本発明の一実施例による250nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す。この実施例における照明最適化プロセスを使用して、フルチップ・フラッシュ・メモリに関して照明を最適化することができる。フルチップは、フラッシュ・セルと周辺部分とを含む。フラッシュ・セルは、1つの絶縁穴を有する一方向で密である16個の穴を有する。このパターンはメモリ・セルを表し、設計内で数百万回反復される。この反復されたフラッシュ・セルが、図2Aに示されている。高密度コンタクト間のピッチは250nmである。このフラッシュ・メモリ実施例では、放射源は、0.4のklハーフ・ピッチに対応するNA=0.8を有するKrFスキャナに関して最適化される。
図2Bに、フラッシュ・メモリ実施例のピッチ周波数ヒストグラム関数φ(x,y)が、垂直軸及び水平軸に沿ってプロットされている。図2Bから、垂直軸に沿って、フラッシュ・セルに起因する250nmの調波を有するピッチが存在することが明らかである。水平軸に沿っては、500nmピッチが一般的であり、これは水平軸に沿ったフラッシュ・セル・ピッチでもある。
本実施例で説明したフルチップ放射源最適化技法を使用して、放射源J(α,β)は、図2Bにおけるピッチ周波数に関して最適化された。最適な放射源は、図2Cに例示されるような六極照明器である。四極子放射源が、250nmのピッチに関してコントラストを最大にするのに最適な位置にある。また、この最適な放射源は、y軸に沿って双極子を有し、これは、垂直軸に沿った250nmピッチのコントラストを改良する助けとなる。この六極放射源は、最適な放射源の双極子部分を用いてy軸に沿ったコントラストを最適化し、それと同時に、最適な放射源の四極子部分を用いて周辺部分でのピッチのコントラストを最適化するという折衷案である。
図2Cの最適化された放射源からの第1の固有関数φ’(x,y)も、図2Bにプロットされている。第1の固有関数は、250nmでの垂直ピッチに沿って第1のサイド・ローブを有する。第1の固有関数の第2のサイド・ローブは、250nmピッチの第2の調波を収集することが可能であり、その一方で周辺部分のコントラストを改良することも可能である。
「実施例2:200nmピッチ設計基準を有するフラッシュ・メモリ・パターン」
図3A及び3Bに、本発明の一実施例による200nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す。図3Aは、フラッシュ・メモリ・コア及び周辺部分のための最適化された照明を例示する(コアを示す図2A参照)。コア及び周辺部分のピッチ周波数が図3Bに示されている。
「実施例3:250nmのコンタクト・アレイ・ピッチ」
図4A及び4Bに、本発明の一実施例による250nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す。図4Aは、250nmのコンタクト・アレイ・ピッチのための最適化された照明を例示する。ピッチ周波数が図4Bに示されている。コンタクト・ホール・パターンの最適なσは、式13によって与えられる。

最適化プロセスによるσは、計算された値に合致する。式13は、顕微鏡法及びリソグラフィ技術の当業者によく知られている。式13は、空間周波数領域で0次及び1次回折が完全に重なるように照明を選択することによって得られる。
「実施例4:200nmのコンタクト・アレイ・ピッチ」
図5A及び5Bに、本発明の一実施例による200nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す。図5Aは、200nmのコンタクト・アレイ・ピッチのための最適化された照明を例示する。ピッチ周波数が図5Bに示されている。コンタクト・ホール・パターンの最適なσは、式14によって与えられる。

最適化プロセスによるσは、計算された値に合致する。式14は、顕微鏡法及びリソグラフィ技術の当業者によく知られている。式14は、空間周波数領域内で0次及び1次回折が完全に重なるように照明を選択することによって得られる。
「実施例5:周期的なDRAMパターン」
図6A及び6Bに、本発明の一実施例によるkl=0.3lを有する周期的なDRAMパターンに関するフルチップ放射源最適化の一例を示す。図6Aは、DRAMコアのための最適化された照明を例示する。DRAMコアのピッチ周波数が図6Bに示されている。
上述した実施例によれば、フルチップ層に関して照明を最適化することが可能である。上述した技法は、計算の速度を向上し、且つ実施が容易である。現行の照明最適化技法では、照明器は、周期的な幾何形状の小さな部分に関して最適化される。これらの技法は、例えばDRAMデバイスに関しては良好に働く。しかし、例えば論理及びフラッシュ・メモリでは、照明器を、大きな領域に関して最適化しなければならない。大きな領域のための照明器は、DRAMデバイスを最適化するために使用される技法を用いて最適化することができる。しかし、DRAMデバイスのための照明最適化技法は計算コストが高い。上述した実施例は、低い計算コストで大きな領域に関して照明器を最適化するのに適している。現行の市販EDAソフトウェアは、ピッチ・ヒストグラムを迅速に計算することができる。これらのピッチ・ヒストグラムは、この実施例における技法に投入することができる。したがって、市販のDRCソフトウェアに対してほとんど、又は全く修正を施す必要がない。この技法は、大きな領域又はフルチップに関して照明を最適化することが可能であるので、現在利用可能な照明最適化技法よりも計算の速度を向上する。この技法は、現行のEDAソフトウェアを使用することが可能であるので、実施が容易である。
図7は、上で説明した照明最適化を実施することができるコンピュータ・システム100を例示するブロック図である。コンピュータ・システム100は、情報を通信するためのバス102又は他の通信機構と、バス102に結合された、情報を処理するための処理装置104とを含む。また、コンピュータ・システム100は、バス102に結合された、処理装置104によって実行すべき情報及び命令を記憶するためのランダム・アクセス・メモリ(RAM)又は他の動的記憶デバイスなどのメイン・メモリ106を含む。メイン・メモリ106は、処理装置104によって実行すべき命令の実行中に一時変数又は他の中間情報を記憶するために使用することもできる。コンピュータ・システム100は、さらに、バス102に結合された、処理装置104のための静的情報及び命令を記憶するための読み出し専用メモリ(ROM)108又は他の静的記憶デバイスを含む。情報及び命令を記憶するために、磁気ディスク又は光ディスクなどの記憶デバイス110が提供され、バス102に結合される。
コンピュータ・システム100は、コンピュータ・ユーザに情報を表示するための陰極線管(CRT)又はフラット・パネル若しくはタッチ・パネル・ディスプレイなどディスプレイ112にバス102を介して結合することもできる。処理装置104に情報及びコマンド選択を通信するために、英数字及び他のキーを含む入力デバイス114がバス102に結合される。別のタイプのユーザ入力デバイスは、処理装置104に方向情報及びコマンド選択を通信するための、且つディスプレイ112上のカーソルの動きを制御するためのマウス、トラックボール、又はカーソル方向キーなどカーソル制御116である。この入力デバイスは通常、2つの軸、すなわち第1の軸(例えばx)と第2の軸(例えばy)で2つの自由度を有し、これは、デバイスが平面内で位置を特定することができるようにする。また、タッチ・パネル(スクリーン)・ディスプレイを入力デバイスとして使用することもできる。
本発明の一実施例によれば、照明最適化は、メイン・メモリ106に含まれる1つ又は複数の命令の1つ又は複数のシーケンスを処理装置104が実行するのに応答して、コンピュータ・システム100によって行うことができる。そのような命令は、記憶デバイス110など別のコンピュータ可読媒体からメイン・メモリ106内に読み取ることができる。メイン・メモリ106に含まれる命令のシーケンスの実行により、処理装置104が、本明細書で説明したプロセス・ステップを実施する。メイン・メモリ106に含まれる命令のシーケンスを実行するために、マルチ処理構成での1つ又は複数の処理装置を採用することもできる。代替実施例では、本発明を実施するために、ソフトウェア命令の代わりに、又はソフトウェア命令と組み合わせて、ハードワイヤード回路を使用することができる。したがって、本発明の実施例は、ハードウェア回路及びソフトウェアの任意の特定の組合せに限定されない。
本明細書で使用する用語「コンピュータ可読媒体」は、実行のために処理装置104に命令を提供することに関与する任意の媒体を指す。そのような媒体は、不揮発性媒体、揮発性媒体、及び伝送媒体を含む、しかしそれらに限定されない多くの形態を取ることができる。不揮発性媒体は、例えば、記憶デバイス110などの光ディスク又は磁気ディスクを含む。揮発媒体は、メイン・メモリ106などの動的メモリを含む。伝送媒体は、バス102を備えるワイヤを含む同軸ケーブル、銅ワイヤ、及び光ファイバを含む。また、伝送媒体は、無線周波(RF)及び赤外線(IR)データ通信中に生成されるものなど音響波又は光波の形態を取ることもできる。コンピュータ可動媒体の一般的な形態としては、例えば、フロッピー(登録商標)・ディスク、フレキシブル・ディスク、ハード・ディスク、磁気テープ、任意の他の磁気媒体、CD−ROM、DVD、任意の他の光媒体、パンチ・カード、紙テープ、穴のパターンを有する任意の他の物理的媒体、RAM、PROM、及びEPROM、FLASH−EPROM、任意の他のメモリ・チップ又はカートリッジ、本明細書で以後説明するような搬送波、又はコンピュータが読み取ることができる任意の他の媒体が挙げられる。
コンピュータ可読媒体の様々な形態は、実行のために処理装置104に1つ又は複数の命令の1つ又は複数のシーケンスを搬送することに関係付けられる場合もある。例えば、命令は、初めに、リモート・コンピュータの磁気ディスク上にある場合がある。リモート・コンピュータは、その動的メモリ内に命令をロードして、その命令を、モデムを使用して電話回線を介して送信することができる。コンピュータ・システム100にローカルなモデムが、電話回線上のデータを受信し、赤外線送信機を使用してデータを赤外線信号に変換することができる。バス102に結合された赤外線検出器が、赤外線信号で搬送されたデータを受信し、バス102上にデータを配置することができる。バス102は、データをメイン・メモリ106に搬送し、メイン・メモリ106から処理装置104が命令を検索して、実行する。メイン・メモリ106によって受信された命令は、任意選択で、処理装置104による実行の前又は後に、記憶デバイス110に記憶される場合もある。
また、コンピュータ・システム100は、好ましくは、バス102に結合された通信インターフェース118を含む。通信インターフェース118は、ローカル・ネットワーク122に接続されたネットワーク・リンク120に結合して双方向データ通信を提供する。例えば、通信インターフェース118は、総合デジタル通信網(ISDN)カード又はモデムであってよく、対応するタイプの電話回線へのデータ通信接続を提供する。別の例として、通信インターフェース118は、ローカル・エリア・ネットワーク(LAN)カードであってよく、互換性のあるLANへのデータ通信接続を提供する。ワイヤレス・リンクを実装することもできる。何らかのそのような実装では、通信インターフェース118は、様々なタイプの情報を表すデジタル・データ・ストリームを搬送する電気、電磁気、又は光信号を送信及び受信する。
ネットワーク・リンク120は、典型的には、1つ又は複数のネットワークを介する他のデータ・デバイスへのデータ通信を提供する。例えば、ネットワーク・リンク120は、ローカル・ネットワーク122を介するホスト・コンピュータ124への接続、又はインターネット・サービス・プロバイダ(ISP)126によって操作されるデータ機器への接続を提供することができる。ISP126は、現在一般に「インターネット」128と呼ばれるワールドワイド・パケット・データ通信ネットワークを介してデータ通信サービスを提供する。ローカル・ネットワーク122とインターネット128は共に、デジタル・データ・ストリームを搬送する電気、電磁気、又は光信号を使用する。様々なネットワークを介する信号、並びにコンピュータ・システム100への、且つコンピュータ・システム100からのデジタル・データを搬送するネットワーク・リンク120上及び通信インターフェース118を介する信号は、情報を運ぶ搬送波の例示的な形態である。
コンピュータ・システム100は、(1つ又は複数の)ネットワーク、ネットワーク・リンク120、及び通信インターフェース118を介してメッセージを送信し、プログラム・コードを含むデータを受信することができる。インターネット実施例では、サーバ130が、インターネット128、ISP126、ローカル・ネットワーク122、及び通信インターフェース118を介してアプリケーション・プログラム用の要求されたコードを送信する場合がある。本発明によれば、1つのそのようなダウンロードされるアプリケーションは、例えば、本実施例の照明最適化を提供する。受信されたコードは、受信されると処理装置104によって実行される、且つ/又は後で実行するために記憶デバイス110若しくは他の不揮発性記憶装置に記憶される場合がある。このようにして、コンピュータ・システム100は、搬送波の形態でアプリケーション・コードを得ることができる。
図8に、本発明を用いて設計されるマスクと共に使用するのに適したリソグラフィ投影装置を図式的に示す。この装置は、
−放射の投影ビームPBを供給するための放射システムEx、IL(この特定の場合には、放射システムは放射源LAも備える)と、
−マスクMA(例えば、レチクル)を保持するためのマスク・ホルダを設けられ、且つ要素PLに対してマスクを正確に位置決めするための第1の位置決め手段に接続された第1の物体テーブル(マスク・テーブル)MTと、
−基板W(例えば、レジスト被覆シリコン・ウェハ)を保持するための基板ホルダを設けられ、且つ要素PLに対して基板を正確に位置決めするための第2の位置決め手段に接続された第2の物体テーブル(基板テーブル)WTと、
−マスクMAの照射された部分を、基板Wの目標部分C(例えば、1つ又は複数のダイを備える)に像形成するための投影システム(「レンズ」)PL(例えば、屈折、反射光学、屈折反射光学の光学システム)
とを備える。
本明細書で示す際、装置は透過型である(すなわち、透過マスクを有する)。しかし、一般に、装置は例えば(反射マスクを有する)反射型であってもよい。別法として、装置は、マスクの使用に対する代替として、別の種類のパターン形成手段を採用することができ、その例として、プログラム可能ミラー・アレイ又はLCDマトリックスが挙げられる。
放射源LA(例えば、水銀ランプ又はエキシマ・レーザ)が、放射のビームを生成する。このビームは、直接、又は例えばビーム拡大器Exなどの調整手段を通った後に、照明システム(照明器)ILに供給される。照明器ILは、ビームの強度分布の外側及び/又は内側半径範囲(通常、それぞれ、σ−outer、σ−innerと呼ばれる)を設定するための調節手段AMを備えることができる。さらに、照明器は通常、積分器IN及び集光器COなど様々な他の構成要素を備える。このようにして、マスクMAに当たるビームPBは、その断面で所望の一様性及び強度分布を有する。
図8に関して、放射源LAがリソグラフィ投影装置のハウジング内部にある場合があり(例えば、放射源LAが水銀ランプであるときにしばしば当てはまる)、しかし放射源LAがリソグラフィ投影装置から離れており、放射源が生成する放射ビームが(例えば適切な方向付けミラーを用いて)装置内に導かれる場合もあることに留意されたい。この後者の態様は、放射源LAがエキシマ・レーザ(例えばKrF、ArF、又はFレージングに基づく)であるときにしばしば当てはまる。本発明は、これらの態様の両方を包含する。
その後、ビームPBは、マスク・テーブルMT上に保持されたマスクMAを通る。マスクMAを通った後、ビームPBはレンズPLを通過し、レンズPLが、ビームPBを基板Wの目標部分Cに合焦する。第2の位置決め手段(及び干渉測定手段IF)を用いて、例えばビームPBの経路内に様々な目標部分Cを位置決めするように基板テーブルWTを正確に移動させることができる。同様に、第1の位置決め手段を使用して、例えばマスク・ライブラリからマスクMAを機械的に取り出した後に、又は走査中に、マスクMAをビームPBの経路に対して正確に位置決めすることができる。一般に、物体テーブルMT、WTの移動は、図8には明示されていない長行程モジュール(粗い位置決め)及び短行程モジュール(精密な位置決め)を用いて実現される。しかし、(ステップアンドスキャン・ツールとは対照的に)ウェハ・ステッパの場合、マスク・テーブルMTを短行程アクチュエータのみに接続すればよく、或いはマスク・テーブルMTを固定することもできる。
図示のツールは、2つの異なるモードで使用することができる。
−ステップ・モードでは、マスク・テーブルMTが本質的に静止して保たれ、全マスク像が一度に(すなわち、単一の「フラッシュ」で)目標部分Cに投影される。次いで、ビームPBによって異なる目標部分Cを照射することができるように、基板テーブルWTがx及び/又はy方向に移動される。
−走査モードでは、本質的に同様の手順が適用され、ただし所与の目標部分Cが、単一の「フラッシュ」では露光されない。そうではなく、マスク・テーブルMTが所与の方向で(いわゆる「走査方向」、例えばy方向)に速度vで移動可能であり、それにより、投影ビームPBがマスク像の上を走査するようになる。これと並行して、基板テーブルWTが、速度V=Mvで同じ方向又は反対方向に同時に移動される。ここで、MはレンズPLの拡大率である(典型的には、M=1/4又は1/5)。このようにすると、解像度を損なうことなく比較的大きな目標部分Cを露光することができる。
本発明を詳細に説明し例示してきたが、それが単なる図示及び例示のためのものであって、限定のために提示されたものではなく、本発明の範囲は、添付の特許請求の範囲の各項によってのみ限定されることは明らかに理解されよう。
本発明の一実施例によるフルチップ層に関して照明を最適化する方法を例示する例示的な流れ図である。 本発明の一実施例による250nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による250nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による250nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による200nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による200nmピッチ設計を有するフラッシュ・メモリ・パターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による250nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による250nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による200nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による200nmのピッチを有するコンタクト・アレイに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例によるkl=0.3lを有する周期的なDRAMパターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例によるkl=0.3lを有する周期的なDRAMパターンに関するフルチップ放射源最適化の一例を示す図である。 本発明の一実施例による照明最適化を実施することができるコンピュータ・システムを例示するブロック図である。 本発明の一実施例を用いて設計されたマスクと共に使用するのに適したリソグラフィ投影装置を図式的に示す図である。
符号の説明
LA 放射源
Ex、IL 放射システム
MA マスク(レチクル)
MT 第1の物体テーブル(マスク・テーブル)
W 基板(ウェハ)
WT 第2の物体テーブル(基板テーブル)
C 目標部分
PL 投影システム
Ex ビーム拡大器
IL 照明器
AM 調節手段
IN 積分器
CO 集光器
PB ビーム
100 コンピュータ・システム
102 バス
104 処理装置
106 メイン・メモリ
108 読み出し専用メモリ
110 記憶デバイス
112 ディスプレイ
114 入力デバイス
116 カーソル制御
118 通信インターフェース
120 ネットワーク・リンク
122 ローカル・ネットワーク
124 ホスト・コンピュータ
126 ISP
128 インターネット
130 サーバ

Claims (15)

  1. フルチップ層に関して照明を最適化する方法であって、
    前記フルチップ層のピッチ周波数を求めるステップであって、前記ピッチ周波数が、前記フルチップ層内でピッチがどれほど頻繁に生じるかを示して、前記フルチップ層のピッチ周波数ヒストグラムを生成するステップと、
    前記ピッチ周波数ヒストグラムを、変換交差係数のコヒーレント・システムの合計表現の第1の固有関数となるように均一化するステップと、
    前記変換交差係数の前記第1の固有関数に関する積分式を解いて、前記フルチップ層に関する最適な照明を定義するステップと、を含む、
    方法。
  2. 全てのピッチが、前記ピッチ周波数ヒストグラムにおいて均一に重み付けされる、
    請求項1に記載の方法。
  3. 前記ピッチ周波数が、コヒーレンス半径内にある前記フルチップ層上の隣接するフィーチャ間の離隔距離を求めることによって得られる、
    請求項1に記載の方法。
  4. 前記ピッチ周波数が、ディラック・デルタ関数を用いて前記フルチップ層上の隣接するフィーチャを表現し、前記ディラック・デルタ関数間の離隔距離を測定することによって得られる、
    請求項1に記載の方法。
  5. ランダムなホール・パターン又は周期的なホール・パターンに関する前記ピッチ周波数が、ホール離隔距離の関数及び角度離隔距離の関数として得られる、
    請求項1に記載の方法。
  6. フルチップ層に関して照明を最適化するためのコンピュータ・プログラムを有するコンピュータ可読媒体を備えるコンピュータ・システムであって、
    実行される前記コンピュータ・プログラムが、
    前記フルチップ層のピッチ周波数を求めるステップであって、前記ピッチ周波数が、前記フルチップ層内でピッチがどれほど頻繁に生じるかを示して、前記フルチップ層のピッチ周波数ヒストグラムを生成するステップと、
    前記ピッチ周波数ヒストグラムを、変換交差係数のコヒーレント・システムの合計表現の第1の固有関数となるように均一化するステップと、
    前記変換交差係数の前記第1の固有関数に関する積分式を解いて、前記フルチップ層に関する最適な照明を定義するステップと、をコンピュータに行わせる、
    コンピュータ・システム
  7. 全てのピッチが、前記ピッチ周波数ヒストグラムにおいて均一に重み付けされる、
    請求項6に記載のコンピュータ・システム
  8. 前記ピッチ周波数が、コヒーレンス半径内にある前記フルチップ層上の隣接するフィーチャ間の離隔距離を求めることによって得られる、
    請求項6に記載のコンピュータ・システム
  9. 前記ピッチ周波数が、ディラック・デルタ関数を用いて前記フルチップ層上の隣接するフィーチャを表現し、前記ディラック・デルタ関数間の離隔距離を測定することによって得られる、
    請求項6に記載のコンピュータ・システム
  10. ランダムなホール・パターン又は周期的なホール・パターンに関する前記ピッチ周波数が、ホール離隔距離の関数及び角度離隔距離の関数として得られる、
    請求項6に記載のコンピュータ・システム
  11. フルチップ層に関して照明を最適化するための装置であって、
    前記フルチップ層のピッチ周波数を求めるように構成された第1のユニットであって、前記ピッチ周波数が、前記フルチップ層内でピッチがどれほど頻繁に生じるかを示して、前記フルチップ層のピッチ周波数ヒストグラムを生成する第1のユニットと、
    前記ピッチ周波数ヒストグラムを、変換交差係数のコヒーレント・システムの合計表現の第1の固有関数となるように均一化するように構成された第2のユニットと、
    前記変換交差係数の前記第1の固有関数に関する積分式を解いて、前記フルチップ層に関する最適な照明を定義するように構成された第3のユニットと、を備える、
    装置。
  12. 前記第1のユニットが、全てのピッチを、前記ピッチ周波数ヒストグラムにおいて均一に重み付ける、
    請求項11に記載の装置。
  13. 前記第1のユニットが、コヒーレンス半径内にある前記フルチップ層上の隣接するフィーチャ間の離隔距離を求めることによって前記ピッチ周波数を得る、
    請求項11に記載の装置。
  14. 前記第1のユニットが、ディラック・デルタ関数を用いて前記フルチップ層上の隣接するフィーチャを表現し、前記ディラック・デルタ関数間の離隔距離を測定することによって前記ピッチ周波数を得る、
    請求項11に記載の装置。
  15. 前記第1のユニットが、ランダムなホール・パターン又は周期的なホール・パターンに関する前記ピッチ周波数を、ホール離隔距離の関数及び角度離隔距離の関数として得る、
    請求項11に記載の装置。
JP2006045415A 2005-02-23 2006-02-22 フルチップ層に関して照明を最適化するための方法、プログラム製品、及び装置 Expired - Fee Related JP4646826B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US65496205P 2005-02-23 2005-02-23

Publications (2)

Publication Number Publication Date
JP2006237611A JP2006237611A (ja) 2006-09-07
JP4646826B2 true JP4646826B2 (ja) 2011-03-09

Family

ID=36084240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045415A Expired - Fee Related JP4646826B2 (ja) 2005-02-23 2006-02-22 フルチップ層に関して照明を最適化するための方法、プログラム製品、及び装置

Country Status (8)

Country Link
US (1) US7639864B2 (ja)
EP (1) EP1696273B1 (ja)
JP (1) JP4646826B2 (ja)
KR (1) KR100881127B1 (ja)
CN (1) CN1892430A (ja)
DE (1) DE602006002044D1 (ja)
SG (1) SG125232A1 (ja)
TW (1) TW200634444A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7954072B2 (en) * 2006-05-15 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
JP4402145B2 (ja) * 2007-10-03 2010-01-20 キヤノン株式会社 算出方法、生成方法、プログラム、露光方法及び原版作成方法
JP5086926B2 (ja) * 2008-07-15 2012-11-28 キヤノン株式会社 算出方法、プログラム及び露光方法
NL2005523A (en) 2009-10-28 2011-05-02 Asml Netherlands Bv Selection of optimum patterns in a design layout based on diffraction signature analysis.
KR101198348B1 (ko) * 2009-10-28 2012-11-06 에이에스엠엘 네델란즈 비.브이. 풀-칩 소스 및 마스크 최적화를 위한 패턴 선택
NL2006091A (en) * 2010-03-05 2011-09-06 Asml Netherlands Bv Design rule optimization in lithographic imaging based on correlation of functions representing mask and predefined optical conditions.
JP2012151246A (ja) * 2011-01-18 2012-08-09 Canon Inc 有効光源の決定プログラム、露光方法、デバイス製造方法及び周波数フィルタの強度透過率分布の決定プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243690A (ja) * 1999-02-22 2000-09-08 Nec Corp 光強度分布シミュレーションシステムと方法、及び記録媒体
JP2004289129A (ja) * 2002-11-12 2004-10-14 Asml Masktools Bv 照明源最適化によってレンズ収差補償を行う方法および装置
JP2005234571A (ja) * 2004-02-20 2005-09-02 Internatl Business Mach Corp <Ibm> 高速なモデルに基づく光学的近接効果補正

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203394B2 (ja) * 1992-06-19 2001-08-27 日本電信電話株式会社 投影光学系の設計方法
US5680588A (en) * 1995-06-06 1997-10-21 International Business Machines Corporation Method and system for optimizing illumination in an optical photolithography projection imaging system
JP4075966B2 (ja) 1996-03-06 2008-04-16 エーエスエムエル ネザーランズ ビー.ブイ. 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置
DE69717975T2 (de) 1996-12-24 2003-05-28 Asml Netherlands B.V., Veldhoven In zwei richtungen ausgewogenes positioniergerät, sowie lithographisches gerät mit einem solchen positioniergerät
JP2910716B2 (ja) * 1997-01-16 1999-06-23 日本電気株式会社 光強度計算のパラメトリック解析方法
US6373553B1 (en) * 1999-09-20 2002-04-16 Intel Corp. Photo-lithographic method to print a line-space pattern with a pitch equal to half the pitch of the mask
JP2001221750A (ja) * 1999-11-29 2001-08-17 Olympus Optical Co Ltd 欠陥検査装置
US6653026B2 (en) * 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
TWI285295B (en) * 2001-02-23 2007-08-11 Asml Netherlands Bv Illumination optimization in lithography
US6792591B2 (en) * 2001-02-28 2004-09-14 Asml Masktools B.V. Method of identifying an extreme interaction pitch region, methods of designing mask patterns and manufacturing masks, device manufacturing methods and computer programs
US7302111B2 (en) * 2001-09-12 2007-11-27 Micronic Laser Systems A.B. Graphics engine for high precision lithography
TWI277827B (en) 2003-01-14 2007-04-01 Asml Masktools Bv Method of optical proximity correction design for contact hole mask
US7030966B2 (en) * 2003-02-11 2006-04-18 Asml Netherlands B.V. Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design
CN101840163B (zh) 2003-03-31 2012-06-06 Asml蒙片工具有限公司 照明源和掩模优化
US20050015233A1 (en) * 2003-07-17 2005-01-20 International Business Machines Corporation Method for computing partially coherent aerial imagery
SG111289A1 (en) 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
US7126672B2 (en) * 2004-12-27 2006-10-24 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7469192B2 (en) * 2006-07-11 2008-12-23 Tokyo Electron Ltd. Parallel profile determination for an optical metrology system
US7523439B2 (en) * 2006-07-11 2009-04-21 Tokyo Electron Limited Determining position accuracy of double exposure lithography using optical metrology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243690A (ja) * 1999-02-22 2000-09-08 Nec Corp 光強度分布シミュレーションシステムと方法、及び記録媒体
JP2004289129A (ja) * 2002-11-12 2004-10-14 Asml Masktools Bv 照明源最適化によってレンズ収差補償を行う方法および装置
JP2005234571A (ja) * 2004-02-20 2005-09-02 Internatl Business Mach Corp <Ibm> 高速なモデルに基づく光学的近接効果補正

Also Published As

Publication number Publication date
TW200634444A (en) 2006-10-01
JP2006237611A (ja) 2006-09-07
EP1696273A2 (en) 2006-08-30
KR100881127B1 (ko) 2009-02-02
US20060204090A1 (en) 2006-09-14
KR20060094049A (ko) 2006-08-28
EP1696273A3 (en) 2007-07-18
CN1892430A (zh) 2007-01-10
US7639864B2 (en) 2009-12-29
SG125232A1 (en) 2006-09-29
DE602006002044D1 (de) 2008-09-18
EP1696273B1 (en) 2008-08-06

Similar Documents

Publication Publication Date Title
JP4707701B2 (ja) 瞳を有する光学結像システムの結像性能をシミュレーションするモデルを生成する方法およびコンピュータプログラム
US7030966B2 (en) Lithographic apparatus and method for optimizing an illumination source using photolithographic simulations
JP5461477B2 (ja) モデルベーススキャナ調整を実行する方法
JP4974972B2 (ja) 照明源最適化によってレンズ収差補償を行う方法および装置
JP4717153B2 (ja) 相補的マスクを生成する方法、コンピュータ・プログラム製品、デバイス製造方法及びウェハに写像する方法
US6839125B2 (en) Method for optimizing an illumination source using full resist simulation and process window response metric
KR101527496B1 (ko) 3d 레지스트 프로파일 시뮬레이션을 위한 리소그래피 모델
US8060842B2 (en) Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
JP5033860B2 (ja) 高速感度モデル計算のためのデルタtcc
JP5121117B2 (ja) 強度プロフィールを最適化する方法及びプログラム
JP4036669B2 (ja) リソグラフィ製造法およびリソグラフィ投影装置
JP5461457B2 (ja) マスクを表す機能と予め規定された光学条件との相関関係に基づくリソグラフィ結像における設計ルールの最適化
EP1630601A2 (en) A mask manufacturing method, a method for optical proximity correction, a device manufacturing method, a computer program and a computer readable storage medium
US20060208205A1 (en) Method, program product and apparatus for improving calibration of resist models used in critical dimension calculation
TW200538890A (en) Method of predicting and minimizing model opc deviation due to mix/match of exposure tools using a calibrated eigen decomposition model
NL2005523A (en) Selection of optimum patterns in a design layout based on diffraction signature analysis.
JP2008166777A (ja) リソグラフィ装置およびデバイス製造方法
JP4646826B2 (ja) フルチップ層に関して照明を最適化するための方法、プログラム製品、及び装置
JP2004133426A (ja) 自動光近接補正(opc)ルール作成
JP2009265659A (ja) マスクライタ調整及び最適化を巣っこする方法
US8040573B2 (en) Method, program product and apparatus for translating geometrical design rules into boundary conditions in the imaging space so as to define test patterns for use in optical model calibration
US20240355578A1 (en) Software, methods, and systems for determination of a local focus point
JP2006032960A (ja) 複雑な発光体形状を模擬するための強度平衡露光
TW202122927A (zh) 判定圖案之像差靈敏度的方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees