JP4642825B2 - 有機電界発光表示装置及びその製造方法 - Google Patents

有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP4642825B2
JP4642825B2 JP2007263612A JP2007263612A JP4642825B2 JP 4642825 B2 JP4642825 B2 JP 4642825B2 JP 2007263612 A JP2007263612 A JP 2007263612A JP 2007263612 A JP2007263612 A JP 2007263612A JP 4642825 B2 JP4642825 B2 JP 4642825B2
Authority
JP
Japan
Prior art keywords
alignment mark
light emitting
layer
forming
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007263612A
Other languages
English (en)
Other versions
JP2008165186A (ja
Inventor
泰 勳 梁
晉 旭 徐
炳 建 朴
基 龍 李
世 桓 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2008165186A publication Critical patent/JP2008165186A/ja
Application granted granted Critical
Publication of JP4642825B2 publication Critical patent/JP4642825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、有機電界発光表示装置及びその製造方法に関し、より詳しくは、基板の一定領域にアラインマークを形成して非晶質シリコンの結晶化位置を精密に制御することだけでなく、最適な特性のアクティブ層（薄膜トランジスタ）を形成することができる有機電界発光表示装置及びその製造方法に関する。
一般に、有機電界発光素子は、アノード（ａｎｏｄｅ）に正孔を注入し、カソード（ｃａｔｈｏｄｅ）に電子を注入することで、蛍光または燐光有機化合物で電子と正孔が結合して発光する装置である。
このような、有機電界発光素子は、図１に示すように、アノード（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、有機薄膜及びカソード電極（ｍｅｔａｌ）を基本構造とする。前記有機薄膜は、電子と正孔とが結合して励起子（ｅｘｃｉｔｏｎ）を形成して発光する発光層（Ｅｍｉｔｔｉｎｇ Ｌａｙｅｒ：ＥＭＬ）、電子を輸送する電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）正孔を輸送する正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）からなることができる。また、前記電子輸送層の一側面には、電子を注入する電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＥＩＬ）が形成され、前記正孔輸送層の一側面には、正孔を注入する正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ：ＨＩＬ）がさらに形成される。
また、このような有機電界発光素子を駆動する方式としては、受動マトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）駆動方式と能動マトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）駆動方式が知られている。前記受動マトリックス駆動方式は、正極と負極を直交するように形成し、ライン（ｌｉｎｅ）を選択して駆動することで、製作工程が単純で、製造コストも低いが、大画面の具現時に電力の消費量が多いという欠点がある。一方、前記能動マトリックス駆動方式は、薄膜トランジスタのような能動素子及び容量性素子を各画素に形成することで、電力の消費量が低く、画質及び寿命が優れており、中型や大型の大画面を具現可能であるという利点がある。
一方、このような有機電界発光装置の製造方法は、大きく非晶質シリコンの結晶化段階と、アクティブ層（薄膜トランジスタ）製造段階と、有機電界発光素子製造段階とからなることができる。勿論、この他にも封止段階及びモジュール組立段階などがあるが、これに対する説明は省略する。
前記非晶質シリコンの結晶化段階は、基板洗浄段階、バッファ層形成段階、非晶質シリコン蒸着段階、及び多結晶シリコンの形成段階などの段階からなる。
また、前記アクティブ層（薄膜トランジスタ）製造段階は、前記多結晶シリコンのパターニング段階、ゲート絶縁膜形成段階、ゲートパターニング段階、イオン注入／活性化段階、層間絶縁膜形成段階、コンタクト形成段階、及びソース／ドレインパターニング段階などからなる。勿論、この他、絶縁膜及びビア（ｖｉａ）形成段階、ＩＴＯ形成段階及び画素定義膜（ｐｉｘｅｌ ｄｅｆｉｎｅ ｌａｙｅｒ）形成段階などがさらに行われる。
尚、前記有機電界発光素子製造段階は、洗浄段階、前処理段階、有機電界発光素子蒸着段階、及びカソード蒸着段階などからなる。
ここで、前記非晶質シリコンの結晶化段階及びアクティブ層（薄膜トランジスタ）の製造段階は、素子の特性散布が最小化されるように、その形成位置を精密に制御することが好ましい。
例えば、前記非晶質シリコンの結晶化段階では、多結晶シリコンの結晶粒境界（ｇｒａｉｎ ｂｏｕｎｄｒｙ）が最大の大きさ及び均一な方向性を有するように、その形成の大きさ及び方向などを精密に制御することが好ましい。また、前記多結晶シリコンを利用したアクティブ層（薄膜トランジスタ）の製造段階でもソース／ドレイン／ゲートが最適の結晶粒境界を有する領域及び方向に位置するように精密に位置制御し、形成（パターニング）することが好ましい。尚、ゲート電極の形成（パターニング）時にも、上述したように多結晶シリコンの結晶粒境界の大きさ及び方向を考慮して最適の位置に形成することが好ましい。
しかしながら、従来、非晶質シリコンから多結晶シリコンに結晶化する工程中に最適の位置及び方向を選択して結晶化する技術が開発されず、また、アクティブ層（薄膜トランジスタ）の形成工程でも最適の位置及び方向を選択して形成する技術が開発され、また、開示されたことがない。すなわち、有機電界発光表示装置では、液晶表示装置と異なり非晶質シリコンを多結晶シリコンに結晶化した後、アクティブ層（薄膜トランジスタ）を形成することが一般的であるが、この時、多結晶シリコン及びアクティブ層（薄膜トランジスタ）の形成位置を最適化する技術は未だ開発されてないのが現状である。
したがって、このように精密な位置及び方向の制御なしに多結晶シリコン及びアクティブ層（薄膜トランジスタ）が形成されるので、最終に製造された薄膜トランジスタの特性、例えば、しきい値電圧、Ｓ−ファクター（Ｓ−ｆａｃｔｏｒ）、オフ電流（ｏｆｆ ｃｕｒｒｅｎｔ）及び移動度（ｍｏｂｉｌｉｔｙ）が、薄膜トランジスタによってそれぞれ異なり、これによって、薄膜トランジスタにより制御された電流で動作する有機電界発光素子の輝度も不均一となってしまうという問題点がある。
本発明は、前記従来の問題点を解決するためになされたものであって、基板の一定領域にアラインマークを形成して非晶質シリコンの結晶化位置を精密に制御するだけでなく、最適な特性のアクティブ層（薄膜トランジスタ）を形成することができる有機電界発光表示装置及びその製造方法を提供することを目的とする。
上述の目的を達成するための本発明に係る有機電界発光表示装置は、表示領域と非表示領域とを有する基板と、前記基板上の全体に形成され、触媒金属が残留するバッファ層と、前記基板のうち前記非表示領域に対応するバッファ層上に形成されたアラインマークと、前記基板のうち前記表示領域に対応するバッファ層上にＳＧＳ結晶化法により形成されたアクティブ層と、前記アラインマーク及びアクティブ層上に形成されたゲート絶縁膜と、前記アクティブ層に対応するゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記アクティブ層と電気的に連結されるソース／ドレイン電極と、前記ソース／ドレイン電極上に形成された絶縁膜と、前記絶縁膜上に形成され、前記ソース／ドレイン電極に電気的に接続された有機電界発光素子とを含むことを特徴とする。
前記バッファ層に残留する触媒金属の体積濃度は、２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下であることができる。
前記アラインマーク及びアクティブ層にも触媒金属が残留することを特徴とする。
前記アラインマーク及びアクティブ層に残留する触媒金属の体積濃度は、１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３であることができる。
前記触媒金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）からなる群から選択されたいずれか一つが残留することを特徴とする。
前記アクティブ層は、ＳＧＳ結晶化法で形成された多結晶シリコンであり、前記多結晶シリコンには結晶粒境界が存在しないか、または少なくとも一つの結晶粒境界が存在することができる。
前記アラインマークは、前記バッファ層上に形成されることを特徴とする。
前記アラインマークは、導電体、絶縁体、非晶質シリコン、マイクロシリコン、及び多結晶シリコンからなる群から選択されたいずれか一つに形成されることを特徴とする。
前記アラインマークの厚さは、１００〜１０００Åであることができる。
前記アラインマークの平面形態は、三角形、四角形、菱形、五角形、十字形、及び┨形からなる群から選択されたいずれか一つの形態に形成されることを特徴とする。
前記アラインマークの面積は、１００〜９００μｍ２であることができる。
前記アラインマークの幅は、１〜２０μｍであることができる。
前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極、前記層間絶縁膜、及びソース／ドレイン電極を含んで薄膜トランジスタを形成し、当該薄膜トランジスタのＳ−ファクターは平均が０．４４Ｖ／ｄｅｖであり、標準偏差は０．０１Ｖ／ｄｅｖであることができる。
前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極、前記層間絶縁膜、及び前記ソース／ドレイン電極を含んで薄膜トランジスタを形成し、当該薄膜トランジスタのオフ電流の平均は１．２０×１０ −１２ Ａ／μｍであり、標準偏差は４．１０×１０ −１３ Ａ／μｍであることができる。
前記表示領域は前記基板の中央ぶに形成され、当該表示領域の外周縁部には非表示領域が形成されることを特徴とする。
前記基板は、ガラス、プラスチック、ステンレススチールからなる群から選択されたいずれか一つであることを特徴とする。
前記アラインマークに対応するゲート絶縁膜には、層間絶縁膜がさらに形成されることを特徴とする。
前記アラインマークに対応する層間絶縁膜には、絶縁膜がさらに形成されることを特徴とする。
前記絶縁膜は保護膜と平坦化膜からなり、前記アラインマークに対応する領域にも形成されることを特徴とする。
また、上述の目的を達成するための本発明に係る有機電界発光表示装置の製造方法は、表示領域と当該表示領域の外周縁部に非表示領域とが形成された基板を準備する段階と、前記基板全体にバッファ層を形成する段階と、前記非表示領域に対応するバッファ層上にアラインマークを形成する段階と、前記バッファ層に非晶質シリコンを蒸着する段階と、前記非晶質シリコンにキャッピング層を形成する段階と、前記キャッピング層に触媒金属を位置させた後、熱処理して前記触媒金属が非晶質シリコンまで拡散した後、シードを形成しながら前記非晶質シリコンを多結晶シリコンに形成する段階と、前記多結晶シリコンを利用してアクティブ層を形成する段階と、前記アクティブ層に電気的に接続される有機電界発光素子を形成する段階と、を含むことを特徴とする。
前記キャッピング層を形成する段階は、前記アラインマークから離隔された位置に少なくとも一つの位置制御用開口部を有する拡散不可能膜を形成する段階と、前記位置制御用開口部及び拡散不可能膜を覆う拡散可能膜を形成する段階とを含むことを特徴とする。
前記アクティブ層を形成する段階は、前記アラインマークから離隔された位置にアクティブ層を形成することを特徴とする。
前記多結晶シリコンを形成する段階で利用された触媒金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）からなる群から選択されたいずれか一つが利用されることを特徴とする。
前記多結晶シリコンを形成する段階で利用された触媒金属は、前記バッファ層に残留することができる。
前記バッファ層に残留する触媒金属は、体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下であることができる。
前記多結晶シリコンを形成する段階で利用された触媒金属は、前記アラインマーク及びアクティブ層のうち少なくともいずれか一つに残留することができる。
前記アラインマーク及びアクティブ層に残留する触媒金属は、体積濃度が１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３であることができる。
前記多結晶シリコンを形成する段階で供給される熱処理温度は、４００〜７００℃であることができる。
前記アクティブ層を形成する段階の後、前記アクティブ層を除いた非晶質シリコンを除去する段階がさらに含まれることを特徴とする。
前記アラインマークを形成する段階は、前記アラインマークを前記バッファ層上に形成することができる。
前記アラインマークを形成する段階は、前記アラインマークを導電体、絶縁体、非晶質シリコン、マイクロシリコン、及び多結晶シリコンの中から選択されたいずれか一つから形成することを特徴とする。
前記アラインマークを形成する段階は、前記アラインマークの厚さを１００〜１０００Åで形成することができる。
前記アラインマークを形成する段階は、前記アラインマークの平面形態を三角形、四角形、菱形、五角形、十字形、及び┨形からなる群から選択されたいずれか一つの平面形態で形成することができる。
前記アラインマークを形成する段階は、前記アラインマークの面積を１００〜９００μｍ２で形成することができる。
前記アラインマークを形成する段階は、前記アラインマークの幅を１〜２０μｍで形成することができる。
本発明に係る有機電界発光表示装置及びその製造方法は、基板のうち非表示領域にアラインマークを形成することで、前記アラインマークを利用して最適の多結晶シリコン及びアクティブ層（薄膜トランジスタ）を形成することができる。
すなわち、前記アラインマークを利用して一番好適な大きさ及び方向の結晶粒境界を有する多結晶シリコンを形成して、このような多結晶シリコンを利用して最適の位置にアクティブ層（薄膜トランジスタ）を形成することで、素子間の特性散布を改善することができる。
一例として、前記のような方法により形成された本発明の薄膜トランジスタは、Ｓ−ファクターが平均０．４４Ｖ／ｄｅｖ（Ｖ／ｄｅｃ（ディケイド））であり、標準偏差が０．０１Ｖ／ｄｅｖであることができる。また、本発明に係る薄膜トランジスタは、オフ電流が平均１．２０×１０ −１２ Ａ／μｍであり、標準偏差が４．１０×１０ −１３ Ａ／μｍであることができる。
また、前記のような方法により形成された薄膜トランジスタに電気的に接続された有機電界発光素子は、パネルの大きさが大きくなっても輝度を均一にすることができる。
以下、本発明の属する技術分野の通常の知識を有する者が容易に実施できるように、この発明の実施形態について図面に基づいて詳細に説明する。
図２を参照すれば、本発明に係るアラインマークを有する有機電界発光表示装置の一例が概略平面図として示されている。
図２に示すように、本発明に係る有機電界発光表示装置１００は、表示領域１１１と非表示領域１１２とを有する基板１１０と、基板１１０の表示領域１１１に形成される少なくとも一つの画素領域１２０と、基板１１０の非表示領域１１２に形成される少なくとも一つのアラインマーク１３０とを含む。ここで、画素領域１２０及びアラインマーク１３
０は、基板１１０の面積に比べて実際にその大きさが非常に小さいが、本発明の理解を容易なものとするために誇張して示されている。
基板１１０には、データ駆動部１４０、走査駆動部１５０、及び発光制御駆動部１６０が電気的にさらに連結されることができる。また、基板１１０は、通常、有機電界発光表示パネルに定義することができるが、ここでは説明の便宜上、基板１１０と定義する。
基板１１０は、略四角形状の表示領域１１１と、表示領域１１１の周りに四角帯状に形成された非表示領域１１２に区分することができる。表示領域１１１には、縦方向に複数のデータ線（Ｄ１〜Ｄｍ）が形成され、横方向に複数の走査線（Ｓ１〜Ｓｎ）及び発光制御線（Ｅ１〜Ｅｎ）が形成できる。ここで、前記表示領域１１１には、前記発光制御線（Ｅ１〜Ｅｎ）以外にも不発光制御線（Ｅ１Ｂ〜ＥｎＢ）がさらに形成される。
画素領域１２０は、基板１１０のうち表示領域１１１として、前記データ線（Ｄ１〜Ｄｍ）、走査線（Ｓ１〜Ｓｎ）、及び発光制御線（Ｅ１〜Ｅｎ）などの相互交差領域に形成されることができる。このような画素領域１２０は、トランジスタ、容量性（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）素子、及び有機電界発光素子により形成される。
アラインマーク１３０は、基板１１０のうち非表示領域１１２に少なくとも一つを形成されることができる。このようなアラインマーク１３０は、後述するが、非晶質シリコンの結晶化工程のうちそれの位置制御用に利用され、また最適特性のアクティブ層（薄膜トランジスタ）形成のための位置制御用に用いられる。
勿論、その他にもゲート電極、データ線、走査線、発光制御線、及び有機電界発光素子などの形成時に位置制御用に用いられることができる。また、前記アラインマーク１３０は、通常、導電体、絶縁体、非晶質シリコン、マイクロシリコン、及び多結晶シリコンの中から選択されたいずれか一つから形成されることができるが、その材質に限定されるわけではない。アラインマーク１３０は、上、下、左、右対称、または上、下、左、右非対称形態に形成されることができ、個数は１〜２０個に形成されることができる。なお、アラインマーク１３０の位置及びその個数は適宜変更することができ、上記のように限定されるものではない。
一方、前記データ駆動部１４０は、複数のデータ線（Ｄ１、・・・、Ｄｍ）を介して基板１１０のうち表示領域１１１の画素領域１２０にデータ信号を供給する役割を果たす。
走査駆動部１５０は、複数の走査線（Ｓ１、・・・、Ｓｎ）を介して基板１１０のうち表示領域１１１の画素領域１２０に走査信号を順次に供給する役割を果たす。
発光制御駆動部１６０は、複数の発光制御線（Ｅ１、・・・、Ｅｎ）を介して前記基板１１０のうち表示領域１１１の画素領域１２０に発光制御信号を順次に供給する役割を果たす。
尚、データ駆動部１４０、走査駆動部１５０、及び発光制御駆動部１６０は、基板１１０に形成される。例えば、データ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０は、集積回路形態で基板１１０のうち非表示領域１１２に形成される。更に、データ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０は、データ線（Ｄ１、・・・、Ｄｍ）、走査線（Ｓ１、・・・、Ｓｎ）、発光制御線（Ｅ１、・・・、Ｅｎ）、及び画素領域１２０のトランジスタ（図示せず）を形成する層と同様な層に形成されることもできる。勿論、データ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０は、基板１１０と別途の他の基板に形成され、これを基板１１０に電気的に連結するように構成すること
もできる。尚、データ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０は、基板１１０に電気的に連結するＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、及びその等価物の中から選択されたいずれか一つの形態で形成されることができるが、本発明がデータ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０の形態やその形成される位置などは限定されるものではない。
図３ａ〜図３ｆを参照すれば、図２に示されたアラインマークの様々な他の形態が拡大平面図に示されている。
図３ａ〜図３ｆに示すように、アラインマーク１３０は、略三角形１３０＿ａ（図３ａ）、四角形１３０＿ｂ（図３ｂ）、菱形１３０＿ｃ（図３ｃ）、五角形１３０＿ｄ（図３ｄ）、十字形１３０＿ｅ（図３ｅ）、┤字形１３０＿ｆ（図３ｆ）、及びその等価形態の中から選択されたいずれか一つまたはその混合された形態に形成されることができる。尚、アラインマーク１３０の形態または模様は上記のような形態に限定されるものではなく、この他にも様々な形態に形成されることができる。
また、アラインマーク１３０は、面積が約１００〜９００μｍ２がなるように形成されることが望ましい。すなわち、アラインマーク１３０の大きさが１００μｍ２以下であれば、顕微鏡で観測及び観察し難く、また、アラインマーク１３０の大きさが９００μｍ２以上であれば、結晶化工程あるいはアクティブ層の形成工程において、位置制御用で利用することに大きな問題点がある。
尚、このようなアラインマークの形状は、多様に変形することができ、その幅は、約２０μｍまたはその以下で形成されることが望ましい。すなわち、アラインマーク１３０の幅が約２０μｍ以上であれば、アラインマーク１３０の位置を限定する場合に、その誤差が非常に大きくなるので、アラインマーク１３０の機能が失われてしまう可能性がある。勿論、アラインマーク１３０の幅は、顕微鏡で観察可能であれば、ほぼ１〜２０μｍ範囲であってもよい。
図４を参照すれば、有機電界発光表示装置のうち画素領域に形成された画素回路の実施形態が示されている。
図４に示すように、画素回路は、データ信号を供給するデータ線（Ｄｍ）、走査信号を供給する走査線（Ｓｎ）、第１電源電圧を供給する第１電源電圧線（ＶＤＤ）、第２電源電圧を供給する第２電源電圧線（ＶＳＳ）、発光制御信号を供給する発光制御線（Ｅｎ）、不発光制御信号を供給する不発光制御線（ＥｎＢ）、第１トランジスタ〜第４トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４）、第１容量性素子、第２容量性素子（Ｃ１、Ｃ２）、及び有機電界発光素子（ＯＬＥＤ）からなる。ここで、前記第１電源電圧線（ＶＤＤ）の電圧は、前記第２電源電圧線（ＶＳＳ）の電圧に比べて相対的に高い電圧レベルである。また、ここで、前記発光制御信号は、オートゼロ（ａｕｔｏ ｚｅｒｏ）信号と呼ばれ、前記不発光制御信号は、不オートゼロ（ａｕｔｏ ｚｅｒｏ ｂａｒ）信号と呼ばれる。
このような画素回路は、第３トランジスタ（Ｔ３）の制御電極に発光制御線（Ｅｎ）から低レベルの発光制御信号が供給されば、前記第３トランジスタ（Ｔ３）がターンオンされる。続いて、第４トランジスタ（Ｔ４）の制御電極に不発光制御線（ＥｎＢ）から高レベルの不発光制御信号が供給されば、前記第４トランジスタ（Ｔ４）がターンオフされる。そうであれば、前記第１トランジスタ（Ｔ１）は、ダイオード形態で連結されて第１容量性素子（Ｃ１）に前記第１トランジスタ（Ｔ１）のしきい値電圧が保存される。再び、
前記発光制御信号が高レベルになり、続いてデータ線（Ｄｍ）から表示しようとする階調に相応するデータ電圧が印加されば、前記第１容量性素子（Ｃ１）と第２容量性素子（Ｃ２）のカップリング比（ｃｏｕｐｌｉｎｇ ｒａｔｉｏ）によってしきい値電圧が補償された形態のデータ電圧が第１トランジスタ（Ｔ１）の制御電極に供給される。続いて、前記不発光制御信号が低レベルになれば、第１電源電圧線（ＶＤＤ）からの電流が前記データ電圧により電流を制御する第１トランジスタ（Ｔ１）を介して有機電界発光素子（ＯＬＥＤ）に流れて発光が行われる。
図５ａ及び図５ｂは、アラインマークと画素回路との間の関係を示した有機電界発光表示装置の断面図である。
図５ａに示すように、本発明に係る有機電界発光表示装置２００は、基板２１０、バッファ層２２０、アラインマーク２３０、アクティブ層２４０、ゲート絶縁膜２５０、ゲート電極２６０、層間絶縁膜２７０、ソース／ドレイン電極２８０、絶縁膜２９０、及び有機電界発光素子３００を含んで構成されている。
前記基板２１０は、上面と下面がほぼ平たく、上面と下面との間の厚さは約０．０５〜１ｍｍ程度に形成される。基板２１０の厚さが約０．０５ｍｍ以下である場合には、工程中の洗浄、蝕刻及び熱処理工程などによって損傷しやすく、また外力に弱いという問題がある。また、前記基板２１０の厚さがほぼ１ｍｍ以上である場合には、最近の薄型化である各種の表示装置に適用し難しい。また、基板２１０は、通常、ガラス、プラスチック、ステンレススチール及びその等価物の中から選択された少なくともいずれか１つから形成されることができるが、この材質に限定されるものではない。一方、図面における基板２１０は、表示領域２１１と非表示領域２１２に区分して示されている。上述のように、基板２１０のうち表示領域２１１にはアクティブ層２４０あるいは有機電界発光素子３００などを有する画素領域が形成され、非表示領域２１２にはアラインマーク２３０及び各種駆動部（データ駆動部１４０、走査駆動部１５０、発光制御駆動部１６０、図２参照）が形成される。
バッファ層２２０は、基板２１０の上面として、表示領域２１１及び非表示領域２１２に全部が形成される。このような、バッファ層２２０は、アラインマーク２３０及びアクティブ層２４０または有機電界発光素子３００に、湿気（Ｈ２Ｏ）、水素（Ｈ２）または酸素（Ｏ２）などが基板２１０を貫通して浸透しないようにする役割を果たす。このために、バッファ層２２０は、半導体工程中、形成し易いシリコン酸化膜（ＳｉＯ２）、窒化膜（Ｓｉ３Ｎ４）、無機膜、及びその等価物の中から選択された少なくともいずれか１つから形成されることができるが、この材質に限定されるものではない。勿論、このようなバッファ層２２０は、目的に応じて形成しないこともある。
ここで、バッファ層２２０には触媒金属が残留することができる。このような触媒金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、白金（Ｐｔ）、及びその等価物の中から選択されたいずれか一つであることができるが、その種類が限定されるわけではない。このような触媒金属は、以下に詳しく説明するが、非晶質シリコンを多結晶シリコンに結晶化する工程中に形成されたものである。また、このような触媒金属は、体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下になるように制御することが望ましい。すなわち、前記触媒金属の体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以上である場合には、漏れ電流が流れる恐れがあることから望ましくない。勿論、前記触媒金属の体積濃度は、小さいほどアクティブ層の電気的特性が向上される。
アラインマーク２３０は、基板２１０のうち非表示領域２１２に対応するバッファ層２２０の上面に形成される。このようなアラインマーク２３０は、上述のように導電体、絶縁体、非晶質シリコン、マイクロシリコン、多結晶シリコン、有機物、及びその等価物の中から選択されたいずれか一つであることができるが、その材質に限定されるものではない。尚、アラインマーク２３０は、厚さが約１００〜１０００Åに形成されることが望ましい。アラインマーク２３０の厚さがほぼ１００Å以下である場合には、透明性が高く、十分な不透明性を有していないことから顕微鏡で観測し難く、また、厚さがほぼ１０００Å以上である場合には、顕微鏡で観測することができるが、不要に厚さが厚くなってしまうという問題がある。
また、図５ａでは、アラインマーク２３０がバッファ層２２０上に形成される場合を示したが、本発明は、図５ｂに示すように、アラインマーク２３０ａがバッファ層２２０の下に形成されることも可能である。すなわち、図５ｂに示すように、基板２１０上にアラインマーク２３０ａを形成して、その上に再びバッファ層２２０を形成することも可能である。更に、アラインマークは、図示されてないが、基板２１０の表面にレーザーあるいは化学的蝕刻などの方法で形成することもできる。すなわち、本発明において、一番重要なことはアラインマークがいずれかの層に非晶質シリコンの結晶化工程以前に形成されることである。
尚、図５ａに示されてないが、アラインマーク２３０の平面形態は、既に説明したように、三角形、四角形、菱形、五角形、十字形、┤字形及びその等価形の中から選択されたいずれか一つまたは混合形態が可能であるが、アラインマーク２３０の形態が限定されるものではない。（このような、アラインマークの平面形態は図３ａ〜図３ｆ参照）
また、アラインマーク２３０は、平面面積が約１００〜９００μｍ２であることが望ましい。実際に、アラインマーク２３０は面積が１００μｍ２以下である場合には、顕微鏡で観測し難しいことからアラインマークで利用しにくく、また、面積が９００μｍ２以上である場合には、大き過ぎてしまうことからアラインマークに利用しにくい。
また、このようなアラインマークの形状は、多様に形態に変形することが可能であり、その幅は、約２０μｍまたはそれ以下で形成されることが望ましい。すなわち、前記アラインマークの幅が約２０μｍ以上であれば、アラインマークの位置を限定することにおいて、その誤差が非常に大きくなることからアラインマークの機能が失われる恐れがある。勿論、前記アラインマークの幅は、顕微鏡で観察可能であれば、約１〜２０μｍの範囲であっても良い。
尚、このようなアラインマーク２３０にも触媒金属が残留することができる。特に、アラインマーク２３０が導電体ではない絶縁体、非晶質シリコン、マイクロシリコン、多結晶シリコン、及び有機物などである場合、触媒金属が残留することができる。
このような、触媒金属は上述したように、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、白金（Ｐｔ）、及びその等価物の中から選択されたいずれか一つであることができるが、その種類に限定されるわけではない。このような触媒金属は、以下、説明する非晶質シリコンを多結晶シリコンに結晶化する工程中に形成されたものである。
アクティブ層２４０は、基板２１０のうち表示領域２１１に対応するバッファ層２２０の上面に形成される。勿論、アクティブ層２４０は、アラインマーク２３０と一定距離離
隔されている。アクティブ層２４０は、チャネル領域２４１と、チャネル領域２４１の両側に形成されたソース／ドレイン領域２４２からなることができる。このような、アクティブ層２４０は、非晶質シリコン、マイクロシリコン（非晶質シリコンと多結晶シリコンとの間のグレーンサイズ（ｇｒａｉｎ ｓｉｚｅ）を有するシリコン）、多結晶シリコン、有機物、及びその等価物の中から選択されたいずれか一つであることができるが、その材質に限定されるわけではない。また、このようなアクティブ層２４０は、薄膜トランジスタに利用可能である。前記薄膜トランジスタが多結晶シリコン薄膜トランジスタである場合、前記多結晶シリコン薄膜トランジスタは、低温でレーザーを用いて結晶化する方法、金属を用いて結晶化する方法、金属及びキャッピング層を用いて結晶化する方法（ＳＧＳ結晶化方法）、及びその等価方法の中から選択されたいずれか一つの方法に形成されることができるが、前記多結晶シリコンの結晶化方法に限定されるものではない。前記レーザーを用いて結晶化する方法は、ＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）、ＴＤＸ（Ｔｈｉｎ Ｂｅａｍ Ｄｉｒｅｃｔｉｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などの方法を利用することができるが、この方法に限定されるものではない。また、金属を用いて結晶化する方法は、ＳＰＣ（Ｓｏｌｉｄ Ｐｈａｓｅｓ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などの方法を利用することができるが、この方法に限定されるものではない。また、金属とキャッピング層を用いて結晶化する方法は、ＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）などの方法を利用することができるが、この方法に限定されるものではない。勿論、前記薄膜トンジスタは、ＰＭＯＳ、ＮＭＯＳ、及びその等価形態の中から選択された少なくともいずれか一つであることができるが、前記薄膜トランジスタの導電形態は限定されない。
また、このようなアクティブ層２４０にも触媒金属が残留することができる。特に、前記アクティブ層が非晶質シリコン、マイクロシリコン、多結晶シリコンまたは有機物などである場合、触媒金属が残留することができる。
このような、触媒金属は上述のように、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、白金（Ｐｔ）、及びその等価物の中から選択されたいずれか一つであることができるが、その種類に限定されるわけではない。このような触媒金属は、以下、詳しく説明する非晶質シリコンを多結晶シリコンに結晶化する工程中に形成されたものである。
前記アラインマーク及びアクティブ層に残留する触媒金属は、ほぼ同様な体積濃度を有することができる。特に、前記アラインマークがアクティブ層のようにバッファ層上に形成される場合には、前記アラインマーク及びアクティブ層に残留する触媒金属の濃度がほぼ同様である。実際に、前記アラインマークがバッファ層上に存在する場合、前記アラインマーク及びアクティブ層に残留する触媒金属は、ほぼ１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３の体積濃度で残留することができる。前記触媒金属の体積濃度が１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３以上である場合、アクティブ層などから漏れ電流が生じるので、望ましくない。勿論、前記アクティブ層及びアラインマークで触媒金属が全く残留しないことが好ましいが、これはＳＧＳ結晶化法を用いる限りには現実的に難しい。
ここで、前記ＳＧＳ結晶化法とは、上述のように非晶質シリコンに金属触媒の拡散または浸透を調節するキャッピング層と金属触媒を形成した後、熱処理して前記非晶質シリコンの結晶粒の大きさが比較的大きい多結晶シリコンで形成する結晶化法を意味する。勿論
、このようなＳＧＳ結晶化法によって前記アクティブ層が形成される場合、それには結晶粒境界が存在しない、あるいは少なくとも一つの結晶粒境界が存在する。勿論、前記アラインマークがアクティブ層のように多結晶シリコンに形成される場合、前記アラインマークにも結晶粒境界が存在しないあるいは少なくとも一つが存在することができる。
ゲート絶縁膜２５０は、アラインマーク２３０及びアクティブ層２４０の上面に形成される。このようなゲート絶縁膜２５０は、アラインマーク２３０及びアクティブ層２４０の外周縁であるバッファ層２２０上にも形成されることができる。また、ゲート絶縁膜２５０は、半導体工程中に容易に得られるシリコン酸化膜、シリコン窒化膜、無機膜、またはその等価物の中から選択された少なくともいずれか一つから形成されることができるが、その材質に限定されるわけではない。
ゲート電極２６０は、ゲート絶縁膜２５０の上面に形成される。具体的には、ゲート電極２６０は、アクティブ層２４０のうちチャネル領域２４１に対応するゲート絶縁膜２５０上に形成される。周知のように、このようなゲート電極２６０は、ゲート絶縁膜２５０の下部チャネル領域２４１に電界を印加することで、チャネル領域２４１に正孔または電子のチャネルが形成されるようにする。また、ゲート電極２６０は、通常、金属（Ｍｏ、ＭｏＷ、Ｔｉ、Ｃｕ、Ａｌ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などの金属）、ドーピングされた多結晶シリコン及びその等価物の中から選択されたいずれか一つから形成されることができるが、その材質に限定されるわけではない。
層間絶縁膜２７０は、ゲート電極２６０の上面に形成される。このような層間絶縁膜２７０は、ゲート電極２６０の外周縁であるゲート絶縁膜２５０上にも形成されることができる。さらに、このような層間絶縁膜２７０は、アラインマーク２３０に対応するゲート絶縁膜２５０上にも形成されることができる。尚、層間絶縁膜２７０は、ポリマー系、プラスチック系、硝子系、及びその等価系の中から選択されたいずれか一つから形成されることができるが、ここで、層間絶縁膜２７０の材質に限定されるわけではない。
ソース／ドレイン電極２８０は、層間絶縁膜２７０の上面に形成される。前記ソース／ドレイン電極２８０とアクティブ層２４０との間には、層間絶縁膜２７０を貫通する導電性コンタクト２８１（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｖｅ ｃｏｎｔａｃｔ）が形成される。すなわち、導電性コンタクト２８１によってアクティブ層２４０のうちソース／ドレイン領域２４２とソース／ドレイン電極２８０とがお互いに電気的に接続される。尚、ソース／ドレイン電極２８０は、ゲート電極２６０のような金属材質で形成されることができるが、その材質に限定されるものではない。一方、アクティブ層２４０（すなわち、薄膜トランジスタ）は、通常、同一平面構造（ｃｏｐｌａｎａｒ ｓｔｒｕｃｔｕｒｅ）に定義されることができる。しかし、本発明に開示されたアクティブ層２４０は、同一平面構造のみに限定されるものではなく、公知の薄膜トランジスタの構造を例に挙げれば、逆転同一平面構造（ｉｎｖｅｒｔｅｄ ｃｏｐｌａｎａｒ ｓｔｒｕｃｔｕｒｅ）、ジグザグ型構造（ｓｔａｇｇｅｒｅｄ ｓｔｒｕｃｔｕｒｅ）、逆転ジグザグ型構造（ｉｎｖｅｒｔｅｄ ｓｔａｇｇｅｒｅｄ ｓｔｒｕｃｔｕｒｅ）、及びその等価構造の中から選択された少なくともいずれか一つの構造が可能であり、アクティブ層２４０の構造を限定するわけではない。
絶縁膜２９０は、ソース／ドレイン電極２８０の上面に形成される。このような絶縁膜２９０は、ソース／ドレイン電極２８０の外周縁である層間絶縁膜２７０も覆うことができる。更に、このような絶縁膜２９０は、アラインマーク２３０に対応する層間絶縁膜２７０上にも形成されることができる。絶縁膜２９０は、再び保護膜２９１と、保護膜２９１との上面に形成された平坦化膜２９２を含んでなることができる。保護膜２９１は、ソース／ドレイン電極２８０及び層間絶縁膜２７０を覆って、ソース／ドレイン電極２８０
及びゲート電極２６０などを保護する役割を果たす。このような保護膜２９１は、通常の無機膜またはその等価物から形成されることができるが、保護膜２９１の材質を限定するわけではない。また、平坦化膜２９２は、保護膜２９１を覆う。このような平坦化膜２９２は、素子全体の表面を平坦にすることとして、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）、アクリル、及びその等価物の中から選択された少なくともいずれか一つから形成されることができるが、その材質に限定されるわけではない。
有機電界発光素子３００は、絶縁膜２９０の上面に形成される。このような有機電界発光素子３００は、アノード３１０と、アノード３１０の上面に形成された有機薄膜３２０及び前記有機薄膜３２０の上面に形成されたカソード３３０とを含むことができる。アノード３１０は、ＩＴＯ（Ｉｎｄｕｉｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ／ＩＺＯ（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）及びその等価物の中から選択された少なくともいずれか一つに形成できるが、アノード３１０の材質を限定するわけではない。ＩＴＯは、仕事関数が均一で有機電界発光薄膜に対する正孔注入障壁が小さい透明導電膜であり、前記Ａｇは、全面発光方式で特に有機薄膜３２０からの光を上面に反射させる膜である。一方、有機薄膜３２０は、電子と正孔が結合して励起子（ｅｘｃｉｔｏｎ）を生成して発光する発光層（ｅｍｉｔｔｉｎｇｌａｙｅｒ：ＥＭＬ）、電子の移動速度を適切に調節する電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ：ＥＴＬ）、正孔の移動速度を適切に調節する正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ：ＨＴＬ）からなることができる。また、前記電子輸送層には、電子の注入効率を向上させる電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ：ＥＩＬ）が形成され、前記正孔輸送層には、正孔の注入効率を向上させる正孔注入層（ｈｏｌｅ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ：ＨＩＬ）がさらに形成される。尚、カソード３３０は、Ａｌ、ＭｇＡｇ合金、ＭｇＣａ合金、及びその等価物の中から選択された少なくともいずれか一つであることができるが、カソード３３０の材質を限定するわけではない。但し、全面発光式を採用する場合、前記Ａｌは、厚さを非常に薄くしなければならなく、その場合、抵抗が高くなって電子注入障壁が大きくなるという問題がある。前記ＭｇＡｇ合金は、前記Ａｌに比べて電子注入障壁が小さく、前記ＭｇＣａ合金は、前記ＭｇＡｇ合金に比べて電子注入障壁がより低い。しかし、このようなＭｇＡｇ合金及びＭｇＣａ合金は、周辺環境に敏感あり、酸化して絶縁層を形成されることができるので、外部と完全に遮断しなければならない。
尚、有機電界発光素子３００のうちアノード３１０とソース／ドレイン電極２８０とは、前記絶縁膜２９０（保護膜２９１、平坦化膜２９２）を貫通して形成された導電性ビア３１１（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｎｄｕｃｔｉｖｅ ｖｉａ）によってお互いに電気的に接続される。一方、ここで本発明は、基板２１０の上部方向に発光する全面発光方式を中心に説明したが、これに限定されず、基板２１０の下部方向に発光する背面発光方式または基板２１０の上部と下部方向に同時に発光する両面発光にも適用可能である。
一方、本発明は、有機電界発光素子３００の外周縁である絶縁膜２９０上に画素定義膜２９３がさらに形成される。このような、画素定義膜２９３は赤色有機電界発光素子、緑色有機電界発光素子、青色有機電界発光素子との間の境界を明確にして、さらに画素との間の発光境界領域が明確になるようにする。また、このような画素定義膜２９３は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）またはその等価物から形成されることができるが、画素定義膜２９３の材質を限定するわけではない。尚、このような画素定義膜２９３は、アラインマーク２３０に対応する絶縁膜２９０上にも形成されることができるが、目的に応じて省略することもできる。
図６は、本発明に係るアラインマークを有する有機電界発光表示装置の製造方法の手順を示すフローチャートである。
図６に示すように、本発明に係るアラインマークを有する有機電界発光表示装置の製造方法は、表示領域と非表示領域を有する基板を準備する基板準備段階（Ｓ１）、バッファ層形成段階（Ｓ２）、アラインマーク形成段階（Ｓ３）、非晶質シリコン蒸着段階（Ｓ４）、キャッピング層形成段階（Ｓ５）、アクティブ層形成段階（Ｓ６）、キャッピング層除去段階（Ｓ７）、薄膜トランジスタ形成段階（Ｓ８）、及び有機電界発光素子形成段階（Ｓ９）とを含む。
図７ａ〜図７ｉを参照すれば、本発明に係るアラインマークを有する有機電界発光表示装置の製造方法が断面図として示されている。前記の図６及び図７ａないし図７ｉを参照して、本発明に係るアラインマークを有する有機電界発光表示装置の製造方法を説明する。
図６及び図７ａに示すように、前記基板準備段階Ｓ１では、上面と下面がほぼ平たく、一定の厚さを有する基板２１０を提供する。
基板２１０は、通常、ガラス、プラスチック、ステンレススチール及びその等価物の中から選択されたいずれか一つから形成されたものを準備することができるが、基板２１０の材質や種類を限定するわけではない。また、基板２１０は、厚さが約０．０５〜１ｍｍ程度であるものを準備することが望ましい。基板２１０の厚さが約０．０５ｍｍ以下である場合には、製造工程中に洗浄、蝕刻、及び熱処理工程などによって損傷しやすく、取り扱いが難しく、また外力によって破損しやすいという問題がある。また、基板２１０の厚さが約１ｍｍ以上である場合には、最近の薄型化である各種の表示装置に適用し難いという問題がある。ここで、基板２１０は、後に、表示領域２１１と非表示領域２１２とに区分することができる。表示領域２１１は、回路と有機電界発光素子３００などで画素領域が形成される領域であり、非表示領域２１２はアラインマーク２３０などが形成される領域である。
図６及び図７ｂに示すように、バッファ層形成段階Ｓ２では、前記基板２１０の上面に一定の厚さのバッファ層２２０を形成する。すなわち、基板２１０のうち表示領域２１１と非表示領域２１２とに一定の厚さのバッファ層２２０を形成する。このようなバッファ層２２０は、シリコン酸化膜、シリコン窒化膜、無機膜、及びその等価物の中から選択された少なくともいずれか一つを用いて形成されることができるが、その材質に限定されるものではない。バッファ層２２０は、水分、水素、または酸素などが基板２１０を介してアラインマーク２３０、アクティブ層２４０、または有機電界発光素子３００などに浸透されないようにする役割を果たす。このようなバッファ層２２０は、その表面にアラインマーク２３０、アクティブ層２４０、及び各種膜（ｌａｙｅｒ）が形成されることを助ける役割も果たす。
図６及び図７ｃに示すように、アラインマーク形成段階Ｓ３では、バッファ層２２０上に所定形状のアラインマーク２４０を形成する。ここで、アラインマーク２４０は、基板２１０のうち表示領域２１１ではなく、非表示領域２１２に形成する。尚、アラインマーク２４０は、導電体、絶縁体、非晶質シリコン、マイクロシリコン、多結晶シリコン、有機物、及びその等価物の中から選択されたいずれか一つを用いて形成する。ここで、アラインマーク２３０は、バッファ層２２０上に形成されることを一例に挙げたが、アラインマーク２３０は、バッファ層の下に形成されることもできる。すなわち、基板２１０の表面に先にアラインマーク２３０を形成し、その上にバッファ層２２０を形成することもできる。更に、アラインマーク２３０は、基板２１０の表面にレーザーあるいは化学的エッチング方法によって形成することもできる。
図６及び図７ｄに示すように、非晶質シリコン蒸着段階Ｓ４では、バッファ層２２０の上面に一定の厚さの非晶質シリコン３４０を蒸着する。すなわち、基板２１０のうち表示領域２１１と非表示領域２１２とに一定の厚さの非晶質シリコン３４０を蒸着する。非晶質シリコン３４０は、例えば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、及びその等価方法の中から選択された少なくともいずれか一つの方法で形成されることができるが、非晶質シリコン３４０の形成方法が限定されるわけではない。
図６及び図７ｅに示すように、キャッピング層形成段階Ｓ５では、拡散不可能膜３５１と拡散可能膜３５２とからなるキャッピング層３５０を非晶質シリコン３４０の上面に形成する。例えば、アラインマーク２３０から一定距離離隔された表示領域２１１のバッファ層２２０上面に一定の大きさの位置制御用開口３５３を有する拡散不可能膜３５１を形成し、続いて、位置制御用開口３５３及び拡散不可能膜３５１を覆う拡散可能膜３５２を形成する。
ここで、拡散不可能膜３５１は、シリコン酸化膜またはその等価物から形成されることができるが、その材質に限定されるわけではない。また、拡散可能膜３５２は、シリコン窒化膜またはその等価物から形成されることができるが、その材質に限定されるわけではない。
一方、拡散不可能膜３５１に形成される位置制御用開口３５３は、基板２１０のうち表示領域２１１に対応する領域に少なくとも一つに形成する。勿論、表示領域２１１に形成する位置制御用開口３５３によって、後述する多結晶シリコンの結晶粒境界が最大の大きさを有し、また方向が均一になる。尚、このように表示領域２１１に形成する位置制御用開口３５３の大きさ及び位置は、目的とするアクティブ層２４０、即ち、薄膜トランジスタの大きさ及び位置によって適宜変更することができる。
図６及び図７ｆに示すように、アクティブ層形成段階Ｓ６では、基板２１０のうち表示領域２１１に多結晶シリコンでアクティブ層２４０が形成される。アクティブ層２４０を形成するためには、いくつかの工程がさらに進行されなければならないが、ここでは、表示領域２１１に形成される多結晶シリコンをアクティブ層２４０という。
ここで、キャッピング層３５０、即ち、拡散可能膜３５２上に触媒金属３５４を乗せた状態でこれを所定温度で熱処理すれば、触媒金属３５４がキャッピング層３５０のうち位置制御用開口３５３を通過して非晶質シリコン３４０の界面で結晶化シード（ｓｅｅｄ）を形成しながら、巨大結晶粒境界を有する多結晶シリコンが形成される。
尚、ここで、キャッピング層３５０上の触媒金属３５４は、約１．０×１０ １８ 〜１．０×１０ ２２ ａｔｏｍｓ／ｃｍ３の体積濃度で形成されることができる。前記触媒金属の体積濃度が１．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下である場合には、ＳＧＳ結晶化法による結晶化が効果的に行われず、触媒金属３５４の体積濃度が１．０×１０ ２２ ａｔｏｍｓ／ｃｍ３以上である場合には、アラインマーク、アクティブ層、及びバッファ層に、過度な触媒金属が残留して漏れ電流が増加してしまうという問題がある。
触媒金属３５４は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、白金（Ｐｔ）、及びその等価物の中
から選択されたいずれか一つであることができるが、その材質に限定されるわけではない。
また、前記熱処理温度は、４００〜７００℃に調節することが望ましい。前記熱処理温度が４００℃以下である場合には、触媒金属３５４による結晶化がまともに遂行されず、前記熱処理温度が７００℃以上である場合には、基板２１０が溶融されてしまうからである。
このような工程によって、実際に、バッファ層２２０、アラインマーク２３０、及びアクティブ層２４０には触媒金属が残留するようになる。すなわち、前記触媒金属がアクティブ層２４０だけでなく熱処理工程によりバッファ層２２０またはアラインマーク２３０にも拡散されるからである。勿論、バッファ層２２０に残留する触媒金属は、漏れ電流を最小化するために体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下であるように制御する。
また、アラインマーク２３０がバッファ層２２０下に存在する場合には、それに残留する触媒金属の体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３より非常に小さい値を有する。しかし、アラインマーク２３０がバッファ層２２０上に形成される場合、それに残留する触媒金属の濃度は、アクティブ層２４０に残留する体積濃度とほぼ同様である。一例として、バッファ層２２０上に形成されたアラインマーク２３０及びアクティブ層２４０において、それに残留する触媒金属の体積濃度は１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３程度に制御される。
一方、上述したように、アラインマーク２３０を用いてキャッピング層３５０のうち所望の位置に位置制御用開口３５３を形成することで、結局、所望の位置に、所望の結晶粒境界及び方向を有する多結晶シリコンを形成されることができるようになる。これによって、前記多結晶シリコンを用いて薄膜トランジスタを形成することで、最適の薄膜トランジスタを製造することができるようになる。尚、このような結晶化方法をＳＧＳ結晶化方法ということは上述した。
図６及び図７ｇに示すように、キャッピング層除去段階Ｓ７では、拡散不可能膜３５１及び拡散可能膜３５２からなるキャッピング層３５０を非晶質シリコン及び多結晶シリコンから蝕刻して除去する。
尚、このようなキャッピング層除去段階Ｓ７の後には、すぐにパターニング（ｐａｔｔｅｒｎｉｎｇ）段階を遂行することができる。すなわち、非表示領域２１２及び表示領域２１１からアクティブ層２４０に使用する領域を除いた残りの非晶質シリコンまたは多結晶シリコンを全部蝕刻して除去する。このような工程においてもアラインマーク２３０を用いてパターニング位置を決めることで、最適の領域をアクティブ層で使用することができるようになる。
図６及び図７ｇに示すように、トランジスタ形成段階Ｓ８では、表示領域２１１のバッファ層２２０上にトランジスタを形成する。具体的には、バッファ層２２０上のアクティブ層２４０及びアラインマーク２３０上に一定の厚さのゲート絶縁膜２５０を共通的に形成する。続いて、アクティブ層２４０のうちチャネル領域２４１に利用する領域に対応するゲート絶縁膜２５０上にゲート電極２６０を形成した後にパターニングする。同じく、このような工程でもアラインマーク２３０を用いてゲート電極のパターニング位置を決めることで、最適の領域にゲート電極を形成されることができるようになる。
続いて、Ｐ型不純物またはＮ型不純物をゲート電極２６０両側のアクティブ層２４０に
イオン注入して活性化させることで、ソース／ドレイン領域２４２が形成される。また、続いて、層間絶縁膜２７０を形成した後、コンタクト２８１を形成して最後にアクティブ層２４０のうちソース／ドレイン領域２４２と電気的に連結されるようにソース／ドレイン電極２８０を形成した後にパターニングする。このような工程でもアラインマーク２３０を用いてソース／ドレイン電極２８０をパターニングすることで、最適の領域にソース／ドレイン電極を形成されることができるようになる。
尚、このような工程以後には、ソース／ドレイン電極２８０及び層間絶縁膜２７０上に絶縁膜２９０を形成する。上述したように、このような絶縁膜２９０は、保護膜２９１と平坦化膜２９２からなることができる。保護膜２９１は、ソース／ドレイン電極２８０及び層間絶縁膜２７０を覆う。保護膜２９１は、通常の無機膜またはその等価物を蒸着またはコーティングして形成されることができる。平坦化膜２９２は、素子全体の表面を平坦にすることとして、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）、アクリルまたはその等価物をコーティングまたは蒸着して形成することができる。
一方、層間絶縁膜２７０と、保護膜２９１、及び平坦化膜２９２からなる絶縁膜２９０もアラインマーク２３０に対応する非表示領域２１２に形成されることができる。尚、このような工程完了後には、画素定義膜２９３もさらに形成されることができ、このような画素定義膜２９３もアラインマーク２３０に対応する非表示領域２１２にも形成される。画素定義膜２９３は、通常のポリイミドまたはその等価物をコーティングあるいは蒸着して形成する。このようなコーティングや蒸着後には、通常、フォトレジスト塗布、露光、現象、蝕刻及びフォトレジスト薄利などの工程を介して上述した有機電界発光素子３００が外部に露出される。
最後に、図６及び図７ｉに示すように、有機電界発光素子形成段階Ｓ９では、絶縁膜２９０上にアノード３１０と、有機薄膜３２０及びカソード３３０とを順次に形成する。アノード３１０は、ＩＴＯ、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ／ＩＺＯ、及びその等価物の中から選択された少なくともいずれか一つを蒸着して形成されることができるが、アノード３１０の材質や形成方法を限定するわけではない。一例として、アノード３１０は、ＲＦスパッタリング、ＤＣスパッタリング、イオンビームスパッタリング、及び真空蒸着方法の中から選択されたいずれか一つの方法に形成されることができる。以後、フォトレジスト塗布、露光、現象、食刻及びフォトレジスト剥離などの工程を介して所望の位置に所望の面積のアノード３１０を形成する。この時、アノード３１０は、絶縁膜２９０を貫通する導電性ビア３１１を介して、ソース／ドレイン電極２８０に電気的に接続される。ここで、前記ＩＴＯは、仕事関数が均一で有機電界発光薄膜に対する正孔注入障壁が小さい透明導電膜の役割を果たし、前記Ａｇは、全面発光方式で特に有機電界発光薄膜からの光を上面へ反射させる役割を果たす。前記有機電界発光薄膜は、周知のように、正孔の注入効率を向上させる正孔注入層、正孔の移動速度を適切に調節する正孔輸送層、電子と正孔が結合して励起子を生成して発光する発光層、電子の移動速度を適切に調節する電子輸送層、電子の注入効率を向上させる電子注入層を順次に形成することができるが、このような層の種類で本発明が限定されるわけではない。一例として、このような有機電界発光薄膜３２０は、溶液状態として塗布するスピンコーティング、ディップコーティング、スプレー法、スクリーン印刷、またはインクジェットプリンティング法などの湿式コーティング方法で形成、あるいはスパッタリング、真空蒸着などの乾式コーティング方法で形成することができる。有機薄膜３２０のうち電子注入層表面には前記カソード３３０を形成する。このようなカソード３３０は、Ａｌ、ＭｇＡｇ合金、ＭｇＣａ合金、及びその等価物の中から選択された少なくともいずれか一つを蒸着して形成されることができるが、カソード３３０の材質や形成方法を限定するわけではない。
一例として、カソード３３０は、ＲＦスパッタリング、ＤＣスパッタリング、イオンビ
ームスパッタリング及び真空蒸着方法の中から選択されたいずれか一つの方法に形成されることができる。以後、フォトレジスト塗布、露光、現象、食刻、及びフォトレジスト剥離などの工程を介して所望の位置に所望の面積のアノード３３０を形成する。尚、本発明で全面発光式を採択する場合、カソード３３０として、前記Ａｌを用いれば、光放出率を大きくするために厚さを非常に薄くしなければならないが、その場合、抵抗が増加して電子注入障壁が大きくなる可能性がある。よって、この場合には、カソード３３０として、Ａｌより電子注入障壁が低いＭｇＡｇ合金、ＭｇＣａ合金、及びその等価物の中から選択された少なくともいずれか一つを利用することができる。勿論、この以外にも、カソード３３０は、ＩＴＯまたはＩＺＯから形成されることもできる。ここで、前記ＭｇＡｇ合金及びＭｇＣａ合金は、周辺環境に敏感であり、酸化されて絶縁層を形成するので、外部と完璧に遮断しなければならない。
尚、燐光型有機電界発光素子の場合には、正孔抑制層（Ｈｏｌｅ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ 、ＨＢＬ）が発光層（ＥＭＬ）と電子輸送層（ＥＴＬ）との間に選択的に形成でき、電子抑制層（Ｅｌｅｃｔｒｏｎ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ、ＥＢＬ）が発光層（ＥＭＬ）と正孔輸送層（ＨＴＬ）との間に選択的に形成される。
また、有機薄膜１９４は、２種類の層を混合してその厚さを減少させるスリム型有機電界発光素子（Ｓｌｉｍ ＯＬＥＤ）で形成することもできる。例えば、正孔注入層と正孔輸送層とを同時に形成する正孔注入輸送層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＨＩＴＬ）構造及び電子注入層と電子輸送層とを同時に形成する電子注入輸送層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＥＩＴＬ）構造を選択的に形成することができる。上記のようなスリム型有機電界発光素子は、発光効率を増加させることにその使用目的がある。
また、前記アノードと発光層との間には、選択層としてバッファ層（ＢｕｆｆｅｒＬａｙｅｒ）を形成することができる。前記バッファ層は、電子をバッファリングする電子バッファ層（Ｅｌｅｃｔｒｏｎ Ｂｕｆｆｅｒ Ｌａｙｅｒ）と正孔をバッファリングする正孔バッファ層（Ｈｏｌｅ Ｂｕｆｆｅｒ Ｌａｙｅｒ）に区分することができる。前記電子バッファ層は、カソードと電子注入層（ＥＩＬ）との間に選択的に形成することができ、前記電子注入層（ＥＩＬ）の代わりとして形成することができる。この時、有機薄膜１９４の積層構造は、発光層（ＥＭＬ）／電子輸送層（ＥＴＬ）／電子バッファ層（Ｅｌｅｃｔｒｏｎ Ｂｕｆｆｅｒ Ｌａｙｅｒ）／カソードになることができる。また、前記正孔バッファ層は、アノードと正孔注入層（ＨＩＬ）との間に選択的に形成することができ、正孔注入層（ＨＩＬ）の代わりとして形成することができる。この時、有機薄膜１９４の積層構造は、アノード／正孔バッファ層（Ｈｏｌｅ Ｂｕｆｆｅｒ Ｌａｙｅｒ）／正孔輸送層（ＨＴＬ）／発光層（ＥＭＬ）になることができる。
前記構造に対して可能な積層構造を記載すれば、次のようになる。
ａ）正積層構造（Ｎｏｒｍａｌ Ｓｔａｃｋ Ｓｔｒｕｃｔｕｒｅ）
１）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
２）アノード／正孔バッファ層／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
３）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／電子バッファ層／カソード
４）アノード／正孔バッファ層／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／電子バッファ層／カソード
５）アノード／正孔注入層／正孔バッファ層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
６）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子バッファ層／電子注入層／カソード
ｂ）正スリム構造（Ｎｏｒｍａｌ Ｓｌｉｍ Ｓｔｒｕｃｔｕｒｅ）
１）アノード／正孔注入輸送層／発光層／電子輸送層／電子注入層／カソード
２）アノード／正孔バッファ層／正孔注入輸送層／発光層／電子輸送層／電子注入層／カソード
３）アノード／正孔注入層／正孔輸送層／発光層／電子注入輸送層／電子バッファ層／カソード
４）アノード／正孔バッファ層／正孔輸送層／発光層／電子注入輸送層／電子バッファ層／カソード
５）アノード／正孔注入輸送層／正孔バッファ層／発光層／電子輸送層／電子注入層／カソード
６）アノード／正孔注入層／正孔輸送層／発光層／電子バッファ層／電子注入輸送層／カソード
ｃ）逆積層構造（Ｉｎｖｅｒｔｅｄ Ｓｔａｃｋ Ｓｔｒｕｃｔｕｒｅ）
１）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード
２）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／正孔バッファ層／アノード
３）カソード／電子バッファ層／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード
４）カソード／電子バッファ層／電子注入層／電子輸送層／発光層／正孔輸送層／正孔バッファ層／アノード
５）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔バッファ層／正孔注入層／アノード
６）カソード／電子注入層／電子バッファ層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード
ｄ）逆スリム構造（Ｉｎｖｅｒｔｅｄ Ｓｌｉｍ Ｓｔｒｕｃｔｕｒｅ）
１）カソード／電子注入層／電子輸送層／発光層／正孔注入輸送層／アノード
２）カソード／電子注入層／電子輸送層／発光層／正孔注入輸送層／正孔バッファ層／アノード
３）カソード／電子バッファ層／電子注入輸送層／発光層／正孔輸送層／正孔注入層／アノード
４）カソード／電子バッファ層／電子注入輸送層／発光層／正孔輸送層／正孔バッファ層／アノード
５）カソード／電子注入層／電子輸送層／発光層／正孔バッファ層／正孔注入輸送層／アノード
６）カソード／電子注入輸送層／電子バッファ層／発光層／正孔輸送層／正孔注入層／アノード
更に、ここで、本発明は基板２１０の上部方向に発光する全面発光方式を中心に説明したが、これに限定されず、基板２１０の下部方向に発光する背面発光方式または基板２１０の上部と下部方向に同時に発光する両面発光にも適用可能である。
図８は、本発明に係る有機電界発光表示装置のうち、ゲート絶縁膜、アクティブ層、及びバッファ層の触媒金属濃度プロファイルを示したグラフである。
図示されたように、本発明は、触媒金属を用いて非晶質シリコンを多結晶シリコンに結晶化したので、アクティブ層だけでなく、バッファ層にも一定濃度の触媒金属が残留するようになる。勿論、このような触媒金属は、漏れ電流が流れるほどに濃度が高くなることではない。また、このような触媒金属は、前記アクティブ層で相対的に体積濃度が高く、前記バッファ層で相対的に体積濃度が低い。勿論、前記バッファ層の深さが深くなるほど
触媒金属の濃度はさらに低くなる。
尚、バッファ層上にアラインマークが形成される場合には、前記アラインマークに残留する触媒金属の体積濃度は、前記アクティブ層に残留する触媒金属の体積濃度とほぼ同様である。実際に、前記アクティブ層及びアラインマークには、約１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３の体積濃度で触媒金属が残留するように制御することが望ましい。前記触媒金属の体積濃度が１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３以上である場合には、アクティブ層などから漏れ電流が発生できるので望ましくない。勿論、前記アクティブ層で触媒金属が全然残留しないことが一番望ましいであるが、これはＳＧＳ結晶化法を利用する限りでは現実的に難しい。
尚、図８に示すように、前記アクティブ層の触媒金属濃度は、深さが深くなるほど徐々に低減する。しかし、前記触媒金属は、前記アクティブ層とバッファ層との間の界面で少し増加するが、前記バッファ層の深さが深くなるほどその触媒金属の濃度が著しく低くなる。尚、前記バッファ層にも触媒金属が残留するようになるが、その体積濃度は、約２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下であるように制御することが望ましい。すなわち、前記バッファ層に残留する触媒金属の体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以上であれば、漏れ電流が許容値以上に流れることができるからである。勿論、このようなバッファ層の深さが無限に深ければ、前記触媒金属の体積濃度もほぼ０に近くなるが、実際に０に近い触媒金属の体積濃度を測定可能な装備がまだ開発されていない。
一方、下記の表１には、従来の位置制御がなされない薄膜トランジスタと本発明により位置制御がなされる薄膜トランジスタの特性が比較されている。
前記の表１に表れるように、従来技術により製造された薄膜トランジスタでは、しきい値電圧が平均２．９Ｖであり、標準偏差が０．１Ｖであったが、本発明により製造された薄膜トランジスタでは、しきい値電圧が平均３Ｖであり、標準偏差が０．０５Ｖに改善されていることが分かる。
また、従来技術により製造された薄膜トランジスタでは、Ｓ−ファクターが平均０．４８Ｖ／ｄｅｖであり、標準偏差が０．０３Ｖ／ｄｅｖであったが、本発明により製造された薄膜トランジスタでは、Ｓ−ファクターが平均０．４４Ｖ／ｄｅｖであり、標準偏差が０．０１Ｖ／ｄｅｖに改善されていることが分かる。
最後に、従来技術により製造された薄膜トランジスタでは、オフ電流が平均６．３０×１０ −１２ Ａ／μｍであり、標準偏差が１．１０×１０ −１１ Ａ／μｍであったが、本発明により製造された薄膜トランジスタでは、オフ電流が平均１．２０×１０ −１２ Ａ／μｍであり、標準偏差が４．１０×１０ −１３ Ａ／μｍに改善されていることが分かる。
以上、本発明は、上述した特定の好適な実施形態または実施例に限定されるものではなく、特許請求の範囲から逸脱しない範囲の本発明の基本概念に基づき、当該技術分野にお
ける通常の知識を有する者であれば、様々な実施形態の変形が可能であり、そのような変形は本発明の特許請求の範囲に属するものである。
本発明は、有機電界発光表示装置及びその製造方法に関する技術分野に有用である。
一般的な有機電界発光素子の構成を示した概路図である。 本発明に係る有機電界発光表示装置を示した概略平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 図２に示したアラインマークの様々な形状を示した拡大平面図である。 有機電界発光表示装置のうち画素回路の実施形態を示した回路図である。 アラインマークと画素回路との間の関係を示した有機電界発光表示装置の断面図である。 アラインマークと画素回路との間の関係を示した有機電界発光表示装置の断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した順次図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置の製造方法を示した断面図である。 本発明に係る有機電界発光表示装置のうち、ゲート絶縁膜、アクティブ層、及びバッファ層の触媒金属濃度プロファイルを示したグラフである。
符号の説明
１００、２００ 有機電界発光表示装置、
１１０、２１０ 基板 、
１１１、２１１ 表示領域、
１１２、２１２ 非表示領域、
２２０ バッファ層、
１３０、２３０ アラインマーク、
２４０ アクティブ層、
２４１ チャネル領域 、
２４２ ソース／ドレイン領域、
２５０ ゲート絶縁膜 、
２６０ ゲート電極、
２７０ 層間絶縁膜、
２８０ ソース／ドレイン電極、
２８１ コンタクト、
２９０ 絶縁膜、
２９１ 保護膜、
２９２ 平坦化膜、
２９３ 画素定義膜、
３００ 有機電界発光素子、
３１０ アノード、
３２０ 有機薄膜、
３３０ カソード。

Claims (35)

  1. 表示領域と非表示領域とを有する基板と、
    前記基板上の全体に形成され、触媒金属が残留するバッファ層と、
    前記基板のうち前記非表示領域に対応するバッファ層上に形成されたアラインマークと、
    前記基板のうち前記表示領域に対応するバッファ層上にＳＧＳ結晶化法により形成されたアクティブ層と、
    前記アラインマーク及びアクティブ層上に形成されたゲート絶縁膜と、
    前記アクティブ層に対応するゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され、前記アクティブ層と電気的に連結されるソース／ドレイン電極と、
    前記ソース／ドレイン電極上に形成された絶縁膜と、
    前記絶縁膜上に形成され、前記ソース／ドレイン電極に電気的に接続された有機電界発光素子と、
    を含んでなることを特徴とする有機電界発光表示装置。
  2. 前記バッファ層に残留する触媒金属の体積濃度は、２．０×１０ １８ ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項１に記載の有機電界発光表示装置。
  3. 前記アラインマーク及びアクティブ層は、触媒金属が残留することを特徴とする請求項１または２に記載の有機電界発光表示装置。
  4. 前記アラインマーク及びアクティブ層に残留する触媒金属の体積濃度は、１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ３であることを特徴とする請求項３に記載の有機電界発光表示装置。
  5. 前記触媒金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）からなる群から選択されたいずれか一つが残留することを特徴とする請求項１から４のいずれかに記載の有機電界発光表示装置。
  6. 前記アクティブ層は、ＳＧＳ結晶化法で形成された多結晶シリコンであり、前記多結晶シリコンには、結晶粒境界が存在しないか、または少なくとも一つの結晶粒境界が存在することを特徴とする請求項１から５のいずれかに記載の有機電界発光表示装置。
  7. 前記アラインマークは、前記バッファ層上に形成されることを特徴とする請求項１から６のいずれかに記載の有機電界発光表示装置。
  8. 前記アラインマークは、導電体、絶縁体、非晶質シリコン、マイクロシリコン、及び多結晶シリコンからなる群から選択されたいずれか一つから形成されることを特徴とする請求項１から７のいずれかに記載の有機電界発光表示装置。
  9. 前記アラインマークの厚さは、１００〜１０００Åであることを特徴とする請求項１から８のいずれかに記載の有機電界発光表示装置。
  10. 前記アラインマークの平面形態は、三角形、四角形、菱形、五角形、十字形、┨形からなる群から選択されたいずれか一つの平面形態で形成されることを特徴とする請求項１から９のいずれかに記載の有機電界発光表示装置。
  11. 前記アラインマークの面積は、１００〜９００μｍ ２ であることを特徴とする請求項１から１０のいずれかに記載の有機電界発光表示装置。
  12. 前記アラインマークの幅は、１〜２０μｍであることを特徴とする請求項１から１１のいずれかに記載の有機電界発光表示装置。
  13. 前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極、前記層間絶縁膜、及び前記ソース／ドレイン電極を含んで薄膜トランジスタを形成し、当該薄膜トランジスタのＳ−ファクターは平均が０．４４Ｖ／ｄｅｖであり、標準偏差は０．０１Ｖ／ｄｅｖであることを特徴とする請求項１から１２のいずれかに記載の有機電界発光表示装置。
  14. 前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極、前記層間絶縁膜、及び前記ソース／ドレイン電極を含んで薄膜トランジスタを形成し、前記薄膜トランジスタのオフ電流の平均は１．２０×１０ −１２ Ａ／μｍであり、標準偏差は４．１０×１０ −１３ Ａ／μｍであることを特徴とする請求項１から１３のいずれかに記載の有機電界発光表示装置。
  15. 前記表示領域は前記基板の中央部に形成され、当該表示領域の外周縁部には非表示領域が形成されることを特徴とする請求項１から１４のいずれかに記載の有機電界発光表示装置。
  16. 前記基板は、ガラス、プラスチック、ステンレススチールからなる群から選択されたいずれか一つであることを特徴とする請求項１から１５のいずれかに記載の有機電界発光表示装置。
  17. 前記アラインマークに対応するゲート絶縁膜上には、層間絶縁膜がさらに形成されることを特徴とする請求項１から１６のいずれかに記載の有機電界発光表示装置。
  18. 前記層間絶縁膜上には、絶縁膜がさらに形成されることを特徴とする請求項１７に記載の有機電界発光表示装置。
  19. 前記絶縁膜は保護膜と平坦化膜からなり、前記アラインマークに対応する領域上にも形成されることを特徴とする請求項１から１８のいずれかに記載の有機電界発光表示装置。
  20. 表示領域と当該表示領域の外周縁部に非表示領域とが形成された基板を準備する段階と、
    前記基板全体にバッファ層を形成する段階と、
    前記非表示領域に対応するバッファ層上にアラインマークを形成する段階と、
    前記バッファ層に非晶質シリコンを蒸着する段階と、
    前記非晶質シリコンにキャッピング層を形成する段階と、
    前記キャッピング層に触媒金属を位置させた後、熱処理して前記触媒金属が非晶質シリコンまで拡散した後、シードを形成しながら前記非晶質シリコンを多結晶シリコンに形成する段階と、
    前記多結晶シリコンを利用してアクティブ層を形成する段階と、
    前記アクティブ層に電気的に接続される有機電界発光素子を形成する段階と、
    を含むことを特徴とする有機電界発光表示装置の製造方法。
  21. 前記キャッピング層形成段階は、
    前記アラインマークから離隔された位置に少なくとも一つの位置制御用開口部を有する拡散不可能膜を形成する段階と、
    前記位置制御用開口部及び拡散不可能膜を覆う拡散可能膜を形成する段階と、
    を含むことを特徴とする請求項２０に記載の有機電界発光表示装置の製造方法。
  22. 前記アクティブ層を形成する段階は、
    前記アラインマークから離隔された位置にアクティブ層を形成することを特徴とする請求項２０または２１に記載の有機電界発光表示装置の製造方法。
  23. 前記多結晶シリコンを形成する段階で利用される触媒金属は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、テルビウム（Ｔｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、カドミウム（Ｃｄ）、及び白金（Ｐｔ）からなる群から選択されたいずれか一つが利用されることを特徴とする請求項２０から２２のいずれかに記載の有機電界発光表示装置の製造方法。
  24. 前記多結晶シリコンを形成する段階で利用される触媒金属は、前記バッファ層に残留することを特徴とする請求項２０から２３のいずれかに記載の有機電界発光表示装置の製造方法。
  25. 前記バッファ層に残留する触媒金属は、体積濃度が２．０×１０ １８ ａｔｏｍｓ／ｃｍ ３ 以下であることを特徴とする請求項２４に記載の有機電界発光表示装置の製造方法。
  26. 前記多結晶シリコンを形成する段階で利用された触媒金属は、前記アラインマーク及び前記アクティブ層のうち少なくともいずれか一つに残留することを特徴とする請求項２０から２５のいずれかに記載の有機電界発光表示装置の製造方法。
  27. 前記アラインマーク及び前記アクティブ層に残留する触媒金属は、体積濃度が１．０×１０ １６ 〜１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ であることを特徴とする請求項２６に記載の有機電界発光表示装置の製造方法。
  28. 前記多結晶シリコンを形成する段階で供給される熱処理温度は、４００〜７００℃であることを特徴とする請求項２０から２７のいずれかに記載の有機電界発光表示装置の製造方法。
  29. 前記アクティブ層を形成する段階の後、前記アクティブ層を除いた非晶質シリコンを除去する段階がさらに含まれることを特徴とする請求項２０から２８のいずれかに記載の有機電界発光表示装置の製造方法。
  30. 前記アラインマークを形成する段階は、
    前記アラインマークを前記バッファ層上に形成することを特徴とする請求項２０から２９のいずれかに記載の有機電界発光表示装置の製造方法。
  31. 前記アラインマークを形成する段階は、
    前記アラインマークを導電体、絶縁体、非晶質シリコン、マイクロシリコン、及び多結晶シリコンからなる群から選択されたいずれか一つから形成することを特徴とする請求項２０から３０に記載の有機電界発光表示装置の製造方法。
  32. 前記アラインマークを形成する段階は、
    前記アラインマークの厚さを１００〜１０００Åに形成することを特徴とする請求項２０から３１のいずれかに記載の有機電界発光表示装置の製造方法。
  33. 前記アラインマークを形成する段階は、
    前記アラインマークの平面形態を三角形、四角形、菱形、五角形、十字形、及び┨形からなる群から選択されたいずれか一つの平面形態で形成することを特徴とする請求項２０から３２のいずれかに記載の有機電界発光表示装置の製造方法。
  34. 前記アラインマークを形成する段階は、
    前記アラインマークの面積を１００〜９００μｍ ２ で形成することを特徴とする請求項２０から３３のいずれかに記載の有機電界発光表示装置の製造方法。
  35. 前記アラインマークを形成する段階は、
    前記アラインマークの幅を１〜２０μｍで形成することを特徴とする請求項２０から３４のいずれかに記載の有機電界発光表示装置の製造方法。
JP2007263612A 2006-12-29 2007-10-09 有機電界発光表示装置及びその製造方法 Active JP4642825B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138321A KR100788545B1 (ko) 2006-12-29 2006-12-29 유기 전계 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2008165186A JP2008165186A (ja) 2008-07-17
JP4642825B2 true JP4642825B2 (ja) 2011-03-02

Family

ID=39147957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007263612A Active JP4642825B2 (ja) 2006-12-29 2007-10-09 有機電界発光表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US7910919B2 (ja)
JP (1) JP4642825B2 (ja)
KR (1) KR100788545B1 (ja)
CN (1) CN101211963B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101474259B1 (ko) * 2008-06-18 2014-12-18 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시장치 및 그 포토 얼라인 방법
KR101739127B1 (ko) * 2008-08-19 2017-05-23 엘지디스플레이 주식회사 유기전계발광표시장치
KR100958023B1 (ko) * 2008-11-04 2010-05-17 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101125565B1 (ko) * 2009-11-13 2012-03-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR101007125B1 (ko) 2010-04-13 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2447997A1 (en) * 2010-10-26 2012-05-02 Samsung Mobile Display Co., Ltd. Organic light-emitting display device
KR101826069B1 (ko) * 2010-10-26 2018-03-23 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20120100440A (ko) * 2011-03-04 2012-09-12 삼성디스플레이 주식회사 반사형 복합표시장치 및 그 제조방법
CN102832103A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于测试SiNx绝缘层的MIM结构的制造方法
CN102646629B (zh) * 2011-07-05 2014-04-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法
KR101942471B1 (ko) 2012-06-15 2019-01-28 삼성디스플레이 주식회사 증착 장치 및 이를 이용한 유기 발광 표시장치의 제조방법
KR101960458B1 (ko) * 2012-09-18 2019-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102043177B1 (ko) 2012-11-21 2019-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104091808B (zh) * 2014-06-25 2016-08-17 合肥鑫晟光电科技有限公司 阵列基板及其制作方法和显示装置
CN104299961B (zh) * 2014-10-11 2017-02-15 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
KR20160093749A (ko) 2015-01-29 2016-08-09 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109427243A (zh) * 2017-08-22 2019-03-05 上海和辉光电有限公司 一种显示面板、装置及制作方法
CN114530115A (zh) * 2020-11-02 2022-05-24 群创光电股份有限公司 发光装置以及发光单元
US20220139304A1 (en) * 2020-11-02 2022-05-05 Innolux Corporation Light emitting device and light emitting unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326815A (ja) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2006019689A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
JP2006024881A (ja) * 2004-07-07 2006-01-26 Samsung Sdi Co Ltd 薄膜トランジスター及びその製造方法
JP2006054223A (ja) * 2004-08-09 2006-02-23 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JP3242884B2 (ja) 1993-12-22 2001-12-25 株式会社半導体エネルギー研究所 半導体装置
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
JP3973723B2 (ja) * 1997-02-12 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204895B1 (en) * 1997-09-30 2001-03-20 Kabushiki Kaisha Toshiba Display panel associated with light collecting plate and position adjusting method using microlenses for the display panel
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP3538073B2 (ja) 1999-07-29 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 Ｔｆｔを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP3873811B2 (ja) 2002-05-15 2007-01-31 日本電気株式会社 半導体装置の製造方法
TWI227913B (en) * 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
KR100579192B1 (ko) * 2004-03-11 2006-05-11 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR100623690B1 (ko) 2004-06-30 2006-09-19 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
TW200616232A (en) 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
JP2006332314A (ja) 2005-05-26 2006-12-07 Seiko Epson Corp 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005326815A (ja) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd 有機電界発光表示装置
JP2006019689A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
JP2006024881A (ja) * 2004-07-07 2006-01-26 Samsung Sdi Co Ltd 薄膜トランジスター及びその製造方法
JP2006054223A (ja) * 2004-08-09 2006-02-23 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置

Also Published As

Publication number Publication date
CN101211963A (zh) 2008-07-02
US20080157099A1 (en) 2008-07-03
JP2008165186A (ja) 2008-07-17
KR100788545B1 (ko) 2007-12-26
US7910919B2 (en) 2011-03-22
CN101211963B (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
JP4642825B2 (ja) 有機電界発光表示装置及びその製造方法
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
US9349987B2 (en) Method of manufacturing OLED display apparatus
US6420834B2 (en) Light emitting device and a method of manufacturing the same
KR100685804B1 (ko) 유기전계발광소자 및 그의 제조방법
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
JP4722866B2 (ja) 有機電界発光表示装置及びその製造方法
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
KR100686120B1 (ko) 유기 ｅｌ 소자의 제조방법
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
US20040183083A1 (en) Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
US20050263757A1 (en) Organic light emitting display device and method of fabricating the same
JP2006146205A (ja) 平板表示装置及びその製造方法
KR100788551B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR101073562B1 (ko) 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
US20140252349A1 (en) Thin film transistor

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101201

R150 Certificate of patent or registration of utility model

Ref document number: 4642825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250