JP4642261B2 - 自己整合コンタクトを有する半導体メモリ素子およびその製造方法 - Google Patents
自己整合コンタクトを有する半導体メモリ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4642261B2 JP4642261B2 JP2001098868A JP2001098868A JP4642261B2 JP 4642261 B2 JP4642261 B2 JP 4642261B2 JP 2001098868 A JP2001098868 A JP 2001098868A JP 2001098868 A JP2001098868 A JP 2001098868A JP 4642261 B2 JP4642261 B2 JP 4642261B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- contact
- interlayer insulating
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000003860 storage Methods 0.000 claims description 83
- 125000006850 spacer group Chemical group 0.000 claims description 70
- 239000011229 interlayer Substances 0.000 claims description 67
- 239000010410 layer Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 description 43
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は自己整合コンタクトを有する半導体メモリ素子およびその製造方法に係り、特にビットラインを形成した後にキャパシタを形成するキャパシタオーバービットライン（Capacitor Over Bitline;COB）構造でビットラインとゲート電極に同時に自己整合されるストレージ電極用コンタクトを具備する半導体メモリ素子およびその製造方法に関する。
【０００２】
【従来の技術】
最近、半導体素子の高集積化により単位面積当りメモリセルが占めるセルサイズも急激に小型化しており、特に半導体メモリ素子のDRAMの場合、セルサイズが１.５(m2以下に小さくなっている。このような小さなセルサイズはセルを構成する導電層間の間隔を縮めることによって可能になることであって、DRAMでは高い集積度のためにゲート電極間の間隔がデザインルールによる最小フィーチャサイズ（minimum feature size）になっている。
【０００３】
一方、半導体素子が高集積化されるにつれて下部配線層と上部配線層とを連結するコンタクトホールも小さくなり、コンタクトホールのアスペクト比が増加し、コンタクトコール間の間隔も縮まる。したがって、多層配線構造を採用する高集積半導体素子で写真蝕刻工程を用いてコンタクトホールを形成する時に希望の工程を再現性あるように実現することが益々難しくなって、ある程度の限界に至るようになった。
【０００４】
一方、DRAMにおいて集積度向上のためにビットラインを形成した後にキャパシタを形成するキャパシタオーバービットライン（Capacitor Over Bitline;COB）構造が開発され、このようなCOB構造ではビットラインと半導体基板の表面近辺に形成された活性領域のドレーン領域とを電気的に接続するコンタクト（以下、"ビットライン用コンタクト"またはDC（Direct Contact;DC)と称する)と、半導体キャパシタの下部電極のストレージ電極とソース領域とを電気的に接続するコンタクト(以下、"ストレージ電極用コンタクト"または埋込みコンタクト（Buried Contact;BC）と称する）を形成しなければならない。
【０００５】
このようなビットライン用コンタクトとストレージ電極用コンタクトを通常のスモールコンタクトタイプで形成する場合、０.２(m以下のデザインルールではストレージ電極用コンタクトとビットライン用コンタクトとの短絡は避けられなくなる。したがって、前記のようなCOB構造では前記ビットライン用コンタクトとストレージ電極用コンタクトを円滑に形成するために半導体基板のソース領域とドレーン領域と直接接続されたビットライン用パッドおよびストレージ電極用パッドを同時にあらかじめ形成した後、これらパッドとそれぞれ接続されるビットライン用コンタクトとストレージ電極用コンタクトを形成する。
【０００６】
しかし、０.１５(m以下のデザインルールでは、これらビットライン用パッドとストレージ電極用パッドとの間隔が狭くて現在の写真技術としてはビットライン用コンタクトとストレージ電極用コンタクトとの短絡を避けられなくなるという問題点がある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの短絡を防止する自己整合コンタクトを有する半導体メモリ素子を提供するところにある。
【０００８】
本発明の他の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの間隔を最大化するように配置することによってこれら間の短絡が防止され、工程マージンが増加した自己整合コンタクトを有する半導体メモリ素子を提供することにある。
【０００９】
本発明のさらに他の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの短絡を防止し、工程が単純化された自己整合コンタクトを有する半導体メモリ素子の製造方法を提供することにある。
【００１０】
前記本発明の目的を達成するための本発明の第１態様に係る自己整合コンタクトを有する半導体メモリ素子は、半導体基板の表面近辺でそれぞれ横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように配置されている複数個の活性領域と、半導体基板上に平行に配置された複数個のゲート電極パターンと、前記ゲート電極パターンの側壁に沿って形成された複数個の第１スぺーサと、前記第１スぺーサが形成された結果物の全面に形成された第１層間絶縁膜と、前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に平行に配置された複数個のビットラインパターンと、前記半導体基板の表面近辺に形成される半導体素子の活性領域と前記ビットラインパターンを電気的に接続させ、前記第１スぺーサに自己整合的に形成された複数個のビットライン用コンタクトと、前記ビットラインの側壁に沿って形成された複数個の第２スぺーサと、前記第２スぺーサが形成された結果物の全面に形成された第２層間絶縁膜と、前記半導体基板の表面近辺に形成される半導体素子の活性領域とキャパシタのストレージ電極を電気的に接続させ、前記第２および第１スぺーサに同時に自己整合的に形成された複数個のストレージ電極用コンタクトとを含み、前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置が活性領域の外側に最大限偏向するように配置され、前記複数個のゲート電極パターン中で前記ストレージ電極用コンタクトは同じゲート電極パターン間に位置し、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置されることを特徴とする。
【００１１】
前記ゲート電極パターンの最上層には絶縁性の第１マスク層がさらに形成され、前記第１マスク層と前記第１スぺーサは前記第１層間絶縁膜に対して蝕刻選択性を有する、望ましくは前記第１マスク層と前記第１スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜はシリコン酸化膜で形成される。
【００１２】
また、前記ビットラインパターン上には絶縁性の第２マスク層がさらに形成され、前記第２マスク層と前記第２スぺーサは前記第１層間絶縁膜および第２層間絶縁膜に対して蝕刻選択性を有する、望ましくは前記第２マスク層と前記第２スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜および第２層間絶縁膜はシリコン酸化膜で形成される。
【００１３】
一方、前記ビットライン用コンタクトは、前記ゲート電極パターンの表面から上方向に一定高さだけ突出し、前記ビットライン用コンタクトの表面高さは、前記ゲート電極パターンの表面高さ以下になる。
【００１４】
一方、前記ストレージ電極用コンタクトと接続するストレージ電極が前記第２層間絶縁膜上にさらに備わる。
【００１５】
一方、前記本発明の目的を達成するための本発明の第２態様に係る自己整合コンタクトを有する半導体メモリ素子は、半導体基板の表面近辺でそれぞれ横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように配置されている複数個の活性領域と、前記半導体基板上で前記各活性領域に対してその長さ方向と直交する形態で一対ずつ平行に配置されており、その側壁に沿って第１スぺーサが形成されている複数個のゲート電極パターンと、前記第１スぺーサが形成された結果物の全面に形成された第１層間絶縁膜と、前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に平行に配置され、側壁に沿って第２スぺーサが形成された複数個のビットラインパターンと、前記各活性領域に対して前記一対のゲート電極パターン間に位置して前記活性領域と前記ビットラインパターンを電気的に接続させ、前記第１スぺーサに自己整合的に形成された複数個のビットライン用コンタクトと、前記複数個のビットラインパターンが形成された前記第１層間絶縁膜上の全面に形成された第２層間絶縁膜と、前記各活性領域に対して前記一対のゲート電極パターンの各外側の端に位置して前記活性領域とキャパシタのストレージ電極を電気的に接続させ、前記第２および第１スぺーサに同時に自己整合的に形成された複数個のストレージ電極用コンタクトとを含む。
【００１６】
前記ビットライン用コンタクトは、前記ゲート電極パターンの表面から上方向に一定高さだけ突出し、前記ビットライン用コンタクトの表面高さは、前記ゲート電極パターンの表面高さ以下になる。
【００１７】
また、前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置を活性領域の外側に最大限偏向するように配置され、前記複数個のゲート電極パターン中で前記ストレージ電極用コンタクトは同じゲート電極パターン間に位置し、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置される。
【００１８】
一方、前記本発明の他の目的を達成するための本発明に係る自己整合コンタクトを有する半導体メモリ素子の製造方法は、活性領域が形成された半導体基板上にゲート絶縁膜を介在して平行に配置された複数個のゲート電極パターンを形成する段階と、前記各ゲート電極パターンの側壁に第１スぺーサを形成する段階と、前記第１スぺーサが形成された結果物上に第１層間絶縁膜を形成する段階と、前記第１スぺーサに自己整合されるように前記第１層間絶縁膜を蝕刻した後、導電性物質で埋込んで前記半導体基板の活性領域と接続されたビットライン用コンタクトを形成する段階と、前記ビットライン用コンタクトの表面と接続しながら前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に複数個のビットラインパターンを形成する段階と、前記ビットラインパターンの側壁に第２スぺーサを形成する段階と、前記第２スぺーサが形成された結果物上に第２層間絶縁膜を形成する段階と、前記第２スぺーサおよび第１スぺーサに同時に自己整合されるように前記第２層間絶縁膜および第１層間絶縁膜を蝕刻した後、導電性物質で埋込んで前記半導体基板の活性領域と接続されたストレージ電極用コンタクトを形成する段階とを含む。
【００１９】
前記ストレージ電極用コンタクトを形成する段階で、前記第２層間絶縁膜および第１層間絶縁膜は連続して蝕刻される。
【００２０】
一方、前記半導体基板の表面近辺に形成された半導体素子の活性領域は、横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように複数個が配置されており、前記各活性領域に対してその長さ方向と直交する形態で一対ずつ前記ゲート電極パターンを平行に配置されるように形成し、前記ビットライン用コンタクトは前記各活性領域に対して前記一対のゲート電極パターン間に位置するように形成し、前記ストレージ電極用コンタクトは前記各活性領域に対して前記一対のゲート電極パターンの各外側の端に位置するように形成する。
【００２１】
また、前記第１層間絶縁膜内に前記ビットライン用コンタクトを形成する段階で、除去された第１層間絶縁膜を導電性物質で埋込んだ後、前記ビットライン用コンタクトの表面高さは前記ゲート電極パターンの表面高さ以下になるようにエッチバックまたは化学機械的研磨工程をさらに行う。
【００２２】
本発明によれば、ストレージ電極用コンタクトをビットラインパターンとゲート電極パターンに自己整合的に形成するためにビットライン用コンタクトとストレージ電極用コンタクトとの短絡が防止される。また、ビットライン用コンタクトの表面高さをゲート電極パターンの表面高さ以下に形成できるために、ビットライン用コンタクトとストレージ電極用コンタクトとの距離が遠ざかってこれら間の短絡が防止され、さらにビットライン用コンタクトに対するストレージ電極コンタクトの相対的な位置を最大限遠く配置できるために、これら間の短絡を防止できると同時にコンタクトホール位置選定時に充分な工程マージンを確保できる。
【００２３】
また、従来にビットライン用パッドおよびストレージ電極用パッドを予め形成した後にビットライン用コンタクトおよびストレージ電極用コンタクトを形成したことに比べて、これらパッドをあらかじめ形成させないために工程が非常に単純化される。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例をより詳細に説明する。
【００２５】
本発明は、以下で開示される実施例に限定されるものではなく相異なる多様な形態で具現でき、単に本実施例は本発明の開示を完全にし、通常の知識を有する者に本発明の範ちゅうを完全に知らせるために提供されるものである。添付した図面でいろいろな膜と領域の厚さは明瞭性のために強調されたものである。
【００２６】
＜第１実施例＞
図１Ａ乃至図６は、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序に従って示す図面であり、図７は前記本発明の第１実施例に係る半導体メモリ素子の水平領域を拡張して示すレイアウト図である。
【００２７】
図１Ａはゲート電極パターンを形成する段階を示す平面図であり、図１Ｂは図１Ａの１Ｂ−１Ｂ’線を切った断面図である。
【００２８】
図１Ａおよび図１Ｂを参照すれば、第１導電型、例えばP型の半導体基板１の表面近辺に第２導電型、例えばN型の埋込み不純物層３とNMOSトランジスタを形成するためのP型ウェル５を通常の方法、例えばイオン注入方法で不純物イオンを注入して順に形成する。次に、前記P型ウェル５の表面領域に通常の素子分離工程、例えばLOCOS法またはトレンチ法を用いて素子分離領域７を形成して半導体基板１を活性領域１０と非活性領域の素子分離領域７とに分離する。図１Ｂで、半導体基板を示す参照番号"１"は最下層にだけ表示されたが、通常の半導体基板は前記活性領域１０が形成されたウェル５および埋込み不純物層３を含むことはもちろんである。
【００２９】
本実施例で、前記素子分離領域７は、通常の浅いトレンチ素子分離（Shallow Trench Isolation;STI）工程を用いて次のように形成できる。まず、埋込み不純物層３およびウェル５が形成された半導体基板１上にバッファ用酸化膜（図示せず）、マスク用窒化膜（図示せず）およびフォトレジスト層（図示せず）を順に形成し、写真工程を用いて非活性領域を限定するフォトレジストパターンを形成する。次に前記フォトレジストパターンを用いて前記マスク用窒化膜とバッファ用酸化膜を異方性蝕刻して非活性領域の半導体基板を露出させる。次いで、前記マスク用窒化膜およびバッファ用酸化膜を蝕刻マスクとして露出された半導体基板を約３,０００〜５,０００Å程度の深度で異方性蝕刻してトレンチを形成し、このトレンチに、例えば化学気相蒸着（Chemical Vapor Deposition;CVD）方法を用いて酸化膜を蒸着した後、エッチバックまたは化学機械的研磨（Chemical Mechanical Polishing;CMP）工程を進行して表面を平坦化させ、半導体基板１上に残留する前記窒化膜およびバッファ用酸化膜を除去することによって半導体基板１の表面に平坦化された素子分離領域７を形成できる。
【００３０】
次いで、素子分離領域７が形成された前記半導体基板１上に酸化膜または窒化膜のような所定の絶縁膜を蒸着してゲート絶縁膜９を形成する。このゲート絶縁膜９上に不純物がドープされたポリシリコン膜１１とシリサイド膜１３を通常の方法で順に形成した後、その上に例えば低圧化学気相蒸着法（Low Pressure CVD;LPCVD）またはプラズマ化学気相蒸着法（Plasma Enhanced CVD;PECVD）を用いて窒化膜よりなった第１マスク層１５を蒸着する。次いで、所定の写真蝕刻工程を実施してゲート電極パターン１７を形成する。次いで、前記ゲート電極パターン１７をイオン注入マスクとして前記半導体基板１の全面に不純物をイオン注入して、前記活性領域１０が形成されたウェル５の表面近辺に前記ゲート電極パターン１７に自己整合された不純物領域（図示せず）を形成する。前記不純物領域は後続工程によりトランジスタのソース領域またはドレーン領域になる所である。
【００３１】
図１Ａに示したように、半導体基板１の表面は活性領域１０とこれらを限定する素子分離領域７とに区分され、各活性領域１０は横方向に一定の長さだけ延びた同じ形状をし、隣接した活性領域１０の列とは半周期だけシフトされるように形成される。また各活性領域１０に対しては一対のゲート電極パターン１７が平行に配置される。
【００３２】
図２Ａは、ビットライン用コンタクトを形成する段階の平面図であり、図２Ｂは図２Ａの２Ｂ−２Ｂ’方向の断面図である。
【００３３】
図２Ａおよび図２Ｂを参照すれば、ゲート電極パターン１７が形成された結果物上に、例えばプラズマ化学気相蒸着方法または低圧化学気相蒸着方法を使用して窒化膜を所定厚さに蒸着した後、全面エッチバックしてゲート電極パターン１７の側壁に第１スぺーサ１９を形成する。前記第１スぺーサ１９は、後続するビットライン用コンタクト形成のための蝕刻工程でゲート電極パターンの蝕刻を防止してビットライン用コンタクトを自己整合的に形成させる蝕刻障壁層の役割をする。
【００３４】
次に、通常の化学気相蒸着方法を使用して５,０００〜８,０００Å程度の厚い絶縁膜、例えば前記第１マスク層１５および第１スぺーサ１９に対して蝕刻選択性を有するボロン-燐を含むシリコン酸化膜のBPSG（Boro-Phosphosilicate Glass）膜を蒸着して第１スぺーサ１９間を埋込む第１層間絶縁膜２３を形成する。次に、CMPのような通常の平坦化工程を実施して前記第１層間絶縁膜２３の表面を平坦化する。
【００３５】
次に、所定の写真蝕刻工程を実施して第１層間絶縁膜２３を蝕刻することによって、半導体基板の活性領域１０を露出させるコンタクトホールを形成する。このコンタクトホールは図２Ａに示したように、各活性領域１０に対してその中心部の一対のゲート電極パターン１７の側壁に形成された第１スぺーサ１９間で前記第１スぺーサ１９に自己整合的に形成される。
【００３６】
次いで、半導体基板の活性領域１０を露出させるコンタクトホールが形成された前記の結果物上に導電物質、例えば不純物がドープされたポリシリコン膜を所定厚さで蒸着した後、エッチバックまたはCMP工程を実施して前記コンタクトホール内部を埋込んでビットライン用コンタクト２５を形成する。前記ビットラインコンタクト２５は後続工程で形成されるビットラインと半導体基板の活性領域１０を電気的に接続するためのものである。
【００３７】
図３Ａはビットラインパターンを形成する段階の平面図であり、図３Ｂは前記平面図の３Ｂ−３Ｂ’方向の断面図であり、図４は３Ｃ−３Ｃ’方向の断面図である。
【００３８】
詳細には、ビットライン用コンタクト２５が形成された結果物の全面に導電物質、例えばタングステン膜、チタン膜、タングステン膜またはチタン窒化膜を順に所定厚さに蒸着してビットライン用導電層を形成した後、引続き前記ビットライン用導電層上にプラズマ化学気相蒸着（PECVD）方法または低圧化学気相蒸着方法で所定厚さの窒化膜を蒸着して第２マスク層２９を形成する。
【００３９】
次に、所定の写真蝕刻工程を実施してビットラインが形成される領域を限定した後、前記第２マスク層２９とビットライン用導電層２７を順に蝕刻することによって、第２マスク層２９とビットライン導電層２７とよりなされたビットラインパターンを形成する。前記ビットラインパターンは図３Ａに示したように、各活性領域１０が形成された間に前記ゲート電極パターン１７と直交する方向に形成され、前記ビットライン用コンタクト２５が前記ビットラインパターンの下部とオーバーラップされるように形成されるために、前記ビットライン２７はゲート電極パターン１７の側壁に形成された第１スぺーサ１９に自己整合的に形成されたビットライン用コンタクト２５により半導体基板の活性領域１０と接続される。
【００４０】
一方、前記ビットライン用導電層を第１層間絶縁膜２３上に形成する前に前記第１層間絶縁膜２３上に他の層間絶縁膜（図示せず）をさらに形成した後、前記ビットライン用コンタクト２５を露出させるコンタクトホールを形成し、さらにその後、前記コンタクトホールを埋込みながら前記他の層間絶縁膜上の全面にビットライン用導電層を形成する場合もある。
【００４１】
一方、前記ビットラインパターンが形成された後、第１層間絶縁膜２３上の全面に、例えば低圧化学気相蒸着（LPCVD）方法またはプラズマ化学気相蒸着方法で窒化膜を蒸着した後、エッチバックして前記ビットライン２７パターンの側壁に第２スぺーサ３１を形成する。
【００４２】
図５Ａはストレージ電極用コンタクトを形成する段階の平面図であり、図５Ｂ及び図６は各々４Ｂ−４Ｂ’方向および４Ｃ−４Ｃ’方向の断面図である。
【００４３】
詳細には、前記ビットラインパターンの側壁に第２スぺーサ３１を形成した後、結果物上に第２マスク層２９および第２スぺーサ３１に蝕刻選択性を有するシリコン酸化膜、例えばボロン-燐を含むシリコン膜（Boro-Phosphosilicate Glass;BPSG）を蒸着して第２スぺーサ３１間を埋込む第２層間絶縁膜３３を形成する。前記第２層間絶縁膜３３および第１層間絶縁膜２３としては、後続するストレージ電極用コンタクト形成のための蝕刻工程時に前記第２マスク層２９、第２スぺーサ３１、第１マスク層１５及び第１スぺーサ１９に対して蝕刻選択性を有する物質を選択して使用できる。
【００４４】
次に、写真蝕刻工程を実施して前記第２層間絶縁膜３３上に、半導体基板の活性領域１０、特にトランジスタのソース領域上部の第２層間絶縁膜３３を露出させる形態のフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンを蝕刻マスクとして使用して第２層間絶縁膜３３および第１層間絶縁膜２３を順に蝕刻することによって、半導体基板のソース領域を露出させるコンタクトホールを形成する。この時、前記コンタクトホールは、ビットラインパターンの側壁に沿って形成された第２スぺーサ３１と同時に前記ゲート電極パターン１７の側壁に沿って形成された第１スぺーサ１９に自己整合されるように形成される。
【００４５】
次いで、コンタクトホールが形成された結果物上に導電物質、例えば不純物がドープされたポリシリコン膜を蒸着した後、エッチバックまたは化学機械的研磨工程を行うことによって前記コンタクトホールを埋込みながら半導体基板の活性領域１０と接続されたストレージ電極用コンタクト３５を形成する。この時、前記エッチバック工程は被蝕刻物質が上側から均一な速度で蝕刻されることをいい、化学機械的研磨工程は被蝕刻物質が形成された基板の上側から同じ高さで蝕刻されることを意味する。
【００４６】
引き続き、通常の方法でストレージ電極用コンタクトが形成された結果物上にストレージ電極、誘電体膜およびプレート電極を形成して半導体メモリ素子のキャパシタを製造する。前記ストレージ電極はスタック型またはセルキャパシタンスを増加させるためのシリンダー型およびその他の色々な形態で形成できることはもちろんである。
【００４７】
図７は、図５Ａに示した平面図を拡張した図面であり、図７を参照すれば、横方向に一定の長さを有する活性領域１０が一定の間隔をおいて相互分離され複数個形成されており、縦方向には前記活性領域１０が隣接した列とはおのおの半周期だけシフトされるように配置される。各活性領域１０に対しては縦方向に一対のゲート電極パターン１７が一定の間隔をおいて平行に複数個が形成される。
【００４８】
一方、前記ゲート電極パターン１７上には第１層間絶縁膜により絶縁されながら、前記ゲート電極パターン１７と直交する方向に複数個のビットラインパターンが形成され、前記ビットラインパターンは前記活性領域１０間に形成される。前記ビットライン用コンタクト２５とストレージ電極用コンタクト３５は前記ゲート電極パターン１７間に相互区別される位置に形成される。すなわち、前記ビットライン用コンタクト２５とストレージ電極用コンタクト３５は一個おきに前記ゲート電極パターン１７間に形成され、前記ストレージ電極用コンタクト３５はゲート電極パターン１７とビットラインパターンで取り囲まれた領域ごとに一個ずつ形成されるが、前記ビットライン用コンタクト２５はゲート電極パターン１７とビットラインパターンで取り囲まれた領域ごとに一個置きに形成されることが分かる。第１実施例では前記ストレージ電極用コンタクト３５の中心位置が縦方向に沿って一列に配列されていることが分かる。
【００４９】
以上の前記本発明の第１実施例に係る半導体メモリ素子の製造方法によれば、ストレージ電極用コンタクトをビットライン側壁に形成された第２スぺーサとゲート電極パターンの側壁に形成された第１スぺーサに同時に自己整合されるように形成することによって単純な工程でビットライン用コンタクトとストレージ電極用コンタクトとの短絡が防止され、工程マージンが向上した半導体メモリ素子を製造できる。
【００５０】
＜第２実施例＞
第２実施例は、第１実施例の図５Ｂに示したように、ビットライン用コンタクト２５とストレージ電極用コンタクト３５は第１層間絶縁膜２３に分離されているが、その距離Ｌ０が非常に近いためにミスアラインに対する工程マージンが非常に小さい。したがって、ビットライン用コンタクト２５が形成された状態でストレージ電極用コンタクト３５を形成するための写真工程でミスアラインが発生する場合にも二つのコンタクト間に短絡を防止できる方法を提示する。
【００５１】
図８は本発明の第２実施例に係る半導体メモリ素子のレイアウト図であり、図９は図８の６Ｂ−６Ｂ’方向の断面図であり、第１実施例と同じ参照番号は同一部材を示す。
【００５２】
図８を参照すれば、第１実施例のレイアウト図を示す図７と比較して、各活性領域１０に対して一対のゲート電極パターン１７間の中央に配置されたビットライン用コンタクト２５を中心として各ゲート電極パターン１７の外側端に形成されるストレージ電極用コンタクト３５の中心が最大限外側に偏向されるように配置されていて、ストレージ電極用コンタクト３５が縦方向に沿って全体的にジグザグ形態をなすように配置されていることが分かる。これはビットライン用コンタクト２５の中心は変わらないが、各活性領域１０において各ゲート電極パターン１７の両外側端に位置するストレージ電極用コンタクト３５の位置が許容する範囲でできるだけ外側に偏向されるために、縦方向に隣接する活性領域１０間におのおの半周期だけシフトされることとあいまって全体的にジグザグ形態になることである。
【００５３】
一方、前記ストレージ電極用コンタクト３５の中心位置が外側に偏向されうる範囲は、前記ストレージ電極用コンタクト３５の中心位置が少なくとも前記ゲート電極パターン１７間に位置し、ゲート電極パターン１７の側壁に沿って形成された第１スぺーサ１９に自己整合されるようにし、さらに少なくとも前記ストレージ電極用コンタクト３５の底面が前記隣る第１スぺーサ１９により露出される半導体基板の活性領域１０の表面の全体と接触するようにして接触面積の減少を防止しなければならない。
【００５４】
図９を参照すれば、ビットライン用コンタクト２５の側壁とゲート電極パターン１７の側壁が一直線になるように示したが、本実施例はこれに限定されるものではない。一方、図９に示したようにビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ１が図５Ｂに示した距離Ｌ０に比べて延びたことが分かり、したがって、ストレージ電極用コンタクト３５の形成のための写真工程時にミスアラインに対する工程マージンをふやせる。
【００５５】
＜第３実施例＞
本発明の第３実施例は、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との短絡を防止するための他の方法を示すことであって、図１０Ａ及び図１０Ｂは第３実施例に係る半導体メモリ素子の製造方法を説明するための断面図であって、図８Ａの６Ｂ−６Ｂ’を切ったものに対応する断面図である。
【００５６】
詳細には、本発明の第１実施例の図２Ｂに示したように、ビットライン用コンタクトホールを形成し、基板の全面に導電膜、例えばドープされたポリシリコン膜を蒸着した状態で化学機械的研磨工程またはエッチバック工程を進行し、この時にゲート電極パターン１７の最上層に位置した第１マスク層１５が露出される時まで行う。この時、前記第１マスク層１５の一部が過蝕刻される場合もあるが、ゲート電極（１１＋１３）と後続するストレージ電極用コンタクト３５との絶縁特性を確保するためには、図１０Ａに示したように前記第１マスク層１５は少なくともその高さの中間程度までは残留させることが望ましい。前記第１マスク層１５とビットライン用コンタクト２５の形成物質間の蝕刻選択性によって残留する前記ビットライン用コンタクト２５の表面高さは、前記残留する第１マスク層１５の表面高さより大きいか、または同一かそれ以下である場合もある。
【００５７】
次いで、第２層間絶縁膜３３とストレージ電極用コンタクト３５を形成する後続工程は第１実施例と同じ方法で行う。図１０Ｂに示したように、図５Ｂと比較してビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ２は第１実施例のようにビットライン用コンタクト２５の突出部分（すなわち、第１マスク層１５から上方に突出すると同時に側面に一定長さだけ延設された部分）が除去されるために非常に広がる。したがって、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との短絡を容易に防止でき、ストレージ電極用コンタクト３５の形成のための写真蝕刻工程時にミスアラインに対する工程マージンも非常に向上することが分かる。
【００５８】
＜第４実施例＞
第４実施例は本発明の第２実施例と第３実施例を結合したものであって、図１１は第４実施例の方法を示す断面図である。図１１は図８のレイアウト図で６Ｂ−６Ｂ’線に対応した断面図である。
【００５９】
図１１を参照すれば、ストレージ電極用コンタクト３５の中心位置を活性領域１０の量外側端に最大限移すと同時にビットライン用コンタクト２５の表面高さをゲート電極パターン１７の高さ水準に低められ、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ３がさらに広がってこれらの間の短絡をさらに効果的に防止できる。
【００６０】
【発明の効果】
以上、本発明の実施例について詳細に説明したが、本発明は前記の実施例に限定されず、本発明が属する技術的思想内で当業者により多くの変形および改良が可能である。
【００６１】
本発明によれば、ストレージ電極用コンタクトをビットラインとゲート電極パターンの側壁に形成されたスぺーサに同時に自己整合されるように形成することによって、単純な工程でビットライン用コンタクトとストレージ電極用コンタクトとの短絡がなくて工程マージンが向上した半導体メモリ素子を製造できる。
【００６２】
また、ストレージ電極用コンタクトを形成する時、各活性領域の外側にできるだけ最大限偏向するようにジグザグに配置することによって、ビットライン用コンタクトとストレージ電極用コンタクトとの間隔を広げてストレージ電極用コンタクト形成のための写真工程時にミスアラインマージンをふやせる。
【００６３】
また、ビットライン用コンタクトを形成し、全面に導電膜を蒸着した状態でCMPまたはエッチバックを進行する時にマスク層の高さまでビットライン用コンタクトを蝕刻することによって、ビットライン用コンタクトとストレージ電極用コンタクトとの距離を広げられてこれら間の短絡をさらに効果的に防止できる。
【図面の簡単な説明】
【図１】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図２】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図３】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図４】本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図５】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図６】本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図７】本発明の第１実施例に係る半導体メモリ素子の水平領域を拡張して示すレイアウト図である。
【図８】本発明の第２実施例に係る半導体メモリ素子のレイアウト図である。
【図９】図８の６ｂ−６ｂ’方向の断面図である。
【図１０】Ａ、Ｂは、本発明の第３実施例に係る半導体メモリ素子の製造方法を説明するための図８の６Ｂ−６Ｂ’方向に対応する断面図である。
【図１１】本発明の第４実施例に係る半導体メモリ素子の製造方法を説明するための図８の６Ｂ−６Ｂ’方向に対応する断面図である。
【符号の説明】
１…半導体基板
３…埋込み不純物層
５…ウェル
７…素子分離領域
９…ゲート絶縁膜
１０…活性領域
１１、１３…ゲート電極
１５…第１マスク層
１７…ゲート電極パターン
１９…第１スぺーサ
２３…第１層間絶縁膜
２５…ビットライン用コンタクト
２７…ビットライン
２９…第２マスク層
３１…第２スぺーサ
３３…第２層間絶縁膜
３５…ストレージ電極用コンタクト
【発明の属する技術分野】
本発明は自己整合コンタクトを有する半導体メモリ素子およびその製造方法に係り、特にビットラインを形成した後にキャパシタを形成するキャパシタオーバービットライン（Capacitor Over Bitline;COB）構造でビットラインとゲート電極に同時に自己整合されるストレージ電極用コンタクトを具備する半導体メモリ素子およびその製造方法に関する。
【０００２】
【従来の技術】
最近、半導体素子の高集積化により単位面積当りメモリセルが占めるセルサイズも急激に小型化しており、特に半導体メモリ素子のDRAMの場合、セルサイズが１.５(m2以下に小さくなっている。このような小さなセルサイズはセルを構成する導電層間の間隔を縮めることによって可能になることであって、DRAMでは高い集積度のためにゲート電極間の間隔がデザインルールによる最小フィーチャサイズ（minimum feature size）になっている。
【０００３】
一方、半導体素子が高集積化されるにつれて下部配線層と上部配線層とを連結するコンタクトホールも小さくなり、コンタクトホールのアスペクト比が増加し、コンタクトコール間の間隔も縮まる。したがって、多層配線構造を採用する高集積半導体素子で写真蝕刻工程を用いてコンタクトホールを形成する時に希望の工程を再現性あるように実現することが益々難しくなって、ある程度の限界に至るようになった。
【０００４】
一方、DRAMにおいて集積度向上のためにビットラインを形成した後にキャパシタを形成するキャパシタオーバービットライン（Capacitor Over Bitline;COB）構造が開発され、このようなCOB構造ではビットラインと半導体基板の表面近辺に形成された活性領域のドレーン領域とを電気的に接続するコンタクト（以下、"ビットライン用コンタクト"またはDC（Direct Contact;DC)と称する)と、半導体キャパシタの下部電極のストレージ電極とソース領域とを電気的に接続するコンタクト(以下、"ストレージ電極用コンタクト"または埋込みコンタクト（Buried Contact;BC）と称する）を形成しなければならない。
【０００５】
このようなビットライン用コンタクトとストレージ電極用コンタクトを通常のスモールコンタクトタイプで形成する場合、０.２(m以下のデザインルールではストレージ電極用コンタクトとビットライン用コンタクトとの短絡は避けられなくなる。したがって、前記のようなCOB構造では前記ビットライン用コンタクトとストレージ電極用コンタクトを円滑に形成するために半導体基板のソース領域とドレーン領域と直接接続されたビットライン用パッドおよびストレージ電極用パッドを同時にあらかじめ形成した後、これらパッドとそれぞれ接続されるビットライン用コンタクトとストレージ電極用コンタクトを形成する。
【０００６】
しかし、０.１５(m以下のデザインルールでは、これらビットライン用パッドとストレージ電極用パッドとの間隔が狭くて現在の写真技術としてはビットライン用コンタクトとストレージ電極用コンタクトとの短絡を避けられなくなるという問題点がある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの短絡を防止する自己整合コンタクトを有する半導体メモリ素子を提供するところにある。
【０００８】
本発明の他の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの間隔を最大化するように配置することによってこれら間の短絡が防止され、工程マージンが増加した自己整合コンタクトを有する半導体メモリ素子を提供することにある。
【０００９】
本発明のさらに他の目的は、ビットライン用コンタクトとストレージ電極用コンタクトとの短絡を防止し、工程が単純化された自己整合コンタクトを有する半導体メモリ素子の製造方法を提供することにある。
【００１０】
前記本発明の目的を達成するための本発明の第１態様に係る自己整合コンタクトを有する半導体メモリ素子は、半導体基板の表面近辺でそれぞれ横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように配置されている複数個の活性領域と、半導体基板上に平行に配置された複数個のゲート電極パターンと、前記ゲート電極パターンの側壁に沿って形成された複数個の第１スぺーサと、前記第１スぺーサが形成された結果物の全面に形成された第１層間絶縁膜と、前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に平行に配置された複数個のビットラインパターンと、前記半導体基板の表面近辺に形成される半導体素子の活性領域と前記ビットラインパターンを電気的に接続させ、前記第１スぺーサに自己整合的に形成された複数個のビットライン用コンタクトと、前記ビットラインの側壁に沿って形成された複数個の第２スぺーサと、前記第２スぺーサが形成された結果物の全面に形成された第２層間絶縁膜と、前記半導体基板の表面近辺に形成される半導体素子の活性領域とキャパシタのストレージ電極を電気的に接続させ、前記第２および第１スぺーサに同時に自己整合的に形成された複数個のストレージ電極用コンタクトとを含み、前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置が活性領域の外側に最大限偏向するように配置され、前記複数個のゲート電極パターン中で前記ストレージ電極用コンタクトは同じゲート電極パターン間に位置し、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置されることを特徴とする。
【００１１】
前記ゲート電極パターンの最上層には絶縁性の第１マスク層がさらに形成され、前記第１マスク層と前記第１スぺーサは前記第１層間絶縁膜に対して蝕刻選択性を有する、望ましくは前記第１マスク層と前記第１スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜はシリコン酸化膜で形成される。
【００１２】
また、前記ビットラインパターン上には絶縁性の第２マスク層がさらに形成され、前記第２マスク層と前記第２スぺーサは前記第１層間絶縁膜および第２層間絶縁膜に対して蝕刻選択性を有する、望ましくは前記第２マスク層と前記第２スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜および第２層間絶縁膜はシリコン酸化膜で形成される。
【００１３】
一方、前記ビットライン用コンタクトは、前記ゲート電極パターンの表面から上方向に一定高さだけ突出し、前記ビットライン用コンタクトの表面高さは、前記ゲート電極パターンの表面高さ以下になる。
【００１４】
一方、前記ストレージ電極用コンタクトと接続するストレージ電極が前記第２層間絶縁膜上にさらに備わる。
【００１５】
一方、前記本発明の目的を達成するための本発明の第２態様に係る自己整合コンタクトを有する半導体メモリ素子は、半導体基板の表面近辺でそれぞれ横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように配置されている複数個の活性領域と、前記半導体基板上で前記各活性領域に対してその長さ方向と直交する形態で一対ずつ平行に配置されており、その側壁に沿って第１スぺーサが形成されている複数個のゲート電極パターンと、前記第１スぺーサが形成された結果物の全面に形成された第１層間絶縁膜と、前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に平行に配置され、側壁に沿って第２スぺーサが形成された複数個のビットラインパターンと、前記各活性領域に対して前記一対のゲート電極パターン間に位置して前記活性領域と前記ビットラインパターンを電気的に接続させ、前記第１スぺーサに自己整合的に形成された複数個のビットライン用コンタクトと、前記複数個のビットラインパターンが形成された前記第１層間絶縁膜上の全面に形成された第２層間絶縁膜と、前記各活性領域に対して前記一対のゲート電極パターンの各外側の端に位置して前記活性領域とキャパシタのストレージ電極を電気的に接続させ、前記第２および第１スぺーサに同時に自己整合的に形成された複数個のストレージ電極用コンタクトとを含む。
【００１６】
前記ビットライン用コンタクトは、前記ゲート電極パターンの表面から上方向に一定高さだけ突出し、前記ビットライン用コンタクトの表面高さは、前記ゲート電極パターンの表面高さ以下になる。
【００１７】
また、前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置を活性領域の外側に最大限偏向するように配置され、前記複数個のゲート電極パターン中で前記ストレージ電極用コンタクトは同じゲート電極パターン間に位置し、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置される。
【００１８】
一方、前記本発明の他の目的を達成するための本発明に係る自己整合コンタクトを有する半導体メモリ素子の製造方法は、活性領域が形成された半導体基板上にゲート絶縁膜を介在して平行に配置された複数個のゲート電極パターンを形成する段階と、前記各ゲート電極パターンの側壁に第１スぺーサを形成する段階と、前記第１スぺーサが形成された結果物上に第１層間絶縁膜を形成する段階と、前記第１スぺーサに自己整合されるように前記第１層間絶縁膜を蝕刻した後、導電性物質で埋込んで前記半導体基板の活性領域と接続されたビットライン用コンタクトを形成する段階と、前記ビットライン用コンタクトの表面と接続しながら前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に複数個のビットラインパターンを形成する段階と、前記ビットラインパターンの側壁に第２スぺーサを形成する段階と、前記第２スぺーサが形成された結果物上に第２層間絶縁膜を形成する段階と、前記第２スぺーサおよび第１スぺーサに同時に自己整合されるように前記第２層間絶縁膜および第１層間絶縁膜を蝕刻した後、導電性物質で埋込んで前記半導体基板の活性領域と接続されたストレージ電極用コンタクトを形成する段階とを含む。
【００１９】
前記ストレージ電極用コンタクトを形成する段階で、前記第２層間絶縁膜および第１層間絶縁膜は連続して蝕刻される。
【００２０】
一方、前記半導体基板の表面近辺に形成された半導体素子の活性領域は、横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように複数個が配置されており、前記各活性領域に対してその長さ方向と直交する形態で一対ずつ前記ゲート電極パターンを平行に配置されるように形成し、前記ビットライン用コンタクトは前記各活性領域に対して前記一対のゲート電極パターン間に位置するように形成し、前記ストレージ電極用コンタクトは前記各活性領域に対して前記一対のゲート電極パターンの各外側の端に位置するように形成する。
【００２１】
また、前記第１層間絶縁膜内に前記ビットライン用コンタクトを形成する段階で、除去された第１層間絶縁膜を導電性物質で埋込んだ後、前記ビットライン用コンタクトの表面高さは前記ゲート電極パターンの表面高さ以下になるようにエッチバックまたは化学機械的研磨工程をさらに行う。
【００２２】
本発明によれば、ストレージ電極用コンタクトをビットラインパターンとゲート電極パターンに自己整合的に形成するためにビットライン用コンタクトとストレージ電極用コンタクトとの短絡が防止される。また、ビットライン用コンタクトの表面高さをゲート電極パターンの表面高さ以下に形成できるために、ビットライン用コンタクトとストレージ電極用コンタクトとの距離が遠ざかってこれら間の短絡が防止され、さらにビットライン用コンタクトに対するストレージ電極コンタクトの相対的な位置を最大限遠く配置できるために、これら間の短絡を防止できると同時にコンタクトホール位置選定時に充分な工程マージンを確保できる。
【００２３】
また、従来にビットライン用パッドおよびストレージ電極用パッドを予め形成した後にビットライン用コンタクトおよびストレージ電極用コンタクトを形成したことに比べて、これらパッドをあらかじめ形成させないために工程が非常に単純化される。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施例をより詳細に説明する。
【００２５】
本発明は、以下で開示される実施例に限定されるものではなく相異なる多様な形態で具現でき、単に本実施例は本発明の開示を完全にし、通常の知識を有する者に本発明の範ちゅうを完全に知らせるために提供されるものである。添付した図面でいろいろな膜と領域の厚さは明瞭性のために強調されたものである。
【００２６】
＜第１実施例＞
図１Ａ乃至図６は、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序に従って示す図面であり、図７は前記本発明の第１実施例に係る半導体メモリ素子の水平領域を拡張して示すレイアウト図である。
【００２７】
図１Ａはゲート電極パターンを形成する段階を示す平面図であり、図１Ｂは図１Ａの１Ｂ−１Ｂ’線を切った断面図である。
【００２８】
図１Ａおよび図１Ｂを参照すれば、第１導電型、例えばP型の半導体基板１の表面近辺に第２導電型、例えばN型の埋込み不純物層３とNMOSトランジスタを形成するためのP型ウェル５を通常の方法、例えばイオン注入方法で不純物イオンを注入して順に形成する。次に、前記P型ウェル５の表面領域に通常の素子分離工程、例えばLOCOS法またはトレンチ法を用いて素子分離領域７を形成して半導体基板１を活性領域１０と非活性領域の素子分離領域７とに分離する。図１Ｂで、半導体基板を示す参照番号"１"は最下層にだけ表示されたが、通常の半導体基板は前記活性領域１０が形成されたウェル５および埋込み不純物層３を含むことはもちろんである。
【００２９】
本実施例で、前記素子分離領域７は、通常の浅いトレンチ素子分離（Shallow Trench Isolation;STI）工程を用いて次のように形成できる。まず、埋込み不純物層３およびウェル５が形成された半導体基板１上にバッファ用酸化膜（図示せず）、マスク用窒化膜（図示せず）およびフォトレジスト層（図示せず）を順に形成し、写真工程を用いて非活性領域を限定するフォトレジストパターンを形成する。次に前記フォトレジストパターンを用いて前記マスク用窒化膜とバッファ用酸化膜を異方性蝕刻して非活性領域の半導体基板を露出させる。次いで、前記マスク用窒化膜およびバッファ用酸化膜を蝕刻マスクとして露出された半導体基板を約３,０００〜５,０００Å程度の深度で異方性蝕刻してトレンチを形成し、このトレンチに、例えば化学気相蒸着（Chemical Vapor Deposition;CVD）方法を用いて酸化膜を蒸着した後、エッチバックまたは化学機械的研磨（Chemical Mechanical Polishing;CMP）工程を進行して表面を平坦化させ、半導体基板１上に残留する前記窒化膜およびバッファ用酸化膜を除去することによって半導体基板１の表面に平坦化された素子分離領域７を形成できる。
【００３０】
次いで、素子分離領域７が形成された前記半導体基板１上に酸化膜または窒化膜のような所定の絶縁膜を蒸着してゲート絶縁膜９を形成する。このゲート絶縁膜９上に不純物がドープされたポリシリコン膜１１とシリサイド膜１３を通常の方法で順に形成した後、その上に例えば低圧化学気相蒸着法（Low Pressure CVD;LPCVD）またはプラズマ化学気相蒸着法（Plasma Enhanced CVD;PECVD）を用いて窒化膜よりなった第１マスク層１５を蒸着する。次いで、所定の写真蝕刻工程を実施してゲート電極パターン１７を形成する。次いで、前記ゲート電極パターン１７をイオン注入マスクとして前記半導体基板１の全面に不純物をイオン注入して、前記活性領域１０が形成されたウェル５の表面近辺に前記ゲート電極パターン１７に自己整合された不純物領域（図示せず）を形成する。前記不純物領域は後続工程によりトランジスタのソース領域またはドレーン領域になる所である。
【００３１】
図１Ａに示したように、半導体基板１の表面は活性領域１０とこれらを限定する素子分離領域７とに区分され、各活性領域１０は横方向に一定の長さだけ延びた同じ形状をし、隣接した活性領域１０の列とは半周期だけシフトされるように形成される。また各活性領域１０に対しては一対のゲート電極パターン１７が平行に配置される。
【００３２】
図２Ａは、ビットライン用コンタクトを形成する段階の平面図であり、図２Ｂは図２Ａの２Ｂ−２Ｂ’方向の断面図である。
【００３３】
図２Ａおよび図２Ｂを参照すれば、ゲート電極パターン１７が形成された結果物上に、例えばプラズマ化学気相蒸着方法または低圧化学気相蒸着方法を使用して窒化膜を所定厚さに蒸着した後、全面エッチバックしてゲート電極パターン１７の側壁に第１スぺーサ１９を形成する。前記第１スぺーサ１９は、後続するビットライン用コンタクト形成のための蝕刻工程でゲート電極パターンの蝕刻を防止してビットライン用コンタクトを自己整合的に形成させる蝕刻障壁層の役割をする。
【００３４】
次に、通常の化学気相蒸着方法を使用して５,０００〜８,０００Å程度の厚い絶縁膜、例えば前記第１マスク層１５および第１スぺーサ１９に対して蝕刻選択性を有するボロン-燐を含むシリコン酸化膜のBPSG（Boro-Phosphosilicate Glass）膜を蒸着して第１スぺーサ１９間を埋込む第１層間絶縁膜２３を形成する。次に、CMPのような通常の平坦化工程を実施して前記第１層間絶縁膜２３の表面を平坦化する。
【００３５】
次に、所定の写真蝕刻工程を実施して第１層間絶縁膜２３を蝕刻することによって、半導体基板の活性領域１０を露出させるコンタクトホールを形成する。このコンタクトホールは図２Ａに示したように、各活性領域１０に対してその中心部の一対のゲート電極パターン１７の側壁に形成された第１スぺーサ１９間で前記第１スぺーサ１９に自己整合的に形成される。
【００３６】
次いで、半導体基板の活性領域１０を露出させるコンタクトホールが形成された前記の結果物上に導電物質、例えば不純物がドープされたポリシリコン膜を所定厚さで蒸着した後、エッチバックまたはCMP工程を実施して前記コンタクトホール内部を埋込んでビットライン用コンタクト２５を形成する。前記ビットラインコンタクト２５は後続工程で形成されるビットラインと半導体基板の活性領域１０を電気的に接続するためのものである。
【００３７】
図３Ａはビットラインパターンを形成する段階の平面図であり、図３Ｂは前記平面図の３Ｂ−３Ｂ’方向の断面図であり、図４は３Ｃ−３Ｃ’方向の断面図である。
【００３８】
詳細には、ビットライン用コンタクト２５が形成された結果物の全面に導電物質、例えばタングステン膜、チタン膜、タングステン膜またはチタン窒化膜を順に所定厚さに蒸着してビットライン用導電層を形成した後、引続き前記ビットライン用導電層上にプラズマ化学気相蒸着（PECVD）方法または低圧化学気相蒸着方法で所定厚さの窒化膜を蒸着して第２マスク層２９を形成する。
【００３９】
次に、所定の写真蝕刻工程を実施してビットラインが形成される領域を限定した後、前記第２マスク層２９とビットライン用導電層２７を順に蝕刻することによって、第２マスク層２９とビットライン導電層２７とよりなされたビットラインパターンを形成する。前記ビットラインパターンは図３Ａに示したように、各活性領域１０が形成された間に前記ゲート電極パターン１７と直交する方向に形成され、前記ビットライン用コンタクト２５が前記ビットラインパターンの下部とオーバーラップされるように形成されるために、前記ビットライン２７はゲート電極パターン１７の側壁に形成された第１スぺーサ１９に自己整合的に形成されたビットライン用コンタクト２５により半導体基板の活性領域１０と接続される。
【００４０】
一方、前記ビットライン用導電層を第１層間絶縁膜２３上に形成する前に前記第１層間絶縁膜２３上に他の層間絶縁膜（図示せず）をさらに形成した後、前記ビットライン用コンタクト２５を露出させるコンタクトホールを形成し、さらにその後、前記コンタクトホールを埋込みながら前記他の層間絶縁膜上の全面にビットライン用導電層を形成する場合もある。
【００４１】
一方、前記ビットラインパターンが形成された後、第１層間絶縁膜２３上の全面に、例えば低圧化学気相蒸着（LPCVD）方法またはプラズマ化学気相蒸着方法で窒化膜を蒸着した後、エッチバックして前記ビットライン２７パターンの側壁に第２スぺーサ３１を形成する。
【００４２】
図５Ａはストレージ電極用コンタクトを形成する段階の平面図であり、図５Ｂ及び図６は各々４Ｂ−４Ｂ’方向および４Ｃ−４Ｃ’方向の断面図である。
【００４３】
詳細には、前記ビットラインパターンの側壁に第２スぺーサ３１を形成した後、結果物上に第２マスク層２９および第２スぺーサ３１に蝕刻選択性を有するシリコン酸化膜、例えばボロン-燐を含むシリコン膜（Boro-Phosphosilicate Glass;BPSG）を蒸着して第２スぺーサ３１間を埋込む第２層間絶縁膜３３を形成する。前記第２層間絶縁膜３３および第１層間絶縁膜２３としては、後続するストレージ電極用コンタクト形成のための蝕刻工程時に前記第２マスク層２９、第２スぺーサ３１、第１マスク層１５及び第１スぺーサ１９に対して蝕刻選択性を有する物質を選択して使用できる。
【００４４】
次に、写真蝕刻工程を実施して前記第２層間絶縁膜３３上に、半導体基板の活性領域１０、特にトランジスタのソース領域上部の第２層間絶縁膜３３を露出させる形態のフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンを蝕刻マスクとして使用して第２層間絶縁膜３３および第１層間絶縁膜２３を順に蝕刻することによって、半導体基板のソース領域を露出させるコンタクトホールを形成する。この時、前記コンタクトホールは、ビットラインパターンの側壁に沿って形成された第２スぺーサ３１と同時に前記ゲート電極パターン１７の側壁に沿って形成された第１スぺーサ１９に自己整合されるように形成される。
【００４５】
次いで、コンタクトホールが形成された結果物上に導電物質、例えば不純物がドープされたポリシリコン膜を蒸着した後、エッチバックまたは化学機械的研磨工程を行うことによって前記コンタクトホールを埋込みながら半導体基板の活性領域１０と接続されたストレージ電極用コンタクト３５を形成する。この時、前記エッチバック工程は被蝕刻物質が上側から均一な速度で蝕刻されることをいい、化学機械的研磨工程は被蝕刻物質が形成された基板の上側から同じ高さで蝕刻されることを意味する。
【００４６】
引き続き、通常の方法でストレージ電極用コンタクトが形成された結果物上にストレージ電極、誘電体膜およびプレート電極を形成して半導体メモリ素子のキャパシタを製造する。前記ストレージ電極はスタック型またはセルキャパシタンスを増加させるためのシリンダー型およびその他の色々な形態で形成できることはもちろんである。
【００４７】
図７は、図５Ａに示した平面図を拡張した図面であり、図７を参照すれば、横方向に一定の長さを有する活性領域１０が一定の間隔をおいて相互分離され複数個形成されており、縦方向には前記活性領域１０が隣接した列とはおのおの半周期だけシフトされるように配置される。各活性領域１０に対しては縦方向に一対のゲート電極パターン１７が一定の間隔をおいて平行に複数個が形成される。
【００４８】
一方、前記ゲート電極パターン１７上には第１層間絶縁膜により絶縁されながら、前記ゲート電極パターン１７と直交する方向に複数個のビットラインパターンが形成され、前記ビットラインパターンは前記活性領域１０間に形成される。前記ビットライン用コンタクト２５とストレージ電極用コンタクト３５は前記ゲート電極パターン１７間に相互区別される位置に形成される。すなわち、前記ビットライン用コンタクト２５とストレージ電極用コンタクト３５は一個おきに前記ゲート電極パターン１７間に形成され、前記ストレージ電極用コンタクト３５はゲート電極パターン１７とビットラインパターンで取り囲まれた領域ごとに一個ずつ形成されるが、前記ビットライン用コンタクト２５はゲート電極パターン１７とビットラインパターンで取り囲まれた領域ごとに一個置きに形成されることが分かる。第１実施例では前記ストレージ電極用コンタクト３５の中心位置が縦方向に沿って一列に配列されていることが分かる。
【００４９】
以上の前記本発明の第１実施例に係る半導体メモリ素子の製造方法によれば、ストレージ電極用コンタクトをビットライン側壁に形成された第２スぺーサとゲート電極パターンの側壁に形成された第１スぺーサに同時に自己整合されるように形成することによって単純な工程でビットライン用コンタクトとストレージ電極用コンタクトとの短絡が防止され、工程マージンが向上した半導体メモリ素子を製造できる。
【００５０】
＜第２実施例＞
第２実施例は、第１実施例の図５Ｂに示したように、ビットライン用コンタクト２５とストレージ電極用コンタクト３５は第１層間絶縁膜２３に分離されているが、その距離Ｌ０が非常に近いためにミスアラインに対する工程マージンが非常に小さい。したがって、ビットライン用コンタクト２５が形成された状態でストレージ電極用コンタクト３５を形成するための写真工程でミスアラインが発生する場合にも二つのコンタクト間に短絡を防止できる方法を提示する。
【００５１】
図８は本発明の第２実施例に係る半導体メモリ素子のレイアウト図であり、図９は図８の６Ｂ−６Ｂ’方向の断面図であり、第１実施例と同じ参照番号は同一部材を示す。
【００５２】
図８を参照すれば、第１実施例のレイアウト図を示す図７と比較して、各活性領域１０に対して一対のゲート電極パターン１７間の中央に配置されたビットライン用コンタクト２５を中心として各ゲート電極パターン１７の外側端に形成されるストレージ電極用コンタクト３５の中心が最大限外側に偏向されるように配置されていて、ストレージ電極用コンタクト３５が縦方向に沿って全体的にジグザグ形態をなすように配置されていることが分かる。これはビットライン用コンタクト２５の中心は変わらないが、各活性領域１０において各ゲート電極パターン１７の両外側端に位置するストレージ電極用コンタクト３５の位置が許容する範囲でできるだけ外側に偏向されるために、縦方向に隣接する活性領域１０間におのおの半周期だけシフトされることとあいまって全体的にジグザグ形態になることである。
【００５３】
一方、前記ストレージ電極用コンタクト３５の中心位置が外側に偏向されうる範囲は、前記ストレージ電極用コンタクト３５の中心位置が少なくとも前記ゲート電極パターン１７間に位置し、ゲート電極パターン１７の側壁に沿って形成された第１スぺーサ１９に自己整合されるようにし、さらに少なくとも前記ストレージ電極用コンタクト３５の底面が前記隣る第１スぺーサ１９により露出される半導体基板の活性領域１０の表面の全体と接触するようにして接触面積の減少を防止しなければならない。
【００５４】
図９を参照すれば、ビットライン用コンタクト２５の側壁とゲート電極パターン１７の側壁が一直線になるように示したが、本実施例はこれに限定されるものではない。一方、図９に示したようにビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ１が図５Ｂに示した距離Ｌ０に比べて延びたことが分かり、したがって、ストレージ電極用コンタクト３５の形成のための写真工程時にミスアラインに対する工程マージンをふやせる。
【００５５】
＜第３実施例＞
本発明の第３実施例は、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との短絡を防止するための他の方法を示すことであって、図１０Ａ及び図１０Ｂは第３実施例に係る半導体メモリ素子の製造方法を説明するための断面図であって、図８Ａの６Ｂ−６Ｂ’を切ったものに対応する断面図である。
【００５６】
詳細には、本発明の第１実施例の図２Ｂに示したように、ビットライン用コンタクトホールを形成し、基板の全面に導電膜、例えばドープされたポリシリコン膜を蒸着した状態で化学機械的研磨工程またはエッチバック工程を進行し、この時にゲート電極パターン１７の最上層に位置した第１マスク層１５が露出される時まで行う。この時、前記第１マスク層１５の一部が過蝕刻される場合もあるが、ゲート電極（１１＋１３）と後続するストレージ電極用コンタクト３５との絶縁特性を確保するためには、図１０Ａに示したように前記第１マスク層１５は少なくともその高さの中間程度までは残留させることが望ましい。前記第１マスク層１５とビットライン用コンタクト２５の形成物質間の蝕刻選択性によって残留する前記ビットライン用コンタクト２５の表面高さは、前記残留する第１マスク層１５の表面高さより大きいか、または同一かそれ以下である場合もある。
【００５７】
次いで、第２層間絶縁膜３３とストレージ電極用コンタクト３５を形成する後続工程は第１実施例と同じ方法で行う。図１０Ｂに示したように、図５Ｂと比較してビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ２は第１実施例のようにビットライン用コンタクト２５の突出部分（すなわち、第１マスク層１５から上方に突出すると同時に側面に一定長さだけ延設された部分）が除去されるために非常に広がる。したがって、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との短絡を容易に防止でき、ストレージ電極用コンタクト３５の形成のための写真蝕刻工程時にミスアラインに対する工程マージンも非常に向上することが分かる。
【００５８】
＜第４実施例＞
第４実施例は本発明の第２実施例と第３実施例を結合したものであって、図１１は第４実施例の方法を示す断面図である。図１１は図８のレイアウト図で６Ｂ−６Ｂ’線に対応した断面図である。
【００５９】
図１１を参照すれば、ストレージ電極用コンタクト３５の中心位置を活性領域１０の量外側端に最大限移すと同時にビットライン用コンタクト２５の表面高さをゲート電極パターン１７の高さ水準に低められ、ビットライン用コンタクト２５とストレージ電極用コンタクト３５との距離Ｌ３がさらに広がってこれらの間の短絡をさらに効果的に防止できる。
【００６０】
【発明の効果】
以上、本発明の実施例について詳細に説明したが、本発明は前記の実施例に限定されず、本発明が属する技術的思想内で当業者により多くの変形および改良が可能である。
【００６１】
本発明によれば、ストレージ電極用コンタクトをビットラインとゲート電極パターンの側壁に形成されたスぺーサに同時に自己整合されるように形成することによって、単純な工程でビットライン用コンタクトとストレージ電極用コンタクトとの短絡がなくて工程マージンが向上した半導体メモリ素子を製造できる。
【００６２】
また、ストレージ電極用コンタクトを形成する時、各活性領域の外側にできるだけ最大限偏向するようにジグザグに配置することによって、ビットライン用コンタクトとストレージ電極用コンタクトとの間隔を広げてストレージ電極用コンタクト形成のための写真工程時にミスアラインマージンをふやせる。
【００６３】
また、ビットライン用コンタクトを形成し、全面に導電膜を蒸着した状態でCMPまたはエッチバックを進行する時にマスク層の高さまでビットライン用コンタクトを蝕刻することによって、ビットライン用コンタクトとストレージ電極用コンタクトとの距離を広げられてこれら間の短絡をさらに効果的に防止できる。
【図面の簡単な説明】
【図１】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図２】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図３】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図４】本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図５】Ａ、Ｂは、本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図６】本発明の第１実施例に係る半導体メモリ素子の製造方法を説明するために工程順序によって示す図面である。
【図７】本発明の第１実施例に係る半導体メモリ素子の水平領域を拡張して示すレイアウト図である。
【図８】本発明の第２実施例に係る半導体メモリ素子のレイアウト図である。
【図９】図８の６ｂ−６ｂ’方向の断面図である。
【図１０】Ａ、Ｂは、本発明の第３実施例に係る半導体メモリ素子の製造方法を説明するための図８の６Ｂ−６Ｂ’方向に対応する断面図である。
【図１１】本発明の第４実施例に係る半導体メモリ素子の製造方法を説明するための図８の６Ｂ−６Ｂ’方向に対応する断面図である。
【符号の説明】
１…半導体基板
３…埋込み不純物層
５…ウェル
７…素子分離領域
９…ゲート絶縁膜
１０…活性領域
１１、１３…ゲート電極
１５…第１マスク層
１７…ゲート電極パターン
１９…第１スぺーサ
２３…第１層間絶縁膜
２５…ビットライン用コンタクト
２７…ビットライン
２９…第２マスク層
３１…第２スぺーサ
３３…第２層間絶縁膜
３５…ストレージ電極用コンタクト
Claims (14)
- 半導体基板の表面近辺でそれぞれ横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように配置されている複数個の活性領域と、
半導体基板上に平行に配置された複数個のゲート電極パターンと、
前記ゲート電極パターンの側壁に沿って形成された複数個の第１スぺーサと、
前記第１スぺーサが形成された結果物の全面に形成された第１層間絶縁膜と、
前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に平行に配置された複数個のビットラインパターンと、
前記半導体基板の表面近辺に形成される半導体素子の活性領域と前記ビットラインパターンを電気的に接続させ、前記第１スぺーサに自己整合的に形成された複数個のビットライン用コンタクトと、
前記ビットラインの側壁に沿って形成された複数個の第２スぺーサと、
前記第２スぺーサが形成された結果物の全面に形成された第２層間絶縁膜と、
前記半導体基板の表面近辺に形成される半導体素子の活性領域とキャパシタのストレージ電極を電気的に接続させ、前記第２および第１スぺーサに同時に自己整合的に形成された複数個のストレージ電極用コンタクトとを含み、
前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置が活性領域の外側に最大限偏向するように配置され、
前記複数個のゲート電極パターン中で前記ストレージ電極用コンタクトは同じゲート電極パターン間に位置し、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置されることを特徴とする、自己整合コンタクトを有する半導体メモリ素子。 - 前記ゲート電極パターンの最上層には絶縁性の第１マスク層がさらに形成され、前記第１マスク層と前記第１スぺーサは前記第１層間絶縁膜に対して蝕刻選択性を有することを特徴とする請求項１に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記第１マスク層と前記第１スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜はシリコン酸化膜で形成されたことを特徴とする請求項１または２に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記ビットラインパターン上には絶縁性の第２マスク層がさらに形成され、前記第２マスク層と前記第２スぺーサは前記第１層間絶縁膜および第２層間絶縁膜に対して蝕刻選択性を有することを特徴とする請求項１〜３のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記第２マスク層と前記第２スぺーサはシリコン窒化膜で形成され、前記第１層間絶縁膜および第２層間絶縁膜はシリコン酸化膜で形成されたことを特徴とする請求項４に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記ビットラインパターンは、タングステン膜、チタン膜またはタングステン膜／チタン窒化膜の二重膜で形成されたことを特徴とする請求項１〜５のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記ビットライン用コンタクトは、前記ゲート電極パターンの表面から上方向に一定高さだけ突出したことを特徴とする請求項１〜６のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子。
- 前記ビットライン用コンタクトの表面高さは、前記ゲート電極パターンの表面高さ以下になることを特徴とする請求項１〜６のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子。
- 活性領域が形成された半導体基板上にゲート絶縁膜を介在して平行に配置された複数個のゲート電極パターンを形成する段階と、
前記各ゲート電極パターンの側壁に第１スぺーサを形成する段階と、
前記第１スぺーサが形成された結果物上に第１層間絶縁膜を形成する段階と、
前記第１スぺーサに自己整合されるように前記第１層間絶縁膜を蝕刻した後、導電性物質で埋込んで前記半導体基板の活性領域と接続されたビットライン用コンタクトを形成する段階と、
前記ビットライン用コンタクトの表面と接続しながら前記第１層間絶縁膜上で前記ゲート電極パターンと直交する方向に複数個のビットラインパターンを形成する段階と、
前記ビットラインパターンの側壁に第２スぺーサを形成する段階と、
前記第２スぺーサが形成された結果物上に第２層間絶縁膜を形成する段階と、
前記第２スぺーサおよび第１スぺーサに同時に自己整合されるように前記第２層間絶縁膜および第１層間絶縁膜を蝕刻した後、その蝕刻した部分を導電性物質で埋込んで前記半導体基板の活性領域と接続されたストレージ電極用コンタクトを形成し、前記各活性領域に対して、前記ビットライン用コンタクトと一対のストレージ電極用コンタクトとの隔離距離を広げるために、前記ストレージ電極用コンタクトの位置が活性領域の外側に最大限偏向するように配置すると同時に、同じゲート電極パターン間に位置させ、前記同じゲート電極パターン間に位置する前記ストレージ電極用コンタクトの中心が縦方向に沿ってジグザグ状に配置する段階と、
を含む自己整合コンタクトを有する半導体メモリ素子の製造方法。 - 前記ゲート電極パターンおよびビットラインパターンの最上層には絶縁性の第１マスク層および第２マスク層がそれぞれ形成され、前記第１マスク層、第２マスク層、第１スぺーサおよび第２スぺーサは前記第１層間絶縁膜および第２層間絶縁膜に対して蝕刻選択性を有することを特徴とする請求項９に記載の自己整合コンタクトを有する半導体メモリ素子の製造方法。
- 前記第１マスク層、第２マスク層、第１スぺーサおよび第２スぺーサはシリコン窒化膜で形成し、前記第１層間絶縁膜および第２層間絶縁膜はシリコン酸化膜で形成することを特徴とする請求項１０に記載の自己整合コンタクトを有する半導体メモリ素子の製造方法。
- 前記ストレージ電極用コンタクトを形成する段階で、前記第２層間絶縁膜および第１層間絶縁膜は連続して蝕刻されることを特徴とする請求項９〜１１のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子の製造方法。
- 前記半導体基板の表面近辺に形成された半導体素子の活性領域は、横方向に一定の長さだけ延びた形状をし、横列に一定の間隔をおいて相互分離されており、隣接した列とは半周期だけシフトされるように複数個が配置されており、前記各活性領域に対してその長さ方向と直交する形態で一対ずつ前記ゲート電極パターンを平行に配置されるように形成し、前記ビットライン用コンタクトは前記各活性領域に対して前記一対のゲート電極パターン間に位置するように形成し、前記ストレージ電極用コンタクトは前記各活性領域に対して前記一対のゲート電極パターンの各外側の端に位置するように形成することを特徴とする請求項９〜１２のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子の製造方法。
- 前記第１層間絶縁膜内に前記ビットライン用コンタクトを形成する段階で、除去された第１層間絶縁膜を導電性物質で埋込んだ後、前記ビットライン用コンタクトの表面高さは前記ゲート電極パターンの表面高さ以下になるようにエッチバックまたは化学機械的研磨工程をさらに行うことを特徴とする請求項９〜１３のいずれか一項に記載の自己整合コンタクトを有する半導体メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR00P35704 | 2000-06-27 | ||
| KR1020000035704A KR100363091B1 (ko) | 2000-06-27 | 2000-06-27 | 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026293A JP2002026293A (ja) | 2002-01-25 |
| JP4642261B2 true JP4642261B2 (ja) | 2011-03-02 |
Family
ID=19674223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098868A Expired - Fee Related JP4642261B2 (ja) | 2000-06-27 | 2001-03-30 | 自己整合コンタクトを有する半導体メモリ素子およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6885052B2 (ja) |
| JP (1) | JP4642261B2 (ja) |
| KR (1) | KR100363091B1 (ja) |
| TW (1) | TW505994B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571653B1 (ko) * | 1999-07-23 | 2006-04-17 | 주식회사 하이닉스반도체 | 확대된 마진의 자기정렬콘택공정에 의한 반도체소자의 제조방법 |
| KR100363091B1 (ko) * | 2000-06-27 | 2002-11-30 | 삼성전자 주식회사 | 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법 |
| KR100425457B1 (ko) * | 2001-08-13 | 2004-03-30 | 삼성전자주식회사 | 자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법 |
| KR20040008482A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| KR100844978B1 (ko) * | 2002-07-25 | 2008-07-09 | 삼성전자주식회사 | 반도체 메모리 장치의 게이트 전극 형성 방법 |
| US7005744B2 (en) * | 2003-09-22 | 2006-02-28 | International Business Machines Corporation | Conductor line stack having a top portion of a second layer that is smaller than the bottom portion |
| JP4817617B2 (ja) | 2004-06-14 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7186606B2 (en) | 2004-08-23 | 2007-03-06 | Enpirion, Inc. | Method of forming an integrated circuit employable with a power converter |
| US7214985B2 (en) * | 2004-08-23 | 2007-05-08 | Enpirion, Inc. | Integrated circuit incorporating higher voltage devices and low voltage devices therein |
| US7521353B2 (en) * | 2005-03-25 | 2009-04-21 | Sandisk 3D Llc | Method for reducing dielectric overetch when making contact to conductive features |
| US7422985B2 (en) * | 2005-03-25 | 2008-09-09 | Sandisk 3D Llc | Method for reducing dielectric overetch using a dielectric etch stop at a planar surface |
| US20090273015A1 (en) * | 2008-04-30 | 2009-11-05 | Atmel Corporation | Non-volatile memory cell |
| KR101076881B1 (ko) * | 2008-12-26 | 2011-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 및 형성 방법 |
| TWI396261B (zh) * | 2009-11-11 | 2013-05-11 | Inotera Memories Inc | 堆疊式隨機動態存取記憶體之低寄生電容位元線之製造方法 |
| KR20230057484A (ko) | 2011-12-22 | 2023-04-28 | 인텔 코포레이션 | 반도체 구조 |
| US8927407B2 (en) | 2012-01-20 | 2015-01-06 | Globalfoundries Inc. | Method of forming self-aligned contacts for a semiconductor device |
| JP5936959B2 (ja) * | 2012-09-04 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9461143B2 (en) | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
| US8928048B2 (en) | 2013-01-17 | 2015-01-06 | Globalfoundries Inc. | Methods of forming semiconductor device with self-aligned contact elements and the resulting device |
| US8940633B2 (en) | 2013-03-05 | 2015-01-27 | Globalfoundries Inc. | Methods of forming semiconductor device with self-aligned contact elements and the resulting devices |
| US8946075B2 (en) | 2013-03-05 | 2015-02-03 | Globalfoundries Inc. | Methods of forming semiconductor device with self-aligned contact elements and the resulting devices |
| CN113488468A (zh) * | 2021-07-07 | 2021-10-08 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291526A (ja) * | 1992-04-14 | 1993-11-05 | Hitachi Ltd | 半導体記憶装置 |
| JPH0917978A (ja) * | 1995-06-23 | 1997-01-17 | Samsung Electron Co Ltd | 高集積ｄｒａｍ素子及びその製造方法 |
| JPH0982920A (ja) * | 1995-09-19 | 1997-03-28 | Samsung Electron Co Ltd | 高集積ｄｒａｍセルの製造方法 |
| JPH09321247A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1187652A (ja) * | 1997-09-08 | 1999-03-30 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH11163294A (ja) * | 1997-09-26 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11330418A (ja) * | 1998-03-12 | 1999-11-30 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JP2000124425A (ja) * | 1998-10-19 | 2000-04-28 | Samsung Electronics Co Ltd | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 |
| US6150213A (en) * | 1998-07-08 | 2000-11-21 | Vanguard International Semiconductor Corporation | Method of forming a cob dram by using self-aligned node and bit line contact plug |
| US6177307B1 (en) * | 1999-07-27 | 2001-01-23 | Worldwide Semiconductor Corporation | Process of planarizing crown capacitor for integrated circuit |
| US6255160B1 (en) * | 1999-10-29 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Cell design and process for making dynamic random access memory (DRAM) having one or more Gigabits of memory cells |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830496B2 (ja) * | 1991-04-05 | 1998-12-02 | 日本電気株式会社 | 半導体メモリー |
| JP3200974B2 (ja) * | 1992-06-05 | 2001-08-20 | ソニー株式会社 | 半導体記憶装置の製造方法 |
| KR100583639B1 (ko) * | 1998-08-27 | 2006-08-23 | 삼성전자주식회사 | 전자 시스템에 배터리 팩을 결합시키기 위한 래치 구조 |
| KR20000015299A (ko) * | 1998-08-28 | 2000-03-15 | 김영환 | 반도체장치의 제조방법 |
| KR100287179B1 (ko) * | 1998-09-04 | 2001-04-16 | 윤종용 | 비트라인를포함하는반도체장치및그제조방법 |
| KR20000033593A (ko) * | 1998-11-25 | 2000-06-15 | 윤종용 | 디램 셀 캐패시터의 스토리지 노드의 제조 방법 |
| KR100295061B1 (ko) * | 1999-03-29 | 2001-07-12 | 윤종용 | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 |
| KR100363091B1 (ko) * | 2000-06-27 | 2002-11-30 | 삼성전자 주식회사 | 자기정합 콘택을 갖는 반도체 메모리소자 및 그 제조방법 |
-
2000
- 2000-06-27 KR KR1020000035704A patent/KR100363091B1/ko not_active IP Right Cessation
-
2001
- 2001-02-20 TW TW090103769A patent/TW505994B/zh not_active IP Right Cessation
- 2001-02-21 US US09/790,240 patent/US6885052B2/en not_active Expired - Fee Related
- 2001-03-30 JP JP2001098868A patent/JP4642261B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-09 US US11/054,593 patent/US7132708B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291526A (ja) * | 1992-04-14 | 1993-11-05 | Hitachi Ltd | 半導体記憶装置 |
| JPH0917978A (ja) * | 1995-06-23 | 1997-01-17 | Samsung Electron Co Ltd | 高集積ｄｒａｍ素子及びその製造方法 |
| JPH0982920A (ja) * | 1995-09-19 | 1997-03-28 | Samsung Electron Co Ltd | 高集積ｄｒａｍセルの製造方法 |
| JPH09321247A (ja) * | 1996-05-31 | 1997-12-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH1187652A (ja) * | 1997-09-08 | 1999-03-30 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH11163294A (ja) * | 1997-09-26 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11330418A (ja) * | 1998-03-12 | 1999-11-30 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US6150213A (en) * | 1998-07-08 | 2000-11-21 | Vanguard International Semiconductor Corporation | Method of forming a cob dram by using self-aligned node and bit line contact plug |
| JP2000124425A (ja) * | 1998-10-19 | 2000-04-28 | Samsung Electronics Co Ltd | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 |
| US6177307B1 (en) * | 1999-07-27 | 2001-01-23 | Worldwide Semiconductor Corporation | Process of planarizing crown capacitor for integrated circuit |
| US6255160B1 (en) * | 1999-10-29 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Cell design and process for making dynamic random access memory (DRAM) having one or more Gigabits of memory cells |
Also Published As
| Publication number | Publication date |
|---|---|
| TW505994B (en) | 2002-10-11 |
| KR20020001261A (ko) | 2002-01-09 |
| JP2002026293A (ja) | 2002-01-25 |
| KR100363091B1 (ko) | 2002-11-30 |
| US6885052B2 (en) | 2005-04-26 |
| US7132708B2 (en) | 2006-11-07 |
| US20010054719A1 (en) | 2001-12-27 |
| US20050167758A1 (en) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642261B2 (ja) | 自己整合コンタクトを有する半導体メモリ素子およびその製造方法 | |
| KR100833182B1 (ko) | 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법 | |
| US6979614B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US6720269B2 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| JP2006261708A (ja) | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 | |
| US7470586B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| US20050239279A1 (en) | Integrated circuits including spacers that extend beneath a conductive line and methods of fabricating the same | |
| KR20120039366A (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
| US6268243B1 (en) | Method for fabricating dynamic random access memory cells | |
| CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| KR100421051B1 (ko) | 씨오비 구조를 갖는 반도체 메모리 소자의 제조방법 및그에 따라 제조된 반도체 메모리 소자 | |
| KR100439038B1 (ko) | 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법 | |
| KR100364798B1 (ko) | 반도체 메모리 장치 제조 방법 | |
| KR100366620B1 (ko) | 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법 | |
| KR20060108432A (ko) | 디램 장치 및 그 형성방법 | |
| US11785763B2 (en) | Semiconductor devices having contact plugs | |
| KR20080097644A (ko) | 반도체 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |