JP4573008B2 - ソレノイド駆動制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ソレノイドに流す励磁電流を目標値に保つように制御するソレノイド駆動制御装置に関するものである。
【０００２】
【従来の技術】
所定の制御対象に機械的な変位を生じさせる場合にソレノイドが用いられている。ソレノイドは、可動鉄心と励磁コイルとを備えた電磁石で、励磁コイルに励磁電流を流すことにより、該励磁電流にほぼ比例した変位を可動鉄心に生じさせるものである。
【０００３】
例えば、内燃機関の回転速度を指示速度に保つように制御する速度制御装置においては、内燃機関への燃料の供給量を調節する燃料供給量調節部材を操作する駆動源としてソレノイドを用いることが多い。
【０００４】
ソレノイドは、その動作特性にヒステリシスを有していて、励磁電流の値をある値から一旦増加させた後減少させて同じ値に戻したときに、可動鉄心の位置が元の位置に戻らないという性質がある。そのため、ソレノイドを制御する場合には、そのヒステリシスを除去するために、所定の振幅を持って変化するディザ電流を励磁電流に重畳する必要がある。
【０００５】
図８はソレノイドに流す励磁電流を目標値に保つように制御する従来のソレノイド駆動制御装置を示したもので、同図において１はソレノイド、２はソレノイド１に励磁電流を供給する直流電源としてのバッテリ、３はバッテリ２の電圧が電源スイッチ４を通して入力された定電圧電源回路である。定電圧電源回路３は、バッテリ２が出力する１２［Ｖ］の電圧を８［Ｖ］の定電圧に変換する。
【０００６】
５はｐチャンネル形のＭＯＳＦＥＴ Ｆ1 からなる主スイッチ素子５ａと、ＰＮＰトランジスタＴＲ1 からなる制御用スイッチ５ｂとを備えたソレノイド駆動用スイッチ回路で、バッテリ２の出力電圧が電源スイッチ４とスイッチ回路５の主スイッチ素子５ａとを通してソレノイド１に印加されている。スイッチ回路５の主スイッチ素子５ａを構成するＭＯＳＦＥＴ Ｆ1 は、制御用スイッチ５ｂを構成するトランジスタＴＲ1 がオフ状態にあるときにオン状態にあり、トランジスタＴＲ1 がオン状態になったときにオフ状態になる。
【０００７】
またＲｓはソレノイド１を流れる励磁電流Ｉｓを検出するために該ソレノイド１に対して直列に接続された電流検出用抵抗で、この電流検出用抵抗の両端には、励磁電流Ｉｓに比例した電圧値を有する電流検出信号Ｖｓが得られる。この電流検出信号Ｖｓは、定電圧電源回路３の出力電圧を電源電圧として動作する非反転増幅器７´に入力されている。
【０００８】
増幅器７´は、演算増幅器ＯＰ1 と抵抗Ｒａ，Ｒｂ及びＲ1 とコンデンサＣ1 とからなっていて、電流検出信号Ｖｓを入力としてソレノイドの励磁電流に比例した大きさの電流検出信号Ｖｓ´を出力する。
【０００９】
抵抗Ｒｉ，Ｒａ及びＲｂの抵抗値をこれらの抵抗を示す符号と同じ符号で示し、乗算記号を＊とすると、電流検出信号Ｖｓ´は、下記の式で与えられる。ここで電流検出用抵抗Ｒｓの抵抗値は、０．１Ω程度の充分に小さい値に設定されている。
【００１０】
Ｖｓ´＝｛１＋（Ｒｂ／Ｒａ）｝＊（Ｒｓ＊Ｉｓ） …（１）
この電流検出信号Ｖｓ´を励磁電流Ｉｓに対して図示すると図９に示すようになり、電流検出信号Ｖｓ´は、励磁電流Ｉｓに対して直線的に変化する。電流検出信号Ｖo は加減算を行う演算器８の減算入力端子に与えられている。
【００１１】
９はソレノイドの励磁電流Ｉｓの目標値を与える電圧値を有する指示信号Ｖinが入力される指示信号入力端子である。図示の例では、所定のＰＷＭ周波数（例えば５ＫＨｚ）のパルスからなるＰＷＭ信号Ｖｐが入力される端子９´が設けられていて、該ＰＷＭ信号のデューティ比Ｄf が励磁電流Ｉｓの目標値に比例するようになっている。
【００１２】
ＰＷＭ信号Ｖｐは、低域通過フィルタ（ＬＰＦ）１０により直流電圧からなる指示信号Ｖinに変換されて指示信号入力端子９に与えられている。指示信号Ｖinは、演算器８の加算入力端子に入力されている。ＰＷＭ信号Ｖｐのデューティ比Ｄf ［％］とフィルタ１０から出力される指示信号Ｖinとの関係を図示すると図１０に示す通りであり、指示信号ＶinはＰＷＭ信号のデューティ比Ｄf に対して直線的に変化する。
【００１３】
１１は三角波形のディザ信号Ｖｄを出力するディザ信号発生回路（発振回路）で、この回路が出力する三角波形のディザ信号Ｖｄは演算器８の減算入力端子に入力されている。演算器８のバランスをとるため、ディザ信号Ｖｄの三角波の平均値に相当する電圧Ｖａが該演算器８の加算入力端子に入力されている。
【００１４】
また指示信号Ｖinが零のときに、ディザ信号Ｖｄの平均値Ｖａが目標値として残るのを防ぐため、指示信号Ｖinが零になったときに演算器８の出力を遮断する演算器出力遮断回路１２が設けられている。
【００１５】
演算器８は、ディザ信号Ｖｄが重畳された指示信号Ｖinと電流検出信号Ｖo との偏差信号を出力する。この偏差信号は比例積分演算回路（ＰＩ演算回路）１３に入力されて比例積分演算が施された後、ＰＷＭ回路１４に入力される。ＰＷＭ回路１４は、駆動回路５の制御用トランジスタ５ｂのベースに所定のデューティ比で断続するＰＷＭ周波数のパルス信号を与えて制御用トランジスタ５ｂをＰＷＭ周波数でオンオフさせ、これにより主スイッチ素子５ａを構成するＦＥＴをオンオフさせて、電流検出信号Ｖo を直流指示信号Ｖinに一致させるように制御する。
【００１６】
図８の制御装置において、指示信号（ＰＷＭ信号）Ｖｐのデューティ比Ｄf とソレノイド１の励磁電流Ｉｓとの関係を示すと図１１のようになる。
【００１７】
図８の制御装置においては、ディザ信号Ｖｄの振幅分だけ電流検出信号Ｖo が増減させられるため、ソレノイド１の励磁電流にディザ電流Ｉｄが重畳される。
ディザ回路から図１２（Ａ）に示すようなディザ信号Ｖｄが与えられた場合、励磁電流Ｉｓは、図１２（Ｂ）に示すように、ディザ信号Ｖｄの上昇に伴って下降し、ディザ信号の下降に伴って上昇する波形となる。即ち、励磁電流Ｉｓの波形は、その目標値Ｉｐに対してディザ信号Ｖｄと逆位相の波形のディザ電流Ｉｄが重畳された波形となる。
【００１８】
なお図８に示した例では、デューティ比が励磁電流の目標値に等しいＰＷＭ信号Ｖｐの形で励磁電流の目標値を与えて、該ＰＷＭ信号を直流電圧に変換することにより指示信号を得るようにしているが、指示信号Ｖinを初めから直流電圧の形で指示信号入力端子９に与えるようにしても良い。
【００１９】
【発明が解決しようとする課題】
図８に示した従来のソレノイド駆動制御装置においては、ディザ信号Ｖｄの周波数及び振幅が一定であったため、ソレノイドのコイルのインダクタンスや、励磁電流Ｉｓの目標値によっては、目標とするディザ電流Ｉｄを流すことができないという問題があった。
【００２０】
図１３（Ａ）は、ディザ回路から与えられるディザ信号Ｖｄを示し、同図（Ｂ）は、ソレノイドのコイルのインダクタンスが大きく、励磁電流の目標値Ｉｐが小さいときの励磁電流Ｉｓの波形を示している。このように、ソレノイドのコイルのインダクタンスが大きく、励磁電流の目標値が小さい場合には、ディザ信号Ｖｄの下降に追従して励磁電流Ｉｓを上昇させる過程では駆動回路のスイッチ素子５ａを所定のデューティ比でオンオフ制御して励磁電流をＰＷＭ制御するが、ディザ信号の上昇に追従して励磁電流を減少させる過程では、ソレノイドのコイルの大きなインダクタンスのために、励磁電流がなかなか減少しないため、ＰＷＭ制御回路は、デューティ比を０％として、駆動回路の主スイッチ素子５ａをオフ状態に保持する。ＰＷＭ制御のデューティ比が０％となる過程では、駆動回路の主スイッチ素子５ａがオフ状態に保たれるため、ソレノイド１の励磁電流は制御されず、ソレノイドのコイルのインダクタンスと回路の抵抗とにより決まる減衰定数にしたがって減衰していく。
【００２１】
また図１３（Ｃ）は、励磁電流の目標値が定格値よりも大きな値に設定された場合を示している。この場合には、励磁電流が定格値に達すると、それ以上は励磁電流を流すことができないため、ＰＷＭ回路は、デューティ比を１００％として励磁電流を増加させようとするが、励磁電流は飽和してしまう。ディザ信号の上昇に追従して励磁電流を減少させる過程では、励磁電流のＰＷＭ制御が行われる。ディザ周波数を高くし、ディザ電流を大きくした場合には、制御できない励磁電流の範囲が更に広くなる。
【００２２】
図１４は、従来の定電流制御装置によりソレノイドを制御した場合の、励磁電流Ｉｓとディザ電流Ｉｄとの関係を示したもので、励磁電流Ｉｓの目標値がＩs1〜Ｉs2の範囲にあるときには、目標とするディザ電流Ｉd1を流すことができるが、励磁電流の目標値が臨界値Ｉs1未満のとき及びＩs2を超えるときには、目標とするディザ電流Ｉd1を流すことができない。またディザ電流の目標値を図示のＩd2（＞Ｉd1）のように増大させると、目標とするディザ電流を流すことができる励磁電流の範囲が大電流域に移行し、励磁電流の目標値がＩs1´（＞Ｉs1）以上にならないと、目標とするディザ電流を流すことができなくなる。
【００２３】
上記のように、従来の定電流制御装置では、励磁電流の目標値が極めて小さいときや、定格値よりも大きいときに、ディザ信号に応答して励磁電流が制御できない期間が生じるため、ディザ電流が不足し、ソレノイドのヒステリシス特性を除去することができなくなるという問題があった。
【００２４】
また従来の定電流制御装置では、ＰＷＭ制御を採用していたため、ＰＩ演算回路や、ＰＷＭ回路を必要とする上に、ディザ回路１１、平均電圧Ｖａを与える回路、及び演算器出力遮断回路１２を設ける必要があったため、回路構成が複雑になるという問題があった。
【００２５】
本発明の目的は、ソレノイドの励磁電流の全範囲で必要とするディザ電流を流すことができるようにしてソレノイドのヒステリシスを除去することができるようにしたソレノイド駆動制御回路を提供することにある。
【００２６】
本発明の他の目的は、簡単な回路構成で、ソレノイドの励磁電流を制御してヒステリシスがない制御特性を得ることができるようにしたソレノイド駆動制御回路を提供することにある。
【００２７】
【課題を解決するための手段】
本発明は、オン指令信号が与えられているとき及びオフ指令信号が与えられているときにそれぞれオン状態及びオフ状態になるスイッチ素子を有して直流電源からスイッチ素子を通してソレノイドに励磁電流を流すソレノイド駆動用スイッチ回路と、ソレノイドの励磁電流の目標値（平均値）を与える電圧値を有する指示信号が入力される指示信号入力端子と、ソレノイドを通して流れる励磁電流を検出して検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段と、この電流検出手段により検出される励磁電流と指示信号により与えられる励磁電流の目標値との偏差を零にするようにソレノイド駆動用スイッチ回路を制御するスイッチ制御回路とを備えたソレノイド駆動制御装置を対象とする。
本発明においては、上記スイッチ制御回路が、電流検出信号を入力として該電流検出信号に相応した平均値を有する電圧信号を演算出力信号として出力する演算器と、指示信号と演算出力信号とを比較して、演算出力信号のレベルが指示信号のレベル以下のときにスイッチ回路にオン指令信号を与え、演算出力信号のレベルが指示信号のレベルを超えているときにスイッチ回路にオフ指令信号を与える比較器と、該比較器がオフ指令信号を発生したときに、ソレノイドのヒステリシスを除去するために励磁電流に重畳するディザ電流の振幅の１／２に相当する分だけ演算出力信号を上昇させ、比較器がオン指令信号を発生したときに、ディザ電流の振幅の１／２に相当する分だけ演算出力信号を下降させるべく、比較器の出力に応じて電圧レベルが変化するディザ成分生成用信号を発生して、該ディザ成分生成用信号を演算器に入力するディザ成分生成用信号発生回路とを備えている。
上記のように構成すると、励磁電流の平均値が目標値以下のときに比較器がスイッチ回路にオン指令信号を与えるため、スイッチ回路がオン状態になって、ソレノイドに励磁電流を流す。また励磁電流の平均値が目標値を超えると、比較器がスイッチ回路にオフ指令信号を与えるため、該スイッチ回路がオフ状態になって、励磁電流を減衰させる。これらの動作の繰り返しにより、励磁電流がほぼ目標値に保たれる。このように、本発明では、ＰＩ演算回路や、ＰＷＭ回路を必要とせず、また、平均電圧Ｖａを与える回路や演算器出力遮断回路を設ける必要がないため、装置の構成を簡単にすることができる。
【００２８】
また上記のように、比較器の出力の変化に応じて電圧レベルが変化するディザ成分生成用信号を演算器に入力することにより比較器に入力する演算出力信号を変化させて、ディザ成分を生成するようにすると、外部から与えられるディザ信号に追従して励磁電流を変化させる必要がないため、励磁電流を制御し得る範囲の全領域で、励磁電流の目標値がいかなる場合でも、またソレノイドのコイルのインダクタンスが大きい場合でも、常に所定の振幅のディザ電流を流すことができる。
【００２９】
また、上記のように、比較器の出力の変化に応じて電圧レベルが変化するディザ成分生成用信号を演算器に入力することにより比較器に入力する演算出力信号を変化させて、ディザ成分を生成するようにした場合には、励磁電流の目標値がディザ電流の振幅の１／２以下になると、比較器がオフ指令信号を発生したままの状態になり、励磁電流が遮断される。したがって、励磁電流の目標値を零にしたときに励磁電流が残留するのを防ぐために従来必要とした電流遮断回路を省略することができる。
【００３０】
上記演算器としては、第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力するものを用いるのが好ましい。
【００３１】
この場合、比較器がオフ指令信号を出力しているときに一定レベルの直流電圧からなるディザ成分生成用信号を発生し、比較器がオン指令信号を出力しているときにディザ成分生成用信号の発生を停止するディザ成分生成用信号発生回路を設けて、演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ電流検出信号及びディザ成分生成用信号を入力し、減算入力端子に一定の直流電圧を入力する構成とするのが好ましい。
【００３２】
上記ディザ成分生成用信号発生回路は、比較器の出力を反転させる反転回路（インバータ回路）により構成することができる。
【００３３】
上記のように、励磁電流の目標値がディザ電流の振幅の１／２以下になったときに励磁電流を遮断するように構成した場合には、ディザ電流の振幅を大きく設定したときに、励磁電流を制御できる範囲の下限値が大きくなって、励磁電流を小電流域で制御することができなくなるという問題が生じる。
【００３４】
このような問題を解消するためには、コンデンサと、比較器がオフ指令信号を出力しているときに定電圧電源回路の出力電圧でコンデンサを一定の時定数で充電する充電回路と、比較器がオン指令信号を発生しているときにコンデンサの電荷を放電させる放電回路とを備えて、比較器がオフ指令信号を出力しているときにはコンデンサの両端の電圧に相応したレベルを示し、比較器がオン指令信号を出力しているときには定電圧電源回路の出力電圧とほぼ等しいレベルを示す制御用電圧を出力する制御用電圧発生回路と、制御用電圧を入力として、該制御用電圧が定電圧電源回路の出力電圧よりも低い値に設定されたしきい値未満のときに高レベルを示し、制御用電圧がしきい値に達したときに零レベルに立ち下がるディザ成分生成用信号を出力するディザ成分生成用信号発生回路とを設けて、加減演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ電流検出信号及びディザ成分生成用信号を入力するとともに、減算入力端子に定電圧電源回路の出力電圧を入力する構成とするのが好ましい。
【００３５】
この場合、コンデンサの充電時定数は、コンデンサを該時定数で充電したときに制御用電圧がしきい値に達するまでの時間を、励磁電流の目標値がディザ電流の振幅の１／２に等しいときに励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定する。
【００３６】
このように構成すると、励磁電流の目標値がディザ電流の振幅の１／２以下になった場合でも、制御用電圧がしきい値に達した時点でディザ成分生成用信号を零レベルにして、演算出力信号のレベルを指示信号よりも低いレベルに低下させることができるため、比較器からオン指令信号を発生させて、励磁電流を流すことができる。したがって、励磁電流を小電流域まで制御できるようになる。
【００３７】
【発明の実施の形態】
図１は本発明に係わるソレノイド駆動制御装置の構成例を示したもので、同図において、１は励磁コイル１ａと可動鉄心１ｂとを備えて、可動鉄心が励磁コイルに流れる励磁電流に比例して変位するソレノイド、２は直流電源としてのバッテリー、３はバッテリ２の出力電圧がスイッチ４を通して入力された定電圧電源回路である。この例では、ソレノイド１が、内燃機関の回転速度を指示速度に保つように制御するために機関の燃料供給量調節部材（例えばスロットルレバー）を操作するアクチュエータとして用いられることを想定している。
【００３８】
ソレノイドが内燃機関の付属機器を操作するために用いられる場合、バッテリ２は、機関に取り付けられた磁石発電機の出力により充電回路を通して充電される。そのため、バッテリ２の出力電圧は定格電圧（この例では１２Ｖ）を中心にしてある程度変動する。定電圧電源回路３は、バッテリー１の出力電圧を定電圧ＶE （図示の例では８Ｖ）に変換して、制御回路の各部に供給する。定電圧電源回路３の入力端子間及び出力端子間にはそれぞれツェナーダイオードＺＤ1 及び電源コンデンサＣ2 が接続されている。
【００３９】
なおスイッチ４は手動スイッチでもよく、キースイッチ等の手動スイッチが閉じられたときに励磁されるリレーの常開接点等であってもよい。
【００４０】
５はバッテリ２からソレノイド１のコイル１ａに流れる電流をオンオフするソレノイド駆動用スイッチ回路で、このスイッチ回路は、励磁電流をオンオフする主スイッチ素子５ａと、該主スイッチ素子をオンオフ制御する制御用スイッチ５ｂとを備えている。図示の主スイッチ素子５ａは、ｐチャンネル形のＭＯＳＦＥＴ Ｆ1 からなっていて、そのソースがバッテリ２の正極側出力端子にスイッチ４を通して接続され、ドレインはソレノイドの励磁コイル１ａの一端に接続されている。ＦＥＴ Ｆ1 のソースゲート間には、該ＦＥＴのソースゲート間電圧を制限するための保護用ツェナーダイオードＺＤ2 がそのアノードをＦＥＴのゲート側に向けて接続されている。制御用スイッチ素子５ｂはＰＮＰトランジスタＴＲ1 からなっていて、該トランジスタＴＲ1 のエミッタがＦＥＴ Ｆ1 のソースに接続され、コレクタが抵抗Ｒ2 を通してＦＥＴ Ｆ1 のゲートに接続されている。トランジスタＴＲ1 のコレクタは抵抗Ｒ3 を通して接地されている。このスイッチ回路５においては、トランジスタＴＲ1 がオフになっている状態で、ＦＥＴ Ｆ1 のソースドレイン間にバッテリの電圧が印加されたときに、該ＦＥＴ（主スイッチ素子）がオン状態になり、トランジスタＴＲ1 がオン状態になったときにＦＥＴ Ｆ1 がオフ状態になる。
【００４１】
このスイッチ回路５においては、トランジスタＴＲ1 のベースにつながる端子５A が制御入力端子となっていて、該制御入力端子にオン指令信号が与えられたとき及びオフ指令信号が与えられたときにそれぞれ主スイッチ素子５ａがオン状態及びオフ状態になる。
【００４２】
図示の例では、制御用スイッチ５ｂを構成するトランジスタＴＲ1 としてＰＮＰ形のものが用いられているため、該トランジスタはそのベースの電位が零レベル（アース電位）にあるときにオン状態になり、そのベースの電位がアースに対して高レベルにされたときにオフ状態になる。したがって、この例では、制御入力端子５A に与えるオン指令信号を零レベルの信号とし、オフ指令信号を高レベルの信号とする。
【００４３】
ソレノイドの励磁コイル１ａの他端は電流検出用抵抗Ｒｓを通して接地され、励磁コイル１ａと電流検出用抵抗Ｒｓとの直列回路に対して並列に、アノードを接地側に向けたフライホイールダイオードＤ1 が接続されている。
【００４４】
電流検出用抵抗Ｒｓは０．１Ω程度の十分小さな抵抗値を有する抵抗器からなっていて、その両端にはソレノイドの励磁電流Ｉｓに比例した電流検出信号（電圧信号）Ｖｓが発生する。この例では、電流検出用抵抗Ｒｓにより、ソレノイド１を通して流れる励磁電流を検出して、検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段が構成されている。
【００４５】
電流検出信号Ｖｓは、演算器７に入力されている。演算器７は、演算増幅器ＯＰ1 と抵抗Ｒ1 及びＲａ〜ＲｄとコンデンサＣ1 とからなる加減演算器で、第１の加算入力端子７ａと、第２の加算入力端子７ｂと、一つの減算入力端子７ｃと、一つの出力端子７ｄとを有している。図示の演算器７において、同じ符号が付けられた抵抗（例えばＲａとＲａ）は同一の抵抗値を有している。
【００４６】
なお図においては、演算器の構成を分かり易くするために、抵抗ＲａとＲｃ及びＲｂとＲｄを分けて図示しているが、互いに並列に接続された抵抗ＲａとＲｃは、実際の回路では、両抵抗の並列合成値に等しい抵抗値を有する１つの抵抗で置き換えられる。同様に、互いに並列に接続された抵抗ＲｂとＲｄも両抵抗の並列合成値に等しい抵抗値を有する１つの抵抗で置き換えられる。
【００４７】
図示の演算器７は、第１の加算入力端子７ａに入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子７ｂに入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子７ｃに入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号Ｖo として出力する。
【００４８】
演算器７の第１の加算入力端子７ａには電流検出信号Ｖｓが入力され、第２の加算入力端子７ｂには後記するディザ成分生成用信号Ｖｂが入力されている。また減算入力端子７ｃには定電圧回路３が出力する定電圧ＶE が入力され、演算器の出力端子７ｄから得られる演算出力信号Ｖo は電圧比較器ＣＰ1 の反転入力端子に入力されている。
【００４９】
この例でも、デューティ比が励磁電流の目標値に等しいＰＷＭ信号Ｖｐが入力される入力端子９´が設けられていて、この入力端子に与えられるＰＷＭ信号が低域通過フィルタ１０により指示信号（直流電圧）Ｖinに変換される。この指示信号Ｖinは、指示信号入力端子９を通して比較器ＣＰ1 の非反転入力端子に入力されている。
【００５０】
比較器ＣＰ1 の出力端子は、スイッチ回路５の制御入力端子５A に接続されるとともに、反転回路（インバータ）ＩＮＶ1 の入力端子に接続され、該インバータＩＮＶ1 から出力されるディザ成分生成用信号Ｖｂが演算器７の第２の加算入力端子７ｂに入力されている。
【００５１】
比較器ＣＰ1 の図示しない電源端子には、定電圧電源回路３から定電圧ＶE が印加されている。比較器ＣＰ1 の出力端子の電位Ｖｃは、演算出力信号Ｖo のレベルが指示信号Ｖinのレベル以下のときに高レベル（＝定電圧ＶE ）を示し、演算出力信号Ｖo のレベルが指示信号Ｖinのレベルを超えたときに零レベル（アース電位）を示す。反転回路ＩＮＶ1 の出力Ｖｂは、比較器ＣＰ1 の出力がＶE のときに０となり、比較器ＣＰ1 の出力が０のときにＶE となる。
【００５２】
本発明においては、この反転回路ＩＮＶ1 の出力Ｖｂをディザ成分生成用信号として演算器７に入力することにより、信号Ｖｂのレベル変化に応じて演算出力信号Ｖo を変化させ、これにより励磁電流Ｉｓを変化させて、該励磁電流にディザ電流を重畳する。
【００５３】
図１に示したソレノイド駆動制御装置において、演算器７の抵抗Ｒａ〜Ｒｄの抵抗値をそれぞれの抵抗を示す符号と同じ符号で表すと、演算器７が出力する演算出力信号Ｖo は下記の式で与えられる。
【００５４】
Ｖo ＝（Ｒｂ／Ｒａ）＊Ｖｓ＋（Ｒｂ／Ｒｃ）＊Ｖｂ−（Ｒｂ／Ｒｄ）＊ＶE
…（２）
前記第１の電圧は、（２）式の右辺の第１項（Ｒｂ／Ｒａ）＊Ｖｓであり、Ｒｂ／Ｒａが第１の係数である。この第１の電圧（Ｒｂ／Ｒａ）＊Ｖｓは電流検出信号Ｖｓに相応した成分である。
【００５５】
また前述の第２の電圧及び第３の電圧はそれぞれ、（２）式の右辺の第２項及び第３項であり、Ｒｂ／Ｒｃ及びＲｂ／Ｒｄがそれぞれ第２の係数及び第３の係数である。
【００５６】
ここで、第２の電圧と第３の電圧との差（Ｒｂ／Ｒｃ）＊Ｖｂ−（Ｒｂ／Ｒｄ）＊ＶE は、比較器ＣＰ1 の出力レベルの変化（ＶE または０）に応じて、励磁電流に重畳されるディザ電流の振幅Ｉｄの１／２に相当するディザ成分である。
本発明においては、上記第２の電圧と第３の電圧との差の電圧がソレノイドの励磁電流に重畳するディザ電流の振幅Ｉｄの１／２に相応する大きさとなるように、第２の係数Ｒｂ／Ｒｃ及び第３の係数Ｒｂ／Ｒｄを設定する。
【００５７】
第２の電圧と第３の電圧との差の電圧は、Ｖｂ＝ＶE のときに（Ｒｂ／Ｒｃ）＊ＶE −（Ｒｂ／Ｒｄ）＊ＶE となり、Ｖｂ＝０のときに−（Ｒｂ／Ｒｄ）＊ＶE になる。ここで（Ｒｂ／Ｒｃ）＝２（Ｒｂ／Ｒｄ）となるように抵抗値を設定すると、第２の電圧と第３の電圧との差の電圧は、Ｖｂ＝ＶE のとき及びＶｂ＝０のときに、それぞれ＋（Ｒｂ／Ｒｄ）＊ＶE 及び−（Ｒｂ／Ｒｄ）＊ＶE となり、第２の電圧と第３の電圧との差の絶対値がディザ電流の振幅の１／２に相当する値になる。ここでディザ成分をＶD ／２＝（Ｒｂ／Ｒｄ）＊ＶE とおくと、演算出力信号Ｖo は、電流検出信号に相応した値（Ｒｂ／Ｒａ）＊Ｖｓを平均値として、±ＶD ／２だけ上下に変化する信号となる。
【００５８】
図２（Ａ）は励磁電流Ｉｓが目標値Ｉi （指示信号Ｖinにより与えられる。）に一致しているときの演算出力信号Ｖo を時間ｔに対して示し、同図（Ｂ）は比較器ＣＰ1 の出力電圧Ｖｃの変化を示している。また図２（Ｃ）及び（Ｄ）はそれぞれディザ成分生成用信号Ｖｂ及び励磁電流Ｉｓの変化を示している。
【００５９】
これらの図から明らかなように、励磁電流Ｉｓが目標値Ｉi よりもＩｄ／２（ＶD ／２に相当する値）だけ増加して、演算出力信号Ｖo が指示信号Ｖinのレベルを超えたときに比較器ＣＰ1 の出力電圧Ｖｃが０になり、ディザ成分生成用信号ＶｂがＶE に立ち上がる。ディザ成分生成用信号ＶｂがＶE に立ち上がることにより、演算出力信号Ｖo が＋ＶD ／２だけ上昇する。このときスイッチ回路５のスイッチ素子５ａはオフ状態にされるため、ソレノイド１が電源から切り離される。そのためソレノイドの励磁電流ＩｓはフライホイールダイオードＤ1 を通して流れ、一定の割合で減衰していく。この励磁電流Ｉｓの減少に伴って演算出力信号Ｖo も減少していく。励磁電流Ｉｓが目標値Ｉi （指示信号Ｖinにより与えられる。）よりも更にＩｄ／２だけ減少すると、比較器ＣＰ1 の出力電圧ＶｃがＶE に上昇するため、トランジスタＴＲ1 がオフ状態になり、ＦＥＴ Ｆ1 がオン状態になってバッテリ２からソレノイド１に励磁電流が供給される。またこのときディザ成分生成用信号Ｖｂが０になるため、演算出力信号Ｖo は演算出力信号Ｖo に対して−ＶD ／２だけ変化する。これらの動作により、励磁電流Ｉｓは、目標値Ｉi を中心にしてディザ成分Ｉｄ／２だけ上下に変化することになり、該励磁電流に振幅Ｉｄのディザ電流が重畳される。
【００６０】
図１の制御装置においては、反転回路ＩＮＶ1 により、比較器ＣＰ1 がオフ指令信号を発生したときに、ソレノイド１のヒステリシスを除去するために励磁電流に重畳するディザ電流の振幅の１／２に相当する分だけ演算出力信号Ｖo を上昇させ、比較器ＣＰ1 がオン指令信号を発生したときに、ディザ電流の振幅の１／２に相当する分だけ演算出力信号を下降させるべく、比較器ＣＰ1 の出力に応じて電圧レベルが変化するディザ成分生成用信号を発生して、該ディザ成分生成用信号を演算器７に入力するディザ成分生成用信号発生回路が構成されている。
【００６１】
また、演算器７と、比較器ＣＰ1 と、ディザ成分生成用信号発生回路（ＩＮＶ1 ）とによって、電流検出手段（抵抗Ｒｓ）により検出される励磁電流と指示信号Ｖinにより与えられる励磁電流の目標値との偏差を零にするようにソレノイド駆動用スイッチ回路を制御するスイッチ制御回路が構成されている。
【００６２】
図１に示した制御装置によれば、比較器の出力の変化を検出してディザ電流を発生させるため、図３に示すように、比較器による制御動作が行われる全領域において目標値Ｉd1に等しいディザ電流Ｉｄを流して、ソレノイドのヒステリシスを除去することができる。なお図３において破線で示した特性は、図１４に示した従来の制御装置の特性を示している。
【００６３】
また本発明によれば、励磁電流の目標値がディザ電流の振幅の１／２に相当する大きさ以下のときには、比較器ＣＰ1 がオン指令信号を発生しないので、従来の制御装置で必要とした電流遮断回路１２は不要になる。
【００６４】
上記のように、図１に示した制御装置では、励磁電流の目標値がディザ信号の振幅の１／２以下になる範囲で、励磁電流を流すことができない。ディザ電流の振幅が小さい場合には、これでも問題がないが、励磁電流の目標値がディザ信号の振幅の１／２以下になったときに励磁電流を流すことができないと、ディザ電流の目標値が大きい場合に制御し得る励磁電流の下限値が大きくなり、制御できる励磁電流の範囲が狭くなり過ぎるおそれがある。この問題を解決できる本発明の実施形態を図４に示した。
【００６５】
図４に示した制御装置では、比較器ＣＰ1 の出力端子にダイオードＤ2 のカソードが接続され、該ダイオードＤ2 のアノードにコンデンサＣ3 の一端と、定電圧電源回路３の正極性側の出力端子に一端が接続された抵抗Ｒ5 の他端とが接続されている。コンデンサＣ3 の他端と定電圧電源回路３の正極性側の出力端子との間に抵抗Ｒ6 とアノードをコンデンサＣ3 側に向けたダイオードＤ3 とが並列に接続されている。またコンデンサＣ3 の他端とアース間の電圧が制御用電圧Ｖｔとしてディザ成分生成用信号発生回路を構成する反転回路ＩＮＶ1 に入力され、該反転回路の出力が演算器７の第２の加算入力端子７ｂに入力されている。その他の構成は図１に示した制御装置と同様である。
【００６６】
図４に示したソレノイド駆動制御装置において、演算出力信号Ｖo のレベルが指示信号Ｖinのレベルを超えて、比較器ＣＰ1 の出力端子の電位がアース電位になる（オフ指令信号が発生する）と、定電圧電源回路３の出力で抵抗Ｒ6 とコンデンサＣ3 とダイオードＤ2 と比較器ＣＰ1 の出力段とを通して電流が流れ、コンデンサＣ3 が一定の時定数で充電される。このときコンデンサＣ3 の電荷の一部は、ダイオードＤ3 と抵抗Ｒ5 とを通して放電する。演算出力信号Ｖo のレベルが指示信号Ｖinのレベル以下になって比較器ＣＰ1 の出力が高レベルになる（オン指令信号が発生する）と、コンデンサＣ3 の充電が停止し、該コンデンサＣ3 の電荷は、ダイオードＤ3 と抵抗Ｒ5 とを通して放電していく。そのため、コンデンサＣ3 の他端とアース間に得られる制御用電圧Ｖｔは、比較器ＣＰ1 がオフ指令信号を出力しているときにコンデンサＣ3 の両端の電圧に相応したレベルを示し、比較器ＣＰ1 がオン指令信号を出力しているときに定電圧電源回路３の出力電圧とほぼ等しいレベルを示す電圧となる。
【００６７】
反転回路ＩＮＶ1 は、上記制御用電圧Ｖｔを入力として、制御用電圧Ｖｔが定電圧電源回路の出力電圧よりも低い値に設定されたしきい値Ｖth未満のときに高レベルを示し、制御用電圧がしきい値に達したときに零レベルに立ち下がるディザ成分生成用信号を出力する。
【００６８】
コンデンサＣ3 の充電時定数は、コンデンサＣ3 を該時定数で充電したときに制御用電圧Ｖｔがしきい値Ｖthに達するまでの時間を、励磁電流Ｉｓの目標値がディザ電流の振幅の１／２に等しいときに、スイッチ回路５がオン状態になって励磁電流Ｉｓが流れ始めた後該励磁電流が目標値Ｉi まで減衰するのに要する時間（図５の時間Ｔｉ）よりも僅かに長くするように設定する。
【００６９】
図４に示した制御装置において、図５（Ａ）に示すように、指示信号Ｖi のレベルを時間ｔの経過に伴って暫減させたとする。このとき、演算出力信号Ｖo 、比較器ＣＰ1 の出力Ｖｃ、制御用電圧Ｖｔ、ディザ成分生成用信号Ｖｂ及び励磁電流Ｉｓの波形はそれぞれ図５（Ｂ）ないし（Ｆ）のようになる。
【００７０】
図５に示した例では、時刻ｔ2 で指示信号Ｖinのレベルが励磁電流のディザ電流の振幅Ｉｄの１／２に相当する値Ｖi1以下になっている。励磁電流の目標値がディザ電流の振幅の１／２よりも小さくなると、比較器ＣＰ1 の出力Ｖｃが零レベルを保持したまま（オフ指令信号を発生したまま）となるが、このときコンデンサＣ3 の両端の電圧の上昇により時刻ｔ3 で制御用電圧Ｖｔが反転回路ＩＮＶ1 のしきい値Ｖthに達するため、該反転回路ＩＮＶ1 が反転動作をしてその出力を零レベルにし、ディザ成分生成用信号Ｖｂを零レベルにする。これにより比較器ＣＰ1 の出力Ｖｃが高レベルになるため、スイッチ回路の主スイッチ素子５ａがオン状態になり、バッテリ２からソレノイド１に励磁電流が供給される。
【００７１】
このように、図４に示した構成によれば、励磁電流の目標値がディザ電流の振幅の１／２以下になった場合でも、制御用電圧Ｖｔがしきい値に達した時点でディザ成分生成用信号Ｖｂを零レベルにして、演算出力信号Ｖo のレベルを指示信号Ｖinよりも低いレベルに低下させることができるため、比較器からオン指令信号を発生させて、励磁電流Ｉｓを流すことができ、ディザ電流の振幅の１／２以下の小電流域まで励磁電流を制御することができる。
【００７２】
図４に示した例では、定電圧電源回路３−抵抗Ｒ5 −コンデンサＣ3 −ダイオードＤ2 −比較器ＣＰ1 の出力段−アース回路−定電圧電源回路３の回路により、比較器ＣＰ1 がオフ指令信号を出力しているとき（比較器の出力端子の電位がアース電位にあるとき）に定電圧電源回路３の出力電圧でコンデンサＣ3 を一定の時定数で充電する充電回路が構成されている。またコンデンサＣ3 −ダイオードＤ3 −抵抗Ｒ5 −コンデンサＣ3 の回路により、比較器が前記オン指令信号を発生しているときに前記コンデンサの電荷を放電させる放電回路が構成され、コンデンサＣ3 と、上記充電回路及び放電回路とにより、比較器ＣＰ1 がオフ指令信号を出力しているときにコンデンサＣ3 の両端の電圧に相応したレベルを示し、比較器ＣＰ1 がオン指令信号を出力しているときに定電圧電源回路３の出力電圧とほぼ等しいレベルを示す制御用電圧Ｖｔを出力する制御用電圧発生回路が構成されている。
【００７３】
図１に示した例では、制御用スイッチ５ｂをＰＮＰトランジスタＴＲ1 により構成したが、図６に示すように、ＮＰＮトランジスタＴＲ1 ´により制御用スイッチ５ｂを構成することもできる。この場合には、指示信号Ｖinを比較器ＣＰ1 の反転入力端子に入力し、演算出力信号Ｖo を比較器ＣＰ1 の非反転入力端子に入力する。また演算器７の第１の加算入力端子７ａに電流検出信号Ｖｓを入力し、第２の加算入力端子７ｂ及び減算入力端子７ｃにそれぞれ定電圧電源回路の出力電圧ＶE 及びディザ成分生成用信号Ｖｂを入力する。
【００７４】
同様に、図４に示した制御装置においても、ＮＰＮトランジスタにより制御用スイッチ５ｂを構成することができる。図４に示した制御装置において、制御用スイッチ５ｂとしてＮＰＮトランジスタＴＲ1 ´を用いた場合の構成を図７に示した。
【００７５】
上記の各実施形態では、ソレノイド駆動用スイッチ回路５の主スイッチ素子５ａとしてｐチャンネル形のＭＯＳＦＥＴを用いたが、該主スイッチ素子５ａをオンオフ制御が可能な他のスイッチ素子により構成することもできる。
【００７６】
図１に示したソレノイド駆動制御装置において、主スイッチ素子５ａとしてＰＮＰトランジスタＴＲo を用いた場合の制御装置の構成を図１５に示し、図４に示したソレノイド駆動制御装置において、主スイッチ素子５ａとしてＰＮＰトランジスタを用いた場合の構成を図１６に示した。図１５及び図１６に示したソレノイド駆動制御装置の動作は、それぞれ図１及び図４に示した制御装置の動作と同様である。
【００７７】
更に、図１５及び図１６に示した制御装置において、トランジスタＴＲ1 をＮＰＮトランジスタで置き換えることもできる。
【００７８】
ここで、図１，図６に示した制御装置、図４，図７に示した制御装置、及び図１５，図１６に示した制御装置の構成を要約すると下記の通りである。
【００７９】
（１）図１に示した制御装置は、直流電源２の出力を入力として定電圧を出力する定電圧電源回路３と、ソースが直流電源２の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴＦ1 と、ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタと、ソレノイド１のコイルの他端と直流電源の負極性側の出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイド１のコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子９と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器７と、非反転入力端子及び反転入力端子にそれぞれ前記指示信号及び演算出力信号が入力され、出力端子が前記ＰＮＰトランジスタのベースに接続された電圧比較器ＣＰ1 と、電圧比較器ＣＰ1 の出力端子と接地間の電圧を反転する反転回路ＩＮＶ1 とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗Ｒｓの両端に得られる電流検出信号Ｖｓ及び反転回路の出力信号Ｖｂが入力されるとともに、減算入力端子７ｃに定電圧電源回路３の出力電圧ＶE が入力され、第２の電圧と第３の電圧との差の電圧がソレノイド１のヒステリシスを除去するために励磁電流Ｉｓに重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定されている。
【００８０】
（２）図６に示したソレノイド駆動制御装置は、直流電源（バッテリ）２の出力を入力として定電圧を出力する定電圧電源回路３と、ソースが直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴ Ｆ１ と、ＦＥＴ Ｆ１ のソース及びゲートにそれぞれコレクタ及びエミッタが接続されたＮＰＮトランジスタＴＲ1 ´と、ソレノイド１のコイルの他端と直流電源の負極性側出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイドのコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子７ａに入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子７ｂに入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子７ｃに入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号Ｖo として出力する演算器７と、反転入力端子及び非反転入力端子にそれぞれ指示信号Ｖin及び演算出力信号Ｖo が入力され、出力端子がＮＰＮトランジスタＴＲ1 のベースに接続された電圧比較器と、電圧比較器ＣＰ1 の出力端子と接地間の電圧を反転する反転回路ＩＮＶ1 とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗Ｒｓの両端に得られる電流検出信号Ｖｓ及び定電圧電源回路の出力電圧ＶE が入力されるとともに、減算入力端子７ｃに反転回路ＩＮＶ1 の出力信号が入力され、第２の電圧と第３の電圧との差の電圧がソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定されている。
【００８１】
（３）図４に示した制御装置は、直流電源の出力を入力として定電圧を出力する定電圧電源回路３と、ソースが直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴ Ｆ1 と、ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタＴＲ1 と、ソレノイドのコイルの他端と前記直流電源の負極性側の出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイド１のコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子９と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子７ａに入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子７ｂに入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子７ｃに入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号Ｖo として出力する演算器７と、非反転入力端子及び反転入力端子に指示信号Ｖin及び演算出力信号Ｖo が入力されるとともに、出力端子がＰＮＰトランジスタＴＲ1 のベースに接続された電圧比較器ＣＰ1 と、定電圧電源回路３の正極性側の出力端子に充電用抵抗Ｒ6 を通して一端が接続されるとともに、他端が比較器の出力端子にダイオードＤ2 を通して接続されて、比較器ＣＰ1 の出力端子の電位が接地電位にあるときに定電圧電源回路３の出力電圧により一定の時定数で充電されるコンデンサＣ3 と、コンデンサＣ3 の一端と接地間の電圧が入力されて、入力電圧が所定のしきい値を超えたときに反転動作を行う反転回路とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗の両端に得られる電流検出信号Ｖｓ及び反転回路ＩＮＶ1 の出力電圧Ｖｂが入力されるとともに、減算入力端子７ｃに定電圧電源回路３の出力電圧ＶE が入力され、第２の電圧と第３の電圧との差の電圧がソレノイドのヒステリシスを除去するために励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定される。 またコンデンサＣ3 の充電時定数は、コンデンサＣ3 を該時定数で充電したときにコンデンサの一端と接地間の電圧が反転回路ＩＮＶ1 のしきい値に達するまでの時間を、励磁電流の目標値がディザ電流の振幅の１／２に等しいときに励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定される。
【００８２】
（４）図７に示した制御装置は、直流電源の出力を入力として定電圧を出力する定電圧電源回路３と、ソースが直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴ Ｆ1 と、ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＮＰＮトランジスタＴＲ1 ´と、ソレノイド１のコイルの他端と直流電源の負極性側の出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイド１のコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子９と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器７と、反転入力端子及び非反転入力端子に前記指示信号及び演算出力信号が入力されるとともに、出力端子が前記ＮＰＮトランジスタのベースに接続された電圧比較器ＣＰ1 と、定電圧電源回路の正極性側の出力端子に充電用抵抗Ｒ6 を通して一端が接続されるとともに、他端が比較器ＣＰ1 の出力端子にダイオードＤ2 を介して接続されて、比較器ＣＰ1 の出力端子の電位がほぼ接地電位にあるときに定電圧電源回路の出力電圧により一定の時定数で充電されるコンデンサＣ3 と、コンデンサＣ3 の一端と接地間の電圧が入力されて、入力電圧が所定のしきい値を超えたときに反転動作を行う反転回路ＩＮＶ1 とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗Ｒｓの両端に得られる電流検出信号Ｖｓ及び定電圧電源回路の出力電圧ＶE が入力されるとともに、減算入力端子７ｃに反転回路ＩＮＶ1 の出力電圧が入力され、第２の電圧と第３の電圧との差の電圧がソレノイドのヒステリシスを除去するために励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定される。またコンデンサＣ3 の充電時定数は、コンデンサを該時定数で充電したときにコンデンサＣ3 の一端と接地間の電圧がしきい値に達するまでの時間を、励磁電流の目標値がディザ電流の振幅の１／２に等しいときにスイッチ回路がオン状態になった後励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定されている。
【００８３】
（５）図１５に示した制御装置は、直流電源２の出力を入力として定電圧を出力する定電圧電源回路３と、エミッタが直流電源２の正極性側の出力端子に接続されコレクタがソレノイドのコイルの一端に接続されたＰＮＰ形トランジスタＴＲo と、ＰＮＰトランジスタＴＲo のエミッタ及びベースにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタＴＲ1 と、ソレノイド１のコイルの他端と直流電源の負極性側の出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイド１のコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子９と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器７と、非反転入力端子及び反転入力端子にそれぞれ前記指示信号及び演算出力信号が入力され、出力端子が前記ＰＮＰトランジスタのベースに接続された電圧比較器ＣＰ1 と、電圧比較器ＣＰ1 の出力端子と接地間の電圧を反転する反転回路ＩＮＶ1 とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗Ｒｓの両端に得られる電流検出信号Ｖｓ及び反転回路の出力信号Ｖｂが入力されるとともに、減算入力端子７ｃに定電圧電源回路３の出力電圧ＶE が入力され、第２の電圧と第３の電圧との差の電圧がソレノイド１のヒステリシスを除去するために励磁電流Ｉｓに重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定されている。
【００８４】
（６）図１６に示した制御装置は、直流電源の出力を入力として定電圧を出力する定電圧電源回路３と、エミッタが直流電源の正極性側の出力端子に接続されコレクタがソレノイドのコイルの一端に接続されたＰＮＰトランジスタＴＲo と、トランジスタＴＲo のエミッタ及びベースにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタＴＲ1 と、ソレノイドのコイルの他端と前記直流電源の負極性側の出力端子との間に接続された電流検出用抵抗Ｒｓと、ソレノイド１のコイルに対して並列に接続されたフライホイールダイオードＤ1 と、目標値を与える電圧値を有する指示信号が入力される指示信号入力端子９と、第１の加算入力端子７ａと第２の加算入力端子７ｂと減算入力端子７ｃとを有して、第１の加算入力端子７ａに入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子７ｂに入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から減算入力端子７ｃに入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号Ｖo として出力する演算器７と、非反転入力端子及び反転入力端子に指示信号Ｖin及び演算出力信号Ｖo が入力されるとともに、出力端子がＰＮＰトランジスタＴＲ1 のベースに接続された電圧比較器ＣＰ1 と、定電圧電源回路３の正極性側の出力端子に充電用抵抗Ｒ6 を通して一端が接続されるとともに、他端が比較器の出力端子にダイオードＤ2 を通して接続されて、比較器ＣＰ1 の出力端子の電位が接地電位にあるときに定電圧電源回路３の出力電圧により一定の時定数で充電されるコンデンサＣ3 と、コンデンサＣ3 の一端と接地間の電圧が入力されて、入力電圧が所定のしきい値を超えたときに反転動作を行う反転回路とを備えている。そして、演算器７の第１の加算入力端子７ａ及び第２の加算入力端子７ｂにそれぞれ電流検出用抵抗の両端に得られる電流検出信号Ｖｓ及び反転回路ＩＮＶ1 の出力電圧Ｖｂが入力されるとともに、減算入力端子７ｃに定電圧電源回路３の出力電圧ＶE が入力され、第２の電圧と第３の電圧との差の電圧がソレノイドのヒステリシスを除去するために励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、第２の係数と第３の係数とが設定される。
【００８５】
またコンデンサＣ3 の充電時定数は、コンデンサＣ3 を該時定数で充電したときにコンデンサの一端と接地間の電圧が反転回路ＩＮＶ1 のしきい値に達するまでの時間を、励磁電流の目標値がディザ電流の振幅の１／２に等しいときに励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定される。
【００８６】
【発明の効果】
以上のように、本発明によれば、外部から与えられるディザ信号に追従して励磁電流を変化させるのではなく、励磁電流の目標値を与える指示信号と励磁電流の検出値を与える演算出力信号とを比較する比較器の出力の変化に応じて電圧レベルが変化するディザ成分生成用信号を演算器に入力することにより比較器に入力する演算出力信号を変化させてディザ成分を生成するようにしたので、励磁電流を制御し得る範囲の全領域で、励磁電流の目標値がいかなる場合でも、またソレノイドのコイルのインダクタンスが大きい場合でも、常に所定の振幅のディザ電流を流すことができる利点がある。
【００８７】
また本発明において、比較器の出力の変化に応じて電圧レベルが変化するディザ成分生成用信号を演算器に入力することにより比較器に入力する演算出力信号を変化させて、ディザ成分を生成するようにした場合には、励磁電流の目標値がディザ電流の振幅の１／２以下になると、比較器がオフ指令信号を発生したままの状態になって励磁電流が遮断されるため、励磁電流の目標値を零にしたときに励磁電流が残留するのを防ぐために従来必要とした電流遮断回路を省略して、制御装置の構成を簡単にすることができる。
【００８８】
また本発明において、比較器がオフ指令信号を出力しているときに一定の時定数により充電されるコンデンサの両端の電圧に相応したレベルを示し、比較器がオン指令信号を出力しているときには定電圧電源回路の出力電圧とほぼ等しいレベルを示す制御用電圧を発生させるとともに、この制御用電圧がしきい値に達したときに高レベルから零レベルに立ち下がるディザ成分生成用信号を発生させるようにした場合には、励磁電流の目標値がディザ電流の振幅の１／２以下になった場合でも、制御用電圧がしきい値に達した時点でディザ成分生成用信号を零レベルにして演算出力信号のレベルを指示信号よりも低いレベルに低下させることができるため、比較器からオン指令信号を発生させて、励磁電流を流すことができ、励磁電流を小電流域まで制御できる。
【図面の簡単な説明】
【図１】本発明に係わる制御装置の構成例を示した回路図である。
【図２】図１の制御装置の各部の信号波形を示した線図である。
【図３】図１の制御装置のディザ電流対励磁電流特性の一例を示した線図である。
【図４】本発明に係わる制御装置の他の構成例を示した回路図である。
【図５】図４の制御装置の各部の信号波形を示した線図である。
【図６】本発明に係わる制御装置の更に他の構成例を示した回路図である。
【図７】本発明に係わる制御装置の更に他の構成例を示した回路図である。
【図８】従来の制御装置の構成例を示した回路図である。
【図９】図８の制御装置の演算器の出力電圧対励磁電流特性を示した線図である。
【図１０】図８の制御装置のフィルタ回路の出力電圧とＰＷＭ信号のデューティ比との関係を示した線図である。
【図１１】図８の制御装置の励磁電流対デューティ比特性を示した線図である。
【図１２】図８の制御装置で用いるディザ信号の波形及び励磁電流の波形を示した波形図である。
【図１３】図８の制御装置で用いるディザ信号の波形と、励磁電流が低いときの励磁電流波形と、励磁電流が大きいときの励磁電流波形とを示した波形図である。
【図１４】図８の制御装置のディザ電流対励磁電流特性を示した線図である。
【図１５】本発明に係わるソレノイド駆動制御装置の更に他の構成例を示した回路図である。
【図１６】本発明に係わるソレノイド駆動制御装置の更に他の構成例を示した回路図である。
【符号の説明】
１…ソレノイド、２…バッテリ、３…定電圧電源回路、５…ソレノイド駆動用スイッチ回路、７…演算器、７ａ…第１の加算入力端子、７ｂ…第２の加算入力端子、７ｃ…減算入力端子、９…指示信号入力端子、ＣＰ1 …電圧比較器、ＩＮＶ1 …反転回路、Ｃ3 …コンデンサ、Ｒ6 …充電用抵抗、Ｄ1 …フライホイールダイオード、Ｄ2 …ダイオード、Ｒ5 …放電用抵抗。

Claims (8)

1. オン指令信号が与えられているとき及びオフ指令信号が与えられているときにそれぞれオン状態及びオフ状態になるスイッチ素子を有して直流電源から前記スイッチ素子を通してソレノイドに励磁電流を流すソレノイド駆動用スイッチ回路と、前記ソレノイドの励磁電流の目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、前記ソレノイドを通して流れる励磁電流を検出して検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段と、前記電流検出手段により検出される励磁電流と前記指示信号により与えられる前記励磁電流の目標値との偏差を零にするように前記ソレノイド駆動用スイッチ回路を制御するスイッチ制御回路とを備えたソレノイド駆動制御装置において、
   前記スイッチ制御回路は、
   前記電流検出信号を入力として該電流検出信号に相応した平均値を有する電圧信号を演算出力信号として出力する演算器と、
   前記指示信号と前記演算出力信号とを比較して、前記演算出力信号のレベルが前記指示信号のレベル以下のときに前記スイッチ回路に前記オン指令信号を与え、前記演算出力信号のレベルが前記指示信号のレベルを超えているときに前記スイッチ回路に前記オフ指令信号を与える比較器と、
   前記比較器が前記オフ指令信号を発生したときに、前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相当する分だけ前記演算出力信号を上昇させ、前記比較器がオン指令信号を発生したときに、前記ディザ電流の振幅の１／２に相当する分だけ前記演算出力信号を下降させるべく、前記比較器の出力に応じて電圧レベルが変化するディザ成分生成用信号を発生して、該ディザ成分生成用信号を前記演算器に入力するディザ成分生成用信号発生回路と、
   を具備したことを特徴とするソレノイド駆動制御装置。
2. オン指令信号が与えられているとき及びオフ指令信号が与えられているときにそれぞれオン状態及びオフ状態になるスイッチ素子を有して直流電源から前記スイッチ素子を通してソレノイドに励磁電流を流すソレノイド駆動用スイッチ回路と、前記ソレノイドの励磁電流の目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、前記ソレノイドを通して流れる励磁電流を検出して検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段と、前記電流検出手段により検出される励磁電流と前記指示信号により与えられる前記励磁電流の目標値との偏差を零にするように前記ソレノイド駆動用スイッチ回路を制御するスイッチ制御回路とを備えたソレノイド駆動制御装置において、
   前記スイッチ制御回路は、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   前記指示信号と前記演算出力信号とを比較して、前記演算出力信号のレベルが前記指示信号のレベル以下のときに前記ソレノイド駆動用スイッチ回路に前記オン指令信号を与え、前記演算出力信号のレベルが前記指示信号のレベルを超えたときに前記ソレノイド駆動用スイッチ回路にオフ指令信号を与える比較器と、
   前記比較器がオフ指令信号を出力しているときに一定レベルの直流電圧からなるディザ成分生成用信号を発生し、前記比較器がオン指令信号を出力しているときに前記ディザ成分生成用信号の発生を停止するディザ成分生成用信号発生回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出信号及び前記ディザ成分生成用信号が入力されるとともに、前記減算入力端子に一定の直流電圧が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定されていることを特徴とするソレノイド駆動制御装置。
3. オン指令信号が与えられているとき及びオフ指令信号が与えられているときにそれぞれオン状態及びオフ状態になるスイッチ素子を有して直流電源から前記スイッチ素子を通してソレノイドに励磁電流を流すソレノイド駆動用スイッチ回路と、前記ソレノイドの励磁電流の目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、前記ソレノイドを通して流れる励磁電流を検出して検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段と、前記電流検出手段により検出される励磁電流と前記指示信号により与えられる前記励磁電流の目標値との偏差を零にするように前記ソレノイド駆動用スイッチ回路を制御するスイッチ制御回路とを備えたソレノイド駆動制御装置において、
   前記スイッチ制御回路は、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   前記指示信号と前記演算出力信号とを比較して、前記演算出力信号のレベルが前記指示信号のレベル以下のときに出力端子の電位を高レベルにして前記ソレノイド駆動用スイッチ回路に前記オン指令信号を与え、前記演算出力信号のレベルが前記指示信号のレベルを超えたときに出力端子の電位を零レベルにして前記ソレノイド駆動用スイッチ回路に前記オフ指令信号を与える比較器と、
   前記比較器の出力端子の電位が零レベルになっているときに一定レベルの出力電圧を発生し、前記比較器の出力端子の電位が高レベルになっているときに出力電圧を零にする反転回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出信号及び前記反転回路の出力電圧が入力されるとともに、前記減算入力端子に一定の直流電圧が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定されていることを特徴とするソレノイド駆動制御装置。
4. 直流電源からソレノイドに流す励磁電流を目標値に保つように制御するソレノイド駆動制御装置であって、
   前記直流電源の出力を入力として定電圧を出力する定電圧電源回路と、
   ソースが前記直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴと、
   前記ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタと、
   前記ソレノイドのコイルの他端と前記直流電源の負極性側の出力端子との間に接続された電流検出用抵抗と、
   前記ソレノイドのコイルに対して並列に接続されたフライホイールダイオードと、
   前記目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   非反転入力端子及び反転入力端子にそれぞれ前記指示信号及び演算出力信号が入力され、出力端子が前記ＰＮＰトランジスタのベースに接続された電圧比較器と、
   前記電圧比較器の出力端子と接地間の電圧を反転する反転回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出用抵抗の両端に得られる電流検出信号及び前記反転回路の出力信号が入力されるとともに、前記減算入力端子に前記定電圧電源回路の出力電圧が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定されていることを特徴とするソレノイド駆動制御装置。
5. 直流電源からソレノイドに流す励磁電流を目標値に保つように制御するソレノイド駆動制御装置であって、
   前記直流電源の出力を入力として定電圧を出力する定電圧電源回路と、
   ソースが前記直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴと、
   前記ＦＥＴのソース及びゲートにそれぞれコレクタ及びエミッタが接続されたＮＰＮトランジスタと、
   前記ソレノイドのコイルの他端と前記直流電源の負極性側出力端子との間に接続された電流検出用抵抗と、
   前記ソレノイドのコイルに対して並列に接続されたフライホイールダイオードと、
   前記目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   反転入力端子及び非反転入力端子にそれぞれ前記指示信号及び演算出力信号が入力され、出力端子が前記ＮＰＮトランジスタのベースに接続された電圧比較器と、
   前記電圧比較器の出力端子と接地間の電圧を反転する反転回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出用抵抗の両端に得られる電流検出信号及び前記定電圧電源回路の出力電圧が入力されるとともに、前記減算入力端子に前記反転回路の出力信号が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定されていることを特徴とするソレノイド駆動制御装置。
6. オン指令信号が与えられているとき及びオフ指令信号が与えられているときにそれぞれオン状態及びオフ状態になるスイッチ素子を有して直流電源から前記スイッチ素子を通してソレノイドに励磁電流を流すソレノイド駆動用スイッチ回路と、前記ソレノイドの励磁電流の目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、前記ソレノイドを通して流れる励磁電流を検出して検出した励磁電流に比例した電圧を電流検出信号として出力する電流検出手段と、前記電流検出手段により検出される励磁電流と前記指示信号により与えられる前記励磁電流の目標値との偏差を零にするように前記ソレノイド駆動用スイッチ回路を制御するスイッチ制御回路とを備えたソレノイド駆動制御装置において、
   前記スイッチ制御回路は、
   前記直流電源の出力を入力として一定の電圧を出力する定電圧電源回路と、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   前記指示信号と前記演算出力信号とを比較して、前記演算出力信号のレベルが前記指示信号のレベル以下のときに前記スイッチ回路に前記オン指令信号を与え、前記演算出力信号のレベルが前記指示信号のレベルを超えたときに前記スイッチ回路にオフ指令信号を与える比較器と、
   コンデンサと、前記比較器がオフ指令信号を出力しているときに前記定電圧電源回路の出力電圧で前記コンデンサを一定の時定数で充電する充電回路と、前記比較器が前記オン指令信号を発生しているときに前記コンデンサの電荷を放電させる放電回路とを備えて、前記比較器がオフ指令信号を出力しているときには前記コンデンサの両端の電圧に相応したレベルを示し、前記比較器がオン指令信号を出力しているときには前記定電圧電源回路の出力電圧とほぼ等しいレベルを示す制御用電圧を出力する制御用電圧発生回路と、
   前記制御用電圧を入力として、該制御用電圧が前記定電圧電源回路の出力電圧よりも低い値に設定されたしきい値未満のときに高レベルを示し、前記制御用電圧が前記しきい値に達したときに零レベルに立ち下がるディザ成分生成用信号を出力するディザ成分生成用信号発生回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出信号及び前記ディザ成分生成用信号が入力されるとともに前記減算入力端子に前記定電圧電源回路の出力電圧が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定され、
   前記コンデンサの充電時定数は、前記コンデンサを該時定数で充電したときに前記制御用電圧が前記しきい値に達するまでの時間を、前記励磁電流の目標値が前記ディザ電流の振幅の１／２に等しいときに前記励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定されている、
   ことを特徴とするソレノイド駆動制御装置。
7. 直流電源からソレノイドに流す励磁電流を目標値に保つように制御するソレノイド駆動制御装置であって、
   前記直流電源の出力を入力として定電圧を出力する定電圧電源回路と、
   ソースが前記直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴと、
   前記ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＰＮＰトランジスタと、
   前記ソレノイドのコイルの他端と前記直流電源の負極性側の出力端子との間に接続された電流検出用抵抗と、
   前記ソレノイドのコイルに対して並列に接続されたフライホイールダイオードと、
   前記目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   非反転入力端子及び反転入力端子に前記指示信号及び演算出力信号が入力されるとともに、出力端子が前記ＰＮＰトランジスタのベースに接続された電圧比較器と、
   前記定電圧電源回路の正極性側の出力端子に充電用抵抗を通して一端が接続されるとともに、他端が前記比較器の出力端子にダイオードを通して接続されて、前記比較器の出力端子の電位がほぼ接地電位にあるときに前記定電圧電源回路の出力電圧により一定の時定数で充電されるコンデンサと、
   前記コンデンサの一端と接地間の電圧が入力されて、入力電圧が所定のしきい値を超えたときに反転動作を行う反転回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出用抵抗の両端に得られる電流検出信号及び前記反転回路の出力電圧が入力されるとともに、前記減算入力端子に前記定電圧電源回路の出力電圧が入力され、前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定され、
   前記コンデンサの充電時定数は、前記コンデンサを該時定数で充電したときに前記コンデンサの一端と接地間の電圧が前記反転回路のしきい値に達するまでの時間を、前記励磁電流の目標値が前記ディザ電流の振幅の１／２に等しいときに前記励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定されている、
   ことを特徴とするソレノイド駆動制御装置。
8. 直流電源からソレノイドに流す励磁電流を目標値に保つように制御するソレノイド駆動制御装置であって、
   前記直流電源の出力を入力として定電圧を出力する定電圧電源回路と、
   ソースが前記直流電源の正極性側の出力端子に接続されドレインがソレノイドのコイルの一端に接続されたｐチャンネル形のＭＯＳＦＥＴと、
   前記ＦＥＴのソース及びゲートにそれぞれエミッタ及びコレクタが接続されたＮＰＮトランジスタと、
   前記ソレノイドのコイルの他端と前記直流電源の負極性側の出力端子との間に接続された電流検出用抵抗と、
   前記ソレノイドのコイルに対して並列に接続されたフライホイールダイオードと、
   前記目標値を与える電圧値を有する指示信号が入力される指示信号入力端子と、
   第１の加算入力端子と第２の加算入力端子と減算入力端子とを有して、第１の加算入力端子に入力された電圧の値に第１の係数を乗じた大きさを有する第１の電圧と第２の加算入力端子に入力された電圧の値に第２の係数を乗じた大きさを有する第２の電圧との和の電圧から前記減算入力端子に入力された電圧の値に第３の係数を乗じた大きさを有する第３の電圧を減じた大きさの電圧を演算出力信号として出力する演算器と、
   反転入力端子及び非反転入力端子に前記指示信号及び演算出力信号が入力されるとともに、出力端子が前記ＮＰＮトランジスタのベースに接続された電圧比較器と、
   前記定電圧電源回路の正極性側の出力端子に充電用抵抗を通して一端が接続されるとともに、他端が前記比較器の出力端子にダイオードを通して接続されて、前記比較器の出力端子の電位がほぼ接地電位にあるときに前記定電圧電源回路の出力電圧により一定の時定数で充電されるコンデンサと、
   前記コンデンサの一端と接地間の電圧が入力されて、入力電圧が所定のしきい値を超えたときに反転動作を行う反転回路と、
   を具備し、
   前記演算器の第１の加算入力端子及び第２の加算入力端子にそれぞれ前記電流検出用抵抗の両端に得られる電流検出信号及び前記定電圧電源回路の出力電圧が入力されるとともに、前記減算入力端子に前記反転回路の出力電圧が入力され、
   前記第２の電圧と第３の電圧との差の電圧が前記ソレノイドのヒステリシスを除去するために前記励磁電流に重畳するディザ電流の振幅の１／２に相応する大きさになるように、前記第２の係数と第３の係数とが設定され、
   前記コンデンサの充電時定数は、前記コンデンサを該時定数で充電したときに前記コンデンサの一端と接地間の電圧が前記しきい値に達するまでの時間を、前記励磁電流の目標値が前記ディザ電流の振幅の１／２に等しいときに前記励磁電流が目標値まで減衰するのに要する時間よりも僅かに長くするように設定されている、
   ことを特徴とするソレノイド駆動制御装置。

Images