JP3598939B2 - インバータ発電装置 - Google Patents
インバータ発電装置 Download PDFInfo
- Publication number
- JP3598939B2 JP3598939B2 JP2000117951A JP2000117951A JP3598939B2 JP 3598939 B2 JP3598939 B2 JP 3598939B2 JP 2000117951 A JP2000117951 A JP 2000117951A JP 2000117951 A JP2000117951 A JP 2000117951A JP 3598939 B2 JP3598939 B2 JP 3598939B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- duty ratio
- output
- switch
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、発電機を電源として直流電圧を発生する電源部の出力をインバータ回路を用いて一定の周波数を有する交流電圧に変換するインバータ発電装置に関する。
【0002】
【従来の技術】
内燃機関等の原動機により駆動される交流発電機を電源とする電源装置として、交流発電機の出力を整流して得た直流電圧を、インバータ回路により所定の波高値と周波数とを有する交流電圧に変換するようにしたインバータ発電装置が多く用いられている。
【0003】
この種の発電装置は、発電機を電源として直流電圧を発生する電源部と、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、フィルタ回路から一定の周期Tと一定の波高値VA とを有する所望の波形の交流出力電圧を得るように、一定のPWM周期Δt毎に到来するタイミングをスイッチタイミングとして所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加される負荷接続端子とを備えている。
【0004】
なお本明細書において、スイッチ素子のオンオフの「デューティ比」とは、スイッチ素子がオン状態になる期間ΔtonのPWM周期Δtに対する比(=Δton/Δt)をいう。
【0005】
この種の発電装置において、例えば交流出力電圧の波形を正弦波とする場合には、PWM周期Δt毎に到来するn番目(nは0からT/Δtまでの正の整数)のスイッチタイミングにおいて、インバータ回路のスイッチ素子を下記のデューティ比Do でオンオフさせる。
【0006】
Do =sin(2πnΔt/T) …(1)
なお交流出力電圧の波形を正弦波とする場合、上記基準デューティ比Do は、上記のようにsin関数を用いる代りに、cos関数を用いて演算することもできる。
【0007】
n番目のスイッチタイミングにおいて上記デューティ比Do でインバータ回路のスイッチ素子をオンオフさせた場合、負荷接続端子間に得られる交流電圧の波高値は、電源部からインバータ回路に与えられる直流電圧VD により決まる。
【0008】
ところが、発電機を電源として直流電圧を得るように構成された電源部は、その出力電圧対出力電流特性がいわゆる垂下特性を有していて、負荷電流が変化すると電源部から得られる直流電圧VD が大幅に変化するため、負荷の変化に伴って負荷接続端子間に得られる正弦波交流出力電圧の波高値が大幅に変化し、負荷電流の変化に対する出力電圧の変動率が大きくなるのを避けられない。
【0009】
これを防ぐために、従来は、直流電源部の出力電圧を設定値に保つように制御する制御回路を設けていたが、直流電源部の垂下特性が大きい場合には、負荷電流の広範囲の変動に対してその出力電圧を一定に保つことが難しいため、負荷接続端子間に得る交流出力電圧の波形歪みを許容範囲に抑えて運転することができる負荷の範囲が制限されるという問題があった。
【0010】
そこで本発明者は、交流出力電圧の波形を所望の波形とするために必要なデューティ比[例えば(1)式で与えられるデューティ比]Do を基準デューティ比とし、負荷接続端子間に得ようとする出力電圧の波高値の設定値VA と直流電源部の出力電圧VD との比VA /VD を補正係数Kv として、この補正係数Kv (=VA /VD )と基準デューティ比Do との積をn番目のスイッチタイミングにおけるスイッチ素子の実デューティ比D=Do ×Kv とすることにより、デューティ比を直流電源部の出力電圧に対して補正することを提案した。
【0011】
このように、インバータ回路のスイッチ素子のオンオフのデューティ比を直流電源部の出力電圧に対して補正するようにすると、直流電源部の出力電圧が変化しても負荷接続端子間に得られる交流出力電圧の波高値を設定値に保つことができるため、直流電源部の出力電圧を特に制御しなくても負荷接続端子間に所望の波高値を有する交流出力電圧を得ることができる。
【0012】
【発明が解決しようとする課題】
上記のように、基準デューティ比Do に補正係数Kv を乗じることにより実デューティ比Dを求めて、この実デューティ比Dで各スイッチタイミングにおけるスイッチ素子のオンオフ動作を行わせるようにした場合、補正係数Kv には、負荷電流によりインバータ回路とフィルタとで生じる電圧降下が反映されないため、無負荷時と負荷時とで負荷接続端子間に得られる電圧に差が生じ、電圧変動率が無視できない大きさになるおそれがある。
【0013】
本発明の目的は、直流電源部の出力電圧を制御せずに所望の大きさを有する交流出力電圧を得ることができるだけでなく、インバータ回路とフィルタとで生じる電圧降下の影響を無くして電圧変動率を小さく抑えることができるようにしたインバータ発電装置を提供することにある。
【0014】
【課題を解決するための手段】
本発明に係わるインバータ発電装置は、発電機を電源として直流電圧を発生する電源部と、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、所望の波形の交流出力電圧をフィルタから得るようにインバータ回路のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加される負荷接続端子と、電源部が出力する直流電圧VD を検出する直流電圧検出手段とを備えている。
【0015】
本発明においては、上記コントローラに、交流出力電圧の波形を所望の波形とするために必要なスイッチ素子のオンオフの基準デューティ比Do と負荷電流によりインバータ回路とフィルタとで生じる電圧降下Vd を直流電圧VD から差し引いた電圧VD −Vd に対する出力電圧の波高値VA の比Kv =VA /(VD −Vd )との積Do ×Kv を実デューティ比Dとして演算する実デューティ比演算手段と、実デューティ比演算手段により演算された実デューティ比Dでスイッチ回路のスイッチ素子をオンオフさせるようにインバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを設けた。
【0016】
上記のように、インバータ回路とフィルタとで生じる電圧降下を考慮して補正係数Kv を定めると、無負荷時の交流出力電圧の大きさと負荷時の交流出力電圧の大きさとをほぼ同一にすることができるため、負荷電流の変化に対する出力電圧の変動率を小さくすることができる。
【0017】
なおブリッジ形のインバータ回路では、ブリッジの対角位置にある2つのスイッチ素子を通して各瞬時の負荷電流が流れるため、該インバータ回路で生じる電圧降下はスイッチ素子の飽和電圧(サチュレーション電圧)Vceの2倍の値となる。
【0018】
【発明の実施の形態】
図1は、本発明が対象とするインバータ発電装置の構成例を示したもので、同図において、1は内燃機関、2は内燃機関により駆動される3相磁石式交流発電機である。以下に示す説明では、負荷接続端子間に得る交流出力電圧の所望の波形を正弦波とし、(1)式ににより基準デューティ比を演算するものとする。
【0019】
磁石式交流発電機2は、多極に構成されて内燃機関1のクランク軸に取り付けられた磁石回転子(図示せず。)と、3相結線された発電コイル2u 〜2w を有する固定子とからなっている。
【0020】
3はダイオードDu〜DwとDx〜Dzとを3相ブリッジ接続した整流器で、整流器3の3相の交流入力端子3u〜3wにそれぞれ発電機2の3相の出力端子が接続され、整流器3の直流出力端子3a,3b間には平滑用コンデンサCdが接続されている。
【0021】
5はスイッチ素子としてMOSFET Fu 及びFv とFx 及びFy とを用いたブリッジ形のインバータ回路(電力変換回路)で、このインバータ回路においては、互いに直列に接続されたMOSFET Fu 及びFX からなる第1のアームと、同じく直列に接続されたMOSFET Fv 及びFy からなる第2のアームとを並列に接続することによりHブリッジ回路を構成している。
【0022】
MOSFET Fu ,Fv 及びFx ,Fy のドレインソース間にはそれぞれアノードが各FETのソース側に向いた寄生ダイオードDfu,Dfv及びDfx,Dfyが形成されている。
【0023】
インバータ回路5の対の入力端子5a及び5bは整流器3の出力端子3a及び3bに接続され、インバータ回路5の対の出力端子5u及び5vはそれぞれインダクタンスL1 及びL2 とコンデンサC1 とを備えた低域通過形のフィルタ7を通して対の負荷接続端子8u及び8vに接続されている。負荷接続端子8u及び8vにはコンセントとプラグとからなる周知のコネクタ9を通して負荷10が接続されている。
【0024】
11はインバータ回路5から負荷に供給される電流を検出する負荷電流検出回路、12は演算増幅器OP1 と該演算増幅器の入力端子を負荷接続端子8u及び8vに接続する抵抗Ru及びRvとからなる負荷電圧検出回路で、負荷電流検出回路11の出力及び負荷電圧検出回路12の出力は、インバータ回路5のスイッチ素子を制御するコントローラ6に入力されている。
【0025】
また13は直流電圧検出回路で、演算増幅器OP2 と、該演算増幅器の入力端子を整流器3の直流出力端子3a及び3bに接続する抵抗Ra及びRbとからなっている。
【0026】
図示のコントローラ6は、FET Fu,Fv,Fx及びFyをそれぞれ駆動する(オン状態にする)ことを指令する駆動指令信号Gu´,Gv´,Gx´及びGy´を発生するマイクロコンピュータのCPU6aと、CPU6aが発生する駆動指令信号Gu´,Gv´,Gx´及びGy´に応じてFET Fu,Fv,Fx及びFyのゲートにそれぞれ駆動信号Gu,Gv,Gx及びGyを与える駆動信号出力回路6bと、負荷電流検出回路11の出力を基準信号と比較する比較器6cと、負荷電圧検出回路12の出力をデジタル信号に変換するA/D変換器6dと、直流電圧検出回路13の出力をデジタル信号に変換するA/D変換器6eとを備えている。
【0027】
CPU6aは、インバータ回路5のブリッジの対角位置にあるスイッチ素子Fu,Fyをオン状態にする期間と、他の対角位置にあるスイッチ素子Fv,Fxをオン状態にする期間とを交互に生じさせて、電源部4が出力する直流電圧を交流電圧に変換するように駆動指令信号Gu´,Gy´及びGv´,Gx´を発生する。
【0028】
CPU6aはまた、負荷10に印加する交流電圧の波形を正弦波形とするために、インバータ回路の上段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Gu´,Gv´及び下段のスイッチ素子に駆動信号を与えることを指令する駆動指令信号Gx´,Gy´のうちの少なくとも一方を所定のデューティ比で断続する波形のPWM信号として、駆動信号Gu,Gv及び駆動信号Gx,Gyのうちの少なくとも一方を所定のデューティ比で断続する波形とし、インバータ回路5から正弦波形をPWM変調した波形を有する交流電圧を出力させる。
【0029】
CPU6aはまた、インバータ回路2の動作を許可する条件が成立しているときにENABLEの状態(動作を許可することを指令する状態)になり、インバータ回路の動作を禁止する条件が成立した時にDISABLEの状態(動作を禁止することを指令する状態)になるE/D信号(ENABLE/DISABLE信号)を駆動信号出力回路6bに与える。駆動信号出力回路6bは、CPU6aからENABLE信号が与えられている状態で駆動指令信号Gu´,Gv´,Gx´及びGy´が与えられたときにFET Fu,Fv,Fx及びFyのゲートにそれぞれ駆動信号Gu,Gv,Gx及びGyを与える。
【0030】
負荷接続端子間に正弦波交流電圧を得る場合のインバータ回路5のFET Fu,Fx,Fv及びFyのスイッチングのパターンの一例を図2に示した。この例では、正弦波交流電圧の正の半波の期間FET Fuがオン状態に保持され、FET Fuがオン状態に保持されている間、該FET Fuの対角位置にあるFET Fyが所定のデューティでオンオフさせられる。またこのときオン状態に保持されるFET Fuと同じアームにあるFET Fxはオフ状態に保持され、オンオフ制御されるFET Fyと同じアームにあるFET FvはFETFyのオンオフパターンを反転させたパターンでオンオフさせられる。また正弦波交流電圧の負の半波の期間においては、FET Fvがオン状態に保持され、該FET Fvの対角位置にあるFET Fxが所定のデューティでオンオフさせられる。このときFET Fvと同じアームにあるFET Fyはオフ状態に保持され、オンオフ制御されるFET Fxと同じアームにあるFET FuはFET Fxのオンオフ動作のパターンを反転させたパターンでオンオフさせられる。このように、インバータ回路5は、同じアームのスイッチ素子が同時にオン状態になって電源が短絡される状態が生じることがないように制御される。
【0031】
上記のように、図2に示した例では、対角位置にあるスイッチ素子のうち各アームの下段に位置するスイッチ素子をPWM信号によりオンオフ制御している。各アームの下段のスイッチ素子(例えばFx)をPWM信号によりオンオフ制御する際には、同じアームのスイッチ素子(例えばFu)はオフ状態に保持してもよいが、図2に示した例では、各アームの下段のスイッチ素子をオンオフ制御する際に同じアームの上段のスイッチ素子を下段のスイッチ素子のオンオフ動作パターンを反転させたパターンでオンオフさせている。このようにすると、各アームの下段のスイッチ素子がオン状態になった期間にフィルタ4のコンデンサに蓄積された電荷を、各アームの上段のスイッチ素子がオン状態になったときに逃すことができるため、負荷接続端子間に得られる交流電圧の波形をより正確に正弦波に近付けることができる。
【0032】
コントローラ6を構成するマイクロコンピュータにはPWM周期検出用カウンタが設けられていて、該カウンタがPWM周期に相当する数のクロックパルスを計数する毎にスイッチタイミングが検出される。
【0033】
コントローラ6のCPU6aは、所定のPWM周期Δtでスイッチタイミングが検出される毎に内部割込みをかけて、その内部割込み処理でn番目のスイッチタイミングにおけるスイッチ素子のオンオフ動作のデューティ比を演算する。そして、演算したデューティ比に基いてPWM信号発生用タイマにスイッチ素子のオン時間をセットし、該タイマがセットされたオン時間の計時を行っている間PWM信号を出力する出力ポートの電位を第1の状態(例えば高レベルの状態)にしてPWM信号を発生させる。
【0034】
ここで、PWM周期Δtで発生するPWM信号の周波数(PWM周波数)をfp 、出力波形の周波数をfo (周期T)とすると、出力波形の1サイクルの期間(T)にn=fp /fo =T/Δt回内部割込みがかけられることになる。
【0035】
図3は、負荷接続端子間に正弦波形の交流電圧を得る場合の内部割込みタイミング(スイッチ素子のスイッチタイミング)t0 ,t1 ,…,tq (q=T/Δt)とPWM信号のデューティ比との関係を示したもので、同図においてaは得ようとする正弦波交流電圧、ΔtはPWM周期、VA は正弦波交流電圧aの波高値、Vavは正弦波交流電圧aの平均値、Tは正弦波交流電圧aの周期である。
【0036】
PWM信号のデューティ比は正弦波交流電圧aの瞬時値の変化に伴って、時間(PWM周期)Δt毎に変化する。インバータ回路5からは1サイクルの正弦波をn個に分割して、PWM変調した波形の交流電圧が出力される。このPWM変調された交流電圧をフィルタに通すことにより、高調波成分を除去して負荷接続端子8u,8v間に滑らかな正弦波形の出力電圧を得る。
【0037】
PWM信号の周波数を高くすればする程交流電圧の1サイクルの間にかかる割込みの回数が多くなって、出力電圧の波形がより正弦波に近い滑らかな波形となる。しかしながら、スイッチ素子のターンオン時間やターンオフ時間等に起因して、コントローラ6のCPU6aがPWM信号を発生してからスイッチ素子が実際に動作するまでに要する遅延時間や、CPUの性能(内部処理時間等)を考慮してPWM信号の周波数を決定する必要があるため、PWM信号の周波数fp を無限に高くすることはできない。通常PWM信号の周波数fp は10KHz程度に設定され、このPWM信号の周波数に応じてフィルタのL(コイル)及びC (コンデンサ)の定数が決定される。
【0038】
コントローラ6のCPU6aは、各スイッチタイミングにおけるインバータ回路のスイッチ素子のオンオフのデューティ比を演算するため、各スイッチタイミングをサンプリングタイミングとして、各スイッチタイミングが検出される毎に電源部4の直流出力電圧VD のデータ(大きさ)AN1を直流電圧検出回路13を通して読み込むとともに、負荷電流検出回路11が出力する負荷電流の検出値を読み込む。CPU6aはまた、各スイッチタイミングをサンプリングタイミングとして負荷電圧検出回路12とA/D変換器6bとを通して負荷接続端子8u,8v間の電圧の瞬時値を示す瞬時データAN0を読み込む。
【0039】
正弦波のn番目のスイッチタイミングにおいて、前述の(1)式により決まる基準デューティ比Do でインバータ回路5の所定のFETをオンオフさせるようにした場合に負荷接続端子8u,8v間に得られる出力電圧は、電源部4が出力する直流電圧VD により波高値が決まる正弦波交流電圧となる。
【0040】
電源部4が出力する直流電圧VD は、出力電流ID に対して例えば図4に示す曲線のように変化する。電源部4が図4に示すような垂下特性を有していて、負荷接続端子間に得る出力電圧の波高値の設定値をVA とし、電源部の出力電圧VD がインバータ発電装置の交流出力電圧の所望の波高値VA に等しい時に最大負荷電流IDmaxが流れるように発電機が設計されているとすると、電源電圧VD が交流出力電圧の所望の波高値VA に等しい時の動作点はPr となる。ここで直流電源部4の出力電圧VD は出力電流ID により変化する。負荷が要求する出力電流が直流電源部の最大負荷電流IDmaxよりも小さいI1 であったとすると、動作点はP1 となり、電源部4の出力電圧VD はVB (>VA )まで上昇してしまい、交流出力電圧の波高値が上昇してしまう。
【0041】
この電圧上昇を防ぐため、先に提案した発明では、補正係数Kv =VA /VD を演算して、この補正係数Kv を基準デューティ比Do に乗じることにより、実デューティ比D=Do ×Kv を求め、この実デューティ比Dでインバータ回路のスイッチ素子をオンオフさせることにより、波高値がVA の交流出力電圧を得るようにした。
【0042】
上記のようにして求めた補正係数Kv には、負荷電流によりインバータ回路5とフィルタ7とで生じる電圧降下が反映されないため、無負荷時と負荷時とで負荷接続端子間に得られる電圧に差が生じ、電圧変動率が無視できない大きさになるおそれがある。上記のようして求めた補正係数Kv =VA /VD を用いて実デューティ比Dを決定した場合、負荷接続端子8u,8v間に得られる交流電圧の平均値Vaと負荷電流の平均値Iaとの関係は、例えば図6に破線で示した曲線イのようになり、無負荷時の出力電圧Vaoと最大負荷電流Iamaxが流れた時の出力電圧Va1との間に差ΔVa が生じる。この差電圧ΔVa は電圧補正を行わない場合に生じる差電圧に比べると充分に小さいが、負荷の種類によっては、無負荷時の出力電圧と最大負荷時の出力電圧との差電圧を更に小さくして、負荷電流に対する電圧変動率を小さくすることが必要とされることがある。
【0043】
そこで、本発明においては、インバータ回路5とフィルタ7とで生じる電圧降下Vd を考慮して、電源部4の出力電圧VD から電圧降下Vd を差引いた電圧VD −Vd に対する出力電圧の所望の波高値VA の比VA /(VD −Vd )を補正係数Kv として用いるようにした。
【0044】
そのため、本発明においては、CPU6aに所定のプログラムを実行させることにより、n番目(nは0からT/Δtまでの整数)の各スイッチタイミングにおけるスイッチ素子(図1の例ではFET)のオンオフの基準デューティ比Do =sin(2πnΔt/T)を演算する基準デューティ比演算手段と、負荷電流によりインバータ回路とフィルタとで生じる電圧降下Vd を演算する電圧降下演算手段と、各スイッチタイミングが検出される毎に上記電圧降下Vd を直流電圧VD から差し引いた電圧VD −Vd に対する出力電圧の所望の波高値VA の比VA /(VD −Vd )を補正係数Kv として演算する補正係数演算手段と、n番目のスイッチタイミングにおける基準デューティ比Do に補正係数演算手段により演算されたn番目のスイッチタイミングにおける補正係数Kv を乗じてn番目のスイッチタイミングにおけるスイッチ素子のスイッチ動作の実デューティ比D=Do ×Kv を演算する実デューティ比演算手段と、該実デューティ比演算手段により演算された実デューティ比Dでスイッチ回路のスイッチ素子をオンオフさせるようにインバータ回路5の各スイッチ素子に駆動信号を与える駆動信号供給手段とを実現する。駆動信号供給手段は、演算した実デューティ比Dに基いてPWM信号発生用タイマにスイッチ素子のオン時間をセットして、該タイマがセットされたオン時間の計時を行っている間第1の状態をとる駆動指令信号(PWM信号)Gu´,Gv´,Gx´,Gy´を発生させる手段と、該駆動指令信号に応じてスイッチ素子Fu,Fv,Fx,Fyに駆動信号Gu,Gv,Gx,Gyを与える駆動信号出力回路6bとにより構成される。
【0045】
図1に示したインバータ回路5では、同時に2つのFETを通して負荷電流が流れるため、該インバータ回路で生じる電圧降下は、各FETの飽和電圧(サチュレーション電圧)Vceの2倍の値になる。したがって、負荷電流によりフィルタ7で生じる電圧降下をVf とすると、電圧降下はVd =2Vce+Vf で与えられる。
【0046】
上記のように、各スイッチタイミングでサンプリングされる電源部の出力電圧VD からインバータ回路5とフィルタ7とで生じる電圧降下Vd を差引いた電圧VD −Vd に対する出力電圧の所望の波高値VA の比VA /(VD −Vd )を補正係数Kv として用いて、この補正係数を基準デューティ比Do に乗じることにより実デューティ比を決定するようにすると、図6に実線で示した曲線ロのように、無負荷時の出力電圧Vaoと最大負荷時の出力電圧Va ´との差電圧ΔVa ´を小さくすることができるため、負荷電流の変化に伴う電圧変動率を小さくすることができる。
【0047】
上記の例では、負荷電流によりインバータ回路5とフィルタ7とで生じる電圧降下Vd を、演算により求めるとしたが、この電圧降下Vd の演算は、演算式を用いて行ってもよく、ROMに記憶させたマップ(負荷電流と電圧降下Vd との関係を与えるマップ)を用いて行ってもよい。
【0048】
また電圧降下Vd の演算は、各スイッチタイミングが検出される毎に行ってもよく、出力電圧の波高値VA が検出された際のみに行うようにしてもよい。
【0049】
更に、基準デューティ比及び補正係数の演算を個別に行うことなく、実デューティ比Dと負荷電流とスイッチタイミングを示す数nとの関係を与える実デューティ比演算用マップをROMに記憶させておいて、該実デューティ比演算用マップを用いて、負荷電流及びnに対して実デューティ比Dを演算するようにしてもよい。
【0050】
また、電圧降下Vd が負荷電流の如何に係わりなく一定であると見なせる場合には、該電圧降下の演算は不要になる。
【0051】
更に、負荷10のインピーダンスが一定である場合には、電源部4の出力電圧VD の大きさから負荷電流を推定できるので、直流電圧VD と電圧降下Vd との関係を与えるマップを用いて電圧降下Vd を演算するようにしてもよい。
【0052】
また負荷インピーダンスが一定の場合には、実デューティ比Dと直流電源部の出力電圧VD とスイッチタイミングを示す数nとの関係を与える実デューティ比演算用マップをROMに記憶させておいて、該実デューティ比演算用マップを用いて、直流電源部の出力電圧VD 及びnに対して実デューティ比Dを演算するようにすることができる。
【0053】
n番目のスイッチタイミンで求めた実デューティ比は、そのスイッチタイミングにおける実デューティ比を決定するために用いてもよく、次のサイクルの同じスイッチタイミングにおける実デューティ比を決定するために用いてもよい。
【0054】
CPU6aはまた、負荷電流が許容値を超えて、負荷電流検出回路11の出力信号が基準信号を超えたときにE/D信号をDISABLEの状態にして駆動信号出力回路6bからの駆動信号の出力を停止させ、インバータ回路の動作を停止させる。
【0055】
上記の例では、インバータ回路のスイッチ素子としてFETを用いているが、該スイッチ素子はオンオフ制御が可能なものであればよく、バイポーラトランジスタや、IGBT(絶縁ゲート形バイポーラトランジスタ)等のスイッチ素子を用いてインバータ回路を構成してもよい。
【0056】
上記の例では、単相交流出力を得るようにインバータ回路5を構成しているが、3相交流出力を得るインバータ回路を用いる場合にも本発明を適用することができる。周知のように、3相交流出力を得るインバータ発電装置では、スイッチ素子を3相ブリッジ接続した構成を有するスイッチ回路を備えたインバータ回路が用いられる。一般に本発明は、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより電源部が出力する直流電圧を交流電圧に変換するインバータ回路を用いるインバータ発電装置に適用することができる。 上記の例では、PWM周期Δt毎に到来するスイッチタイミングをサンプリングタイミングとして負荷電流や電源部の出力電圧のデータをサンプリングするようにしたが、データをサンプリングするタイミングはスイッチタイミングとは別個に定めるようにしてもよい。
【0057】
上記の説明では、PWM周期Δt毎に到来するスイッチタイミングでインバータ回路のスイッチ素子をオン状態にするとした。このようなタイミングでインバータ回路のスイッチ素子をオンオフ制御する場合、スイッチ素子の動作を示すタイミングチャートは図7の(A)のようになる。
【0058】
しかしながら、本発明はこのようなタイミングでスイッチ素子をオンオフ駆動する場合に限定されるものではなく、例えば、図7(B)に示すようにPWM周期毎に到来するタイミングでインバータ回路のスイッチ素子がオフ状態になるように制御するようにしてもよく、図7(C)に示すように、PWM周期Δt毎に到来するタイミングがスイッチ素子のオン期間の中心に一致するように制御するようにしてもよい。この場合もスイッチ素子のオンオフのデューティ比はΔton/Δtとなる。
【0059】
また図7(D)に示すように、PWM周期ΔがΔt1 ,Δt2 ,…Δti ,…のように変化する場合にも本発明を適用することができる。この場合、コントローラは、スイッチ素子のオンオフのデューティ比Δton1 /Δt1 ,Δton2 /Δt2 ,…,Δtoni /Δti ,…のそれぞれに補正をかけることになる。
【0060】
上記の例では、負荷接続端子間に得る交流電圧の波形を正弦波形としたが、鋸歯状波(三角波)や、矩形波状の交流電圧を得る場合にも本発明を適用することができる。
【0061】
上記の例では、マイクロコンピュータを用いて、インバータ回路のスイッチ素子のオンオフ制御をデジタル的に行っているが、アナログ回路を用いてインバータ回路のスイッチ素子を所定のデューティ比でオンオフ制御する場合にも本発明を適用することができる。
【0062】
上記の例では、インバータ回路のスイッチ素子としてFETを用いているが、該スイッチ素子はオンオフ制御が可能なものであればよく、バイポーラトランジスタや、IGBT(絶縁ゲート形バイポーラトランジスタ)等のスイッチ素子を用いてインバータ回路を構成してもよい。
【0063】
上記の例では、単相交流出力を得るようにインバータ回路2を構成しているが、3相交流出力を得るインバータ回路を用いる場合にも本発明を適用することができる。周知のように、3相交流出力を得るインバータ発電装置では、スイッチ素子を3相ブリッジ接続した構成を有するスイッチ回路を備えたインバータ回路が用いられる。一般に本発明は、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより直流電源部が出力する直流電圧を交流電圧に変換するインバータ回路を用いるインバータ発電装置に適用することができる。
【0064】
【発明の効果】
以上のように、本発明によれば、負荷電流によりインバータ回路とフィルタとで生じる電圧降下Vd を電源部の出力電圧VD から差引いた電圧(VD −Vd )に対する出力電圧VA の比VA /(VD −Vd )を補正係数Kv として、この補正係数を正弦波形を得るための基準デューティ比Do に乗じることにより、インバータ回路でPWM制御を行う際の実際のデューティ比を求めるようにしたので、無負荷時の交流出力電圧の大きさと負荷時の交流出力電圧の大きさとの差を小さくして、電圧変動率を小さくすることができる利点がある。
【図面の簡単な説明】
【図1】本発明に係わるインバータ発電装置の構成例を示した回路図である。
【図2】図1の発電装置で用いるインバータ回路のスイッチ素子のオンオフ動作を示したタイミングチャートである。
【図3】本発明が対象とする発電装置において、基準電圧を正弦波形とする場合の内部割込みタイミングとPWM信号のデューティ比との関係を示した波形図である。
【図4】図1に示した発電装置の電源部の直流電圧対出力電流特性の一例を示した線図である。
【図5】図1に示した発電装置において、インバータ回路及びフィルタで生じる電圧降下Vd を一定とした場合の電源部の出力電圧対出力電流特性を示した線図である。
【図6】従来のインバータ発電装置の出力電圧の平均値Va と出力電流の平均値Ia との関係及び本発明に係わるインバータ発電装置の出力電圧の平均値Va と出力電流の平均値Ia との関係を示した線図である。
【図7】インバータ回路のスイッチ素子をオンオフ駆動するタイミングの種々の変形例を示したタイミングチャートである。
【符号の説明】
1…内燃機関、2…3相磁石式交流発電機、3…整流器、4…電源部、5…インバータ回路、6…コントローラ、7…フィルタ、8u,8v…負荷接続端子、10…負荷。
Claims (3)
- 発電機を電源として直流電圧を発生する電源部と、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタから一定の波高値V A を有する所望の波形の交流出力電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧VB を検出する直流電圧検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記スイッチ素子のオンオフの基準デューティ比Do と負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Vd を前記直流電圧VD から差し引いた電圧VD −Vd に対する前記出力電圧の波高値VA の比Kv =VA /(VD −Vd )との積Do ×Kv を実デューティ比Dとして演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Dで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。 - 発電機を電源として直流電圧を発生する電源部と、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタから一定の波高値V A を有する所望の波形の交流出力電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧VD を検出する直流電圧検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記スイッチ素子のオンオフの基準デューティ比Do を演算する基準デューティ比演算手段と、負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Vd を前記直流電圧VD から差し引いた電圧VD −Vd に対する前記出力電圧の波高値VA の比VA /(VD −Vd )を補正係数Kv として演算する補正係数演算手段と、前記基準デューティ比Do に前記補正係数演算手段により演算された補正係数Kv を乗じて前記スイッチ素子の実デューティ比D=Do ×Kv を演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Dで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。 - 発電機を電源として直流電圧を発生する電源部と、2m個(mは2以上の整数)のスイッチ素子をブリッジ接続して構成したスイッチ回路を有して該スイッチ回路のスイッチ素子を所定の順序でオンオフさせることにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記フィルタ回路から一定の波高値V A を有する所望の波形の交流電圧を得るように、前記インバータ回路の所定のスイッチ素子を所定のデューティ比でオンオフさせるコントローラと、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子と、前記電源部が出力する直流電圧VD を検出する直流電圧検出手段と、前記負荷接続端子を通して流れる負荷電流を検出する負荷電流検出手段とを備え、
前記コントローラは、前記交流出力電圧の波形を前記所望の波形とするために必要な前記インバータ回路のスイッチ素子のオンオフの基準デューティ比Do を演算する基準デューティ比演算手段と、前記負荷電流により前記インバータ回路と前記フィルタとで生じる電圧降下Vd を演算する電圧降下演算手段と、前記直流電圧VD から前記電圧降下Vd を差し引いた電圧VD −Vd に対する前記出力電圧の波高値VA の比VA /(VD −Vd )を補正係数Kv として演算する補正係数演算手段と、前記基準デューティ比Do に前記補正係数演算手段により演算された補正係数Kv を乗じて前記スイッチ素子の実デューティ比D=Do ×Kv を演算する実デューティ比演算手段と、前記実デューティ比演算手段により演算された実デューティ比Dで前記スイッチ回路のスイッチ素子をオンオフさせるように前記インバータ回路の各スイッチ素子に駆動信号を与える駆動信号供給手段とを具備したことを特徴とするインバータ発電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117951A JP3598939B2 (ja) | 2000-04-19 | 2000-04-19 | インバータ発電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000117951A JP3598939B2 (ja) | 2000-04-19 | 2000-04-19 | インバータ発電装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001309662A JP2001309662A (ja) | 2001-11-02 |
JP3598939B2 true JP3598939B2 (ja) | 2004-12-08 |
Family
ID=18629185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000117951A Expired - Fee Related JP3598939B2 (ja) | 2000-04-19 | 2000-04-19 | インバータ発電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3598939B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003111438A (ja) * | 2001-09-28 | 2003-04-11 | Nf Corp | インバータ装置 |
JP4932636B2 (ja) * | 2007-08-10 | 2012-05-16 | ダイキン工業株式会社 | 圧縮機内部状態推定装置及び空気調和装置 |
CN102474197B (zh) * | 2009-07-31 | 2015-04-22 | 大金工业株式会社 | 功率转换装置 |
US8164929B2 (en) * | 2009-08-17 | 2012-04-24 | Schleifring Und Apparatebau Gmbh | Controlled contactless power transmission |
JP6920238B2 (ja) * | 2018-03-22 | 2021-08-18 | 住友電装株式会社 | 電力供給制御装置 |
CN113768612B (zh) * | 2021-07-30 | 2023-12-22 | 苏州艾科脉医疗技术有限公司 | 用于导管的高压发射电路及消融工具 |
-
2000
- 2000-04-19 JP JP2000117951A patent/JP3598939B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001309662A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256507B2 (en) | Inverter controlled generator set | |
US10320323B1 (en) | Pulse width modulation (PWM) scheme for single shunt motor control | |
US8035330B2 (en) | Apparatus and method for driving synchronous motor | |
TWI410035B (zh) | 電力轉換裝置及三角波產生電路 | |
US6710580B2 (en) | Method and apparatus for overload-controlling inverter power generation apparatus | |
KR101274001B1 (ko) | 모터구동제어 | |
KR102000060B1 (ko) | 전류 센서의 옵셋 보정 장치 | |
JP2012182989A (ja) | バッテリ充電装置、3相電圧生成回路、3相電圧生成方法、および遅角制御方法 | |
WO2007114268A1 (ja) | バッテリ充電装置、およびバッテリ充電装置における遅角制御方法 | |
US6570779B2 (en) | Pulse with modulation inverter generation using a correction co-efficient and a reference to the ratio to obtain a real duty ratio | |
US6556457B1 (en) | Method of controlling inverter power generation apparatus | |
JP3598939B2 (ja) | インバータ発電装置 | |
US6317339B1 (en) | Method of controlling electric power supply apparatus with electric power converter circuit | |
JP3848903B2 (ja) | 電力変換装置 | |
US20180331639A1 (en) | Motor drive device | |
JP3598936B2 (ja) | インバータ発電装置 | |
JP3546775B2 (ja) | インバータ発電装置 | |
JP3508699B2 (ja) | インバータ発電装置の制御方法 | |
JP2001309663A (ja) | インバータ発電装置 | |
JP3525910B2 (ja) | インバータ発電装置及びインバータ発電装置と外部交流電源との並列運転方法 | |
JP3654091B2 (ja) | 電力変換回路付き発動発電装置及びその制御方法 | |
JP3371522B2 (ja) | Pwm制御電圧形インバータ | |
JP3580190B2 (ja) | インバータ電源装置及びその出力端子間への他電源接続検出方法 | |
KR100724492B1 (ko) | 디씨 링크전압 검출회로 | |
RU2242837C1 (ru) | Устройство для управления вентильно-индукторной машиной |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |