JP3546775B2 - インバータ発電装置 - Google Patents
インバータ発電装置 Download PDFInfo
- Publication number
- JP3546775B2 JP3546775B2 JP29558099A JP29558099A JP3546775B2 JP 3546775 B2 JP3546775 B2 JP 3546775B2 JP 29558099 A JP29558099 A JP 29558099A JP 29558099 A JP29558099 A JP 29558099A JP 3546775 B2 JP3546775 B2 JP 3546775B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- output
- switch element
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Connection Of Motors, Electrical Generators, Mechanical Devices, And The Like (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、発電機を電源として直流電圧を発生する電源部の出力をインバータ回路を用いて一定の周波数を有する交流電圧に変換するインバータ発電装置に関する。
【0002】
【従来の技術】
内燃機関等の原動機により駆動される交流発電機を電源とする電源装置として、交流発電機の出力を整流して得た直流電圧を、インバータ回路により所定の波高値と周波数とを有する交流電圧に変換するようにしたインバータ発電装置が多く用いられている。
【0003】
この種の発電装置は、例えば、交流発電機の出力を整流する整流器と、オンオフ制御が可能なスイッチ素子を有して該スイッチ素子のスイッチングにより整流電源部の出力電圧を交流電圧に変換するインバータ回路と、該インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加された負荷接続端子と、負荷接続端子間の電圧を検出する負荷電圧検出回路と、負荷接続端子を通して流れる電流を検出する負荷電流検出回路と、負荷接続端子間に所望の波形の交流電圧を得るようにインバータ回路のスイッチ素子を制御するコントローラとを備えている。
【0004】
インバータ回路としては、互いに直列に接続された上段のスイッチ素子と下段のスイッチ素子とからなるアームをスイッチ素子のブリッジ回路を構成するように複数個並列に接続した構成を有するブリッジ形の回路が用いられている。
【0005】
またコントローラは通常CPU(マイクロコンピュータ)を備えていて、基準電圧の波形をシミュレートするように該基準電圧をPWM変調した階段状波形の交流電圧をインバータ回路から出力させるように、インバータ回路のスイッチ素子を一定の周期でオンオフさせる。
【0006】
ここで基準電圧とは、負荷接続端子(電源装置の出力端子)間に得ようとする交流出力の基準波形を与える電圧で、所望の交流出力の波形と同一または相似の波形を有する交流電圧である。
【0007】
コントローラは、例えば、基準電圧をPWM変調した波形の交流電圧をインバータ回路から出力させるために必要なインバータ回路の各スイッチ素子のオンデューティ値を与える基準デューティ値信号を所定のPWM周期で出力する基準デューティ値出力手段と、各PWM周期が開始される毎に負荷接続端子間に得られた出力電圧の瞬時値を読み込んで読み込んだ出力電圧の瞬時値を基準電圧の瞬時値に合わせるために基準デューティ値に加える必要がある補正値を演算する補正値演算手段と、基準デューティ値に補正値を加えることにより求めた実デューティ値に基づいて各PWM周期におけるインバータ回路の各スイッチ素子のオン期間とオフ期間とを定めるPWM信号を各スイッチ素子に対して発生するPWM信号発生手段と、PWM信号により定められるオン期間の間インバータ回路の各スイッチ手段をオン状態にする駆動信号を各スイッチ素子に与えるスイッチ素子駆動回路と、負荷電流が設定値を超えたことが検出されたときにインバータ回路への駆動信号の供給を停止してスイッチ素子を保護する過電流保護手段とにより構成される。
【0008】
PWM信号は、通常、一定の周期で第1の状態(例えば高レベルの状態)と第2の状態(例えば零レベルの状態)とを繰り返す矩形波信号からなっていて、インバータ回路のスイッチ素子をオン状態にする期間及びオフ状態にする期間それぞれ第1の状態及び第2の状態をとる。
【0009】
本明細書では、このPWM信号の周期を「PWM周期」と呼び、該PWM信号の周波数をPWM周波数と呼ぶ。また各PWM信号の1周期に対して、PWM信号が第1の状態をとる時間の割合をPWM信号のオンデューティ値と呼ぶ。更に各PWM周期において、スイッチ素子がオン状態になる時間が占める割合をスイッチ素子のオンデューティ値と呼ぶ。
【0010】
またインバータ回路の各スイッチ素子をオン状態にするタイミング(PWM周期が開始されるタイミング)をスイッチタイミングと呼ぶ。
【0011】
CPUを用いてコントローラを構成する場合、一定の周期で発生するパルスをPWM周期計数用カウンタにより計数することによって各PWM周期が検出され、各PWM周期が開始されるタイミングがスイッチタイミング(スイッチ素子がオン状態になるタイミング)となる。
【0012】
各スイッチタイミングで発生させられるPWM信号のデューティ値は、一連のスイッチタイミングと整流器の出力電圧と各スイッチタイミングにおけるPWM信号のデューティ値(スイッチ素子のデューティ)との間の関係を与えるデューティ演算用マップ(ROMに記憶されている。)から読み出すか、または演算式を用いて演算することにより求められる。
【0013】
コントローラのCPUは、PWM周期t毎に内部割込みをかけて、その内部割込み処理でマップから読み出す等の方法により求めたデューティに基づいてPWM信号発生用タイマにスイッチ素子のオン時間をセットし、該タイマがセットされたオン時間の計時を行っている間PWM信号の出力ポートの電位を第1の状態(例えば高レベルの状態)にして、PWM信号を発生させる。
【0014】
スイッチ素子駆動回路は、PWM信号が第1の状態にある期間対応するスイッチ素子に駆動信号(スイッチ素子をオン状態にするための信号)を与える。
【0015】
ここで、周期tで発生するPWM信号の周波数(PWM周波数)をfp 、出力波形の周波数をfo (周期T)とすると、出力波形の1サイクルの期間(T)にn=fp /fo 回内部割込みがかけられることになる。
【0016】
図4は、基準電圧を正弦波形とする場合の内部割込みタイミング(スイッチ素子のスイッチタイミング)とPWM信号のデューティ値との関係を示したもので、同図においてaは基準電圧波形、tはPWM周期、VA は基準電圧の波高値、Vavは基準電圧の平均値、Tは基準電圧の周期(得ようとする交流電圧の周期)である。
【0017】
PWM信号のデューティは基準電圧の瞬時値の変化に伴って、時間t毎に変化することになり、インバータ回路からは1サイクルの基準電圧波形をn個に分割して、階段状とした波形(基準電圧をPWM変調した波形)の交流電圧が出力される。この階段状の交流電圧波形をフィルタに通すことにより、高調波成分を除去して負荷接続端子間に滑らかな正弦波形の出力電圧を得る。
【0018】
PWM信号の周波数を高くすればする程交流電圧の1サイクルの間にかかる割込みの回数が多くなって、基準電圧の波形を細かくシミュレートすることができるため、出力電圧の波形を滑らかな波形とすることができる。しかしながら、スイッチ素子のターンオン時間やターンオフ時間等、コントローラがPWM信号を発生してからスイッチ素子が実際に動作するまでの遅延時間や、CPUの性能(内部処理時間等)を考慮してPWM信号の周波数を決定する必要があるため、PWM信号の周波数を無限に高くすることはできない。通常PWM信号の周波数は10KHz程度に設定され、このPWM信号の周波数に応じてフィルタのL(コイル)及びC(コンデンサ)の定数が決定される。
【0019】
【発明が解決しようとする課題】
上記のように、インバータ回路を用いて交流電圧を発生させる発電装置においては、インバータ回路のスイッチ素子のオン動作及びオフ動作の遅れや、フィルタ回路で生じる遅れにより、基準電圧の波形をシミュレートするようにPWM信号を発生させてから負荷接続端子間に電圧が現れるまでに遅れが生じるため、基準電圧と負荷接続端子間に得られる電圧との間に位相差が生じる。図5(A),(B)は基準電圧の波形aと、負荷接続端子間の電圧bとの位相関係を示したもので、同図(B)は同図(A)のB部分を拡大して示したものである。負荷接続端子間の電圧は、基準電圧に対してΔt時間だけ遅れて発生する。
【0020】
インバータ発電装置においては、各内部割込みがかかる毎に、負荷接続端子間の電圧波形をA/Dコンバータによりデジタル信号に変換してCPUに読み込み、読み込んだ負荷接続端子間の電圧の瞬時値を基準電圧の瞬時値に合わせるように帰還演算を行ってPWM信号のオンデューティ値を補正する制御を行うが、上記のように、CPUは基準電圧に対して時間遅れΔtをもって負荷接続端子間の電圧を取り込むため、CPUが取り込んだデータと基準電圧の波形データとの間に時間的な差が生じてしまう。そのため、PWM信号のデューティ値の補正値と基準電圧の瞬時値との整合がとれなくなって、PWM信号のデューティ値の補正を適確に行うことができなくなり、出力電圧の波形の歪み率が大きくなるという問題があった。
【0021】
本発明の目的は、インバータ回路のスイッチ素子のオン動作及びオフ動作の遅れや、フィルタ回路で生じる遅れを考慮してPWM信号のオンデューティ値の補正演算を行うことにより、負荷接続端子間に得られる出力電圧の歪みが大きくなるのを防止するようにしたインバータ発電装置を提供することにある。
【0022】
【課題を解決するための手段】
本発明が対象とするインバータ発電装置は、発電機を電源として直流電圧を発生する電源部と、電源部が出力する直流電圧を、スイッチ素子のオンオフにより交流電圧に変換するインバータ回路と、インバータ回路から基準電圧と同じ波形を有する一定の周波数の交流電圧を出力させるようにインバータ回路のスイッチ素子をオンオフ制御するコントローラと、インバータ回路の出力から高調波成分を除去するフィルタと、フィルタの出力が印加される負荷接続端子とを備えたものである。
【0023】
上記コントローラは、基準電圧をPWM変調した波形の交流電圧をインバータ回路から出力させるために必要なインバータ回路の各スイッチ素子のオンデューティ値を与える基準デューティ値を所定のPWM周期で演算する基準デューティ値演算手段と、各PWM周期が開始される毎に負荷接続端子間に得られた出力電圧の瞬時値を読み込んで読み込んだ出力電圧の瞬時値を基準電圧の瞬時値に合わせるために基準デューティ値に加える必要がある補正値を演算する補正値演算手段と、基準デューティ値に補正値を加えることにより求めた実デューティ値に基づいて各PWM周期におけるインバータ回路の各スイッチ素子のオン期間とオフ期間とを定めるPWM信号を各スイッチ素子に対して発生するPWM信号発生手段と、PWM信号により定められるオン期間の間インバータ回路の各スイッチ手段をオン状態にする駆動信号を各スイッチ素子に与えるスイッチ素子駆動回路とを備えている。
【0024】
本発明においては、上記補正値演算手段が、インバータ回路の各スイッチ素子に対して発生するPWM信号により定められるオン期間が開始される時刻と、該オン期間においてオン状態にされたスイッチ素子を通して出力された出力電圧の瞬時値がコントローラに読み込まれた時の時刻との間の時間を遅れ時間Δtとして検出して、出力電圧の瞬時値を読み込んだ時の時刻よりも遅れ時間だけ前の時刻における基準電圧の瞬時値に今回読み込んだ出力電圧の瞬時値を合わせるように補正値を演算する。
【0025】
上記遅れ時間Δtとしては、例えば、基準電圧の零クロス点を与えるPWM信号が出力されてから、その零クロス点が負荷接続端子間で検出されるまでの時間を随時検出することにより求めたものを用いる。
上記のように構成すると、互いに対応する出力電圧の瞬時値と基準電圧の瞬時値とに対して補正値を演算してPWM信号のデューティ値を適確に補正することができる(PWM信号のデューティ値の補正値と基準電圧の瞬時値との整合をとることができる)ため、出力電圧の波形の歪み率を小さくすることができる。
【0026】
【発明の実施の形態】
図1は、本発明が対象とするインバータ発電装置1の構成例を示したもので、同図において、2は3相磁石式交流発電機、3は磁石発電機2を駆動する内燃機関である。
【0027】
磁石式交流発電機2は、多極に構成されて内燃機関3のクランク軸に取り付けられた磁石回転子(図示せず。)と、3相結線された発電コイル2u 〜2w を有する固定子とからなっている。
【0028】
4はダイオードDu〜DwとDx〜Dzとを3相ブリッジ接続した整流器で、整流器4の3相の交流入力端子4u〜4wにそれぞれ発電機2の3相の出力端子が接続され、整流器4の直流出力端子4a,4b間には平滑用コンデンサCdが接続されている。
【0029】
5はスイッチ素子としてMOSFET Fu 及びFv とFx 及びFy とを用いたブリッジ形のインバータ回路(電力変換回路)で、このインバータ回路においては、互いに直列に接続されたMOSFET Fu 及びFX からなる第1のアームと、同じく直列に接続されたMOSFET Fv 及びFy からなる第2のアームとを並列に接続することによりHブリッジ回路を構成している。
【0030】
MOSFET Fu ,Fv 及びFx ,Fy のドレインソース間にはそれぞれアノードがソース側に向いた寄生ダイオードDfu,Dfv及びDfx,Dfyが形成されている。インバータ回路5の対の入力端子5a及び5bは整流器4の出力端子4a及び4bに接続され、インバータ回路5の対の出力端子5u及び5vはそれぞれインダクタンスL1 及びL2 とコンデンサC1 とからなる低域通過形のフィルタ回路6を通して対の負荷接続端子7u及び7vに接続されている。負荷接続端子7u及び7vにはコンセントとプラグとからなる周知のコネクタ8を通して負荷9が接続されている。
【0031】
11はインバータ回路5から負荷に供給される電流を検出する負荷電流検出回路、12は演算増幅器OP1 と該演算増幅器の入力端子を負荷接続端子7u及び7vに接続する抵抗Ru及びRvとからなる負荷電圧検出回路で、負荷電流検出回路11の出力及び負荷電圧検出回路12の出力は、インバータ回路5のスイッチ素子を制御するコントローラ13に入力されている。
【0032】
図示のコントローラ13は、負荷電流検出回路11の出力を基準信号と比較する比較器13aと、負荷電圧検出回路12の出力をデジタル信号に変換するA/D変換器13bと、ROM,RAM(図示せず。)及びCPUを有するマイクロコンピュータ13cと、CPUが発生するPWM信号に応じてFET Fu,Fv,Fx及びFyのゲートにそれぞれ駆動信号Gu,Gv,Gx及びGyを与えるスイッチ素子駆動回路13dと、整流器4の出力電圧の検出値をデジタル信号に変換するA/D変換器13eとを備えている。
【0033】
整流器4の出力端子間の電圧が抵抗Ra及びRbを通して演算増幅器OP2 の入力端子に印加され、該演算増幅器OP2 の出力がコントローラ13内のA/D変換器13eに入力されている。
【0034】
コントローラ13は、整流器4から得られる直流電圧のデータ(大きさ)AN1を演算増幅器OP2とA/D変換器13eとを通して読み込む。コントローラ13はまた、負荷電圧検出回路12とA/D変換器13bとを通して負荷接続端子7u,7v間の電圧の瞬時値を示す瞬時データAN0を読み込む。
【0035】
コントローラ13は、整流器4の出力電圧(AN1)と、PWM周期t毎に到来するスイッチタイミングにおける基準電圧の瞬時値とにより決まるデューティでインバータ回路の所定のスイッチ素子をオンオフさせることにより、負荷接続端子間から基準電圧と同じ波形を有する交流電圧を出力させる。
【0036】
整流器4が出力する直流電圧VD は、出力電流ID に対して例えば図3に示す曲線のように変化する。図3において、負荷接続端子間に得る出力電圧の波高値をVA とすると、その時の動作点はPr となり、最大負荷電流IDmaxとなる。出力電圧の波高値を与える実際の動作点(VD =VB ,ID =Id )がP1 であるとすると、そのときの整流器の出力電圧VD (AN1)はVB となり、電圧補正値Kv は次式で与えられる。
【0037】
Kv =VA /VB …(1)
上記電圧補正値を用いると、基準電圧をPWM変調した波形の交流電圧をインバータ回路5から出力させるために必要なインバータ回路5の各スイッチ素子のオンデューティ値を与える基準デューティ値Dは、基準電圧の波形が正弦の場合、次式により与えられる。
【0038】
D=Sin(2πnt/T)×Kv …(2)
ここで、nはPWM周期が交流電圧波形の立ち上がりの零クロス点から何番目のPWM周期であるかを示す値で、コントローラ13内に設けられて、所定のPWM周期で発生するクロックパルスを計数するPWM周期計数用カウンタの計数値により与えられる。またtは図4に示したPWM周期、Tは出力させる交流電圧の1周期の時間である。
【0039】
負荷接続端子7u,7v間には、使用者が任意の負荷を接続する可能性がある。使用者が接続する可能性がある負荷の中には、容量性の負荷もあれば誘導性の負荷もあり、また負荷接続端子を通して断続的に電流を流すように、スイッチング動作を行う負荷もある。負荷接続端子間に基準波形の交流電圧を得るようにインバータ回路5のスイッチ素子を制御していても、負荷によっては、出力波形が歪んでしまい、出力電圧波形の歪み率が大きくなることがある。
【0040】
そこで、インバータ発電装置では、負荷電圧検出回路12を通して検出された負荷接続端子7u,7v間の電圧の瞬時値の検出値を瞬時データAN0としてCPUに読み込んで、該瞬時データが基準電圧の瞬時値を与える基準データよりも小さいときにPWM信号のオンデューティ値を大きくし、瞬時データAN0が基準データよりも大きいときにはPWM信号のオンデューティ値を小さくするようにオンデューティ値を補正して、負荷電圧検出回路12により検出された電圧の瞬時値と基準電圧の瞬時値との間の偏差を零に近付ける制御を行うようにしている。
【0041】
上記のような補正を行う場合のオンデューティ値の補正値Daは、下記の式により与えられる。
【0042】
Da=G×(ANS−AN0)×Kc …(3)
また補正後のPWM信号のオンデューティ値である実デューティ値D´は下記の式に与えられる。
【0043】
D´=D+Da
=D+G×(ANS−AN0)×Kc …(4)
ここで、ANSは基準データで、この基準データは、基準電圧(基準デューティ値Dでスイッチ素子をオンオフさせた場合に得られる電圧)の瞬時値である。Gは基準データANSとAN0との差に対する補正量の割合を決めるゲインである。ゲインGは、通常は1以下の値に設定される。
【0044】
また係数Kc は、負荷接続端子間の電圧の瞬時データの補正量[G×(ANS−AN0)]をその時のデューティ値の補正値に変換するために補正量[G×(ANS−AN0)]に乗じる係数で、Kv により決まる数値である。
【0045】
前述のように、CPUは基準電圧に対して時間遅れΔtをもって負荷接続端子7u,7v間の電圧を取り込むため、CPU13cが取り込んだデータと基準電圧の波形データとの間に時間的な差が生じる。そのため、各PWM周期において取り込んだ出力電圧の瞬時値AN0と、そのPWM周期で出力される基準電圧の瞬時値を与える基準データANSとを用いて上記補正値を演算すると、PWM信号のデューティ値の補正値Daと基準電圧の瞬時値ANSとの整合がとれなくなって、PWM信号のデューティ値の補正を適確に行うことができなくなり、出力電圧の波形の歪み率が大きくなってしまう。
【0046】
そこで本発明においては、インバータ回路の各スイッチ素子に対して発生するPWM信号により定められるオン期間が開始される時刻と、該オン期間においてオン状態にされたスイッチ素子を通して出力された出力電圧の瞬時値AN0がコントローラ13に読み込まれた時の時刻との間の時間を遅れ時間Δtとして、出力電圧の瞬時値AN0を読み込んだ時の時刻よりも遅れ時間Δtだけ前の時刻における基準電圧の瞬時値を与える基準データANSとを用いて、(3)式により補正値Daを演算する。
【0047】
即ち、本発明においては、出力電圧の瞬時値を読み込んだ時の時刻よりも遅れ時間Δtだけ前の時刻における基準電圧の瞬時値に今回読み込んだ出力電圧の瞬時値を合わせるように補正値Daを演算する。
【0048】
図1に示したインバータ発電装置において、CPU13cは、上記カウンタによりPWM周期が検出される毎に、カウンタの計数値nと、読み込んだ整流器の出力電圧のデータAN1とを用いて(1)式により演算した電圧補正値Kv と、該電圧補正値Kv を用いて演算した係数Kc と上記(2)式とを用いて基準デューティ値Dを求めるか、または予めROMに記憶させたデューティ演算用マップから読み出すことにより基準デューティ値Dを求める。ここで用いるデューティ演算用マップは、例えば、カウンタの計数値nと整流器の出力電圧のデータAN1と基準デューティ値Dとの間の関係を与える3次元マップである。
【0049】
上記基準デューティ値を演算する過程により、基準電圧をPWM変調した波形の交流電圧をインバータ回路から出力させるために必要なインバータ回路の各スイッチ素子のオンデューティ値を与える基準デューティ値Dの演算を各PWM周期が検出される毎に行なう基準デューティ値演算手段が実現される。
【0050】
CPU13cはまた、PWM周期計数用カウンタによりPWM周期が検出される毎に、今回CPUに読み込まれた出力電圧の瞬時値のデータAN0と、今回のPWM周期が検出された時刻よりもΔtだけ前の時刻における基準電圧の瞬時値を与える基準データANSとを用いて、上記(3)式によりPWM信号のデューティ値の補正値Daを演算し、該補正値Daを基準デューティ値Dに加算することにより実デューティ値D´を演算する。
【0051】
負荷電圧検出回路12を通して検出された電圧をCPUに読み込む過程から上記(3)式を用いて補正値Daを演算するまでの過程により、各PWM周期が検出される毎に負荷接続端子間に得られた出力電圧の瞬時値を読み込んで、読み込んだ出力電圧の瞬時値を基準電圧の瞬時値に合わせるために基準デューティ値に加える必要がある補正値を演算する補正値演算手段が実現される。
【0052】
前述のように、CPU13cは一定のPWM周期tで発生するクロックパルスを計数するPWM周期計数用カウンタを備えていて、該カウンタの計数値nにより、PWM周期t毎に到来するスイッチタイミングを検出する。そして、各スイッチタイミングが検出される毎に内部割込みをかけて、各スイッチタイミングにおけるスイッチ素子の基準デューティ値Dを演算するとともに、補正値Daを演算し、該補正値Daを基準デューティ値Dに加えるこにより、実デューティ値D´を演算する。CPUは、この実デューティ値D´に基づいてタイマにスイッチ素子のオン時間をセットする。タイマがセットされたオン時間の計時を行っている間PWM信号を高レベルの状態にし、タイマの計時動作が終了した時にPWM信号を零レベルにする。
【0053】
スイッチ素子駆動回路13dは、CPUが発生するPWM信号に応じて、インバータ回路のスイッチ素子に駆動信号を与える。
【0054】
図1に示したインバータ回路5のスイッチ素子(図示の例ではFET)Fu,Fv,Fx及びFyは、例えば図2に示すようなスイッチングパターンでオンオフ制御される。図2(A),(B),(C)及び(D)はそれぞれPWM制御信号に応じてスイッチFu,Fy,Fx及びFvに与えられる駆動信号Gu,Gy,Gx及びGvを示したもので、スイッチFu,Fy,Fx及びFvはそれぞれ、駆動信号Gu,Gy,Gx及びGvがHレベルにあるときにオン状態になる。駆動信号Gu,Gy,Gx及びGvがLレベルにあるときにそれぞれスイッチFu,Fy,Fx及びFvがオフ状態に保持される。
【0055】
また図2(E)及び(F)は対角位置にある対のスイッチ(Fu,Fy)及び(Fx,Fv)が同時にオン状態になるタイミングを示し、図2(G)及び(H)はそれぞれブリッジ回路の上辺を構成する2つのスイッチ(Fu,Fv)が同時にオン状態になるタイミング及び下辺を構成する2つのスイッチ(Fx,Fy)が同時にオン状態になるタイミングを示している。
【0056】
図1の電源装置においてはまた、負荷接続端子7u,7vを通して設定値を超える過電流が流れたときには、インバータ回路5のスイッチ素子Fu,Fv,Fx及びFyへの駆動信号の供給を停止して、過電流を遮断するための制御を行う過電流保護手段を設けている。
【0057】
上記遅れ時間Δtの検出は、出力電圧波形の立上がりの零クロス点を与える時刻と基準電圧の立上がりの零クロス点を与える時刻(カウンタの計数値から検出できる)との間の時間差を検出することにより行ってもよいし、出力電圧波形の立ち下がりの零クロス点を与える時刻と基準電圧の立ち下がりの零クロス点を与える時刻との間の時間差を検出することにより行ってもよい。また出力電圧が最大値をとる時の時刻と基準電圧が最大値をとる時の時刻との時間差を位相差Δtとして検出してもよいし、出力電圧が最小値をとる時の時刻と基準電圧が最小値をとる時の時刻との時間差を位相差Δtとして検出するようにしてもよい。
【0058】
【発明の効果】
以上のように、本発明によれば、PWM信号により定められるオン期間が開始される時刻と、該オン期間においてオン状態にされたスイッチ素子を通して出力された出力電圧の瞬時値がコントローラに読み込まれた時の時刻との間の時間を遅れ時間として検出して、出力電圧の瞬時値を読み込んだ時の時刻よりも遅れ時間だけ前の時刻における基準電圧の瞬時値に今回読み込んだ出力電圧の瞬時値を合わせるようにオンデューティ値の補正値を演算するようにしたので、常に互いに対応する出力電圧の瞬時値と基準電圧の瞬時値とに対して補正値を演算することができる。そのため、PWM信号のデューティ値を適確に補正して、出力電圧の波形の歪み率を小さくすることができる利点がある。
【図面の簡単な説明】
【図1】本発明に係わるインバータ発電装置の構成例を示した回路図である。
【図2】図1の電源装置の動作を説明するためのタイミングチャートである。
【図3】図1に示した発電装置の整流器の直流電圧対出力電流特性の一例を示した線図である。
【図4】本発明が対象とする発電装置において、基準電圧を正弦波形とする場合の内部割込みタイミングとPWM信号のデューティとの関係を示した波形図である。
【図5】(A)は本発明が対象とする発電装置から出力させる電圧の基準波形を与える基準電圧の波形と、負荷接続端子間の電圧との位相関係を示した波形図である。(B)は(A)のB部を拡大して示した波形図である。
【符号の説明】
1…インバータ発電装置、、2…3相磁石式交流発電機、3…内燃機関、4…整流器、5…インバータ回路、6…フィルタ、7u,7v…負荷接続端子、9…負荷、13…コントローラ。
Claims (1)
- 発電機を電源として直流電圧を発生する電源部と、スイッチ素子のオンオフにより前記電源部が出力する直流電圧を交流電圧に変換するインバータ回路と、前記インバータ回路から基準電圧と同じ波形を有する一定の周波数の交流電圧を出力させるように前記インバータ回路のスイッチ素子をオンオフ制御するコントローラと、前記インバータ回路の出力から高調波成分を除去するフィルタと、前記フィルタの出力が印加される負荷接続端子とを備え、
前記コントローラは、前記基準電圧をPWM変調した波形の交流電圧を前記インバータ回路から出力させるために必要な前記インバータ回路の各スイッチ素子のオンデューティ値を与える基準デューティ値を所定のPWM周期で演算する基準デューティ値演算手段と、各PWM周期が開始される毎に前記負荷接続端子間に得られた出力電圧の瞬時値を読み込んで読み込んだ出力電圧の瞬時値を前記基準電圧の瞬時値に合わせるために前記基準デューティ値に加える必要がある補正値を演算する補正値演算手段と、前記基準デューティ値に前記補正値を加えることにより求めた実デューティ値に基づいて各PWM周期における前記インバータ回路の各スイッチ素子のオン期間とオフ期間とを定めるPWM信号を各スイッチ素子に対して発生するPWM信号発生手段と、前記PWM信号により定められるオン期間の間前記インバータ回路の各スイッチ手段をオン状態にする駆動信号を各スイッチ素子に与えるスイッチ素子駆動回路とを備えているインバータ発電装置において、
前記補正値演算手段は、前記インバータ回路の各スイッチ素子に対して発生するPWM信号により定められるオン期間が開始される時刻と、該オン期間においてオン状態にされたスイッチ素子を通して出力された出力電圧の瞬時値が前記コントローラに読み込まれた時の時刻との間の時間を遅れ時間として検出して、前記出力電圧の瞬時値を読み込んだ時の時刻よりも前記遅れ時間だけ前の時刻における前記基準電圧の瞬時値に今回読み込んだ出力電圧の瞬時値を合わせるように前記補正値を演算することを特徴とするインバータ発電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29558099A JP3546775B2 (ja) | 1999-10-18 | 1999-10-18 | インバータ発電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29558099A JP3546775B2 (ja) | 1999-10-18 | 1999-10-18 | インバータ発電装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001119958A JP2001119958A (ja) | 2001-04-27 |
JP3546775B2 true JP3546775B2 (ja) | 2004-07-28 |
Family
ID=17822481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29558099A Expired - Fee Related JP3546775B2 (ja) | 1999-10-18 | 1999-10-18 | インバータ発電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3546775B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4513448B2 (ja) * | 2004-07-23 | 2010-07-28 | 国産電機株式会社 | インバータ発電装置 |
CN109889076A (zh) * | 2019-04-18 | 2019-06-14 | 上海奉天电子股份有限公司 | 一种针对逆变器交流容性负载快变的自适应控制电路 |
-
1999
- 1999-10-18 JP JP29558099A patent/JP3546775B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001119958A (ja) | 2001-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256507B2 (en) | Inverter controlled generator set | |
JP2002186172A (ja) | インバータ発電装置及びその過負荷時制御方法 | |
US8035330B2 (en) | Apparatus and method for driving synchronous motor | |
JP3440889B2 (ja) | 電力変換回路付き電源装置及びその制御方法 | |
JP2006317425A (ja) | 電力変換回路の交流電圧検出方式 | |
JP5813934B2 (ja) | 電力変換装置 | |
US6556457B1 (en) | Method of controlling inverter power generation apparatus | |
JP2001112262A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
JP3848903B2 (ja) | 電力変換装置 | |
JP3546775B2 (ja) | インバータ発電装置 | |
US7218074B2 (en) | Method and system for limiting the current output by a speed controller operating according to a U/F control law | |
JP3598939B2 (ja) | インバータ発電装置 | |
JP3598936B2 (ja) | インバータ発電装置 | |
JPH0634577B2 (ja) | 電源装置 | |
JP3508699B2 (ja) | インバータ発電装置の制御方法 | |
JP3525910B2 (ja) | インバータ発電装置及びインバータ発電装置と外部交流電源との並列運転方法 | |
JP3654091B2 (ja) | 電力変換回路付き発動発電装置及びその制御方法 | |
JP2001309663A (ja) | インバータ発電装置 | |
JP3371522B2 (ja) | Pwm制御電圧形インバータ | |
JP3028768B2 (ja) | ブラシレスdcモータ駆動制御方法およびその装置 | |
JP3269521B2 (ja) | インバ−タの制御方法及び装置 | |
JP3580190B2 (ja) | インバータ電源装置及びその出力端子間への他電源接続検出方法 | |
JP3501548B2 (ja) | 高周波変圧器の偏磁防止回路 | |
JP2001086771A (ja) | 電力変換回路付き電源装置 | |
CN108736794B (zh) | 一种功率变换电路控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |