JP2001112262A - 電力変換回路付き電源装置及びその制御方法 - Google Patents
電力変換回路付き電源装置及びその制御方法Info
- Publication number
- JP2001112262A JP2001112262A JP28427799A JP28427799A JP2001112262A JP 2001112262 A JP2001112262 A JP 2001112262A JP 28427799 A JP28427799 A JP 28427799A JP 28427799 A JP28427799 A JP 28427799A JP 2001112262 A JP2001112262 A JP 2001112262A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- waveform
- power supply
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 18
- 238000012937 correction Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 13
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 5
- 238000002485 combustion reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】負荷接続端子間に外部から電圧が印加されたと
きに出力電圧の位相を外部から印加された電圧に容易に
合わせることができる制御方法を提供する。 【解決手段】負荷接続端子間の電圧を負荷電圧検出回路
12により検出して、検出した電圧の波形と基準電圧の
波形の零クロス点間の時間差を両電圧の位相差として検
出する。検出された位相差が設定範囲から外れた時に、
基準電圧の位相をシフトすることにより、位相差を設定
範囲内に収める。
きに出力電圧の位相を外部から印加された電圧に容易に
合わせることができる制御方法を提供する。 【解決手段】負荷接続端子間の電圧を負荷電圧検出回路
12により検出して、検出した電圧の波形と基準電圧の
波形の零クロス点間の時間差を両電圧の位相差として検
出する。検出された位相差が設定範囲から外れた時に、
基準電圧の位相をシフトすることにより、位相差を設定
範囲内に収める。
Description
【0001】
【発明の属する技術分野】本発明は、直流電源または交
流電源の出力を任意の周波数を有する交流出力に変換す
る電力変換回路を備えた電源装置及びその制御方法に関
する。
流電源の出力を任意の周波数を有する交流出力に変換す
る電力変換回路を備えた電源装置及びその制御方法に関
する。
【0002】
【従来の技術】電源の出力を所定の周波数を有する交流
出力に変換するインバータやサイクロコンバータ等の電
力変換回路を備えた電源装置が用いられている。例えば
内燃機関等の原動機により駆動される交流発電機を電源
とする電源装置として、交流発電機の出力を整流して直
流電圧に変換した後、インバータ回路により所定の波高
値と周波数とを有する交流出力に変換するようにしたも
のが多く用いられている。
出力に変換するインバータやサイクロコンバータ等の電
力変換回路を備えた電源装置が用いられている。例えば
内燃機関等の原動機により駆動される交流発電機を電源
とする電源装置として、交流発電機の出力を整流して直
流電圧に変換した後、インバータ回路により所定の波高
値と周波数とを有する交流出力に変換するようにしたも
のが多く用いられている。
【0003】この種の電源装置は、例えば、交流発電機
の出力を整流する整流器と、オンオフ制御が可能なスイ
ッチ素子を有して該スイッチ素子のスイッチングにより
整流電源部の出力を交流出力に変換するインバータ回路
と、該インバータ回路の出力から高調波成分を除去する
フィルタと、インバータ回路の出力がフィルタを通して
印加された負荷接続端子と、負荷接続端子間の電圧を検
出する負荷電圧検出回路と、負荷接続端子を通して流れ
る電流を検出する負荷電流検出回路と、負荷接続端子間
に所望の波形の交流電圧を得るようにインバータ回路の
スイッチ素子を制御するコントローラとを備えている。
の出力を整流する整流器と、オンオフ制御が可能なスイ
ッチ素子を有して該スイッチ素子のスイッチングにより
整流電源部の出力を交流出力に変換するインバータ回路
と、該インバータ回路の出力から高調波成分を除去する
フィルタと、インバータ回路の出力がフィルタを通して
印加された負荷接続端子と、負荷接続端子間の電圧を検
出する負荷電圧検出回路と、負荷接続端子を通して流れ
る電流を検出する負荷電流検出回路と、負荷接続端子間
に所望の波形の交流電圧を得るようにインバータ回路の
スイッチ素子を制御するコントローラとを備えている。
【0004】インバータ回路としては、互いに直列に接
続された上段のスイッチ素子と下段のスイッチ素子とか
らなるアームをスイッチ素子のブリッジ回路を構成する
ように複数個並列に接続した構成を有するブリッジ形の
回路が用いられている。
続された上段のスイッチ素子と下段のスイッチ素子とか
らなるアームをスイッチ素子のブリッジ回路を構成する
ように複数個並列に接続した構成を有するブリッジ形の
回路が用いられている。
【0005】またコントローラは通常CPU(マイクロ
コンピュータ)を備えていて、基準電圧の波形をシミュ
レートするように該基準電圧をPWM変調した階段状波
形の交流電圧をインバータ回路から出力させるように、
インバータ回路のスイッチ素子を一定の周期でオンオフ
させる。
コンピュータ)を備えていて、基準電圧の波形をシミュ
レートするように該基準電圧をPWM変調した階段状波
形の交流電圧をインバータ回路から出力させるように、
インバータ回路のスイッチ素子を一定の周期でオンオフ
させる。
【0006】ここで基準電圧とは、負荷接続端子(電源
装置の出力端子)間に得ようとする交流出力の基準波形
を与える電圧で、所望の交流出力の波形と同一または相
似の波形を有する交流電圧である。
装置の出力端子)間に得ようとする交流出力の基準波形
を与える電圧で、所望の交流出力の波形と同一または相
似の波形を有する交流電圧である。
【0007】コントローラは、例えば、インバータ回路
のスイッチ素子を所定のデューティ値でオンオフさせて
該インバータ回路から基準電圧をPWM変調した波形の
交流電圧を得る際のインバータ回路の各スイッチ素子の
デューティ値を定めるPWM信号を発生するPWM信号
発生手段と、負荷電圧検出回路により検出された電圧の
瞬時値と基準電圧の瞬時値との間の偏差を零にするよう
にPWM信号を修正するPWM信号修正手段と、PWM
信号により決まるデューティ値でインバータ回路の各ス
イッチ素子をオンオフさせるべく各スイッチ素子に駆動
信号を与えるスイッチ素子駆動手段と、負荷電流が設定
値を超えたことが検出されたときにインバータ回路への
駆動信号の供給を停止してスイッチ素子を保護する過電
流保護手段とにより構成される。
のスイッチ素子を所定のデューティ値でオンオフさせて
該インバータ回路から基準電圧をPWM変調した波形の
交流電圧を得る際のインバータ回路の各スイッチ素子の
デューティ値を定めるPWM信号を発生するPWM信号
発生手段と、負荷電圧検出回路により検出された電圧の
瞬時値と基準電圧の瞬時値との間の偏差を零にするよう
にPWM信号を修正するPWM信号修正手段と、PWM
信号により決まるデューティ値でインバータ回路の各ス
イッチ素子をオンオフさせるべく各スイッチ素子に駆動
信号を与えるスイッチ素子駆動手段と、負荷電流が設定
値を超えたことが検出されたときにインバータ回路への
駆動信号の供給を停止してスイッチ素子を保護する過電
流保護手段とにより構成される。
【0008】PWM信号は、通常、一定の周期で第1の
状態(例えば高レベルの状態)と第2の状態(例えば零
レベルの状態)とを繰り返す矩形波信号からなってい
て、インバータ回路のスイッチ素子をオン状態にする期
間及びオフ状態にする期間それぞれ第1の状態及び第2
の状態をとる。
状態(例えば高レベルの状態)と第2の状態(例えば零
レベルの状態)とを繰り返す矩形波信号からなってい
て、インバータ回路のスイッチ素子をオン状態にする期
間及びオフ状態にする期間それぞれ第1の状態及び第2
の状態をとる。
【0009】本明細書では、このPWM信号の周期を
「PWM周期」と呼び、該PWM信号の周波数をPWM
周波数と呼ぶ。また各PWM信号の1周期に対して、P
WM信号が第1の状態をとる時間の割合をPWM信号の
デューティ値と呼ぶ。更に各PWM周期において、スイ
ッチ素子がオン状態になる時間が占める割合をスイッチ
素子のデューティ値と呼ぶ。
「PWM周期」と呼び、該PWM信号の周波数をPWM
周波数と呼ぶ。また各PWM信号の1周期に対して、P
WM信号が第1の状態をとる時間の割合をPWM信号の
デューティ値と呼ぶ。更に各PWM周期において、スイ
ッチ素子がオン状態になる時間が占める割合をスイッチ
素子のデューティ値と呼ぶ。
【0010】またインバータ回路の各スイッチ素子をオ
ン状態にするタイミング(PWM周期が開始されるタイ
ミング)をスイッチタイミングと呼ぶ。
ン状態にするタイミング(PWM周期が開始されるタイ
ミング)をスイッチタイミングと呼ぶ。
【0011】CPUを用いてコントローラを構成する場
合、一定の周期で発生するパルスをPWM周期計数用カ
ウンタにより計数することによって各PWM周期が検出
され、各PWM周期が開始されるタイミングがスイッチ
タイミング(スイッチ素子がオン状態になるタイミン
グ)となる。
合、一定の周期で発生するパルスをPWM周期計数用カ
ウンタにより計数することによって各PWM周期が検出
され、各PWM周期が開始されるタイミングがスイッチ
タイミング(スイッチ素子がオン状態になるタイミン
グ)となる。
【0012】各スイッチタイミングで発生させられるP
WM信号のデューティ値は、一連のスイッチタイミング
と整流器の出力電圧と各スイッチタイミングにおけるP
WM信号のデューティ値(スイッチ素子のデューティ
値)との間の関係を与えるデューティ演算用マップ(R
OMに記憶されている。)から読み出すか、または演算
式を用いて演算することにより求められる。
WM信号のデューティ値は、一連のスイッチタイミング
と整流器の出力電圧と各スイッチタイミングにおけるP
WM信号のデューティ値(スイッチ素子のデューティ
値)との間の関係を与えるデューティ演算用マップ(R
OMに記憶されている。)から読み出すか、または演算
式を用いて演算することにより求められる。
【0013】コントローラのCPUは、PWM周期t毎
に内部割込みをかけて、その内部割込み処理でマップか
ら読み出す等の方法により求めたデューティ値に基づい
てPWM信号発生用タイマにスイッチ素子のオン時間を
セットし、該タイマがセットされたオン時間の計時を行
っている間PWM信号の出力ポートの電位を第1の状態
(例えば高レベルの状態)にして、PWM信号を発生さ
せる。
に内部割込みをかけて、その内部割込み処理でマップか
ら読み出す等の方法により求めたデューティ値に基づい
てPWM信号発生用タイマにスイッチ素子のオン時間を
セットし、該タイマがセットされたオン時間の計時を行
っている間PWM信号の出力ポートの電位を第1の状態
(例えば高レベルの状態)にして、PWM信号を発生さ
せる。
【0014】スイッチ素子駆動手段は、PWM信号が第
1の状態にある期間対応するスイッチ素子に駆動信号
(スイッチ素子をオン状態にするための信号)を与え
る。
1の状態にある期間対応するスイッチ素子に駆動信号
(スイッチ素子をオン状態にするための信号)を与え
る。
【0015】ここで、周期tで発生するPWM信号の周
波数(PWM周波数)をfp 、出力波形の周波数をfo
(周期T)とすると、出力波形の1サイクルの期間
(T)にn=fp /fo 回内部割込みがかけられること
になる。
波数(PWM周波数)をfp 、出力波形の周波数をfo
(周期T)とすると、出力波形の1サイクルの期間
(T)にn=fp /fo 回内部割込みがかけられること
になる。
【0016】図3は、基準電圧を正弦波形とする場合の
内部割込みタイミング(スイッチ素子のスイッチタイミ
ング)とPWM信号のデューティ値との関係を示したも
ので、同図においてaは基準電圧波形、tはPWM周
期、VA は基準電圧の波高値、Vavは基準電圧の平均
値、Tは基準電圧の周期(得ようとする交流電圧の周
期)である。
内部割込みタイミング(スイッチ素子のスイッチタイミ
ング)とPWM信号のデューティ値との関係を示したも
ので、同図においてaは基準電圧波形、tはPWM周
期、VA は基準電圧の波高値、Vavは基準電圧の平均
値、Tは基準電圧の周期(得ようとする交流電圧の周
期)である。
【0017】PWM信号のデューティ値は基準電圧の瞬
時値の変化に伴って、時間t毎に変化することになり、
インバータ回路からは1サイクルの基準電圧波形をn個
に分割して、階段状とした波形(基準電圧をPWM変調
した波形)の交流電圧が出力される。この階段状の交流
電圧波形をフィルタに通すことにより、高調波成分を除
去して負荷接続端子間に滑らかな正弦波形の出力電圧を
得る。
時値の変化に伴って、時間t毎に変化することになり、
インバータ回路からは1サイクルの基準電圧波形をn個
に分割して、階段状とした波形(基準電圧をPWM変調
した波形)の交流電圧が出力される。この階段状の交流
電圧波形をフィルタに通すことにより、高調波成分を除
去して負荷接続端子間に滑らかな正弦波形の出力電圧を
得る。
【0018】PWM信号の周波数を高くすればする程交
流電圧の1サイクルの間にかかる割込みの回数が多くな
って、基準電圧の波形を細かくシミュレートすることが
できるため、出力電圧の波形を滑らかな波形とすること
ができる。しかしながら、スイッチ素子のターンオン時
間やターンオフ時間等、コントローラが信号を発生して
からスイッチ素子が実際に動作するまでの遅延時間や、
CPUの性能(内部処理時間等)を考慮してPWM信号
の周波数を決定する必要があるため、PWM信号の周波
数を無限に高くすることはできない。通常PWM信号の
周波数は10KHz程度に設定され、このPWM信号の
周波数に応じてフィルタのL(コイル)及びC(コンデ
ンサ)の定数が決定される。
流電圧の1サイクルの間にかかる割込みの回数が多くな
って、基準電圧の波形を細かくシミュレートすることが
できるため、出力電圧の波形を滑らかな波形とすること
ができる。しかしながら、スイッチ素子のターンオン時
間やターンオフ時間等、コントローラが信号を発生して
からスイッチ素子が実際に動作するまでの遅延時間や、
CPUの性能(内部処理時間等)を考慮してPWM信号
の周波数を決定する必要があるため、PWM信号の周波
数を無限に高くすることはできない。通常PWM信号の
周波数は10KHz程度に設定され、このPWM信号の
周波数に応じてフィルタのL(コイル)及びC(コンデ
ンサ)の定数が決定される。
【0019】インバータ回路を用いて交流電圧を発生さ
せる電源装置においては、インバータ回路のスイッチ素
子のオン動作及びオフ動作の遅れや、フィルタ回路で生
じる遅れにより、基準電圧の波形をシミュレートするよ
うにインバータ回路のスイッチ素子を所定のデューティ
値でオンオフしてから負荷接続端子間に電圧が現れるま
でに遅れが生じ、基準電圧と負荷接続端子間に得られる
電圧との間に位相差が生じる。図4(A),(B)は基
準電圧の波形aと、負荷接続端子間の電圧bとの位相関
係を示したもので、同図(B)は同図(A)のB部分を
拡大して示したものである。負荷接続端子間の電圧は、
基準電圧に対してΔt時間だけ遅れて発生する。
せる電源装置においては、インバータ回路のスイッチ素
子のオン動作及びオフ動作の遅れや、フィルタ回路で生
じる遅れにより、基準電圧の波形をシミュレートするよ
うにインバータ回路のスイッチ素子を所定のデューティ
値でオンオフしてから負荷接続端子間に電圧が現れるま
でに遅れが生じ、基準電圧と負荷接続端子間に得られる
電圧との間に位相差が生じる。図4(A),(B)は基
準電圧の波形aと、負荷接続端子間の電圧bとの位相関
係を示したもので、同図(B)は同図(A)のB部分を
拡大して示したものである。負荷接続端子間の電圧は、
基準電圧に対してΔt時間だけ遅れて発生する。
【0020】インバータを用いた電源装置においては、
各内部割込みがかかる毎に、負荷接続端子間の電圧波形
をA/Dコンバータによりデジタル信号に変換してCP
Uに読み込み、読み込んだ負荷接続端子間の電圧の瞬時
値を基準電圧の瞬時値に合わせるように帰還演算を行っ
てPWM信号のデューティ値を補正する制御を行うが、
上記のように、CPUは基準電圧に対して時間遅れΔt
をもって負荷接続端子間の電圧を取り込むので、帰還演
算を行う際には、この時間遅れΔtを考慮して、負荷接
続端子間に得られる電圧に歪みを生じさせないようにし
ている。
各内部割込みがかかる毎に、負荷接続端子間の電圧波形
をA/Dコンバータによりデジタル信号に変換してCP
Uに読み込み、読み込んだ負荷接続端子間の電圧の瞬時
値を基準電圧の瞬時値に合わせるように帰還演算を行っ
てPWM信号のデューティ値を補正する制御を行うが、
上記のように、CPUは基準電圧に対して時間遅れΔt
をもって負荷接続端子間の電圧を取り込むので、帰還演
算を行う際には、この時間遅れΔtを考慮して、負荷接
続端子間に得られる電圧に歪みを生じさせないようにし
ている。
【0021】
【発明が解決しようとする課題】上記の電源装置におい
ては、CPUに設けられたタイマを用いてインバータ回
路のスイッチ素子のオン時間を定めてスイッチ素子をオ
ンオフさせることにより、負荷接続端子間の電圧を制御
しているだけであるため、他電源との並列運転や、外乱
等により負荷接続端子間に外部から電圧が印加された際
に、負荷接続端子間の電圧の位相を外部から印加された
電圧の位相に合わせることができない。
ては、CPUに設けられたタイマを用いてインバータ回
路のスイッチ素子のオン時間を定めてスイッチ素子をオ
ンオフさせることにより、負荷接続端子間の電圧を制御
しているだけであるため、他電源との並列運転や、外乱
等により負荷接続端子間に外部から電圧が印加された際
に、負荷接続端子間の電圧の位相を外部から印加された
電圧の位相に合わせることができない。
【0022】そのため外乱や、他電源との並列運転によ
り、負荷接続端子間に外部から電圧が印加されると、出
力電圧と外部から印加された電圧との間に位相差が生
じ、インバータ回路と外部電源との間で短絡経路が生じ
ることがある。外部電源との間で短絡経路が生じると、
インバータ回路のスイッチ素子を通して過電流が流れ、
最悪の場合には、スイッチ素子が破壊するおそれがあ
る。
り、負荷接続端子間に外部から電圧が印加されると、出
力電圧と外部から印加された電圧との間に位相差が生
じ、インバータ回路と外部電源との間で短絡経路が生じ
ることがある。外部電源との間で短絡経路が生じると、
インバータ回路のスイッチ素子を通して過電流が流れ、
最悪の場合には、スイッチ素子が破壊するおそれがあ
る。
【0023】本発明の目的は、負荷接続端子から得られ
る電源装置の出力電圧と異なる位相の電圧が外部から該
負荷接続端子間に印加されたときに、速やかに出力電圧
の位相を外部から印加された電圧の位相に合わせること
ができるようにして、外乱の影響を受けることなく常に
安定した電圧を負荷に供給することができるだけでな
く、他電源との並列運転にも対応することができるよう
にした電力変換回路付き電源装置及びその制御方法を提
供することにある。
る電源装置の出力電圧と異なる位相の電圧が外部から該
負荷接続端子間に印加されたときに、速やかに出力電圧
の位相を外部から印加された電圧の位相に合わせること
ができるようにして、外乱の影響を受けることなく常に
安定した電圧を負荷に供給することができるだけでな
く、他電源との並列運転にも対応することができるよう
にした電力変換回路付き電源装置及びその制御方法を提
供することにある。
【0024】
【課題を解決するための手段】本発明は、オンオフ制御
が可能なスイッチ素子のスイッチングにより電源の出力
を交流出力に変換して負荷接続端子間に供給する電力変
換回路を備えた電源装置の負荷接続端子間に所望の基準
波形を有する交流出力を得るようにスイッチ素子を制御
する電力変換回路付き電源装置の制御方法に係わるもの
である。
が可能なスイッチ素子のスイッチングにより電源の出力
を交流出力に変換して負荷接続端子間に供給する電力変
換回路を備えた電源装置の負荷接続端子間に所望の基準
波形を有する交流出力を得るようにスイッチ素子を制御
する電力変換回路付き電源装置の制御方法に係わるもの
である。
【0025】本発明においては、負荷接続端子間の実際
の出力波形と基準波形との間の位相差を検出し、位相差
が設定範囲から外れた時に、位相差を設定範囲内に収め
るように基準波形の位相をシフトする位相調整制御を行
うようにした。
の出力波形と基準波形との間の位相差を検出し、位相差
が設定範囲から外れた時に、位相差を設定範囲内に収め
るように基準波形の位相をシフトする位相調整制御を行
うようにした。
【0026】このような制御を行わせると、他電源との
並列運転や、外乱等により、負荷接続端子間に外部から
電圧が印加されたときに、負荷接続端子間の電圧の位相
を外部から印加された電圧の位相に速やかに合わせる
(位相差を許容範囲内に収める)ことができるため、外
乱の影響を受けることなく、常に安定した電圧を負荷に
供給することができる。
並列運転や、外乱等により、負荷接続端子間に外部から
電圧が印加されたときに、負荷接続端子間の電圧の位相
を外部から印加された電圧の位相に速やかに合わせる
(位相差を許容範囲内に収める)ことができるため、外
乱の影響を受けることなく、常に安定した電圧を負荷に
供給することができる。
【0027】また上記のような制御を行わせると、負荷
接続端子間の電圧の位相を外部から印加された電圧の位
相に速やかに合わせることができるため、複雑な制御を
行うことなく、他電源との並列運転に対応することがで
きる。
接続端子間の電圧の位相を外部から印加された電圧の位
相に速やかに合わせることができるため、複雑な制御を
行うことなく、他電源との並列運転に対応することがで
きる。
【0028】本発明が対象とする電源装置において、負
荷接続端子を通して設定値を超える過電流が流れたとき
に該過電流を遮断するための過電流保護制御を行うよう
になっている場合には、負荷接続端子間の実際の出力波
形と基準波形との間の位相差が設定範囲から外れ、かつ
電力変換回路から負荷接続端子を通して過電流が流れた
ときに、出力の1サイクルないしは2サイクルの期間過
電流を遮断するための制御を無効にして、その間に位相
差を設定範囲内に収めるように基準波形の位相をシフト
する位相調整制御を行い、位相調整制御を行った後も過
電流が流れているときに、該過電流を遮断する制御を行
うようにする。
荷接続端子を通して設定値を超える過電流が流れたとき
に該過電流を遮断するための過電流保護制御を行うよう
になっている場合には、負荷接続端子間の実際の出力波
形と基準波形との間の位相差が設定範囲から外れ、かつ
電力変換回路から負荷接続端子を通して過電流が流れた
ときに、出力の1サイクルないしは2サイクルの期間過
電流を遮断するための制御を無効にして、その間に位相
差を設定範囲内に収めるように基準波形の位相をシフト
する位相調整制御を行い、位相調整制御を行った後も過
電流が流れているときに、該過電流を遮断する制御を行
うようにする。
【0029】通常、インバータ回路などのブリッジ形の
電力変換回路においては、各スイッチ素子を通して許容
限界を超える電流(上記過電流保護制御において遮断す
る過電流より更に大きな電流)が流れたときに、そのス
イッチ素子への駆動信号の供給を停止して、該スイッチ
素子を強制的にオフ状態にすることにより、各スイッチ
素子を保護する安全回路が各スイッチ素子に対して設け
られている。したがって、上記のように、1サイクルな
いし2サイクルの期間過電流が流れるのを許容してもス
イッチ素子が破壊することはない。
電力変換回路においては、各スイッチ素子を通して許容
限界を超える電流(上記過電流保護制御において遮断す
る過電流より更に大きな電流)が流れたときに、そのス
イッチ素子への駆動信号の供給を停止して、該スイッチ
素子を強制的にオフ状態にすることにより、各スイッチ
素子を保護する安全回路が各スイッチ素子に対して設け
られている。したがって、上記のように、1サイクルな
いし2サイクルの期間過電流が流れるのを許容してもス
イッチ素子が破壊することはない。
【0030】上記基準波形と負荷接続端子間の出力波形
との間の位相差のデータとしては、基準波形及び負荷接
続端子間の出力波形の対応する零クロス点間の時間差を
用いることができる。この場合、位相調整制御を行う際
に上記時間差を設定範囲内に収めるように電力変換回路
のスイッチ素子のデューティ値を調整する。
との間の位相差のデータとしては、基準波形及び負荷接
続端子間の出力波形の対応する零クロス点間の時間差を
用いることができる。この場合、位相調整制御を行う際
に上記時間差を設定範囲内に収めるように電力変換回路
のスイッチ素子のデューティ値を調整する。
【0031】本発明が対象とする電力変換回路付き電源
装置は、オンオフ制御が可能なスイッチ素子を有して該
スイッチ素子のスイッチングにより電源の出力を交流出
力に変換する電力変換回路と、電力変換回路の出力から
高調波成分を除去するフィルタと、電力変換回路の出力
がフィルタを通して印加される負荷接続端子と、負荷接
続端子間の電圧を検出する負荷電圧検出回路と、負荷接
続端子間に基準電圧と同じ波形の電圧を出力させるよう
に電力変換回路のスイッチ素子を制御するコントローラ
とを備えたものである。
装置は、オンオフ制御が可能なスイッチ素子を有して該
スイッチ素子のスイッチングにより電源の出力を交流出
力に変換する電力変換回路と、電力変換回路の出力から
高調波成分を除去するフィルタと、電力変換回路の出力
がフィルタを通して印加される負荷接続端子と、負荷接
続端子間の電圧を検出する負荷電圧検出回路と、負荷接
続端子間に基準電圧と同じ波形の電圧を出力させるよう
に電力変換回路のスイッチ素子を制御するコントローラ
とを備えたものである。
【0032】このような電源装置において、前記のよう
な制御を行わせるためには、例えば、上記コントローラ
を、負荷電圧検出回路により検出された電圧と基準電圧
との間の位相差を検出して、該位相差が設定範囲から外
れているか否かを判定する位相差判定手段と、位相差判
定手段により位相差が設定範囲から外れていると判定さ
れたときに該位相差を設定範囲内に収めるように基準電
圧の位相をシフトする位相調整手段とを備えた構成とす
ればよい。
な制御を行わせるためには、例えば、上記コントローラ
を、負荷電圧検出回路により検出された電圧と基準電圧
との間の位相差を検出して、該位相差が設定範囲から外
れているか否かを判定する位相差判定手段と、位相差判
定手段により位相差が設定範囲から外れていると判定さ
れたときに該位相差を設定範囲内に収めるように基準電
圧の位相をシフトする位相調整手段とを備えた構成とす
ればよい。
【0033】
【発明の実施の形態】図1は、本発明が対象とする電源
装置1の構成例を示したもので、同図において、2は3
相磁石式交流発電機、3は磁石式交流発電機2を駆動す
る内燃機関である。磁石式交流発電機2は、多極に構成
された磁石回転子(図示せず。)と、3相結線された発
電コイル2u 〜2w を有する固定子とからなっていて、
磁石回転子は、内燃機関3のクランク軸に取り付けられ
ている。
装置1の構成例を示したもので、同図において、2は3
相磁石式交流発電機、3は磁石式交流発電機2を駆動す
る内燃機関である。磁石式交流発電機2は、多極に構成
された磁石回転子(図示せず。)と、3相結線された発
電コイル2u 〜2w を有する固定子とからなっていて、
磁石回転子は、内燃機関3のクランク軸に取り付けられ
ている。
【0034】また4はダイオードDu〜DwとDx〜D
zとを3相ブリッジ接続した整流器で、整流器4の3相
の交流入力端子4u〜4wにそれぞれ発電機2の3相の
出力端子が接続され、整流器4の直流出力端子4a,4
b間には平滑用コンデンサCdが接続されている。
zとを3相ブリッジ接続した整流器で、整流器4の3相
の交流入力端子4u〜4wにそれぞれ発電機2の3相の
出力端子が接続され、整流器4の直流出力端子4a,4
b間には平滑用コンデンサCdが接続されている。
【0035】5はスイッチ素子としてMOSFET F
u 及びFv とFx 及びFy とを用いたブリッジ形のイン
バータ回路(電力変換回路)で、このインバータ回路に
おいては、互いに直列に接続されたMOSFET Fu
及びFX からなる第1のアームと、同じく直列に接続さ
れたMOSFET Fv 及びFy からなる第2のアーム
とを並列に接続することによりHブリッジ回路を構成し
ている。
u 及びFv とFx 及びFy とを用いたブリッジ形のイン
バータ回路(電力変換回路)で、このインバータ回路に
おいては、互いに直列に接続されたMOSFET Fu
及びFX からなる第1のアームと、同じく直列に接続さ
れたMOSFET Fv 及びFy からなる第2のアーム
とを並列に接続することによりHブリッジ回路を構成し
ている。
【0036】MOSFET Fu ,Fv 及びFx ,Fy
のドレインソース間にはそれぞれアノードがソース側に
向いた寄生ダイオードDfu,Dfv及びDfx,Dfyが形成
されている。インバータ回路5の対の入力端子5a及び
5bは整流器4の出力端子4a及び4bに接続され、イ
ンバータ回路5の対の出力端子5u及び5vはそれぞれ
インダクタンスL1 及びL2 とコンデンサC1 とからな
る低域通過形のフィルタ回路6を通して対の負荷接続端
子7u及び7vに接続されている。負荷接続端子7u及
び7vにはコンセントとプラグとからなる周知のコネク
タ8を通して負荷9が接続されている。
のドレインソース間にはそれぞれアノードがソース側に
向いた寄生ダイオードDfu,Dfv及びDfx,Dfyが形成
されている。インバータ回路5の対の入力端子5a及び
5bは整流器4の出力端子4a及び4bに接続され、イ
ンバータ回路5の対の出力端子5u及び5vはそれぞれ
インダクタンスL1 及びL2 とコンデンサC1 とからな
る低域通過形のフィルタ回路6を通して対の負荷接続端
子7u及び7vに接続されている。負荷接続端子7u及
び7vにはコンセントとプラグとからなる周知のコネク
タ8を通して負荷9が接続されている。
【0037】11はインバータ回路5から負荷に供給さ
れる電流を検出する負荷電流検出回路、12は演算増幅
器OP1 と該演算増幅器の入力端子を負荷接続端子7u
及び7vに接続する抵抗Ru及びRvとからなる負荷電
圧検出回路で、負荷電流検出回路11の出力及び負荷電
圧検出回路12の出力は、インバータ回路5のスイッチ
素子を制御するコントローラ13に入力されている。
れる電流を検出する負荷電流検出回路、12は演算増幅
器OP1 と該演算増幅器の入力端子を負荷接続端子7u
及び7vに接続する抵抗Ru及びRvとからなる負荷電
圧検出回路で、負荷電流検出回路11の出力及び負荷電
圧検出回路12の出力は、インバータ回路5のスイッチ
素子を制御するコントローラ13に入力されている。
【0038】コントローラ13は、負荷電流検出回路1
1の出力を基準信号と比較する比較器13aと、負荷電
圧検出回路12の出力をデジタル信号に変換するA/D
変換器13bと、ROM,RAM(図示せず。)及びC
PUを有するマイクロコンピュータ13cと、CPUが
発生するPWM信号に応じてFET Fu,Fv,Fx
及びFyのゲートに駆動信号Gu,Gv,Gx及びGy
を与える駆動信号出力回路13dと、整流器4の出力電
圧の検出値をデジタル信号に変換するA/D変換器13
eとを備えている。
1の出力を基準信号と比較する比較器13aと、負荷電
圧検出回路12の出力をデジタル信号に変換するA/D
変換器13bと、ROM,RAM(図示せず。)及びC
PUを有するマイクロコンピュータ13cと、CPUが
発生するPWM信号に応じてFET Fu,Fv,Fx
及びFyのゲートに駆動信号Gu,Gv,Gx及びGy
を与える駆動信号出力回路13dと、整流器4の出力電
圧の検出値をデジタル信号に変換するA/D変換器13
eとを備えている。
【0039】整流器4の出力端子間の電圧が抵抗Ra及
びRbを通して演算増幅器14の入力端子に印加され、
該演算増幅器14の出力がコントローラ13内のA/D
変換器13eに入力されている。
びRbを通して演算増幅器14の入力端子に印加され、
該演算増幅器14の出力がコントローラ13内のA/D
変換器13eに入力されている。
【0040】コントローラ13は、整流器4から得られ
る直流電圧のデータAN1を演算増幅器14とA/D変
換器13eとを通して読み込む。コントローラ13は、
また、負荷電圧検出回路12とA/D変換器13bとを
通して負荷接続端子7u,7v間の電圧の瞬時値を示す
瞬時データAN0を読み込む。
る直流電圧のデータAN1を演算増幅器14とA/D変
換器13eとを通して読み込む。コントローラ13は、
また、負荷電圧検出回路12とA/D変換器13bとを
通して負荷接続端子7u,7v間の電圧の瞬時値を示す
瞬時データAN0を読み込む。
【0041】コントローラ13は、整流器4の出力電圧
(AN1)と、PWM周期t毎に到来するスイッチタイ
ミングにおける基準電圧の瞬時値とにより決まるデュー
ティ値でインバータ回路の所定のスイッチ素子をオンオ
フさせることにより、負荷接続端子間から基準電圧と同
じ波形を有する交流電圧を出力させる。
(AN1)と、PWM周期t毎に到来するスイッチタイ
ミングにおける基準電圧の瞬時値とにより決まるデュー
ティ値でインバータ回路の所定のスイッチ素子をオンオ
フさせることにより、負荷接続端子間から基準電圧と同
じ波形を有する交流電圧を出力させる。
【0042】整流器4が出力する直流電圧VD は、出力
電流ID に対して例えば図5に示す曲線のように変化す
る。図5において、負荷接続端子間に得る出力電圧の波
高値をVA とすると、その時の動作点はPr となり、最
大負荷電流IDmaxとなる。出力電圧の波高値を与える実
際の動作点がP1 であるとすると、そのときの整流器の
出力電圧(AN1)はVB となり、電圧補正値Kv は次
式で与えられる。
電流ID に対して例えば図5に示す曲線のように変化す
る。図5において、負荷接続端子間に得る出力電圧の波
高値をVA とすると、その時の動作点はPr となり、最
大負荷電流IDmaxとなる。出力電圧の波高値を与える実
際の動作点がP1 であるとすると、そのときの整流器の
出力電圧(AN1)はVB となり、電圧補正値Kv は次
式で与えられる。
【0043】 Kv =VA /VB …(1) 上記電圧補正値を用いると、各PWM周期におけるスイ
ッチ素子のデューティ値Dは、次式により与えられる。
ッチ素子のデューティ値Dは、次式により与えられる。
【0044】 D=Sin(2πnt/T)×Kv …(2) ここで、nはPWM周期が交流電圧波形の立ち上がりの
零クロス点から何番目のPWM周期であるかを示す値
で、PWM周期計数用のカウンタの計数値により与えら
れる。またtは図3に示したPWM周期、Tは出力させ
る交流電圧の1周期の時間である。
零クロス点から何番目のPWM周期であるかを示す値
で、PWM周期計数用のカウンタの計数値により与えら
れる。またtは図3に示したPWM周期、Tは出力させ
る交流電圧の1周期の時間である。
【0045】CPUは、カウンタによりPWM周期が検
出される毎に、カウンタの計数値nと、読み込んだ整流
器の出力電圧のデータAN1を用いて演算した電圧補正
値Kv と、電圧補正値Kv を用いて演算した係数Kc と
上記(2)式とを用いてデューティ値Dを求めるか、ま
たは予めROMに記憶させたデューティ演算用マップか
ら読み出すことによりDの値を求める。ここで用いるデ
ューティ演算用マップは、例えば、カウンタの計数値n
と整流器の出力電圧のデータAN1とデューティ値Dと
の間の関係を与える3次元マップである。
出される毎に、カウンタの計数値nと、読み込んだ整流
器の出力電圧のデータAN1を用いて演算した電圧補正
値Kv と、電圧補正値Kv を用いて演算した係数Kc と
上記(2)式とを用いてデューティ値Dを求めるか、ま
たは予めROMに記憶させたデューティ演算用マップか
ら読み出すことによりDの値を求める。ここで用いるデ
ューティ演算用マップは、例えば、カウンタの計数値n
と整流器の出力電圧のデータAN1とデューティ値Dと
の間の関係を与える3次元マップである。
【0046】前述のように、CPUはクロックパルスを
計数するカウンタを備えていて、該カウンタの計数値n
により、PWM周期t毎に到来するスイッチタイミング
を検出する。そして、各スイッチタイミングが検出され
る毎に内部割込みをかけて、各スイッチタイミングにお
けるスイッチ素子のデューティ値を求め、求められたデ
ューティ値Dに基づいてCPU内のタイマにスイッチ素
子のオン時間をセットする。タイマがセットされたオン
時間の計時を行っていする間PWM信号を高レベルの状
態にし、タイマの計時動作が終了した時にPWM信号を
零レベルにする。
計数するカウンタを備えていて、該カウンタの計数値n
により、PWM周期t毎に到来するスイッチタイミング
を検出する。そして、各スイッチタイミングが検出され
る毎に内部割込みをかけて、各スイッチタイミングにお
けるスイッチ素子のデューティ値を求め、求められたデ
ューティ値Dに基づいてCPU内のタイマにスイッチ素
子のオン時間をセットする。タイマがセットされたオン
時間の計時を行っていする間PWM信号を高レベルの状
態にし、タイマの計時動作が終了した時にPWM信号を
零レベルにする。
【0047】駆動信号出力回路13dは、CPUが発生
するPWM信号に応じて、インバータ回路のスイッチ素
子に駆動信号を与える。
するPWM信号に応じて、インバータ回路のスイッチ素
子に駆動信号を与える。
【0048】図1に示したインバータ回路5のスイッチ
(図示の例ではFET)Fu,Fv,Fx及びFyは、
例えば図2に示すようなスイッチングパターンでオンオ
フ制御される。図2(A),(B),(C)及び(D)
はそれぞれPWM制御信号に応じてスイッチFu,F
y,Fx及びFvに与えられる駆動信号Gu,Gy,G
x及びGvを示したもので、スイッチFu,Fy,Fx
及びFvはそれぞれ、駆動信号Gu,Gy,Gx及びG
vがHレベルにあるときにオン状態になる。駆動信号G
u,Gy,Gx及びGvがLレベルにあるときにそれぞ
れスイッチFu,Fy,Fx及びFvがオフ状態に保持
される。
(図示の例ではFET)Fu,Fv,Fx及びFyは、
例えば図2に示すようなスイッチングパターンでオンオ
フ制御される。図2(A),(B),(C)及び(D)
はそれぞれPWM制御信号に応じてスイッチFu,F
y,Fx及びFvに与えられる駆動信号Gu,Gy,G
x及びGvを示したもので、スイッチFu,Fy,Fx
及びFvはそれぞれ、駆動信号Gu,Gy,Gx及びG
vがHレベルにあるときにオン状態になる。駆動信号G
u,Gy,Gx及びGvがLレベルにあるときにそれぞ
れスイッチFu,Fy,Fx及びFvがオフ状態に保持
される。
【0049】また図2(E)及び(F)は対角位置にあ
る対のスイッチ(Fu,Fy)及び(Fx,Fv)が同
時にオン状態になるタイミングを示し、図2(G)及び
(H)はそれぞれブリッジ回路の上辺を構成する2つの
スイッチ(Fu,Fv)が同時にオン状態になるタイミ
ング及び下辺を構成する2つのスイッチ(Fx,Fy)
が同時にオン状態になるタイミングを示している。
る対のスイッチ(Fu,Fy)及び(Fx,Fv)が同
時にオン状態になるタイミングを示し、図2(G)及び
(H)はそれぞれブリッジ回路の上辺を構成する2つの
スイッチ(Fu,Fv)が同時にオン状態になるタイミ
ング及び下辺を構成する2つのスイッチ(Fx,Fy)
が同時にオン状態になるタイミングを示している。
【0050】負荷接続端子間には、使用者が任意の負荷
を接続する可能性がある。使用者が接続する可能性があ
る負荷の中には、容量性の負荷もあれば誘導性の負荷も
あり、また負荷接続端子を通して断続的に電流を流すよ
うに、スイッチング動作を行う負荷もある。負荷接続端
子間に基準波形の交流電圧を得るようにインバータ回路
のスイッチ素子を制御していても、負荷によっては、出
力波形が歪んでしまい、出力電圧波形の歪み率が大きく
なることがある。
を接続する可能性がある。使用者が接続する可能性があ
る負荷の中には、容量性の負荷もあれば誘導性の負荷も
あり、また負荷接続端子を通して断続的に電流を流すよ
うに、スイッチング動作を行う負荷もある。負荷接続端
子間に基準波形の交流電圧を得るようにインバータ回路
のスイッチ素子を制御していても、負荷によっては、出
力波形が歪んでしまい、出力電圧波形の歪み率が大きく
なることがある。
【0051】そこで、図1の電源装置では、負荷接続端
子間の電圧の瞬時値を与えるデータAN0をCPUに読
み込んで、該データが基準電圧の瞬時値を与える基準デ
ータよりも小さいときにPWM信号のデューティ値を大
きくし、瞬時データAN0が基準データよりも大きいと
きにはPWM信号のデューティ値を小さくするようにデ
ューティ値を補正して、負荷電圧検出回路12により検
出された電圧の瞬時値と基準電圧の瞬時値との間の偏差
を零に近付ける制御を行うようにしている。
子間の電圧の瞬時値を与えるデータAN0をCPUに読
み込んで、該データが基準電圧の瞬時値を与える基準デ
ータよりも小さいときにPWM信号のデューティ値を大
きくし、瞬時データAN0が基準データよりも大きいと
きにはPWM信号のデューティ値を小さくするようにデ
ューティ値を補正して、負荷電圧検出回路12により検
出された電圧の瞬時値と基準電圧の瞬時値との間の偏差
を零に近付ける制御を行うようにしている。
【0052】上記のような補正を行った後のデューティ
値D´は、下記の式により与えられる。
値D´は、下記の式により与えられる。
【0053】 D´=D+G×(ANS−AN0)×Kc …(3) ここで、ANSは基準データで、この基準データは、各
スイッチタイミングにおける基準電圧の波形(基準波
形)の瞬時値である。Gは基準データANSとAN0と
の差に対する補正量の割合を決めるゲインである。ゲイ
ンGは、通常は1以下の値に設定される。
スイッチタイミングにおける基準電圧の波形(基準波
形)の瞬時値である。Gは基準データANSとAN0と
の差に対する補正量の割合を決めるゲインである。ゲイ
ンGは、通常は1以下の値に設定される。
【0054】また係数Kc は、負荷接続端子間の電圧の
瞬時データの補正値[G×(ANS−AN0)]をその
時のデューティ値への補正値に変換するために補正値に
乗じる係数で、Kv により決まる数値である。
瞬時データの補正値[G×(ANS−AN0)]をその
時のデューティ値への補正値に変換するために補正値に
乗じる係数で、Kv により決まる数値である。
【0055】図1の電源装置においてはまた、負荷接続
端子7u,7vを通して設定値を超える過電流が流れた
ときには、インバータ回路のスイッチ素子への駆動信号
の供給を停止して、過電流を遮断するための制御を行う
過電流保護手段を設けている。
端子7u,7vを通して設定値を超える過電流が流れた
ときには、インバータ回路のスイッチ素子への駆動信号
の供給を停止して、過電流を遮断するための制御を行う
過電流保護手段を設けている。
【0056】図1に示した電源装置において、他電源と
の並列運転や、外乱等により負荷接続端子間に外部から
電圧が印加された際に、負荷接続端子間の電圧の位相と
外部から印加された電圧の位相との間に差が生じると、
インバータ回路と外部電源との間で短絡経路が生じるこ
とがある。外部電源との間で短絡経路が生じると、イン
バータ回路のスイッチ素子を通して過電流が流れて、最
悪の場合には、スイッチ素子が破壊するおそれがある。
の並列運転や、外乱等により負荷接続端子間に外部から
電圧が印加された際に、負荷接続端子間の電圧の位相と
外部から印加された電圧の位相との間に差が生じると、
インバータ回路と外部電源との間で短絡経路が生じるこ
とがある。外部電源との間で短絡経路が生じると、イン
バータ回路のスイッチ素子を通して過電流が流れて、最
悪の場合には、スイッチ素子が破壊するおそれがある。
【0057】そこで、本発明においては、負荷電圧検出
回路12から随時負荷接続端子間の電圧の瞬時データA
N0を取り込んで負荷接続端子7u,7v間の実際の出
力波形と基準電圧の波形(基準波形)との間の位相差Δ
tを検出し、検出した位相差Δtが設定範囲から外れた
時に、該位相差Δtを許容範囲内に収めるようにPWM
信号のデューティ値を変更して基準電圧の位相をシフト
する位相調整制御を行う。
回路12から随時負荷接続端子間の電圧の瞬時データA
N0を取り込んで負荷接続端子7u,7v間の実際の出
力波形と基準電圧の波形(基準波形)との間の位相差Δ
tを検出し、検出した位相差Δtが設定範囲から外れた
時に、該位相差Δtを許容範囲内に収めるようにPWM
信号のデューティ値を変更して基準電圧の位相をシフト
する位相調整制御を行う。
【0058】この位相調整制御を行うに際して、瞬時デ
ータAN0の取り込みは、PWM周期と同じタイミング
で(各スイッチタイミング毎に)実行される内部割込み
処理ルーチンで行うのが好ましい。
ータAN0の取り込みは、PWM周期と同じタイミング
で(各スイッチタイミング毎に)実行される内部割込み
処理ルーチンで行うのが好ましい。
【0059】上記の制御を行うに当っては、PWM周期
と同じタイミングで、負荷接続端子間の出力電圧の瞬時
データAN0をCPUのRAMに取り込み、PWM信号
の出力データから求められる基準波形と、RAMに取り
込まれた出力電圧の1周期分の瞬時データAN0から求
められる出力電圧波形との位相差Δt(図4参照)を検
出する。
と同じタイミングで、負荷接続端子間の出力電圧の瞬時
データAN0をCPUのRAMに取り込み、PWM信号
の出力データから求められる基準波形と、RAMに取り
込まれた出力電圧の1周期分の瞬時データAN0から求
められる出力電圧波形との位相差Δt(図4参照)を検
出する。
【0060】上記位相差Δtの検出は、出力電圧波形の
立上がりの零クロス点を与える時刻と基準電圧の立上が
りの零クロス点を与える時刻(カウンタの計数値から検
出できる)との間の時間差を検出することにより行って
もよいし、出力電圧波形の立ち下がりの零クロス点を与
える時刻と基準電圧の立ち下がりの零クロス点を与える
時刻との間の時間差を検出することにより行ってもよ
い。また出力電圧が最大値をとる時の時刻と基準電圧が
最大値をとる時の時刻との時間差を位相差Δtとして検
出してもよいし、出力電圧が最小値をとる時の時刻と基
準電圧が最小値をとる時の時刻との時間差を位相差Δt
として検出するようにしてもよい。
立上がりの零クロス点を与える時刻と基準電圧の立上が
りの零クロス点を与える時刻(カウンタの計数値から検
出できる)との間の時間差を検出することにより行って
もよいし、出力電圧波形の立ち下がりの零クロス点を与
える時刻と基準電圧の立ち下がりの零クロス点を与える
時刻との間の時間差を検出することにより行ってもよ
い。また出力電圧が最大値をとる時の時刻と基準電圧が
最大値をとる時の時刻との時間差を位相差Δtとして検
出してもよいし、出力電圧が最小値をとる時の時刻と基
準電圧が最小値をとる時の時刻との時間差を位相差Δt
として検出するようにしてもよい。
【0061】図1の電源装置においては、インバータ回
路5のスイッチ素子のオン動作及びオフ動作の遅れや、
フィルタ回路6で生じる遅れにより、基準電圧の波形を
シミュレートするようにインバータ回路のスイッチ素子
を所定のデューティ値でオンオフしてから負荷接続端子
7u,7v間に電圧が現れるまでに遅れが生じ、基準電
圧と負荷接続端子間に得られる電圧との間に位相差が生
じる。
路5のスイッチ素子のオン動作及びオフ動作の遅れや、
フィルタ回路6で生じる遅れにより、基準電圧の波形を
シミュレートするようにインバータ回路のスイッチ素子
を所定のデューティ値でオンオフしてから負荷接続端子
7u,7v間に電圧が現れるまでに遅れが生じ、基準電
圧と負荷接続端子間に得られる電圧との間に位相差が生
じる。
【0062】したがって、上記の電源装置が単独で運転
されているときには、負荷の状態の如何に係わりなく、
出力電圧の波形と基準電圧の波形との間に一定の範囲の
位相差が生じている。負荷がスイッチング動作を伴うも
のであるために、出力電圧の波形が歪むような場合で
も、出力電圧と基準電圧との間の位相差は一定の範囲に
収まる。
されているときには、負荷の状態の如何に係わりなく、
出力電圧の波形と基準電圧の波形との間に一定の範囲の
位相差が生じている。負荷がスイッチング動作を伴うも
のであるために、出力電圧の波形が歪むような場合で
も、出力電圧と基準電圧との間の位相差は一定の範囲に
収まる。
【0063】ところが、外乱によって負荷接続端子間に
外部電圧が印加された時や、負荷接続端子間に他電源の
出力が印加された時には、出力電圧と基準電圧との位相
差が大幅に変化するため、位相差Δtが設定範囲にある
か否かを監視することにより、外乱や他電源との並列運
転により、負荷接続端子間に外部から電圧が印加された
ことを検出することができる。
外部電圧が印加された時や、負荷接続端子間に他電源の
出力が印加された時には、出力電圧と基準電圧との位相
差が大幅に変化するため、位相差Δtが設定範囲にある
か否かを監視することにより、外乱や他電源との並列運
転により、負荷接続端子間に外部から電圧が印加された
ことを検出することができる。
【0064】本発明においては、位相差Δtを常時監視
して、位相差Δtが設定範囲から外れた時に、外乱や他
電源との連系等により、負荷接続端子間に外部から電圧
が印加されたと判断して、直ちに、位相差Δtを設定範
囲内に収めるように各スイッチタイミングにおけるPW
M信号のデューティ値を変更する制御(基準電圧の位相
を出力電圧の位相に近付けるようにずらす制御)を行
う。
して、位相差Δtが設定範囲から外れた時に、外乱や他
電源との連系等により、負荷接続端子間に外部から電圧
が印加されたと判断して、直ちに、位相差Δtを設定範
囲内に収めるように各スイッチタイミングにおけるPW
M信号のデューティ値を変更する制御(基準電圧の位相
を出力電圧の位相に近付けるようにずらす制御)を行
う。
【0065】位相差Δtを設定範囲内に収めるようにP
WM信号のデューティ値を変更する制御においては、位
相差を設定範囲内に収めるように基準電圧の位相を一気
にずらしてもよく、位相差を徐々に少なくするように、
例えば位相差Δtの1/2の時間分ずつ基準電圧の位相
をずらすようにしてもよい。
WM信号のデューティ値を変更する制御においては、位
相差を設定範囲内に収めるように基準電圧の位相を一気
にずらしてもよく、位相差を徐々に少なくするように、
例えば位相差Δtの1/2の時間分ずつ基準電圧の位相
をずらすようにしてもよい。
【0066】図1の電源装置において、基準電圧の位相
を負荷接続端子間の電圧の位相に合わせる(位相差Δt
を設定範囲内に収める)制御のタイミングの一例を図6
に示した。この例では、時刻t3 において図1の電源装
置(以下自機という。)の負荷接続端子7u,7v間に
他の電源装置(以下他機という。)が接続されて、自機
と他機との並列運転が開始された場合を想定している。
を負荷接続端子間の電圧の位相に合わせる(位相差Δt
を設定範囲内に収める)制御のタイミングの一例を図6
に示した。この例では、時刻t3 において図1の電源装
置(以下自機という。)の負荷接続端子7u,7v間に
他の電源装置(以下他機という。)が接続されて、自機
と他機との並列運転が開始された場合を想定している。
【0067】図6のAの区間において、実線で示した波
形aは、基準電圧に基づいて負荷接続端子間に発生させ
た自機の出力電圧の波形であり、破線で示した波形bは
他機の出力電圧の波形である。
形aは、基準電圧に基づいて負荷接続端子間に発生させ
た自機の出力電圧の波形であり、破線で示した波形bは
他機の出力電圧の波形である。
【0068】Aの区間では未だ他機が接続されていない
ため、負荷接続端子間にはaの波形の出力電圧が現れて
いる。図6のBの区間は自機の基準電圧の位相を負荷接
続端子間の電圧の位相(自機の出力電圧と他機の出力電
圧との合成電圧の位相)に合わせる制御を行う位相調整
区間であり、Cの区間は、自機の基準電圧と負荷接続端
子間の電圧との間の位相差が設定範囲内に収まって他機
との並列運転が正常に行われる区間である。Bの区間及
びCの区間においては、実線で示した波形が、自機の出
力電圧と他機の出力電圧とを合成した電圧の波形であ
る。
ため、負荷接続端子間にはaの波形の出力電圧が現れて
いる。図6のBの区間は自機の基準電圧の位相を負荷接
続端子間の電圧の位相(自機の出力電圧と他機の出力電
圧との合成電圧の位相)に合わせる制御を行う位相調整
区間であり、Cの区間は、自機の基準電圧と負荷接続端
子間の電圧との間の位相差が設定範囲内に収まって他機
との並列運転が正常に行われる区間である。Bの区間及
びCの区間においては、実線で示した波形が、自機の出
力電圧と他機の出力電圧とを合成した電圧の波形であ
る。
【0069】図6において、Aの区間の出力電圧の立上
りの零クロス点t1 は、該立上りの零クロス点の設定範
囲内に入っている。また出力電圧の立下がりの零クロス
点t3 も未だ立下がりの零クロス点の設定範囲内に入っ
ている。
りの零クロス点t1 は、該立上りの零クロス点の設定範
囲内に入っている。また出力電圧の立下がりの零クロス
点t3 も未だ立下がりの零クロス点の設定範囲内に入っ
ている。
【0070】時刻t3 で負荷接続端子間に他機が並列に
接続されると、自機の出力電圧は他機の出力電圧(波形
b)により引っ張られるため、図示のように時刻t4 で
立上りの零クロス点を迎える。この立上りの零クロス点
は設定範囲から外れているため、コントローラ13は、
時刻t4 を自機の出力電圧の立上りの零クロス点とする
ように、内部割込み時にPWM信号のデューティ値を変
更して、タイマに設定する時間(駆動信号の信号幅)を
変更する。この時自機は図6のcの波形の電圧を出力
し、他機はbの波形の電圧を出力しているため、合成さ
れた電圧は時刻t5 において立下がりの零クロス点を迎
える。この零クロス点t5 も設定範囲に入っていないた
め、コントローラ13は自機の出力(基準電圧)の立下
がりの零クロス点を設定範囲内に収めるように、PWM
信号のデューティ値を変更して出力電圧の位相調整を行
う。
接続されると、自機の出力電圧は他機の出力電圧(波形
b)により引っ張られるため、図示のように時刻t4 で
立上りの零クロス点を迎える。この立上りの零クロス点
は設定範囲から外れているため、コントローラ13は、
時刻t4 を自機の出力電圧の立上りの零クロス点とする
ように、内部割込み時にPWM信号のデューティ値を変
更して、タイマに設定する時間(駆動信号の信号幅)を
変更する。この時自機は図6のcの波形の電圧を出力
し、他機はbの波形の電圧を出力しているため、合成さ
れた電圧は時刻t5 において立下がりの零クロス点を迎
える。この零クロス点t5 も設定範囲に入っていないた
め、コントローラ13は自機の出力(基準電圧)の立下
がりの零クロス点を設定範囲内に収めるように、PWM
信号のデューティ値を変更して出力電圧の位相調整を行
う。
【0071】同様に、時刻t6 及びt7 の零クロス点で
自機の出力電圧の位相を調整する。Cの区間では、自機
の出力電圧の位相と他機の出力電圧の位相とが殆ど合っ
た状態になり、自機と他機との間で短絡経路が形成され
ることなく、自機と他機との並列運転が行われるように
なる。
自機の出力電圧の位相を調整する。Cの区間では、自機
の出力電圧の位相と他機の出力電圧の位相とが殆ど合っ
た状態になり、自機と他機との間で短絡経路が形成され
ることなく、自機と他機との並列運転が行われるように
なる。
【0072】図1に示した電源装置においては、一定の
周波数の出力を得るようにインバータ回路を駆動して
も、発電機の特性により、時間が経つにつれて出力の位
相がずれていく可能性がある。本発明においては、常に
出力電圧と基準電圧との位相差を検出して、検出した位
相差が設定範囲から外れたときに直ちに位相を設定範囲
に収める制御を行うので、常に安定した出力を負荷に供
給することができる。
周波数の出力を得るようにインバータ回路を駆動して
も、発電機の特性により、時間が経つにつれて出力の位
相がずれていく可能性がある。本発明においては、常に
出力電圧と基準電圧との位相差を検出して、検出した位
相差が設定範囲から外れたときに直ちに位相を設定範囲
に収める制御を行うので、常に安定した出力を負荷に供
給することができる。
【0073】図6に示した例では、負荷接続端子間に他
の電源が接続されたとしたが、本発明のように位相調整
制御を行えば、自機と負荷接続端子間に外部から与えら
れた電圧との間の位相関係がどのような場合でも、また
自機と他機との並列運転がどのようなタイミングで開始
された場合でも、出力波形の1サイクルないし2サイク
ルの期間内に負荷接続端子間の電圧を外部から与えられ
た電圧の位相に合わせることができる。
の電源が接続されたとしたが、本発明のように位相調整
制御を行えば、自機と負荷接続端子間に外部から与えら
れた電圧との間の位相関係がどのような場合でも、また
自機と他機との並列運転がどのようなタイミングで開始
された場合でも、出力波形の1サイクルないし2サイク
ルの期間内に負荷接続端子間の電圧を外部から与えられ
た電圧の位相に合わせることができる。
【0074】同じアルゴリズムでインバータ回路の制御
を行っている2台の電源装置を並列運転した場合には、
図6の立ち上がりの零クロス点t4 で2台の電源装置と
も波形cの電圧を発生することになる。したがって、本
発明を適用した同じインバータ電源装置を並列運転した
場合には、零クロス点t4 で即座に両電源装置の出力電
圧の位相を合わせることができる。
を行っている2台の電源装置を並列運転した場合には、
図6の立ち上がりの零クロス点t4 で2台の電源装置と
も波形cの電圧を発生することになる。したがって、本
発明を適用した同じインバータ電源装置を並列運転した
場合には、零クロス点t4 で即座に両電源装置の出力電
圧の位相を合わせることができる。
【0075】図6の例において、Bの区間においては、
自機の出力電圧と他機の出力電圧との位相が合っていな
い状態にあるため、自機と他機との間で短絡経路が形成
されインバータ回路に過電流が流れる。コントローラ1
3は、負荷電流検出回路11がこの過電流を検出した時
に、インバータ回路5のスイッチ素子への駆動信号の供
給を停止することにより過電流を遮断して、スイッチ素
子を過電流から保護する過電流保護制御を行う。
自機の出力電圧と他機の出力電圧との位相が合っていな
い状態にあるため、自機と他機との間で短絡経路が形成
されインバータ回路に過電流が流れる。コントローラ1
3は、負荷電流検出回路11がこの過電流を検出した時
に、インバータ回路5のスイッチ素子への駆動信号の供
給を停止することにより過電流を遮断して、スイッチ素
子を過電流から保護する過電流保護制御を行う。
【0076】本発明を適用する場合には、負荷接続端子
間の実際の出力電圧と基準電圧との間の位相差が設定範
囲から外れ、かつインバータ回路5から負荷接続端子7
u,7vを通して過電流が流れたときに、出力の1サイ
クルないしは2サイクルの期間過電流保護制御を無効に
して、その間に位相差を設定範囲内に収めるように基準
波形の位相をシフトする位相調整制御を行う。そして、
位相調整制御を行った後も依然として過電流が流れてい
るときには該過電流を遮断する制御を行って、過電流が
流れ続けることによりスイッチ素子が破損するのを防止
する。
間の実際の出力電圧と基準電圧との間の位相差が設定範
囲から外れ、かつインバータ回路5から負荷接続端子7
u,7vを通して過電流が流れたときに、出力の1サイ
クルないしは2サイクルの期間過電流保護制御を無効に
して、その間に位相差を設定範囲内に収めるように基準
波形の位相をシフトする位相調整制御を行う。そして、
位相調整制御を行った後も依然として過電流が流れてい
るときには該過電流を遮断する制御を行って、過電流が
流れ続けることによりスイッチ素子が破損するのを防止
する。
【0077】また位相調整制御を行ったにも拘らず、依
然として出力電圧の位相が設定範囲から外れている場合
には、負荷接続端子間が短絡されたか、または周波数が
異なる他の電源が接続されたとして、インバータ回路の
スイッチ素子を全てオフ状態にして自機の出力を止め、
過電流がスイッチ素子を通して流れ続けることを防止す
る。
然として出力電圧の位相が設定範囲から外れている場合
には、負荷接続端子間が短絡されたか、または周波数が
異なる他の電源が接続されたとして、インバータ回路の
スイッチ素子を全てオフ状態にして自機の出力を止め、
過電流がスイッチ素子を通して流れ続けることを防止す
る。
【0078】本発明の制御を行う場合にCPUに実行さ
せる内部割込み処理ルーチンのアルゴリズムの一例を示
すフローチャートを図7に示した。図7に示した内部割
込み処理ルーチンは、PWM周期(スイッチタイミン
グ)tを検出するPWM周期計数用カウンタがパルスを
計数する毎に、CPU内部のタイマを使用してインター
バルタイマ割込みをかけることにより実行される。
せる内部割込み処理ルーチンのアルゴリズムの一例を示
すフローチャートを図7に示した。図7に示した内部割
込み処理ルーチンは、PWM周期(スイッチタイミン
グ)tを検出するPWM周期計数用カウンタがパルスを
計数する毎に、CPU内部のタイマを使用してインター
バルタイマ割込みをかけることにより実行される。
【0079】この内部割込み処理においては、先ずステ
ップ1において出力電圧の瞬時データAN0を読み込
み、次いでステップ2において、今回の割込みが行われ
たタイミングが立上がりの零クロス点であるか否かを判
定する。この判定は、今回取り込まれた瞬時データAN
0と前回取り込まれた瞬時データAN0とを比較して、
瞬時データAN0の符号が負から正に反転しているとき
に立上がりの零クロス点と判断する方法により行う。そ
の結果、今回の割込みタイミングが立上がりの零クロス
点である場合には、ステップ3に進んでその零クロス点
が通常の立上がりのタイミングの範囲内であるか否か
(基準電圧の立上がりの零クロス点と出力電圧の立上が
りの零クロス点との間の位相差が設定範囲内か否か)を
判定する。その結果設定範囲から外れていると判定され
た時には、ステップ4に進んでPWM周期計数用カウン
タの計数値を、今回の割込みタイミングを立上がりの零
クロス点とする値に変更して位相調整を行う。
ップ1において出力電圧の瞬時データAN0を読み込
み、次いでステップ2において、今回の割込みが行われ
たタイミングが立上がりの零クロス点であるか否かを判
定する。この判定は、今回取り込まれた瞬時データAN
0と前回取り込まれた瞬時データAN0とを比較して、
瞬時データAN0の符号が負から正に反転しているとき
に立上がりの零クロス点と判断する方法により行う。そ
の結果、今回の割込みタイミングが立上がりの零クロス
点である場合には、ステップ3に進んでその零クロス点
が通常の立上がりのタイミングの範囲内であるか否か
(基準電圧の立上がりの零クロス点と出力電圧の立上が
りの零クロス点との間の位相差が設定範囲内か否か)を
判定する。その結果設定範囲から外れていると判定され
た時には、ステップ4に進んでPWM周期計数用カウン
タの計数値を、今回の割込みタイミングを立上がりの零
クロス点とする値に変更して位相調整を行う。
【0080】ステップ2において、今回の割込みタイミ
ングが立ち上がりの零クロス点でないと判定されたとき
には、次いでステップ5において今回の割込みタイミン
グが立ち下がりの零クロス点であるか否かを判定する。
この判定は、今回取り込まれた瞬時データAN0と前回
取り込まれた瞬時データAN0とを比較して、瞬時デー
タAN0の符号が正から負に反転しているときに立ち下
がりの零クロス点であると判断する方法により行う。
ングが立ち上がりの零クロス点でないと判定されたとき
には、次いでステップ5において今回の割込みタイミン
グが立ち下がりの零クロス点であるか否かを判定する。
この判定は、今回取り込まれた瞬時データAN0と前回
取り込まれた瞬時データAN0とを比較して、瞬時デー
タAN0の符号が正から負に反転しているときに立ち下
がりの零クロス点であると判断する方法により行う。
【0081】ステップ5において今回の割込みタイミン
グが立ち下がりの零クロス点であると判定された場合に
は、次いでステップ6に進んで、その立ち下がりの零ク
ロス点が設定範囲内にあるか否か(基準電圧の立下がり
の零クロス点と出力電圧の立ち下がりの零クロス点との
間の位相差が設定範囲内か否か)を判定する。その結
果、設定範囲から外れていると判定された時には、ステ
ップ7に進んでPWM周期計数用カウンタの計数値を、
今回の割込みタイミングを立ち下がりの零クロス点とす
るような値に変更して位相調整を行う。
グが立ち下がりの零クロス点であると判定された場合に
は、次いでステップ6に進んで、その立ち下がりの零ク
ロス点が設定範囲内にあるか否か(基準電圧の立下がり
の零クロス点と出力電圧の立ち下がりの零クロス点との
間の位相差が設定範囲内か否か)を判定する。その結
果、設定範囲から外れていると判定された時には、ステ
ップ7に進んでPWM周期計数用カウンタの計数値を、
今回の割込みタイミングを立ち下がりの零クロス点とす
るような値に変更して位相調整を行う。
【0082】ステップ3及び6において零クロス点が設
定範囲内にあると判定されたとき、ステップ4及び7が
終了したとき、及びステップ5において今回の割込みタ
イミングが立ち下がりの零クロス点でないと判定された
ときにステップ8に進み、瞬時データAN0から帰還す
る補正データG×(ANS−AN0)×K[(3)式の
第2項]を演算により求める。この補正データを元にし
てステップ9でCPUから出力するPWM信号のデュー
ティ値D´[(3)式]を演算する。
定範囲内にあると判定されたとき、ステップ4及び7が
終了したとき、及びステップ5において今回の割込みタ
イミングが立ち下がりの零クロス点でないと判定された
ときにステップ8に進み、瞬時データAN0から帰還す
る補正データG×(ANS−AN0)×K[(3)式の
第2項]を演算により求める。この補正データを元にし
てステップ9でCPUから出力するPWM信号のデュー
ティ値D´[(3)式]を演算する。
【0083】次いでステップ10においてPWM信号出
力用タイマに計時値(PWM信号の信号幅)をセットし
てCPUからPWM信号を出力させる。PWM信号は、
PWM信号出力用タイマがセットされた時間の計時を完
了したときに零レベルに戻る。
力用タイマに計時値(PWM信号の信号幅)をセットし
てCPUからPWM信号を出力させる。PWM信号は、
PWM信号出力用タイマがセットされた時間の計時を完
了したときに零レベルに戻る。
【0084】次いでステップ11においてPWM周期計
数用カウンタの計数値をインクリメントし、ステップ1
2でカウンタの計数値から出力電圧の1周期が経過した
か否かを判定する。その結果、出力電圧の1周期が未だ
経過していないと判定されたときにはメインルーチンに
復帰し、出力電圧の1周期が経過したと判定されたとき
には、ステップ13に進んでカウンタをクリアする。次
いでステップ14で整流器4の出力の検出データAN1
を取り込み、式(1)により電圧補正値Kv を演算す
る。AN1のデータは、出力電圧波形の1周期当り1回
だけ検出する。ステップ15で電圧補正値Kv を演算し
た後、ステップ16で係数Kc を演算してメインルーチ
ンに戻る。
数用カウンタの計数値をインクリメントし、ステップ1
2でカウンタの計数値から出力電圧の1周期が経過した
か否かを判定する。その結果、出力電圧の1周期が未だ
経過していないと判定されたときにはメインルーチンに
復帰し、出力電圧の1周期が経過したと判定されたとき
には、ステップ13に進んでカウンタをクリアする。次
いでステップ14で整流器4の出力の検出データAN1
を取り込み、式(1)により電圧補正値Kv を演算す
る。AN1のデータは、出力電圧波形の1周期当り1回
だけ検出する。ステップ15で電圧補正値Kv を演算し
た後、ステップ16で係数Kc を演算してメインルーチ
ンに戻る。
【0085】上記の例では、PWM周期で周期的に実行
される図7の割込み処理ルーチンのステップ8及び9に
より、負荷接続端子間に得る交流電圧の所望の波形を与
える基準電圧の波形をシミュレートするように該基準電
圧をPWM変調した波形を有する交流電圧を電力変換回
路から出力させる際の各スイッチ素子のデューティ値を
所定の時間間隔で周期的に演算するデューティ演算手段
が実現される。
される図7の割込み処理ルーチンのステップ8及び9に
より、負荷接続端子間に得る交流電圧の所望の波形を与
える基準電圧の波形をシミュレートするように該基準電
圧をPWM変調した波形を有する交流電圧を電力変換回
路から出力させる際の各スイッチ素子のデューティ値を
所定の時間間隔で周期的に演算するデューティ演算手段
が実現される。
【0086】また、図7のステップ8ないし10によ
り、負荷電圧検出回路12により検出された電圧の瞬時
値(AN0)と基準電圧の瞬時値との間の偏差を許容範
囲内に収めるようにデューティ演算手段により演算され
たデューティ値を修正するデューティ修正手段が実現さ
れる。
り、負荷電圧検出回路12により検出された電圧の瞬時
値(AN0)と基準電圧の瞬時値との間の偏差を許容範
囲内に収めるようにデューティ演算手段により演算され
たデューティ値を修正するデューティ修正手段が実現さ
れる。
【0087】また図7のステップ1,2,3,5及び6
により、負荷電圧検出回路12により検出された電圧と
基準電圧との間の位相差を検出して、該位相差が設定範
囲から外れているか否かを判定する位相差判定手段が実
現される。
により、負荷電圧検出回路12により検出された電圧と
基準電圧との間の位相差を検出して、該位相差が設定範
囲から外れているか否かを判定する位相差判定手段が実
現される。
【0088】更に、図7のステップ4及び7により、位
相差判定手段により位相差が設定範囲から外れていると
判定されたときに該位相差を設定範囲内に収めるように
基準電圧の位相をシフトする位相調整手段が実現され
る。
相差判定手段により位相差が設定範囲から外れていると
判定されたときに該位相差を設定範囲内に収めるように
基準電圧の位相をシフトする位相調整手段が実現され
る。
【0089】上記の例では、インバータ回路に直流電源
を与えるための電源部として発電機と整流器とにより構
成されるものを用いたが、バッテリや直流発電機を電源
部として用いる場合にも本発明を適用することができ
る。
を与えるための電源部として発電機と整流器とにより構
成されるものを用いたが、バッテリや直流発電機を電源
部として用いる場合にも本発明を適用することができ
る。
【0090】また上記の例では、電力変換回路としてイ
ンバータ回路5を用いたが、任意の周波数を有する交流
電圧を所定の周波数を有する交流電圧に変換するサイク
ロコンバータ等を電力変換回路として用いる場合にも本
発明を適用することができる。
ンバータ回路5を用いたが、任意の周波数を有する交流
電圧を所定の周波数を有する交流電圧に変換するサイク
ロコンバータ等を電力変換回路として用いる場合にも本
発明を適用することができる。
【0091】
【発明の効果】以上のように、本発明によれば、負荷接
続端子間の実際の出力波形と基準電圧の波形との間の位
相差を検出して、位相差が設定範囲から外れている時
に、位相差を設定範囲内に収めるように基準波形の位相
をシフトする位相調整制御を行うようにしたので、他電
源との並列運転や、外乱等により、負荷接続端子間に外
部から電圧が印加されたときに、負荷接続端子間の電圧
の位相を外部から印加された電圧の位相に速やかに合わ
せることができ、常に安定した電圧を負荷に供給するこ
とができる利点がある。
続端子間の実際の出力波形と基準電圧の波形との間の位
相差を検出して、位相差が設定範囲から外れている時
に、位相差を設定範囲内に収めるように基準波形の位相
をシフトする位相調整制御を行うようにしたので、他電
源との並列運転や、外乱等により、負荷接続端子間に外
部から電圧が印加されたときに、負荷接続端子間の電圧
の位相を外部から印加された電圧の位相に速やかに合わ
せることができ、常に安定した電圧を負荷に供給するこ
とができる利点がある。
【図1】本発明に係わる電力変換回路付き電源装置の構
成例を示した回路図である。
成例を示した回路図である。
【図2】図1の電源装置の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
【図3】本発明が対象とする電源装置において、基準電
圧を正弦波形とする場合の内部割込みタイミングとPW
M信号のデューティ値との関係を示した波形図である。
圧を正弦波形とする場合の内部割込みタイミングとPW
M信号のデューティ値との関係を示した波形図である。
【図4】(A)は本発明が対象とする電源装置から出力
させる電圧の基準波形を与える基準電圧の波形と、負荷
接続端子間の電圧との位相関係を示した波形図である。
(B)は(A)のB部を拡大して示した波形図である。
させる電圧の基準波形を与える基準電圧の波形と、負荷
接続端子間の電圧との位相関係を示した波形図である。
(B)は(A)のB部を拡大して示した波形図である。
【図5】図1に示した電源装置の整流器の直流電圧対出
力電流特性の一例を示した線図である。
力電流特性の一例を示した線図である。
【図6】図1の電源装置において、基準電圧の位相を負
荷接続端子間の電圧の位相に合わせる制御のタイミング
の一例を示した波形図である。
荷接続端子間の電圧の位相に合わせる制御のタイミング
の一例を示した波形図である。
【図7】図1の電源装置に本発明を適用する場合にCP
Uが実行する内部割込み処理ルーチンのアルゴリズムの
一例を示すフローチャートである。
Uが実行する内部割込み処理ルーチンのアルゴリズムの
一例を示すフローチャートである。
1…電源装置、、2…3相磁石式交流発電機、3…内燃
機関、4…整流器、5…インバータ回路、6…フィル
タ、7u,7v…負荷接続端子、9…負荷、13…コン
トローラ。
機関、4…整流器、5…インバータ回路、6…フィル
タ、7u,7v…負荷接続端子、9…負荷、13…コン
トローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榛葉 薫 静岡県沼津市大岡3744番地 国産電機株式 会社内 Fターム(参考) 5H007 AA17 CA02 CB05 CC01 CC05 DA03 DA06 DB01 DB07 DC02 DC04 DC05 EA02 FA03 FA13 FA19
Claims (4)
- 【請求項1】 オンオフ制御が可能なスイッチ素子のス
イッチングにより電源の出力を交流出力に変換して負荷
接続端子間に供給する電力変換回路を備えた電源装置の
前記負荷接続端子間に所望の基準波形を有する交流出力
を得るように前記スイッチ素子を制御する電力変換回路
付き電源装置の制御方法において、 前記負荷接続端子間の実際の出力波形と前記基準波形と
の間の位相差を検出し、 前記位相差が設定範囲から外れた時に、前記位相差を設
定範囲内に収めるように前記基準波形の位相をシフトす
る位相調整制御を行うことを特徴とする電力変換回路付
き電源装置の制御方法。 - 【請求項2】 オンオフ制御が可能なスイッチ素子のス
イッチングにより電源の出力を交流出力に変換して負荷
接続端子間に供給する電力変換回路を備えた電源装置の
前記負荷接続端子間に所望の基準波形を有する交流出力
を得るように前記スイッチ素子を制御し、前記負荷接続
端子を通して設定値を超える過電流が流れたときには該
過電流を遮断するための制御を行う電力変換回路付き電
源装置の制御方法において、 前記負荷接続端子間の実際の出力波形と前記基準波形と
の間の位相差を検出し、 前記位相差が設定範囲から外れ、かつ前記電力変換回路
から前記負荷接続端子を通して過電流が流れたときに、
出力の1サイクルないしは2サイクルの期間前記過電流
を遮断するための制御を無効にして、その間に前記位相
差を設定範囲内に収めるように前記基準波形の位相をシ
フトする位相調整制御を行い、 前記位相調整制御を行った後も前記過電流が流れている
ときには該過電流を遮断する制御を行うことを特徴とす
る電力変換回路付き電源装置の制御方法。 - 【請求項3】 前記基準波形及び負荷接続端子間の出力
波形の対応する零クロス点間の時間差を前記位相差のデ
ータとして用い、 前記位相調整制御を行う際には、前記時間差を設定範囲
内に収めるように前記電力変換回路のスイッチ素子のデ
ューティ値を調整する請求項1または2に記載の電力変
換回路付き電源装置の制御方法。 - 【請求項4】 オンオフ制御が可能なスイッチ素子を有
して該スイッチ素子のスイッチングにより電源の出力を
交流出力に変換する電力変換回路と、前記電力変換回路
の出力から高調波成分を除去するフィルタと、前記電力
変換回路の出力が前記フィルタを通して印加される負荷
接続端子と、前記負荷接続端子間の電圧を検出する負荷
電圧検出回路と、前記負荷接続端子間に基準電圧と同じ
波形の電圧を出力させるように前記電力変換回路のスイ
ッチ素子を制御するコントローラとを備えた電力変換回
路付き電源装置において、 前記コントローラは、 前記負荷電圧検出回路により検出された電圧と前記基準
電圧との間の位相差を検出して、該位相差が設定範囲か
ら外れているか否かを判定する位相差判定手段と、 前記位相差判定手段により前記位相差が設定範囲から外
れていると判定されたときに該位相差を設定範囲内に収
めるように前記基準電圧の位相をシフトする位相調整手
段と、 を具備したことを特徴とする電力変換回路付き電源装
置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28427799A JP2001112262A (ja) | 1999-10-05 | 1999-10-05 | 電力変換回路付き電源装置及びその制御方法 |
US09/678,920 US6317339B1 (en) | 1999-10-05 | 2000-10-04 | Method of controlling electric power supply apparatus with electric power converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28427799A JP2001112262A (ja) | 1999-10-05 | 1999-10-05 | 電力変換回路付き電源装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001112262A true JP2001112262A (ja) | 2001-04-20 |
Family
ID=17676460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28427799A Pending JP2001112262A (ja) | 1999-10-05 | 1999-10-05 | 電力変換回路付き電源装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6317339B1 (ja) |
JP (1) | JP2001112262A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008249472A (ja) * | 2007-03-30 | 2008-10-16 | Hokkaido Railway Co | 位相差計測システムおよび位相差計測方法 |
JP2009273282A (ja) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | Dcdcコンバータ |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001178146A (ja) * | 1999-12-17 | 2001-06-29 | Keihin Corp | 携帯用発電機 |
JP2002186172A (ja) * | 2000-12-14 | 2002-06-28 | Kokusan Denki Co Ltd | インバータ発電装置及びその過負荷時制御方法 |
JP4880828B2 (ja) * | 2001-06-19 | 2012-02-22 | 株式会社東芝 | インバータ装置 |
US6570779B2 (en) * | 2001-10-04 | 2003-05-27 | Kokusan Denki Co., Ltd. | Pulse with modulation inverter generation using a correction co-efficient and a reference to the ratio to obtain a real duty ratio |
AU2003283643A1 (en) * | 2002-12-19 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Method and system for feeding electrical energy into an alternating current electrical mains |
JP2007282404A (ja) * | 2006-04-07 | 2007-10-25 | Kokusan Denki Co Ltd | 電源装置 |
US8508964B2 (en) | 2010-12-03 | 2013-08-13 | Solarbridge Technologies, Inc. | Variable duty cycle switching with imposed delay |
US9562715B2 (en) * | 2012-03-21 | 2017-02-07 | Thermo King Corporation | Power regulation system for a mobile environment-controlled unit and method of controlling the same |
CN104348345A (zh) * | 2013-08-01 | 2015-02-11 | 南京博兰得电子科技有限公司 | 逆变器及其过流保护方法 |
EP3528375A1 (de) * | 2018-02-19 | 2019-08-21 | Siemens Aktiengesellschaft | Kurzschlussfester umrichter mit direkter stromsteuerung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4797570A (en) | 1987-07-31 | 1989-01-10 | Westinghouse Electric Corp. | Automatic paralleling of AC power sources |
JPH04190633A (ja) | 1990-11-21 | 1992-07-09 | Hitachi Ltd | インバータの並列運転方法および並列運転インバータ装置 |
JP2708648B2 (ja) | 1991-04-22 | 1998-02-04 | 三菱電機株式会社 | 並列運転制御装置 |
JP2758782B2 (ja) | 1992-05-22 | 1998-05-28 | 三菱電機株式会社 | 電源装置 |
GB2312301B (en) * | 1996-04-19 | 2000-05-10 | Gec Alsthom Ltd | Control arrangement for a multilevel convertor |
US6154379A (en) * | 1998-07-16 | 2000-11-28 | Tdk Corporation | Electric power conversion device |
-
1999
- 1999-10-05 JP JP28427799A patent/JP2001112262A/ja active Pending
-
2000
- 2000-10-04 US US09/678,920 patent/US6317339B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008249472A (ja) * | 2007-03-30 | 2008-10-16 | Hokkaido Railway Co | 位相差計測システムおよび位相差計測方法 |
JP2009273282A (ja) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | Dcdcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
US6317339B1 (en) | 2001-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
US6134127A (en) | PWM harmonic control | |
JP2002186172A (ja) | インバータ発電装置及びその過負荷時制御方法 | |
US20030198065A1 (en) | Inverter having self adjusting output frequency for use with other inverters in parallel | |
JP2001016864A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
JP2001112262A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
US6556457B1 (en) | Method of controlling inverter power generation apparatus | |
JP2004072806A (ja) | 電力変換装置 | |
JP4693214B2 (ja) | インバータ装置 | |
JP3598939B2 (ja) | インバータ発電装置 | |
JP3598936B2 (ja) | インバータ発電装置 | |
JP3546775B2 (ja) | インバータ発電装置 | |
JP2004023819A (ja) | 電源装置 | |
JP2002010652A (ja) | インバータ発電装置の制御方法 | |
JP3525910B2 (ja) | インバータ発電装置及びインバータ発電装置と外部交流電源との並列運転方法 | |
JP3654091B2 (ja) | 電力変換回路付き発動発電装置及びその制御方法 | |
JP2001309663A (ja) | インバータ発電装置 | |
JP2888170B2 (ja) | 誘導電動機の制御方法及び装置 | |
JP3028768B2 (ja) | ブラシレスdcモータ駆動制御方法およびその装置 | |
CN115902401B (zh) | 功率单元的相位检测方法及相关设备和介质 | |
JP2002354832A (ja) | 電力変換装置 | |
JP3513384B2 (ja) | 電力変換装置 | |
JP3656708B2 (ja) | 電力変換器の制御装置 | |
JP2002247895A (ja) | 動力出力装置とその異常検出装置および方法 | |
JP3580190B2 (ja) | インバータ電源装置及びその出力端子間への他電源接続検出方法 |