JP2001112262A - 電力変換回路付き電源装置及びその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】負荷接続端子間に外部から電圧が印加されたと
きに出力電圧の位相を外部から印加された電圧に容易に
合わせることができる制御方法を提供する。 【解決手段】負荷接続端子間の電圧を負荷電圧検出回路
１２により検出して、検出した電圧の波形と基準電圧の
波形の零クロス点間の時間差を両電圧の位相差として検
出する。検出された位相差が設定範囲から外れた時に、
基準電圧の位相をシフトすることにより、位相差を設定
範囲内に収める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流電源または交
流電源の出力を任意の周波数を有する交流出力に変換す
る電力変換回路を備えた電源装置及びその制御方法に関
する。

【０００２】

【従来の技術】電源の出力を所定の周波数を有する交流
出力に変換するインバータやサイクロコンバータ等の電
力変換回路を備えた電源装置が用いられている。例えば
内燃機関等の原動機により駆動される交流発電機を電源
とする電源装置として、交流発電機の出力を整流して直
流電圧に変換した後、インバータ回路により所定の波高
値と周波数とを有する交流出力に変換するようにしたも
のが多く用いられている。

【０００３】この種の電源装置は、例えば、交流発電機
の出力を整流する整流器と、オンオフ制御が可能なスイ
ッチ素子を有して該スイッチ素子のスイッチングにより
整流電源部の出力を交流出力に変換するインバータ回路
と、該インバータ回路の出力から高調波成分を除去する
フィルタと、インバータ回路の出力がフィルタを通して
印加された負荷接続端子と、負荷接続端子間の電圧を検
出する負荷電圧検出回路と、負荷接続端子を通して流れ
る電流を検出する負荷電流検出回路と、負荷接続端子間
に所望の波形の交流電圧を得るようにインバータ回路の
スイッチ素子を制御するコントローラとを備えている。

【０００４】インバータ回路としては、互いに直列に接
続された上段のスイッチ素子と下段のスイッチ素子とか
らなるアームをスイッチ素子のブリッジ回路を構成する
ように複数個並列に接続した構成を有するブリッジ形の
回路が用いられている。

【０００５】またコントローラは通常ＣＰＵ（マイクロ
コンピュータ）を備えていて、基準電圧の波形をシミュ
レートするように該基準電圧をＰＷＭ変調した階段状波
形の交流電圧をインバータ回路から出力させるように、
インバータ回路のスイッチ素子を一定の周期でオンオフ
させる。

【０００６】ここで基準電圧とは、負荷接続端子（電源
装置の出力端子）間に得ようとする交流出力の基準波形
を与える電圧で、所望の交流出力の波形と同一または相
似の波形を有する交流電圧である。

【０００７】コントローラは、例えば、インバータ回路
のスイッチ素子を所定のデューティ値でオンオフさせて
該インバータ回路から基準電圧をＰＷＭ変調した波形の
交流電圧を得る際のインバータ回路の各スイッチ素子の
デューティ値を定めるＰＷＭ信号を発生するＰＷＭ信号
発生手段と、負荷電圧検出回路により検出された電圧の
瞬時値と基準電圧の瞬時値との間の偏差を零にするよう
にＰＷＭ信号を修正するＰＷＭ信号修正手段と、ＰＷＭ
信号により決まるデューティ値でインバータ回路の各ス
イッチ素子をオンオフさせるべく各スイッチ素子に駆動
信号を与えるスイッチ素子駆動手段と、負荷電流が設定
値を超えたことが検出されたときにインバータ回路への
駆動信号の供給を停止してスイッチ素子を保護する過電
流保護手段とにより構成される。

【０００８】ＰＷＭ信号は、通常、一定の周期で第１の
状態（例えば高レベルの状態）と第２の状態（例えば零
レベルの状態）とを繰り返す矩形波信号からなってい
て、インバータ回路のスイッチ素子をオン状態にする期
間及びオフ状態にする期間それぞれ第１の状態及び第２
の状態をとる。

【０００９】本明細書では、このＰＷＭ信号の周期を
「ＰＷＭ周期」と呼び、該ＰＷＭ信号の周波数をＰＷＭ
周波数と呼ぶ。また各ＰＷＭ信号の１周期に対して、Ｐ
ＷＭ信号が第１の状態をとる時間の割合をＰＷＭ信号の
デューティ値と呼ぶ。更に各ＰＷＭ周期において、スイ
ッチ素子がオン状態になる時間が占める割合をスイッチ
素子のデューティ値と呼ぶ。

【００１０】またインバータ回路の各スイッチ素子をオ
ン状態にするタイミング（ＰＷＭ周期が開始されるタイ
ミング）をスイッチタイミングと呼ぶ。

【００１１】ＣＰＵを用いてコントローラを構成する場
合、一定の周期で発生するパルスをＰＷＭ周期計数用カ
ウンタにより計数することによって各ＰＷＭ周期が検出
され、各ＰＷＭ周期が開始されるタイミングがスイッチ
タイミング（スイッチ素子がオン状態になるタイミン
グ）となる。

【００１２】各スイッチタイミングで発生させられるＰ
ＷＭ信号のデューティ値は、一連のスイッチタイミング
と整流器の出力電圧と各スイッチタイミングにおけるＰ
ＷＭ信号のデューティ値（スイッチ素子のデューティ
値）との間の関係を与えるデューティ演算用マップ（Ｒ
ＯＭに記憶されている。）から読み出すか、または演算
式を用いて演算することにより求められる。

【００１３】コントローラのＣＰＵは、ＰＷＭ周期ｔ毎
に内部割込みをかけて、その内部割込み処理でマップか
ら読み出す等の方法により求めたデューティ値に基づい
てＰＷＭ信号発生用タイマにスイッチ素子のオン時間を
セットし、該タイマがセットされたオン時間の計時を行
っている間ＰＷＭ信号の出力ポートの電位を第１の状態
（例えば高レベルの状態）にして、ＰＷＭ信号を発生さ
せる。

【００１４】スイッチ素子駆動手段は、ＰＷＭ信号が第
１の状態にある期間対応するスイッチ素子に駆動信号
（スイッチ素子をオン状態にするための信号）を与え
る。

【００１５】ここで、周期ｔで発生するＰＷＭ信号の周
波数（ＰＷＭ周波数）をｆp 、出力波形の周波数をｆo
（周期Ｔ）とすると、出力波形の１サイクルの期間
（Ｔ）にｎ＝ｆp ／ｆo 回内部割込みがかけられること
になる。

【００１６】図３は、基準電圧を正弦波形とする場合の
内部割込みタイミング（スイッチ素子のスイッチタイミ
ング）とＰＷＭ信号のデューティ値との関係を示したも
ので、同図においてａは基準電圧波形、ｔはＰＷＭ周
期、ＶA は基準電圧の波高値、Ｖavは基準電圧の平均
値、Ｔは基準電圧の周期（得ようとする交流電圧の周
期）である。

【００１７】ＰＷＭ信号のデューティ値は基準電圧の瞬
時値の変化に伴って、時間ｔ毎に変化することになり、
インバータ回路からは１サイクルの基準電圧波形をｎ個
に分割して、階段状とした波形（基準電圧をＰＷＭ変調
した波形）の交流電圧が出力される。この階段状の交流
電圧波形をフィルタに通すことにより、高調波成分を除
去して負荷接続端子間に滑らかな正弦波形の出力電圧を
得る。

【００１８】ＰＷＭ信号の周波数を高くすればする程交
流電圧の１サイクルの間にかかる割込みの回数が多くな
って、基準電圧の波形を細かくシミュレートすることが
できるため、出力電圧の波形を滑らかな波形とすること
ができる。しかしながら、スイッチ素子のターンオン時
間やターンオフ時間等、コントローラが信号を発生して
からスイッチ素子が実際に動作するまでの遅延時間や、
ＣＰＵの性能（内部処理時間等）を考慮してＰＷＭ信号
の周波数を決定する必要があるため、ＰＷＭ信号の周波
数を無限に高くすることはできない。通常ＰＷＭ信号の
周波数は１０ＫＨｚ程度に設定され、このＰＷＭ信号の
周波数に応じてフィルタのＬ（コイル）及びＣ（コンデ
ンサ）の定数が決定される。

【００１９】インバータ回路を用いて交流電圧を発生さ
せる電源装置においては、インバータ回路のスイッチ素
子のオン動作及びオフ動作の遅れや、フィルタ回路で生
じる遅れにより、基準電圧の波形をシミュレートするよ
うにインバータ回路のスイッチ素子を所定のデューティ
値でオンオフしてから負荷接続端子間に電圧が現れるま
でに遅れが生じ、基準電圧と負荷接続端子間に得られる
電圧との間に位相差が生じる。図４（Ａ），（Ｂ）は基
準電圧の波形ａと、負荷接続端子間の電圧ｂとの位相関
係を示したもので、同図（Ｂ）は同図（Ａ）のＢ部分を
拡大して示したものである。負荷接続端子間の電圧は、
基準電圧に対してΔｔ時間だけ遅れて発生する。

【００２０】インバータを用いた電源装置においては、
各内部割込みがかかる毎に、負荷接続端子間の電圧波形
をＡ／Ｄコンバータによりデジタル信号に変換してＣＰ
Ｕに読み込み、読み込んだ負荷接続端子間の電圧の瞬時
値を基準電圧の瞬時値に合わせるように帰還演算を行っ
てＰＷＭ信号のデューティ値を補正する制御を行うが、
上記のように、ＣＰＵは基準電圧に対して時間遅れΔｔ
をもって負荷接続端子間の電圧を取り込むので、帰還演
算を行う際には、この時間遅れΔｔを考慮して、負荷接
続端子間に得られる電圧に歪みを生じさせないようにし
ている。

【００２１】

【発明が解決しようとする課題】上記の電源装置におい
ては、ＣＰＵに設けられたタイマを用いてインバータ回
路のスイッチ素子のオン時間を定めてスイッチ素子をオ
ンオフさせることにより、負荷接続端子間の電圧を制御
しているだけであるため、他電源との並列運転や、外乱
等により負荷接続端子間に外部から電圧が印加された際
に、負荷接続端子間の電圧の位相を外部から印加された
電圧の位相に合わせることができない。

【００２２】そのため外乱や、他電源との並列運転によ
り、負荷接続端子間に外部から電圧が印加されると、出
力電圧と外部から印加された電圧との間に位相差が生
じ、インバータ回路と外部電源との間で短絡経路が生じ
ることがある。外部電源との間で短絡経路が生じると、
インバータ回路のスイッチ素子を通して過電流が流れ、
最悪の場合には、スイッチ素子が破壊するおそれがあ
る。

【００２３】本発明の目的は、負荷接続端子から得られ
る電源装置の出力電圧と異なる位相の電圧が外部から該
負荷接続端子間に印加されたときに、速やかに出力電圧
の位相を外部から印加された電圧の位相に合わせること
ができるようにして、外乱の影響を受けることなく常に
安定した電圧を負荷に供給することができるだけでな
く、他電源との並列運転にも対応することができるよう
にした電力変換回路付き電源装置及びその制御方法を提
供することにある。

【００２４】

【課題を解決するための手段】本発明は、オンオフ制御
が可能なスイッチ素子のスイッチングにより電源の出力
を交流出力に変換して負荷接続端子間に供給する電力変
換回路を備えた電源装置の負荷接続端子間に所望の基準
波形を有する交流出力を得るようにスイッチ素子を制御
する電力変換回路付き電源装置の制御方法に係わるもの
である。

【００２５】本発明においては、負荷接続端子間の実際
の出力波形と基準波形との間の位相差を検出し、位相差
が設定範囲から外れた時に、位相差を設定範囲内に収め
るように基準波形の位相をシフトする位相調整制御を行
うようにした。

【００２６】このような制御を行わせると、他電源との
並列運転や、外乱等により、負荷接続端子間に外部から
電圧が印加されたときに、負荷接続端子間の電圧の位相
を外部から印加された電圧の位相に速やかに合わせる
（位相差を許容範囲内に収める）ことができるため、外
乱の影響を受けることなく、常に安定した電圧を負荷に
供給することができる。

【００２７】また上記のような制御を行わせると、負荷
接続端子間の電圧の位相を外部から印加された電圧の位
相に速やかに合わせることができるため、複雑な制御を
行うことなく、他電源との並列運転に対応することがで
きる。

【００２８】本発明が対象とする電源装置において、負
荷接続端子を通して設定値を超える過電流が流れたとき
に該過電流を遮断するための過電流保護制御を行うよう
になっている場合には、負荷接続端子間の実際の出力波
形と基準波形との間の位相差が設定範囲から外れ、かつ
電力変換回路から負荷接続端子を通して過電流が流れた
ときに、出力の１サイクルないしは２サイクルの期間過
電流を遮断するための制御を無効にして、その間に位相
差を設定範囲内に収めるように基準波形の位相をシフト
する位相調整制御を行い、位相調整制御を行った後も過
電流が流れているときに、該過電流を遮断する制御を行
うようにする。

【００２９】通常、インバータ回路などのブリッジ形の
電力変換回路においては、各スイッチ素子を通して許容
限界を超える電流（上記過電流保護制御において遮断す
る過電流より更に大きな電流）が流れたときに、そのス
イッチ素子への駆動信号の供給を停止して、該スイッチ
素子を強制的にオフ状態にすることにより、各スイッチ
素子を保護する安全回路が各スイッチ素子に対して設け
られている。したがって、上記のように、１サイクルな
いし２サイクルの期間過電流が流れるのを許容してもス
イッチ素子が破壊することはない。

【００３０】上記基準波形と負荷接続端子間の出力波形
との間の位相差のデータとしては、基準波形及び負荷接
続端子間の出力波形の対応する零クロス点間の時間差を
用いることができる。この場合、位相調整制御を行う際
に上記時間差を設定範囲内に収めるように電力変換回路
のスイッチ素子のデューティ値を調整する。

【００３１】本発明が対象とする電力変換回路付き電源
装置は、オンオフ制御が可能なスイッチ素子を有して該
スイッチ素子のスイッチングにより電源の出力を交流出
力に変換する電力変換回路と、電力変換回路の出力から
高調波成分を除去するフィルタと、電力変換回路の出力
がフィルタを通して印加される負荷接続端子と、負荷接
続端子間の電圧を検出する負荷電圧検出回路と、負荷接
続端子間に基準電圧と同じ波形の電圧を出力させるよう
に電力変換回路のスイッチ素子を制御するコントローラ
とを備えたものである。

【００３２】このような電源装置において、前記のよう
な制御を行わせるためには、例えば、上記コントローラ
を、負荷電圧検出回路により検出された電圧と基準電圧
との間の位相差を検出して、該位相差が設定範囲から外
れているか否かを判定する位相差判定手段と、位相差判
定手段により位相差が設定範囲から外れていると判定さ
れたときに該位相差を設定範囲内に収めるように基準電
圧の位相をシフトする位相調整手段とを備えた構成とす
ればよい。

【００３３】

【発明の実施の形態】図１は、本発明が対象とする電源
装置１の構成例を示したもので、同図において、２は３
相磁石式交流発電機、３は磁石式交流発電機２を駆動す
る内燃機関である。磁石式交流発電機２は、多極に構成
された磁石回転子（図示せず。）と、３相結線された発
電コイル２u 〜２w を有する固定子とからなっていて、
磁石回転子は、内燃機関３のクランク軸に取り付けられ
ている。

【００３４】また４はダイオードＤｕ〜ＤｗとＤｘ〜Ｄ
ｚとを３相ブリッジ接続した整流器で、整流器４の３相
の交流入力端子４ｕ〜４ｗにそれぞれ発電機２の３相の
出力端子が接続され、整流器４の直流出力端子４ａ，４
ｂ間には平滑用コンデンサＣｄが接続されている。

【００３５】５はスイッチ素子としてＭＯＳＦＥＴ Ｆ
u 及びＦv とＦx 及びＦy とを用いたブリッジ形のイン
バータ回路（電力変換回路）で、このインバータ回路に
おいては、互いに直列に接続されたＭＯＳＦＥＴ Ｆu
及びＦX からなる第１のアームと、同じく直列に接続さ
れたＭＯＳＦＥＴ Ｆv 及びＦy からなる第２のアーム
とを並列に接続することによりＨブリッジ回路を構成し
ている。

【００３６】ＭＯＳＦＥＴ Ｆu ，Ｆv 及びＦx ，Ｆy
のドレインソース間にはそれぞれアノードがソース側に
向いた寄生ダイオードＤfu，Ｄfv及びＤfx，Ｄfyが形成
されている。インバータ回路５の対の入力端子５ａ及び
５ｂは整流器４の出力端子４ａ及び４ｂに接続され、イ
ンバータ回路５の対の出力端子５ｕ及び５ｖはそれぞれ
インダクタンスＬ1 及びＬ2 とコンデンサＣ1 とからな
る低域通過形のフィルタ回路６を通して対の負荷接続端
子７ｕ及び７ｖに接続されている。負荷接続端子７ｕ及
び７ｖにはコンセントとプラグとからなる周知のコネク
タ８を通して負荷９が接続されている。

【００３７】１１はインバータ回路５から負荷に供給さ
れる電流を検出する負荷電流検出回路、１２は演算増幅
器ＯＰ1 と該演算増幅器の入力端子を負荷接続端子７ｕ
及び７ｖに接続する抵抗Ｒｕ及びＲｖとからなる負荷電
圧検出回路で、負荷電流検出回路１１の出力及び負荷電
圧検出回路１２の出力は、インバータ回路５のスイッチ
素子を制御するコントローラ１３に入力されている。

【００３８】コントローラ１３は、負荷電流検出回路１
１の出力を基準信号と比較する比較器１３ａと、負荷電
圧検出回路１２の出力をデジタル信号に変換するＡ／Ｄ
変換器１３ｂと、ＲＯＭ，ＲＡＭ（図示せず。）及びＣ
ＰＵを有するマイクロコンピュータ１３ｃと、ＣＰＵが
発生するＰＷＭ信号に応じてＦＥＴ Ｆｕ，Ｆｖ，Ｆｘ
及びＦｙのゲートに駆動信号Ｇｕ，Ｇｖ，Ｇｘ及びＧｙ
を与える駆動信号出力回路１３ｄと、整流器４の出力電
圧の検出値をデジタル信号に変換するＡ／Ｄ変換器１３
ｅとを備えている。

【００３９】整流器４の出力端子間の電圧が抵抗Ｒａ及
びＲｂを通して演算増幅器１４の入力端子に印加され、
該演算増幅器１４の出力がコントローラ１３内のＡ／Ｄ
変換器１３ｅに入力されている。

【００４０】コントローラ１３は、整流器４から得られ
る直流電圧のデータＡＮ１を演算増幅器１４とＡ／Ｄ変
換器１３ｅとを通して読み込む。コントローラ１３は、
また、負荷電圧検出回路１２とＡ／Ｄ変換器１３ｂとを
通して負荷接続端子７ｕ，７ｖ間の電圧の瞬時値を示す
瞬時データＡＮ０を読み込む。

【００４１】コントローラ１３は、整流器４の出力電圧
（ＡＮ１）と、ＰＷＭ周期ｔ毎に到来するスイッチタイ
ミングにおける基準電圧の瞬時値とにより決まるデュー
ティ値でインバータ回路の所定のスイッチ素子をオンオ
フさせることにより、負荷接続端子間から基準電圧と同
じ波形を有する交流電圧を出力させる。

【００４２】整流器４が出力する直流電圧ＶD は、出力
電流ＩD に対して例えば図５に示す曲線のように変化す
る。図５において、負荷接続端子間に得る出力電圧の波
高値をＶA とすると、その時の動作点はＰr となり、最
大負荷電流ＩDmaxとなる。出力電圧の波高値を与える実
際の動作点がＰ1 であるとすると、そのときの整流器の
出力電圧（ＡＮ１）はＶB となり、電圧補正値Ｋv は次
式で与えられる。

【００４３】 Ｋv ＝ＶA ／ＶB …（１） 上記電圧補正値を用いると、各ＰＷＭ周期におけるスイ
ッチ素子のデューティ値Ｄは、次式により与えられる。

【００４４】 Ｄ＝Sin(２πｎｔ／Ｔ）×Ｋv …（２） ここで、ｎはＰＷＭ周期が交流電圧波形の立ち上がりの
零クロス点から何番目のＰＷＭ周期であるかを示す値
で、ＰＷＭ周期計数用のカウンタの計数値により与えら
れる。またｔは図３に示したＰＷＭ周期、Ｔは出力させ
る交流電圧の１周期の時間である。

【００４５】ＣＰＵは、カウンタによりＰＷＭ周期が検
出される毎に、カウンタの計数値ｎと、読み込んだ整流
器の出力電圧のデータＡＮ１を用いて演算した電圧補正
値Ｋv と、電圧補正値Ｋv を用いて演算した係数Ｋc と
上記（２）式とを用いてデューティ値Ｄを求めるか、ま
たは予めＲＯＭに記憶させたデューティ演算用マップか
ら読み出すことによりＤの値を求める。ここで用いるデ
ューティ演算用マップは、例えば、カウンタの計数値ｎ
と整流器の出力電圧のデータＡＮ１とデューティ値Ｄと
の間の関係を与える３次元マップである。

【００４６】前述のように、ＣＰＵはクロックパルスを
計数するカウンタを備えていて、該カウンタの計数値ｎ
により、ＰＷＭ周期ｔ毎に到来するスイッチタイミング
を検出する。そして、各スイッチタイミングが検出され
る毎に内部割込みをかけて、各スイッチタイミングにお
けるスイッチ素子のデューティ値を求め、求められたデ
ューティ値Ｄに基づいてＣＰＵ内のタイマにスイッチ素
子のオン時間をセットする。タイマがセットされたオン
時間の計時を行っていする間ＰＷＭ信号を高レベルの状
態にし、タイマの計時動作が終了した時にＰＷＭ信号を
零レベルにする。

【００４７】駆動信号出力回路１３ｄは、ＣＰＵが発生
するＰＷＭ信号に応じて、インバータ回路のスイッチ素
子に駆動信号を与える。

【００４８】図１に示したインバータ回路５のスイッチ
（図示の例ではＦＥＴ）Ｆｕ，Ｆｖ，Ｆｘ及びＦｙは、
例えば図２に示すようなスイッチングパターンでオンオ
フ制御される。図２（Ａ），（Ｂ），（Ｃ）及び（Ｄ）
はそれぞれＰＷＭ制御信号に応じてスイッチＦｕ，Ｆ
ｙ，Ｆｘ及びＦｖに与えられる駆動信号Ｇｕ，Ｇｙ，Ｇ
ｘ及びＧｖを示したもので、スイッチＦｕ，Ｆｙ，Ｆｘ
及びＦｖはそれぞれ、駆動信号Ｇｕ，Ｇｙ，Ｇｘ及びＧ
ｖがＨレベルにあるときにオン状態になる。駆動信号Ｇ
ｕ，Ｇｙ，Ｇｘ及びＧｖがＬレベルにあるときにそれぞ
れスイッチＦｕ，Ｆｙ，Ｆｘ及びＦｖがオフ状態に保持
される。

【００４９】また図２（Ｅ）及び（Ｆ）は対角位置にあ
る対のスイッチ（Ｆｕ，Ｆｙ）及び（Ｆｘ，Ｆｖ）が同
時にオン状態になるタイミングを示し、図２（Ｇ）及び
（Ｈ）はそれぞれブリッジ回路の上辺を構成する２つの
スイッチ（Ｆｕ，Ｆｖ）が同時にオン状態になるタイミ
ング及び下辺を構成する２つのスイッチ（Ｆｘ，Ｆｙ）
が同時にオン状態になるタイミングを示している。

【００５０】負荷接続端子間には、使用者が任意の負荷
を接続する可能性がある。使用者が接続する可能性があ
る負荷の中には、容量性の負荷もあれば誘導性の負荷も
あり、また負荷接続端子を通して断続的に電流を流すよ
うに、スイッチング動作を行う負荷もある。負荷接続端
子間に基準波形の交流電圧を得るようにインバータ回路
のスイッチ素子を制御していても、負荷によっては、出
力波形が歪んでしまい、出力電圧波形の歪み率が大きく
なることがある。

【００５１】そこで、図１の電源装置では、負荷接続端
子間の電圧の瞬時値を与えるデータＡＮ０をＣＰＵに読
み込んで、該データが基準電圧の瞬時値を与える基準デ
ータよりも小さいときにＰＷＭ信号のデューティ値を大
きくし、瞬時データＡＮ０が基準データよりも大きいと
きにはＰＷＭ信号のデューティ値を小さくするようにデ
ューティ値を補正して、負荷電圧検出回路１２により検
出された電圧の瞬時値と基準電圧の瞬時値との間の偏差
を零に近付ける制御を行うようにしている。

【００５２】上記のような補正を行った後のデューティ
値Ｄ´は、下記の式により与えられる。

【００５３】 Ｄ´＝Ｄ＋Ｇ×（ＡＮＳ−ＡＮ０）×Ｋc …（３） ここで、ＡＮＳは基準データで、この基準データは、各
スイッチタイミングにおける基準電圧の波形（基準波
形）の瞬時値である。Ｇは基準データＡＮＳとＡＮ０と
の差に対する補正量の割合を決めるゲインである。ゲイ
ンＧは、通常は１以下の値に設定される。

【００５４】また係数Ｋc は、負荷接続端子間の電圧の
瞬時データの補正値［Ｇ×（ＡＮＳ−ＡＮ０）］をその
時のデューティ値への補正値に変換するために補正値に
乗じる係数で、Ｋv により決まる数値である。

【００５５】図１の電源装置においてはまた、負荷接続
端子７ｕ，７ｖを通して設定値を超える過電流が流れた
ときには、インバータ回路のスイッチ素子への駆動信号
の供給を停止して、過電流を遮断するための制御を行う
過電流保護手段を設けている。

【００５６】図１に示した電源装置において、他電源と
の並列運転や、外乱等により負荷接続端子間に外部から
電圧が印加された際に、負荷接続端子間の電圧の位相と
外部から印加された電圧の位相との間に差が生じると、
インバータ回路と外部電源との間で短絡経路が生じるこ
とがある。外部電源との間で短絡経路が生じると、イン
バータ回路のスイッチ素子を通して過電流が流れて、最
悪の場合には、スイッチ素子が破壊するおそれがある。

【００５７】そこで、本発明においては、負荷電圧検出
回路１２から随時負荷接続端子間の電圧の瞬時データＡ
Ｎ０を取り込んで負荷接続端子７ｕ，７ｖ間の実際の出
力波形と基準電圧の波形（基準波形）との間の位相差Δ
ｔを検出し、検出した位相差Δｔが設定範囲から外れた
時に、該位相差Δｔを許容範囲内に収めるようにＰＷＭ
信号のデューティ値を変更して基準電圧の位相をシフト
する位相調整制御を行う。

【００５８】この位相調整制御を行うに際して、瞬時デ
ータＡＮ０の取り込みは、ＰＷＭ周期と同じタイミング
で（各スイッチタイミング毎に）実行される内部割込み
処理ルーチンで行うのが好ましい。

【００５９】上記の制御を行うに当っては、ＰＷＭ周期
と同じタイミングで、負荷接続端子間の出力電圧の瞬時
データＡＮ０をＣＰＵのＲＡＭに取り込み、ＰＷＭ信号
の出力データから求められる基準波形と、ＲＡＭに取り
込まれた出力電圧の１周期分の瞬時データＡＮ０から求
められる出力電圧波形との位相差Δｔ（図４参照）を検
出する。

【００６０】上記位相差Δｔの検出は、出力電圧波形の
立上がりの零クロス点を与える時刻と基準電圧の立上が
りの零クロス点を与える時刻（カウンタの計数値から検
出できる）との間の時間差を検出することにより行って
もよいし、出力電圧波形の立ち下がりの零クロス点を与
える時刻と基準電圧の立ち下がりの零クロス点を与える
時刻との間の時間差を検出することにより行ってもよ
い。また出力電圧が最大値をとる時の時刻と基準電圧が
最大値をとる時の時刻との時間差を位相差Δｔとして検
出してもよいし、出力電圧が最小値をとる時の時刻と基
準電圧が最小値をとる時の時刻との時間差を位相差Δｔ
として検出するようにしてもよい。

【００６１】図１の電源装置においては、インバータ回
路５のスイッチ素子のオン動作及びオフ動作の遅れや、
フィルタ回路６で生じる遅れにより、基準電圧の波形を
シミュレートするようにインバータ回路のスイッチ素子
を所定のデューティ値でオンオフしてから負荷接続端子
７ｕ，７ｖ間に電圧が現れるまでに遅れが生じ、基準電
圧と負荷接続端子間に得られる電圧との間に位相差が生
じる。

【００６２】したがって、上記の電源装置が単独で運転
されているときには、負荷の状態の如何に係わりなく、
出力電圧の波形と基準電圧の波形との間に一定の範囲の
位相差が生じている。負荷がスイッチング動作を伴うも
のであるために、出力電圧の波形が歪むような場合で
も、出力電圧と基準電圧との間の位相差は一定の範囲に
収まる。

【００６３】ところが、外乱によって負荷接続端子間に
外部電圧が印加された時や、負荷接続端子間に他電源の
出力が印加された時には、出力電圧と基準電圧との位相
差が大幅に変化するため、位相差Δｔが設定範囲にある
か否かを監視することにより、外乱や他電源との並列運
転により、負荷接続端子間に外部から電圧が印加された
ことを検出することができる。

【００６４】本発明においては、位相差Δｔを常時監視
して、位相差Δｔが設定範囲から外れた時に、外乱や他
電源との連系等により、負荷接続端子間に外部から電圧
が印加されたと判断して、直ちに、位相差Δｔを設定範
囲内に収めるように各スイッチタイミングにおけるＰＷ
Ｍ信号のデューティ値を変更する制御（基準電圧の位相
を出力電圧の位相に近付けるようにずらす制御）を行
う。

【００６５】位相差Δｔを設定範囲内に収めるようにＰ
ＷＭ信号のデューティ値を変更する制御においては、位
相差を設定範囲内に収めるように基準電圧の位相を一気
にずらしてもよく、位相差を徐々に少なくするように、
例えば位相差Δｔの１／２の時間分ずつ基準電圧の位相
をずらすようにしてもよい。

【００６６】図１の電源装置において、基準電圧の位相
を負荷接続端子間の電圧の位相に合わせる（位相差Δｔ
を設定範囲内に収める）制御のタイミングの一例を図６
に示した。この例では、時刻ｔ3 において図１の電源装
置（以下自機という。）の負荷接続端子７ｕ，７ｖ間に
他の電源装置（以下他機という。）が接続されて、自機
と他機との並列運転が開始された場合を想定している。

【００６７】図６のＡの区間において、実線で示した波
形ａは、基準電圧に基づいて負荷接続端子間に発生させ
た自機の出力電圧の波形であり、破線で示した波形ｂは
他機の出力電圧の波形である。

【００６８】Ａの区間では未だ他機が接続されていない
ため、負荷接続端子間にはａの波形の出力電圧が現れて
いる。図６のＢの区間は自機の基準電圧の位相を負荷接
続端子間の電圧の位相（自機の出力電圧と他機の出力電
圧との合成電圧の位相）に合わせる制御を行う位相調整
区間であり、Ｃの区間は、自機の基準電圧と負荷接続端
子間の電圧との間の位相差が設定範囲内に収まって他機
との並列運転が正常に行われる区間である。Ｂの区間及
びＣの区間においては、実線で示した波形が、自機の出
力電圧と他機の出力電圧とを合成した電圧の波形であ
る。

【００６９】図６において、Ａの区間の出力電圧の立上
りの零クロス点ｔ1 は、該立上りの零クロス点の設定範
囲内に入っている。また出力電圧の立下がりの零クロス
点ｔ3 も未だ立下がりの零クロス点の設定範囲内に入っ
ている。

【００７０】時刻ｔ3 で負荷接続端子間に他機が並列に
接続されると、自機の出力電圧は他機の出力電圧（波形
ｂ）により引っ張られるため、図示のように時刻ｔ4 で
立上りの零クロス点を迎える。この立上りの零クロス点
は設定範囲から外れているため、コントローラ１３は、
時刻ｔ4 を自機の出力電圧の立上りの零クロス点とする
ように、内部割込み時にＰＷＭ信号のデューティ値を変
更して、タイマに設定する時間（駆動信号の信号幅）を
変更する。この時自機は図６のｃの波形の電圧を出力
し、他機はｂの波形の電圧を出力しているため、合成さ
れた電圧は時刻ｔ5 において立下がりの零クロス点を迎
える。この零クロス点ｔ5 も設定範囲に入っていないた
め、コントローラ１３は自機の出力（基準電圧）の立下
がりの零クロス点を設定範囲内に収めるように、ＰＷＭ
信号のデューティ値を変更して出力電圧の位相調整を行
う。

【００７１】同様に、時刻ｔ6 及びｔ7 の零クロス点で
自機の出力電圧の位相を調整する。Ｃの区間では、自機
の出力電圧の位相と他機の出力電圧の位相とが殆ど合っ
た状態になり、自機と他機との間で短絡経路が形成され
ることなく、自機と他機との並列運転が行われるように
なる。

【００７２】図１に示した電源装置においては、一定の
周波数の出力を得るようにインバータ回路を駆動して
も、発電機の特性により、時間が経つにつれて出力の位
相がずれていく可能性がある。本発明においては、常に
出力電圧と基準電圧との位相差を検出して、検出した位
相差が設定範囲から外れたときに直ちに位相を設定範囲
に収める制御を行うので、常に安定した出力を負荷に供
給することができる。

【００７３】図６に示した例では、負荷接続端子間に他
の電源が接続されたとしたが、本発明のように位相調整
制御を行えば、自機と負荷接続端子間に外部から与えら
れた電圧との間の位相関係がどのような場合でも、また
自機と他機との並列運転がどのようなタイミングで開始
された場合でも、出力波形の１サイクルないし２サイク
ルの期間内に負荷接続端子間の電圧を外部から与えられ
た電圧の位相に合わせることができる。

【００７４】同じアルゴリズムでインバータ回路の制御
を行っている２台の電源装置を並列運転した場合には、
図６の立ち上がりの零クロス点ｔ4 で２台の電源装置と
も波形ｃの電圧を発生することになる。したがって、本
発明を適用した同じインバータ電源装置を並列運転した
場合には、零クロス点ｔ4 で即座に両電源装置の出力電
圧の位相を合わせることができる。

【００７５】図６の例において、Ｂの区間においては、
自機の出力電圧と他機の出力電圧との位相が合っていな
い状態にあるため、自機と他機との間で短絡経路が形成
されインバータ回路に過電流が流れる。コントローラ１
３は、負荷電流検出回路１１がこの過電流を検出した時
に、インバータ回路５のスイッチ素子への駆動信号の供
給を停止することにより過電流を遮断して、スイッチ素
子を過電流から保護する過電流保護制御を行う。

【００７６】本発明を適用する場合には、負荷接続端子
間の実際の出力電圧と基準電圧との間の位相差が設定範
囲から外れ、かつインバータ回路５から負荷接続端子７
ｕ，７ｖを通して過電流が流れたときに、出力の１サイ
クルないしは２サイクルの期間過電流保護制御を無効に
して、その間に位相差を設定範囲内に収めるように基準
波形の位相をシフトする位相調整制御を行う。そして、
位相調整制御を行った後も依然として過電流が流れてい
るときには該過電流を遮断する制御を行って、過電流が
流れ続けることによりスイッチ素子が破損するのを防止
する。

【００７７】また位相調整制御を行ったにも拘らず、依
然として出力電圧の位相が設定範囲から外れている場合
には、負荷接続端子間が短絡されたか、または周波数が
異なる他の電源が接続されたとして、インバータ回路の
スイッチ素子を全てオフ状態にして自機の出力を止め、
過電流がスイッチ素子を通して流れ続けることを防止す
る。

【００７８】本発明の制御を行う場合にＣＰＵに実行さ
せる内部割込み処理ルーチンのアルゴリズムの一例を示
すフローチャートを図７に示した。図７に示した内部割
込み処理ルーチンは、ＰＷＭ周期（スイッチタイミン
グ）ｔを検出するＰＷＭ周期計数用カウンタがパルスを
計数する毎に、ＣＰＵ内部のタイマを使用してインター
バルタイマ割込みをかけることにより実行される。

【００７９】この内部割込み処理においては、先ずステ
ップ１において出力電圧の瞬時データＡＮ０を読み込
み、次いでステップ２において、今回の割込みが行われ
たタイミングが立上がりの零クロス点であるか否かを判
定する。この判定は、今回取り込まれた瞬時データＡＮ
０と前回取り込まれた瞬時データＡＮ０とを比較して、
瞬時データＡＮ０の符号が負から正に反転しているとき
に立上がりの零クロス点と判断する方法により行う。そ
の結果、今回の割込みタイミングが立上がりの零クロス
点である場合には、ステップ３に進んでその零クロス点
が通常の立上がりのタイミングの範囲内であるか否か
（基準電圧の立上がりの零クロス点と出力電圧の立上が
りの零クロス点との間の位相差が設定範囲内か否か）を
判定する。その結果設定範囲から外れていると判定され
た時には、ステップ４に進んでＰＷＭ周期計数用カウン
タの計数値を、今回の割込みタイミングを立上がりの零
クロス点とする値に変更して位相調整を行う。

【００８０】ステップ２において、今回の割込みタイミ
ングが立ち上がりの零クロス点でないと判定されたとき
には、次いでステップ５において今回の割込みタイミン
グが立ち下がりの零クロス点であるか否かを判定する。
この判定は、今回取り込まれた瞬時データＡＮ０と前回
取り込まれた瞬時データＡＮ０とを比較して、瞬時デー
タＡＮ０の符号が正から負に反転しているときに立ち下
がりの零クロス点であると判断する方法により行う。

【００８１】ステップ５において今回の割込みタイミン
グが立ち下がりの零クロス点であると判定された場合に
は、次いでステップ６に進んで、その立ち下がりの零ク
ロス点が設定範囲内にあるか否か（基準電圧の立下がり
の零クロス点と出力電圧の立ち下がりの零クロス点との
間の位相差が設定範囲内か否か）を判定する。その結
果、設定範囲から外れていると判定された時には、ステ
ップ７に進んでＰＷＭ周期計数用カウンタの計数値を、
今回の割込みタイミングを立ち下がりの零クロス点とす
るような値に変更して位相調整を行う。

【００８２】ステップ３及び６において零クロス点が設
定範囲内にあると判定されたとき、ステップ４及び７が
終了したとき、及びステップ５において今回の割込みタ
イミングが立ち下がりの零クロス点でないと判定された
ときにステップ８に進み、瞬時データＡＮ０から帰還す
る補正データＧ×（ＡＮＳ−ＡＮ０）×Ｋ［（３）式の
第２項］を演算により求める。この補正データを元にし
てステップ９でＣＰＵから出力するＰＷＭ信号のデュー
ティ値Ｄ´［（３）式］を演算する。

【００８３】次いでステップ１０においてＰＷＭ信号出
力用タイマに計時値（ＰＷＭ信号の信号幅）をセットし
てＣＰＵからＰＷＭ信号を出力させる。ＰＷＭ信号は、
ＰＷＭ信号出力用タイマがセットされた時間の計時を完
了したときに零レベルに戻る。

【００８４】次いでステップ１１においてＰＷＭ周期計
数用カウンタの計数値をインクリメントし、ステップ１
２でカウンタの計数値から出力電圧の１周期が経過した
か否かを判定する。その結果、出力電圧の１周期が未だ
経過していないと判定されたときにはメインルーチンに
復帰し、出力電圧の１周期が経過したと判定されたとき
には、ステップ１３に進んでカウンタをクリアする。次
いでステップ１４で整流器４の出力の検出データＡＮ１
を取り込み、式（１）により電圧補正値Ｋv を演算す
る。ＡＮ１のデータは、出力電圧波形の１周期当り１回
だけ検出する。ステップ１５で電圧補正値Ｋv を演算し
た後、ステップ１６で係数Ｋc を演算してメインルーチ
ンに戻る。

【００８５】上記の例では、ＰＷＭ周期で周期的に実行
される図７の割込み処理ルーチンのステップ８及び９に
より、負荷接続端子間に得る交流電圧の所望の波形を与
える基準電圧の波形をシミュレートするように該基準電
圧をＰＷＭ変調した波形を有する交流電圧を電力変換回
路から出力させる際の各スイッチ素子のデューティ値を
所定の時間間隔で周期的に演算するデューティ演算手段
が実現される。

【００８６】また、図７のステップ８ないし１０によ
り、負荷電圧検出回路１２により検出された電圧の瞬時
値（ＡＮ０）と基準電圧の瞬時値との間の偏差を許容範
囲内に収めるようにデューティ演算手段により演算され
たデューティ値を修正するデューティ修正手段が実現さ
れる。

【００８７】また図７のステップ１，２，３，５及び６
により、負荷電圧検出回路１２により検出された電圧と
基準電圧との間の位相差を検出して、該位相差が設定範
囲から外れているか否かを判定する位相差判定手段が実
現される。

【００８８】更に、図７のステップ４及び７により、位
相差判定手段により位相差が設定範囲から外れていると
判定されたときに該位相差を設定範囲内に収めるように
基準電圧の位相をシフトする位相調整手段が実現され
る。

【００８９】上記の例では、インバータ回路に直流電源
を与えるための電源部として発電機と整流器とにより構
成されるものを用いたが、バッテリや直流発電機を電源
部として用いる場合にも本発明を適用することができ
る。

【００９０】また上記の例では、電力変換回路としてイ
ンバータ回路５を用いたが、任意の周波数を有する交流
電圧を所定の周波数を有する交流電圧に変換するサイク
ロコンバータ等を電力変換回路として用いる場合にも本
発明を適用することができる。

【００９１】

【発明の効果】以上のように、本発明によれば、負荷接
続端子間の実際の出力波形と基準電圧の波形との間の位
相差を検出して、位相差が設定範囲から外れている時
に、位相差を設定範囲内に収めるように基準波形の位相
をシフトする位相調整制御を行うようにしたので、他電
源との並列運転や、外乱等により、負荷接続端子間に外
部から電圧が印加されたときに、負荷接続端子間の電圧
の位相を外部から印加された電圧の位相に速やかに合わ
せることができ、常に安定した電圧を負荷に供給するこ
とができる利点がある。

【図面の簡単な説明】

【図１】本発明に係わる電力変換回路付き電源装置の構
成例を示した回路図である。

【図２】図１の電源装置の動作を説明するためのタイミ
ングチャートである。

【図３】本発明が対象とする電源装置において、基準電
圧を正弦波形とする場合の内部割込みタイミングとＰＷ
Ｍ信号のデューティ値との関係を示した波形図である。

【図４】（Ａ）は本発明が対象とする電源装置から出力
させる電圧の基準波形を与える基準電圧の波形と、負荷
接続端子間の電圧との位相関係を示した波形図である。
（Ｂ）は（Ａ）のＢ部を拡大して示した波形図である。

【図５】図１に示した電源装置の整流器の直流電圧対出
力電流特性の一例を示した線図である。

【図６】図１の電源装置において、基準電圧の位相を負
荷接続端子間の電圧の位相に合わせる制御のタイミング
の一例を示した波形図である。

【図７】図１の電源装置に本発明を適用する場合にＣＰ
Ｕが実行する内部割込み処理ルーチンのアルゴリズムの
一例を示すフローチャートである。

【符号の説明】

１…電源装置、、２…３相磁石式交流発電機、３…内燃
機関、４…整流器、５…インバータ回路、６…フィル
タ、７ｕ，７ｖ…負荷接続端子、９…負荷、１３…コン
トローラ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 榛葉 薫 静岡県沼津市大岡3744番地 国産電機株式 会社内 Ｆターム(参考） 5H007 AA17 CA02 CB05 CC01 CC05 DA03 DA06 DB01 DB07 DC02 DC04 DC05 EA02 FA03 FA13 FA19

Claims (4)

【特許請求の範囲】
1. 【請求項１】 オンオフ制御が可能なスイッチ素子のス
   イッチングにより電源の出力を交流出力に変換して負荷
   接続端子間に供給する電力変換回路を備えた電源装置の
   前記負荷接続端子間に所望の基準波形を有する交流出力
   を得るように前記スイッチ素子を制御する電力変換回路
   付き電源装置の制御方法において、 前記負荷接続端子間の実際の出力波形と前記基準波形と
   の間の位相差を検出し、 前記位相差が設定範囲から外れた時に、前記位相差を設
   定範囲内に収めるように前記基準波形の位相をシフトす
   る位相調整制御を行うことを特徴とする電力変換回路付
   き電源装置の制御方法。
2. 【請求項２】 オンオフ制御が可能なスイッチ素子のス
   イッチングにより電源の出力を交流出力に変換して負荷
   接続端子間に供給する電力変換回路を備えた電源装置の
   前記負荷接続端子間に所望の基準波形を有する交流出力
   を得るように前記スイッチ素子を制御し、前記負荷接続
   端子を通して設定値を超える過電流が流れたときには該
   過電流を遮断するための制御を行う電力変換回路付き電
   源装置の制御方法において、 前記負荷接続端子間の実際の出力波形と前記基準波形と
   の間の位相差を検出し、 前記位相差が設定範囲から外れ、かつ前記電力変換回路
   から前記負荷接続端子を通して過電流が流れたときに、
   出力の１サイクルないしは２サイクルの期間前記過電流
   を遮断するための制御を無効にして、その間に前記位相
   差を設定範囲内に収めるように前記基準波形の位相をシ
   フトする位相調整制御を行い、 前記位相調整制御を行った後も前記過電流が流れている
   ときには該過電流を遮断する制御を行うことを特徴とす
   る電力変換回路付き電源装置の制御方法。
3. 【請求項３】 前記基準波形及び負荷接続端子間の出力
   波形の対応する零クロス点間の時間差を前記位相差のデ
   ータとして用い、 前記位相調整制御を行う際には、前記時間差を設定範囲
   内に収めるように前記電力変換回路のスイッチ素子のデ
   ューティ値を調整する請求項１または２に記載の電力変
   換回路付き電源装置の制御方法。
4. 【請求項４】 オンオフ制御が可能なスイッチ素子を有
   して該スイッチ素子のスイッチングにより電源の出力を
   交流出力に変換する電力変換回路と、前記電力変換回路
   の出力から高調波成分を除去するフィルタと、前記電力
   変換回路の出力が前記フィルタを通して印加される負荷
   接続端子と、前記負荷接続端子間の電圧を検出する負荷
   電圧検出回路と、前記負荷接続端子間に基準電圧と同じ
   波形の電圧を出力させるように前記電力変換回路のスイ
   ッチ素子を制御するコントローラとを備えた電力変換回
   路付き電源装置において、 前記コントローラは、 前記負荷電圧検出回路により検出された電圧と前記基準
   電圧との間の位相差を検出して、該位相差が設定範囲か
   ら外れているか否かを判定する位相差判定手段と、 前記位相差判定手段により前記位相差が設定範囲から外
   れていると判定されたときに該位相差を設定範囲内に収
   めるように前記基準電圧の位相をシフトする位相調整手
   段と、 を具備したことを特徴とする電力変換回路付き電源装
   置。